JPH1064855A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1064855A JPH1064855A JP21485696A JP21485696A JPH1064855A JP H1064855 A JPH1064855 A JP H1064855A JP 21485696 A JP21485696 A JP 21485696A JP 21485696 A JP21485696 A JP 21485696A JP H1064855 A JPH1064855 A JP H1064855A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- semiconductor substrate
- semiconductor device
- groove
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 切削工程でのチップ欠けを減らし、信頼性を
向上させれる半導体装置の製造方法を提供する。 【解決手段】 第１の切削工程で、先端の断面形状がＶ
字型の切削刃７を用いてスクライブライン５の中央部を
切削し、表面の幅がＷ１になるＶ字型の溝を形成する
（図１（ｂ））。このＶ字型溝の面は半導体基板１の結
晶面と略平行な面で、Ｖ字型溝と半導体基板１の表面と
の角度φは結晶方位で決まる角度に約等しい。切削刃７
は、このようなＶ字型溝を形成できる形状である。第２
の切削工程で、Ｖ字型溝の中央部を、幅Ｗ１より狭い幅
Ｗ３で裏面まで切削して半導体装置を分離する（図１
（ｃ））。
向上させれる半導体装置の製造方法を提供する。 【解決手段】 第１の切削工程で、先端の断面形状がＶ
字型の切削刃７を用いてスクライブライン５の中央部を
切削し、表面の幅がＷ１になるＶ字型の溝を形成する
（図１（ｂ））。このＶ字型溝の面は半導体基板１の結
晶面と略平行な面で、Ｖ字型溝と半導体基板１の表面と
の角度φは結晶方位で決まる角度に約等しい。切削刃７
は、このようなＶ字型溝を形成できる形状である。第２
の切削工程で、Ｖ字型溝の中央部を、幅Ｗ１より狭い幅
Ｗ３で裏面まで切削して半導体装置を分離する（図１
（ｃ））。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に半導体装置の切削方法に使
用されるものである。
法に関するものであり、特に半導体装置の切削方法に使
用されるものである。
【０００２】
【従来の技術】ウェハ上に形成された多数の半導体装置
を個々に切り離す場合、ブレードダイサーを用いて分離
領域を切削する切削工程で行っている。従来から用いら
れているブレードダイサーの刃先９の断面図を図３に示
す。この様な形状をした刃先９のブレードダイサーでウ
ェハを切削する方法の従来例を、図４（ａ）〜（ｃ）を
用いて説明する。
を個々に切り離す場合、ブレードダイサーを用いて分離
領域を切削する切削工程で行っている。従来から用いら
れているブレードダイサーの刃先９の断面図を図３に示
す。この様な形状をした刃先９のブレードダイサーでウ
ェハを切削する方法の従来例を、図４（ａ）〜（ｃ）を
用いて説明する。
【０００３】図４（ａ）は、半導体装置が形成されてい
る、切削する前のウェハの断面図を示すものである。ウ
ェハにはその半導体基板１の表面に半導体装置を構成す
る物質膜３の領域と、物質膜３でカバーされていない半
導体装置間のスクラブライン５という分離領域がある。
る、切削する前のウェハの断面図を示すものである。ウ
ェハにはその半導体基板１の表面に半導体装置を構成す
る物質膜３の領域と、物質膜３でカバーされていない半
導体装置間のスクラブライン５という分離領域がある。
【０００４】まず第１の切削工程にて、このスクライブ
ライン５の中央部（幅Ｗ７）を、図３で示した刃先９を
備えたブレードダイサーで、半導体基板１の表面から深
さＤ７まで切削する（図４（ｂ））。
ライン５の中央部（幅Ｗ７）を、図３で示した刃先９を
備えたブレードダイサーで、半導体基板１の表面から深
さＤ７まで切削する（図４（ｂ））。
【０００５】次に第１の切削工程にて切削された溝の中
央付近（幅Ｗ９）を、第２の切削工程にて同じブレード
ダイサーで半導体基板１の裏面まで切削し半導体装置を
分離する（図４（ｃ））。この第２の切削工程における
切削深さをＤ９とする。
央付近（幅Ｗ９）を、第２の切削工程にて同じブレード
ダイサーで半導体基板１の裏面まで切削し半導体装置を
分離する（図４（ｃ））。この第２の切削工程における
切削深さをＤ９とする。
【０００６】従来の切削方法の特徴は、Ｗ７よりもＷ９
を小さくし、Ｄ７をウェハ厚の半分程度にするところで
あり、デュアルダイシングと呼ばれている。このよう
に、図３で示した刃先９を備えたブレードダイサーでス
クライブライン５をデュアルダイシングすることによっ
て、切削刃の歪による切削端の切り欠けの発生を防ごう
としている。
を小さくし、Ｄ７をウェハ厚の半分程度にするところで
あり、デュアルダイシングと呼ばれている。このよう
に、図３で示した刃先９を備えたブレードダイサーでス
クライブライン５をデュアルダイシングすることによっ
て、切削刃の歪による切削端の切り欠けの発生を防ごう
としている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
切削方法では、第１及び第２の切削工程で切削された切
削端にある、略９０°の角度を持ったコーナー１１に各
切削工程でのストレスが加わり、結晶の欠け（以下、チ
ップ欠けと呼ぶ）が生じやすいという欠点がある。この
チップ欠けの一部は半導体装置の表面に付着して傷を付
けるなど、信頼性の問題を引き起こす可能性がある。特
に、ＣＣＤのようなイメージセンサにおいては、このチ
ップ欠けの付着が発生すると画質劣化を生じる。
切削方法では、第１及び第２の切削工程で切削された切
削端にある、略９０°の角度を持ったコーナー１１に各
切削工程でのストレスが加わり、結晶の欠け（以下、チ
ップ欠けと呼ぶ）が生じやすいという欠点がある。この
チップ欠けの一部は半導体装置の表面に付着して傷を付
けるなど、信頼性の問題を引き起こす可能性がある。特
に、ＣＣＤのようなイメージセンサにおいては、このチ
ップ欠けの付着が発生すると画質劣化を生じる。
【０００８】本発明は、このような従来の問題に鑑みて
なされたものであり、その目的とするところは、切削工
程におけるチップ欠けを生じにくくし、信頼性を向上さ
せることができる半導体装置の製造方法を提供すること
にある。
なされたものであり、その目的とするところは、切削工
程におけるチップ欠けを生じにくくし、信頼性を向上さ
せることができる半導体装置の製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上述した目的を達成する
ため、本発明の第１の発明の特徴は、半導体基板の表面
上に形成された個々の半導体装置を、該半導体装置間の
分離領域で切削分離する際に、前記半導体基板の結晶面
と略平行な面が一部露出する溝を、前記分離領域内に形
成する第１の切削工程と、前記溝の結晶面と略平行な面
を横切り、かつ前記半導体基板の裏面まで切削し、前記
個々の半導体装置を切削分離する第２の切削工程とを有
することである。
ため、本発明の第１の発明の特徴は、半導体基板の表面
上に形成された個々の半導体装置を、該半導体装置間の
分離領域で切削分離する際に、前記半導体基板の結晶面
と略平行な面が一部露出する溝を、前記分離領域内に形
成する第１の切削工程と、前記溝の結晶面と略平行な面
を横切り、かつ前記半導体基板の裏面まで切削し、前記
個々の半導体装置を切削分離する第２の切削工程とを有
することである。
【００１０】この第１の発明によれば、第１の切削工程
で半導体基板の結晶面と略平行な面を露出させているの
で、第２の切削工程時にストレスが加わっても切削端部
でのチップ欠けが生じにくくなり、半導体装置の信頼性
を向上させることができる。
で半導体基板の結晶面と略平行な面を露出させているの
で、第２の切削工程時にストレスが加わっても切削端部
でのチップ欠けが生じにくくなり、半導体装置の信頼性
を向上させることができる。
【００１１】第２の発明の特徴は、上記第１の発明にお
いて、半導体基板の結晶面と略平行な面を露出させる形
状を有した切削刃を用いて溝を形成することである。
いて、半導体基板の結晶面と略平行な面を露出させる形
状を有した切削刃を用いて溝を形成することである。
【００１２】この第２の発明によれば、半導体基板の結
晶方位に応じた断面形状、例えばＶ字型や台形などの切
削刃を用いることにより、結晶面と略平行な面が露出す
る溝を形成することができる。
晶方位に応じた断面形状、例えばＶ字型や台形などの切
削刃を用いることにより、結晶面と略平行な面が露出す
る溝を形成することができる。
【００１３】第３の発明の特徴は、上記第１の発明にお
いて、半導体基板の結晶面と略平行な面が露出する溝
を、薬品によるエッチングで形成することである。
いて、半導体基板の結晶面と略平行な面が露出する溝
を、薬品によるエッチングで形成することである。
【００１４】この第３の発明によれば、分離領域以外を
酸化膜、窒化膜等のパッシベーション膜でカバーし、水
酸化カリウムの様な薬品を用いることによって分離領域
のみをエッチングすることができる。
酸化膜、窒化膜等のパッシベーション膜でカバーし、水
酸化カリウムの様な薬品を用いることによって分離領域
のみをエッチングすることができる。
【００１５】第４の発明の特徴は、上記第１乃至第３の
発明において、前記第１の切削工程及び第２の切削工程
を繰り返し行うことである。
発明において、前記第１の切削工程及び第２の切削工程
を繰り返し行うことである。
【００１６】この第４の発明によれば、各工程を繰り返
し行った時、第２の切削工程での切削溝の深さを浅くす
ることにより、チップ欠けの程度を更に軽減することが
できる。
し行った時、第２の切削工程での切削溝の深さを浅くす
ることにより、チップ欠けの程度を更に軽減することが
できる。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明する。図中、従来の技術で説明したものと
同一のものには同一番号を付した。
を用いて説明する。図中、従来の技術で説明したものと
同一のものには同一番号を付した。
【００１８】図１（ａ）は、図４（ａ）と同様に半導体
装置が形成されている、切削する前のウェハの断面図を
示すものである。半導体基板１の表面には、半導体装置
とそれをカバーするための物質膜３の領域と、物質膜３
の間の分離領域となるスクライブライン５が形成されて
いる。
装置が形成されている、切削する前のウェハの断面図を
示すものである。半導体基板１の表面には、半導体装置
とそれをカバーするための物質膜３の領域と、物質膜３
の間の分離領域となるスクライブライン５が形成されて
いる。
【００１９】図１（ｂ）は、第１の切削工程を説明する
ための断面図である。図に示すように、第１の切削工程
において、先端の断面形状がＶ字型となっている切削刃
７を用いてスクライブライン５の中央部（幅Ｗ１）を切
削し、表面の幅がＷ１になるＶ字型の溝を形成する。こ
の際、切削されてできたＶ字型溝の面は半導体基板１の
結晶面と略平行な面であり、Ｖ字型溝と半導体基板１の
表面とのなす角度φは結晶方位で決まる角度にほぼ等し
い。切削刃７は、このようなＶ字型溝を形成できる形状
をしている。
ための断面図である。図に示すように、第１の切削工程
において、先端の断面形状がＶ字型となっている切削刃
７を用いてスクライブライン５の中央部（幅Ｗ１）を切
削し、表面の幅がＷ１になるＶ字型の溝を形成する。こ
の際、切削されてできたＶ字型溝の面は半導体基板１の
結晶面と略平行な面であり、Ｖ字型溝と半導体基板１の
表面とのなす角度φは結晶方位で決まる角度にほぼ等し
い。切削刃７は、このようなＶ字型溝を形成できる形状
をしている。
【００２０】例えば（１００）シリコン結晶において
は、ウェハのオリフラ方向が（０１１）の場合、φ＝５
４．７°とすると面方位（１１１）が表れる。
は、ウェハのオリフラ方向が（０１１）の場合、φ＝５
４．７°とすると面方位（１１１）が表れる。
【００２１】第２の切削工程では、第１の切削工程で形
成されたＶ字型溝の中央部を、幅Ｗ１より狭い幅Ｗ３で
裏面まで切削して半導体装置を分離する（図１
（ｃ））。
成されたＶ字型溝の中央部を、幅Ｗ１より狭い幅Ｗ３で
裏面まで切削して半導体装置を分離する（図１
（ｃ））。
【００２２】このように、第１の切削工程でＶ字型の溝
を形成し、半導体基板１の結晶面と略平行な面を露出さ
せることにより、各切削工程においてストレスが加わっ
ても、チップ欠けが生じにくくなる。
を形成し、半導体基板１の結晶面と略平行な面を露出さ
せることにより、各切削工程においてストレスが加わっ
ても、チップ欠けが生じにくくなる。
【００２３】上述した実施形態では、第１の切削工程で
Ｖ字型の溝を形成する切削方法を説明したが、本発明は
半導体基板１の結晶面と略平行な面を露出させることが
できれば、Ｖ字型の溝に限る必要はない。例えば、図２
のように、底部の幅がＷ５となるような台形の溝を第１
の切削工程で形成しても良いものである。但し、溝と半
導体基板１の表面とのなす角度φは結晶方位で決まる角
度にほぼ等しく、底部における幅Ｗ５は第２の切削工程
の切削幅Ｗ３よりも小さくなければいけない。すなわ
ち、テーパ面で切削すればよい。
Ｖ字型の溝を形成する切削方法を説明したが、本発明は
半導体基板１の結晶面と略平行な面を露出させることが
できれば、Ｖ字型の溝に限る必要はない。例えば、図２
のように、底部の幅がＷ５となるような台形の溝を第１
の切削工程で形成しても良いものである。但し、溝と半
導体基板１の表面とのなす角度φは結晶方位で決まる角
度にほぼ等しく、底部における幅Ｗ５は第２の切削工程
の切削幅Ｗ３よりも小さくなければいけない。すなわ
ち、テーパ面で切削すればよい。
【００２４】なお、第１の切削工程における溝の切削方
法は、図１（ｂ）で示したようなテーパ角を持った切削
刃７で形成してもよいが、水酸化カリウムの様な薬品を
用いて結晶面（１１１）が露出するエッチング手法を用
いてもよい。この場合、スクライブライン５以外を酸化
膜、窒化膜等のパッシベーション膜でカバーしておけば
耐薬品性がありエッチングされず、スクライブライン５
のみエッチングされ所望の形状にすることができる。
法は、図１（ｂ）で示したようなテーパ角を持った切削
刃７で形成してもよいが、水酸化カリウムの様な薬品を
用いて結晶面（１１１）が露出するエッチング手法を用
いてもよい。この場合、スクライブライン５以外を酸化
膜、窒化膜等のパッシベーション膜でカバーしておけば
耐薬品性がありエッチングされず、スクライブライン５
のみエッチングされ所望の形状にすることができる。
【００２５】また、第１及び第２の切削工程は、各１回
づつ行って半導体装置を分離しても良いが、それぞれの
工程を組み合わせて繰り返すことで半導体装置の分離を
行っても良いものである。各工程を繰り返し行った時、
第２の切削工程での切削溝の深さを浅くすることによ
り、チップ欠けの程度を更に軽減することができる。
づつ行って半導体装置を分離しても良いが、それぞれの
工程を組み合わせて繰り返すことで半導体装置の分離を
行っても良いものである。各工程を繰り返し行った時、
第２の切削工程での切削溝の深さを浅くすることによ
り、チップ欠けの程度を更に軽減することができる。
【００２６】
【発明の効果】本発明によれば、第１の切削工程で半導
体基板の結晶面と略平行な面を露出する溝を形成してい
るので、第２の切削工程時に切削刃の歪によるストレス
があっても切削端部でのチップ欠けが生じにくくなり、
半導体装置の信頼性を向上させることができる。
体基板の結晶面と略平行な面を露出する溝を形成してい
るので、第２の切削工程時に切削刃の歪によるストレス
があっても切削端部でのチップ欠けが生じにくくなり、
半導体装置の信頼性を向上させることができる。
【図１】本発明の切削方法における一実施形態を説明す
るための工程断面図。
るための工程断面図。
【図２】本発明の他の実施形態を説明するための工程断
面図。
面図。
【図３】従来の切削工程で用いられているブレードダイ
サーの刃先を示す断面図。
サーの刃先を示す断面図。
【図４】従来の切削方法を説明するための工程断面図。
１ 半導体基板 ３ 物質膜 ５ スクライブライン ７ 切削刃 ９ 刃先 １１ コーナー Ｗ１，Ｗ２，Ｗ３，Ｗ５，Ｗ７，Ｗ９ 切削幅 Ｄ７，Ｄ９ 切削深さ φ 切削溝と基板表面とのなす角度
Claims (4)
- 【請求項１】 半導体基板の表面上に形成された個々の
半導体装置を、該半導体装置間の分離領域で切削分離す
る際に、 前記半導体基板の結晶面と略平行な面が一部露出する溝
を、前記分離領域内に形成する第１の切削工程と、 前記溝の結晶面と略平行な面を横切り、かつ前記半導体
基板の裏面まで切削し、前記個々の半導体装置を切削分
離する第２の切削工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記第１の切削工程において、半導体基
板の結晶面と略平行な面を露出させる形状を有した切削
刃を用いて溝を形成することを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】 前記第１の切削工程において、半導体基
板の結晶面と略平行な面が露出する溝を、薬品によるエ
ッチングで形成することを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項４】 前記第１の切削工程及び第２の切削工程
を繰り返し行うことを特徴とする請求項１乃至３記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21485696A JPH1064855A (ja) | 1996-08-14 | 1996-08-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21485696A JPH1064855A (ja) | 1996-08-14 | 1996-08-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064855A true JPH1064855A (ja) | 1998-03-06 |
Family
ID=16662692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21485696A Pending JPH1064855A (ja) | 1996-08-14 | 1996-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1064855A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335030A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 半導体レーザ装置及びその製造方法 |
| JP2004279630A (ja) * | 2003-03-14 | 2004-10-07 | Miyota Kk | 液晶表示パネルの製造方法 |
| JP2006157872A (ja) * | 2004-10-28 | 2006-06-15 | Seiko Instruments Inc | 圧電振動子とその製造方法、発振器、電子機器及び電波時計 |
| JP2006156926A (ja) * | 2004-08-19 | 2006-06-15 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007068113A (ja) * | 2005-09-02 | 2007-03-15 | Nippon Dempa Kogyo Co Ltd | 水晶振動子の製造方法 |
| KR100980096B1 (ko) | 2008-03-14 | 2010-09-07 | 박태석 | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 |
| US8358018B2 (en) | 2008-05-07 | 2013-01-22 | Panasonic Corporation | Resin sealing structure for electronic component and resin sealing method for electronic component |
| US8697558B2 (en) | 2004-08-19 | 2014-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2016031967A (ja) * | 2014-07-28 | 2016-03-07 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
1996
- 1996-08-14 JP JP21485696A patent/JPH1064855A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335030A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 半導体レーザ装置及びその製造方法 |
| JP2004279630A (ja) * | 2003-03-14 | 2004-10-07 | Miyota Kk | 液晶表示パネルの製造方法 |
| JP2006156926A (ja) * | 2004-08-19 | 2006-06-15 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US8119496B2 (en) | 2004-08-19 | 2012-02-21 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8697558B2 (en) | 2004-08-19 | 2014-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8759870B2 (en) | 2004-08-19 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2006157872A (ja) * | 2004-10-28 | 2006-06-15 | Seiko Instruments Inc | 圧電振動子とその製造方法、発振器、電子機器及び電波時計 |
| JP2007068113A (ja) * | 2005-09-02 | 2007-03-15 | Nippon Dempa Kogyo Co Ltd | 水晶振動子の製造方法 |
| JP4551297B2 (ja) * | 2005-09-02 | 2010-09-22 | 日本電波工業株式会社 | 水晶振動子の製造方法 |
| KR100980096B1 (ko) | 2008-03-14 | 2010-09-07 | 박태석 | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 |
| US8358018B2 (en) | 2008-05-07 | 2013-01-22 | Panasonic Corporation | Resin sealing structure for electronic component and resin sealing method for electronic component |
| JP2016031967A (ja) * | 2014-07-28 | 2016-03-07 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042105B2 (en) | Methods for dicing wafer stacks to provide access to interior structures | |
| US5882988A (en) | Semiconductor chip-making without scribing | |
| JP2006344816A (ja) | 半導体チップの製造方法 | |
| US7112470B2 (en) | Chip dicing | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JP2003188117A (ja) | 半導体ウェーハからダイをダイシングする方法及びダイの製造方法 | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| US11728286B2 (en) | Semiconductor structure | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JP4581158B2 (ja) | 半導体基板の切断方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| US7332414B2 (en) | Chemical die singulation technique | |
| JPH02308551A (ja) | 半導体ウェーハ | |
| JP2004363517A (ja) | 半導体ウェハのチップ化方法 | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JP2003203882A (ja) | 半導体装置及びその製造方法 | |
| JPH03159153A (ja) | 半導体基板の分割方法 | |
| US7022614B2 (en) | Method of etching back of semiconductor wafer | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JPS6387743A (ja) | 半導体装置の製造方法 | |
| JP3221394B2 (ja) | 半導体装置におけるダイシング方法 | |
| JPH0444336A (ja) | 半導体装置の製造方法 | |
| JPH0653204A (ja) | 半導体装置の製造方法 |