JPH1063645A

JPH1063645A - ３次元ｆｆｔ装置

Info

Publication number: JPH1063645A
Application number: JP8225068A
Authority: JP
Inventors: Tsuneaki Daishidou; 経明大師堂; Seiichiro Iwase; 清一郎岩瀬
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-08-27
Filing date: 1996-08-27
Publication date: 1998-03-06
Anticipated expiration: 2016-08-27
Also published as: JP3920953B2

Abstract

(57)【要約】【課題】電波到来方向の分析を行い、更にこれを３次
元に展開するようなＦＦＴを行うこと、すなわち方向と
周波数を同時に分析することを、小規模で且つ安価な構
成によって実現する。【解決手段】２次元配列したアンテナ素子Ａ₀〜Ａ₆₃
からの信号を受けて、電波到来方向分析のための空間軸
２次元ＦＦＴ演算を行う２次元並列ＦＦＴ回路１１と、
この２次元並列ＦＦＴ回路１１からの出力を受けて、周
波数分析のための時間軸ＦＦＴ演算を行う６４次並列Ｆ
ＦＴ回路１３とを有する。さらに、２次元並列ＦＦＴ回
路１１での方向分析結果として出力される方向別分解結
果が並列化され且つ時刻順になっている時系列を、一定
時間の信号時系列を一組として並列化し、時間と共に方
向順に変換して出力するシフトレジスタ群１２を設け、
このシフトレジスタ群１２の出力を６４次並列ＦＦＴ回
路１３に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば移動体通
信、衛星通信、衛星放送受信、レーダー、電波望遠鏡な
どに使用可能な３次元ＦＦＴ装置に関する。

【０００２】

【従来の技術】従来より、通信や電波信号源観測を行う
場合においては、方向分析のためにＦＦＴ(Fast Fourie
r Transform:高速フーリエ変換)を利用することや、周
波数分析のためにＦＦＴを利用することが知られてい
る。

【０００３】このような従来より知られていた技術とし
て、上記周波数分析をＦＦＴで実現する方法について
は、多くの教科書的書物で説明されているので、説明を
省略するが、例えば、Ｎ次ＦＦＴによれば、Ｎ個の複素
時系列データからＮ個の周波数区間に分解分析をするこ
とが可能となっている。

【０００４】また、上記ＦＦＴにより方向分析を実現す
る方法については、同時に多方向を観測する（いわゆる
マルチビーム化する）ことが容易に実現できるので、相
関演算などによる他の方向分析方法（例えばいわゆるビ
ームフォーミング等）と比べて、その観測測定速度を非
常に高速化でき、その効果が大きいことが知られてい
る。

【０００５】しかし、２次元的に、しかもマルチビーム
で方向分析を実現するＦＦＴ方向分析法については、そ
の例が少なく、例えば本件出願人らが先に提案している
特願昭６０−５４４９号の明細書及び図面に記載の高速
フーリエ変換装置や特願昭６１−７６９２０号の明細書
及び図面に記載の入力波の到来方向測定装置、電子情報
通信学会論文誌 A Vol.J71-A No.2に記載された電波望
遠鏡用高速並列ＦＦＴプロセッサ、電子情報通信学会技
術研究報告 DSP91-44に記載されたビデオ信号用ＤＳＰ
−ＬＳＩの電波天文用２次元ＦＦＴへの応用等があった
が、更に３次元に展開する発想は、従来より存在してな
い。

【０００６】このように３次元に展開する発想がなかっ
たのは、これまで空間を伝搬する電波の方向を３次元的
に扱ったり、或いは空間を２次元的に扱った上に周波数
についても細かく分解して扱うような用途が少なく、ま
た、例えば通信や電波信号源観測用に使用することを考
えた場合、半導体の演算素子が実現できる演算性能のこ
とを考慮すると、非常に高速で多並列の演算が必要にな
り、且つ非常に大がかりなハードウェアシステムを必要
とするため、その実現が極めて困難であったためであ
る。

【０００７】ここで、前記方向分析をＦＦＴにて実現す
る具体的方法については、上記の明細書及び図面や文献
などが参考になるが、以下に簡単に説明する。

【０００８】先ず、上記ＦＦＴについて説明するが、こ
れは多くの書物に解説されているので、ここでは最低限
必要な事柄だけ触れておく。

【０００９】図３にはＦＦＴの要素回路としてのバタフ
ライ演算回路の構成を示す。ＦＦＴというのは、図３の
バタフライ演算回路を要素演算として、この要素演算を
多数繰り返して実現されるものである。

【００１０】図３のバタフライ演算回路は、複素加算器
である演算器１１３及び１１４と、複素乗算器である演
算器１１１及び１１２とを有してなるものであって、こ
れら２個の複素加算器と２個の複素乗算器を使用するこ
とで、２つの複素データ(ｐ＋ｊｑ)と(ｒ＋ｊｓ)が入力
されると、２つの複素データ(ｔ＋ｊｕ) と(ｖ＋ｊｗ)
を出力するものである。また、上記複素乗算器である演
算器１１１入力されるｅｘｐ(ｊα)と演算器１１２に入
力される−ｅｘｐ(ｊα)は回転子と呼ばれ、これは移相
量を意味し、当該バタフライ演算回路のＦＦＴ処理全体
の中における位置により決まる定数である。なお、図３
では、１つの複素データを１本の接続線で表現してい
る。

【００１１】ここで、上記複素加算器は、図４に示すよ
うに２個の普通の加算器１３１及び１３２を用いて表現
できるものである。すなわち図４には一つの複素加算器
の概略構成を示し、当該複素加算器では、２つの複素デ
ータ(ａ＋ｊｂ)と(ｃ＋ｊｄ)とを加算して、複素データ
(ｅ＋ｊｆ)を生成する。なお、図中のａ，ｂ，ｃ，ｄ，
ｅ，ｆの関係は、ｅ＝ａ＋ｃ，ｆ＝ｂ＋ｄとなってい
る。

【００１２】また、上記複素乗算器は、図５に示すよう
に４個の普通の乗算器１４１，１４２，１４３，１４４
と２個の普通の加算器１４６，１４７を用いて表現でき
るものである。すなわち図５には一つの複素乗算器の概
略構成を示し、当該複素乗算器では、２つの複素データ
(ａ＋ｊｂ)と(ｃ＋ｊｄ)とを乗算して、複素データ(ｇ
＋ｊｈ)を生成する。図中のａ，ｂ，ｃ，ｄ，ｇ，ｈの
関係は、ｇ＝ａｃ−ｂｄ，ｈ＝ｂｃ＋ａｄとなってい
る。

【００１３】なお、図４及び図５では１つの実数或いは
虚数のデータを１本の接続線で表現している。

【００１４】結局、図３のバタフライ演算回路は、原理
的に８個の乗算器と８個の加算器で実現できる。ただ
し、実際には、回転子の位相により演算が不要になる部
分も多い。

【００１５】このようなことから、例えば８次のＦＦＴ
というのは、図６ような構成により実現されるようにな
る。当該図６に示す８次ＦＦＴ回路によれば、８つの複
素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７（実数部と虚
数部に分けると１６個のデータＩ０_R，Ｉ０_I，Ｉ１_R，
Ｉ１_I，Ｉ２_R，Ｉ２_I，・・・，Ｉ７_R，Ｉ７_Iとなる）
が入力され、８つの複素データＯ０，Ｏ１，Ｏ２，・・
・，Ｏ７（実数部と虚数部に分けると１６個のデータＯ
０_R，Ｏ０_I，Ｏ１_R，Ｏ１_I，Ｏ２_R，Ｏ２_I，・・・，Ｏ
７_R，Ｏ７_Iとなる）が出力される。なお、各複素データ
Ｉ０_R，Ｉ０_I〜Ｉ７_R，Ｉ７_IとＯ０_R，Ｏ０_I〜Ｏ７_R，
Ｏ７_Iの下添え字のＲとＩはそれぞれの複素データの実
数部と虚数部であることを示している。すなわちこの図
６の構成は、１２個バタフライ演算器１５１〜１６２を
有している。なお、図中Ｗはｅｘｐ(ｊα)を意味し、Ｗ
の上添え字の数字がαである。この図６でも１つの実
数或いは虚数のデータを１本の接続線で表現している。

【００１６】次に、図７を用いて電波の方向分析の原理
を説明する。

【００１７】この図７においては、アンテナ素子を８個
備えている場合の例を示しており、これら８個のアンテ
ナ素子Ａ₀〜Ａ₇の配列は直線等間隔としている。また、
図中の矢印にて示す方向を電波の到来方向であるとする
と、電波の波面は図中に示すようにアンテナ配列の法線
に対してある角度をなす並行線なっている。

【００１８】このようなアンテナ配列と電波到来方向及
び電波の波面の関係を有する場合、上記８個のアンテナ
素子Ａ₀〜Ａ₇への電波の到達時間は少しづつズレるの
で、ある瞬時の各アンテナ素子Ａ₀〜Ａ₇での観測波面デ
ータを得て８次のフーリエ変換を行うと、標本化時ごと
の観測波面の空間周波数、すなわち方向が分析できるの
である。

【００１９】ここで、図７の信号処理回路１８０は、各
アンテナ素子Ａ₀〜Ａ₇にて受信されそれぞれ対応する増
幅器１７０〜１７７にて増幅された受信信号毎に、高周
波増幅、周波数変換、ベースバンド増幅、Ａ／Ｄ変換、
等化などの処理を行う。当該信号処理回路１８０では、
上記周波数変換の際に直交周波数変換を行い、これによ
り上記各アンテナ素子Ａ₀〜Ａ₇からの信号が直交する２
つの信号となされ、その２つの信号を実数部と虚数部と
見なして複素信号として扱う。なお、上記信号処理回路
１８０の入出力は、各アンテナ素子Ａ₀〜Ａ₇に対応する
信号になっていて、入力信号はアナログ高周波信号であ
るが、出力信号はＡ／Ｄ変換後であってディジタルの複
素時系列信号となる。

【００２０】上記信号処理回路１８０の出力データＢ０
_R，Ｂ０_I，Ｂ１_R，Ｂ１_I，Ｂ２_R，Ｂ２_I，・・・，Ｂ７
_R，Ｂ７_Iを、それぞれ上記図６に示した８次ＦＦＴ回路
へ前記各複素データＩ０_R，Ｉ０_I，Ｉ１_R，Ｉ１_I，Ｉ２
_R，Ｉ２_I，・・・，Ｉ７_R，Ｉ７_Iとして送り、当該図６
の８次ＦＦＴ回路にて前述したように８次のＦＦＴ演算
を行えば、上記図６の８次ＦＦＴ回路より出力される８
つの複素データＯ０_R，Ｏ０_I，Ｏ１_R，Ｏ１_I，Ｏ２_R，
Ｏ２_I，・・・，Ｏ７_R，Ｏ７_Iから、上記標本化の瞬間
ごとの電波の到来方向を８方向に分解分析した複素デー
タが得られることになる。

【００２１】これは、上記配列されたアンテナ素子Ａ₀
〜Ａ₇群での観測波面データの空間周波数が、図７中の
矢印で示す電波到来方向の角度（すなわちアンテナ配列
方向に対する電波到来方向の角度）によって異なること
を利用している。このように、上記８個の各アンテナ素
子と８次ＦＦＴとにより、８方向の分解分析が可能とな
る。なお、図７でも図中のＲとＩはそれぞれの複素デー
タの実数部と虚数部であることを示しており、また１つ
の実数或いは虚数のディジタルデータを１本の接続線で
表現している。

【００２２】次に図８には、縦方向（Ｙ軸方向）に８個
且つ横方向（Ｘ軸方向）に８個の合計６４個のアンテナ
素子Ａ₀₀〜Ａ₇₇を２次元配列した例を示している。前記
図７の例では８個のアンテナ素子Ａ₀〜Ａ₇を１次元的に
配列していたが、この図８に示す２次元配列アンテナの
ようにＸ軸方向とＹ軸方向に各８列で合計６４個のアン
テナ素子Ａ₀₀〜Ａ₇₇を２次元的に等間隔に配列すると、
Ｘ軸方向に対して８方向分の電波到来方向を分解分析で
き、さらにＹ軸方向に対しても８方向分の電波到来方向
を分解分析できるため、合計で６４方向分の電波到来方
向を分解分析可能となる。

【００２３】この図８に示したような２次元配列アンテ
ナに対応するＦＦＴ回路としては、図９に示すような構
成の２次元並列ＦＦＴ回路が適用されることになる。す
なわちこの図９に示す２次元並列ＦＦＴ回路は、図８の
ような２次元配列された６４個の各アンテナ素子Ａ₀₀〜
Ａ₇₇に対応して電波到来方向を分析するものである。な
お、図９においては、前述した図６のように各バタフラ
イ演算器やそれらの接続関係を全て図示すると見にくく
なるのでこれらを省略して示しており、前記図６同様の
８次ＦＦＴ回路を一つのブロックとして図示し、これら
８次ＦＦＴ回路を示すブロックをＸ軸方向用（８次ＦＦ
Ｔ回路Ｘ０〜Ｘ７）とＹ軸方向用（８次ＦＦＴ回路Ｙ０
〜Ｙ７）に分けて図示している。また、この図９の各８
次ＦＦＴ回路Ｘ０〜Ｘ７及びＹ０〜Ｙ７上には、入出力
される複素データＩ０〜Ｉ７及びＯ０〜Ｏ７を示してい
るが、これら複素データの実数部と虚数部の図示も省略
している。

【００２４】ここで、上記図８に示した２次元配列アン
テナの各アンテナ素子Ａ₀₀〜Ａ₇₇の出力と上記図９に示
した２次元並列ＦＦＴ回路のＸ軸方向の８次ＦＦＴ回路
Ｘ０〜Ｘ７の入力との対応関係では、図８の各アンテナ
素子Ａ₀₀〜Ａ₇₇のうちＸ軸方向の一列をなす各アンテナ
素子Ａ₀₀，Ａ₁₀，Ａ₂₀，・・・，Ａ₇₀の出力が図９の８
次ＦＦＴ回路Ｘ０に入力される複素データＩ０，Ｉ１，
Ｉ２，・・・，Ｉ７とそれぞれ対応し、図８の各アンテ
ナ素子Ａ₀₀〜Ａ₇₇のうちＸ軸方向の一列をなす各アンテ
ナ素子Ａ₀₁，Ａ₁₁，Ａ₂₁，・・・，Ａ₇₁の出力が図９の
８次ＦＦＴ回路Ｘ１に入力される複素データＩ０，Ｉ
１，Ｉ２，・・・，Ｉ７とそれぞれ対応し、以下同様に
して、図８の各アンテナ素子Ａ₀₀〜Ａ₇₇のうちＸ軸方向
の一列をなす各アンテナ素子Ａ₀₇，Ａ₁₇，Ａ₂₇，・・
・，Ａ₇₇の出力が、図９の８次ＦＦＴ回路Ｘ７に入力さ
れる複素データＩ０，Ｉ１，Ｉ２，・・・，ＩＮ７にそ
れぞれ対応する。

【００２５】さらに、図９の２次元並列ＦＦＴ回路にお
いて、Ｘ軸方向の各８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ軸方
向の８次ＦＦＴ回路Ｙ０〜Ｙ７との間の入出力の対応関
係では、Ｘ軸方向の８次ＦＦＴ回路Ｘ０から出力される
複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力
される複素データＩ０に対応し、Ｘ軸方向の８次ＦＦＴ
回路Ｘ１から出力される複素データＯ０がＹ軸方向の８
次ＦＦＴ回路Ｙ０へ入力される複素データＩ１に対応
し、以下同様にして、Ｘ軸方向の８次ＦＦＴ回路Ｘ７か
ら出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回
路Ｙ０へ入力される複素データＩ７に対応する。また、
８次ＦＦＴ回路Ｘ０からの出力複素データＯ１が８次Ｆ
ＦＴ回路Ｙ１への入力複素データＩ０に対応し、８次Ｆ
ＦＴ回路Ｘ１からの出力複素データＯ１が８次ＦＦＴ回
路Ｙ１への入力複素データＩ１に対応し、以下同様にし
て、８次ＦＦＴ回路Ｘ７からの出力複素データＯ１が８
次ＦＦＴ回路Ｙ１への入力複素データＩ７に対応する。
以下同じように対応付けられており、８次ＦＦＴ回路Ｘ
０からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への
入力複素データＩ０に対応し、８次ＦＦＴ回路Ｘ１から
の出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複
素データＩ１に対応し、以下同様にして、８次ＦＦＴ回
路Ｘ７からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７
への入力複素データＩ７に対応する。

【００２６】このように図９の２次元並列ＦＦＴ回路に
おいて、Ｘ軸方向の各８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ軸
方向の８次ＦＦＴ回路Ｙ０〜Ｙ７との間の入出力が対応
付けられることで、Ｙ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ
７の各出力に、６４方向の各方向ごとの複素データ時系
列が得られるようになる。この図９に示す２次元並列Ｆ
ＦＴ回路では、上記２次元のＦＦＴ演算を並列演算処理
しているので、６４方向の電波到来方向の分析結果が毎
サイクル出力されることになる。

【００２７】上述したような電波到来方向の分析機能
は、通信などで活用できる。また、上記６４方向の各方
向ごとの複素データ時系列に対して、それぞれ例えば自
乗積分を施すようにすれば、各方向毎の電波の強度を得
ることができ、さらにこれら各方向毎の電波の強度分布
を表示することにより、レーダーや電波望遠鏡に利用可
能となる。

【００２８】上述した図３，図６，図９の構成は、強力
なＣＰＵ（中央処理装置）の上に載せるソフトウェアプ
ログラムにて実現できれば、ハードウェアにて実現する
よりも構成が簡略化できると共にコストも低減可能とな
るが、通信や電波源測定の用途に対してそれが実現でき
るような強力なＣＰＵは当面の半導体技術では無理であ
る。したがって、現状では、上記図３，図６，図９の構
成はできる限りの並列化とパイプライン化を施したハー
ドウェア構成にて実現するしかない。

【００２９】

【発明が解決しようとする課題】ところで、移動体通信
などでは、通信の相手としてできるだけ多くを扱えたほ
うがよいし、その扱える通信情報量も多いほうがよい。
さらに移動体通信などでは、通信の相手との位置関係が
時々刻々変化するので、電波到来方向や周波数につい
て、自在に分解して扱えることが望まれる。

【００３０】また、衛星による通信や放送においては、
今後衛星が増えたり、放送チャンネルが増えることが予
想されるので、やはり電波到来方向や周波数についての
自由度が大きいことが望まれる。

【００３１】レーダーや電波望遠鏡においても、その観
測や測定を高速に行うためには、同時に多方向を観測
し、また周波数分析についても同時に細かく行いたいと
いう要求があり、この場合もやはり電波到来方向や周波
数について、自在に分解して扱えることが望まれる。

【００３２】ところが、従来の通信や電波信号源観測に
おいては、電波到来方向の分析についてのみＦＦＴを利
用するものや、周波数分析についてのみＦＦＴを利用す
ることは知られていたが、２次元以上でしかもマルチビ
ームで電波到来方向の分析を実現するＦＦＴ方向分析法
についてはその例が少なく、更にこれを３次元に展開す
る発想も従来はなかった。また、このような電波到来方
向の分析を行い、更にこれを３次元に展開するようなＦ
ＦＴを実現するためには、高速で多並列の演算が必要と
なり、大規模なハードウェアになってしまう。したがっ
て、構成が簡単な方式が望まれている。

【００３３】そこで、本発明はこの様な実情に鑑みてな
されたものであり、電波到来方向の分析を行い、更にこ
れを３次元に展開するようなＦＦＴを、小規模で且つ安
価な構成によって実現することができる３次元ＦＦＴ装
置を提供することを目的とする。

【００３４】

【課題を解決するための手段】本発明の３次元ＦＦＴ装
置は、２次元配列したセンサ素子からの信号を受けて、
方向分析のための空間軸２次元ＦＦＴ演算を行い、この
空間軸２次元ＦＦＴ演算結果を受けて、周波数分析のた
めの時間軸ＦＦＴ演算を行うことにより、上述の課題を
解決する。

【００３５】すなわち、本発明によれば、２次元配列し
たセンサ素子からの信号に対して、方向分析と周波数分
析の両方を行うようにしている。

【００３６】

【発明の実施の形態】以下、本発明の好ましい実施の形
態について図面を参照にしながら説明する。

【００３７】図１には、本発明実施例の３次元ＦＦＴ装
置の全体構成を示す。なお、この図１では、１つの実数
或いは虚数のディジタルデータをそれぞれ１本の接続線
で表現している。

【００３８】この図１おいて、センサ素子としての６４
個のアンテナ素子Ａ₀，Ａ₁，Ａ₂，・・・，Ａ₆₃は、前
記図８のようにＹ軸方向に８列でＸ軸方向に８列の２次
元的に配列されている。すなわち、図１の６４個のアン
テナ素子Ａ₀〜Ａ₆₃のうち、アンテナ素子Ａ₀，Ａ₁，
Ａ₂，・・・，Ａ₇は前記図８のアンテナ素子Ａ₀₀，
Ａ₁₀，Ａ₂₀，・・・，Ａ₇₀とそれぞれ対応し、図１のア
ンテナ素子Ａ₈，Ａ₉，Ａ₁₀，・・・，Ａ₁₅は前記図８の
アンテナ素子Ａ₀₁，Ａ₁₁，Ａ₂₁，・・・，Ａ₇₁とそれぞ
れ対応し、以下同様にして、図１のアンテナ素子Ａ₅₆，
Ａ₅₇，Ａ₅₈，・・・，Ａ₆₃は前記図８のアンテナ素子Ａ
₀₇，Ａ₁₇，Ａ₂₇，・・・，Ａ₇₇とそれぞれ対応してい
る。これら各アンテナ素子Ａ₀〜Ａ₆₃はそれぞれ電波を
受信し、アナログ高周波信号を信号処理回路１０に送
る。

【００３９】上記各アンテナ素子Ａ₀〜Ａ₆₃からのアナ
ログ高周波信号は、信号処理回路１０の対応する端子に
入力される。当該信号処理回路１０は、基本的には前述
した図７の信号処理回路１８０と同様な機能を有するも
のである。ただし、上記６４個のアンテナ素子Ａ₀〜Ａ
₆₃に対応するために、当該図１の信号処理回路１０の構
成は前記８個のアンテナ素子用であった図７の信号処理
回路の８倍の規模となっている。すなわち、当該信号処
理回路１０には、上記６４個のアンテナ素子Ａ₀〜Ａ₆₃
用として、前記図７と同じ回路が８個独立して用意され
ている。

【００４０】この信号処理回路１０では、各アンテナ素
子Ａ₀〜Ａ₆₃から供給されたアナログ高周波信号毎に、
高周波増幅、周波数変換、ベースバンド増幅、Ａ／Ｄ変
換、等化など、後段のＦＦＴ処理の前処理を行う。ま
た、当該信号処理回路１０では、上記周波数変換の際に
直交周波数変換を行い、これにより上記各アンテナ素子
Ａ₀〜Ａ₆₃からの各信号がそれぞれ直交する２つの信号
となされ、それら２つの信号を実数部と虚数部と見なし
て複素信号として扱う。なお、当該信号処理回路１０の
入出力は、各アンテナ素子Ａ₀〜Ａ₆₃に対応する信号に
なっていて、入力信号はアナログ高周波信号であるが、
出力信号はＡ／Ｄ変換後であってディジタルの複素時系
列信号となる。

【００４１】当該信号処理回路１０の出力データＢ０，
Ｂ１，Ｂ２，・・・，Ｂ６２，Ｂ６３は、空間軸２次元
ＦＦＴ演算手段である２次元並列ＦＦＴ回路１１へそれ
ぞれ入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ６２，Ｉ
６３として送られる。なお、上記信号処理回路１０の出
力データＢ０〜Ｂ６３及び２次元並列ＦＦＴ回路１１へ
の入力データＩ０〜Ｉ６３はそれぞれ複素データであり
実数部と虚数部からなるため、これら信号処理回路１０
と２次元並列ＦＦＴ回路１１との間の接続線はそれぞれ
２本で表している。

【００４２】上記２次元並列ＦＦＴ回路１１は、前記図
６の８次ＦＦＴ回路を１６個使用する前記図９にて示し
た２次元並列ＦＦＴ回路と同様に構成されるものであっ
て、前記２次元配列された各アンテナ素子Ａ₀₀〜Ａ₆₃に
対応して電波到来方向を分析するものである。

【００４３】ここで、本実施例における上記６４個のア
ンテナ素子Ａ₀₀〜Ａ₆₃の出力と上記２次元並列ＦＦＴ回
路１１の入力との対応関係では、上記アンテナ素子
Ａ₀，Ａ₁，Ａ₂，・・・，Ａ₇の出力データと２次元並列
ＦＦＴ回路１１の入力データＩ０，Ｉ１，Ｉ２，・・
・，Ｉ７とが対応し、上記アンテナ素子Ａ₈，Ａ₉，
Ａ₁₀，・・・，Ａ₁₅の出力データと２次元並列ＦＦＴ回
路１１の入力データＩ８，Ｉ９，Ｉ１０，・・・，Ｉ１
５とが対応し、以下同様にして上記アンテナ素子Ａ₅₆，
Ａ₅₇，Ａ₅₈，・・・，Ａ₆₃の出力データと２次元並列Ｆ
ＦＴ回路１１の入力データＩ５６，Ｉ５７，Ｉ５８，・
・・，Ｉ６３とが対応している。

【００４４】また、当該２次元並列ＦＦＴ回路１１の内
部では、前記図９の構成を用いて説明すると、上記２次
元並列ＦＦＴ回路１１への入力データＩ０，Ｉ１，Ｉ
２，・・・，Ｉ７（すなわちアンテナ素子Ａ₀，Ａ₁，Ａ
₂，・・・，Ａ₇の出力）と前記図９の８次ＦＦＴ回路Ｘ
０へ入力される複素データＩ０，Ｉ１，Ｉ２，・・・，
Ｉ７とが対応し、２次元並列ＦＦＴ回路１１の入力デー
タＩ８，Ｉ９，Ｉ１０，・・・，Ｉ１５（すなわちアン
テナ素子Ａ₈，Ａ₉，Ａ₁₀，・・・，Ａ₁₅の出力）と前記
図９の８次ＦＦＴ回路Ｘ１へ入力される複素データＩ
０，Ｉ１，Ｉ３，・・・，Ｉ７とが対応し、以下同様に
して、２次元並列ＦＦＴ回路１１の入力データＩ５６，
Ｉ５７，Ｉ５８，・・・，Ｉ６３（すなわちアンテナ素
子Ａ₅₆，Ａ₅₇，Ａ₅₈，・・・，Ａ₆₃の出力）と前記図９
の８次ＦＦＴ回路Ｘ７へ入力される複素データＩ０，Ｉ
１，Ｉ３，・・・，Ｉ７とが対応する。なお、当該２次
元並列回路１１内部における前記図９の８次ＦＦＴ回路
Ｘ０〜Ｘ７とＹ０〜Ｙ７との間の接続関係は前述同様で
ある。

【００４５】このように、当該２次元並列ＦＦＴ回路１
１は、前記図９にて説明したようにＸ軸方向の各８次Ｆ
ＦＴ回路とＹ軸方向の８次ＦＦＴ回路とを組み合わせて
なり、上記各アンテナ素子Ａ₀₀〜Ａ₆₃にて観測された瞬
時瞬時の波面情報としてのディジタル複素信号を上記信
号処理回路１０から受け取ると、当該ディジタル複素信
号を上記瞬時ごとに電波到来方向別に分解分析してディ
ジタル複素データに変換し、電波到来方向毎の複素時系
列データとして出力するものである。すなわちこの２次
元並列ＦＦＴ回路１１では、上記２次元のＦＦＴ演算を
並列演算処理しているので、６４方向の電波到来方向の
分析結果が毎サイクル出力されることになる。言い換え
れば、当該２次元並列ＦＦＴ回路１１では、前記８×８
個の合計６４個を２次元的に配列したアンテナ素子Ａ₀
〜Ａ₆₃からの信号を、８×８次の２次元並列ＦＦＴ処理
することで、８×８方向（合計６４方向）に電波到来方
向を分析分解している。

【００４６】なお、上記２次元並列ＦＦＴ回路１１は、
光学望遠鏡がレンズによって光の波面をフーリエ変換し
て、人間の目に画像を結ぶのと同様のことを、ディジタ
ルの電気的なシステムにより実現しているのに他ならな
い。

【００４７】上記２次元並列ＦＦＴ回路１１の出力デー
タＯ０，Ｏ１，Ｏ２，・・・，Ｏ６２，Ｏ６３は、直並
列変換手段であるシフトレジスタ群１２へそれぞれ入力
されるデータＭ０，Ｍ１，Ｍ２，・・・，Ｍ６２，Ｍ６
３として送られる。なお、上記２次元並列ＦＦＴ回路１
１の出力データＯ０〜Ｏ６３及びシフトレジスタ群１２
への入力データＭ０〜Ｍ６３はそれぞれ複素データであ
り実数部と虚数部からなるため、２次元並列ＦＦＴ回路
１１とシフトレジスタ群１２との間の接続線はそれぞれ
２本として表している。

【００４８】上記シフトレジスタ群１２は、直並列変換
回路として機能するシフトレジスタ群であり、次段の後
述する６４次並列ＦＦＴ回路１３で周波数を６４区間に
分解分析するための準備としてのデータ並べ変えを行う
ものである。すなわち、当該シフトレジスタ群１２は、
上記２次元並列ＦＦＴ回路１１での方向分析結果である
方向別分解結果が並列化されていて且つそれが時刻順に
並んでいる上記複素時系列データ受けて、方向毎に別に
用意された６４サンプル分のシフトレジスタに蓄積し、
それを今度は毎サイクルごとに方向を変えて、順に時系
列６４サンプル分を一組として並列に出力するものであ
る。言い換えれば、シフトレジスタ群１２では、上記２
次元並列ＦＦＴ回路１１から供給された方向毎の時系列
の入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３を直並
列変換し、６４サンプル分の時系列データを一組として
並列化した出力データＮ０，Ｎ１，Ｎ２，．．．Ｎ６３
を得ている。このように、入力データＭ０，Ｍ１，Ｍ
２，・・・，Ｍ６３はそれぞれ方向が違うのであり、出
力データＮ０，Ｎ１，Ｎ２，・・・，Ｎ６３はそれぞれ
標本化時刻が違うのである。

【００４９】ここで、当該シフトレジスタ群１２は、具
体的には図２に示すような回路構成にて実現されるもの
である。ただし、図１のシフトレジスタ群１２は、当該
図２に示す回路を実数部用と虚数部用の２つ有してなる
ものであり、その動作は全く同じである。なお、上記実
数部用と虚数部用の回路構成は共に同じであるが、図２
の例では実数部用のみを図示している。また、この図２
でも１つの実数（虚数部用では虚数となる）のディジタ
ルデータを１本の接続線で表現している。

【００５０】この図２において、当該シフトレジスタ群
１２の実数部用回路は、図中点線で囲む要素回路が６４
×６４個（合計４０９６個）並べられて構成されてい
る。各要素回路は、２つのレジスタＫとＬからなる。レ
ジスタＫは横方向に６４段のシフトレジスタを構成して
おり、レジスタＬは縦方向に６４段のシフトレジスタを
構成している。レジスタＫからレジスタＬへの接続にお
いては、全要素回路のＫとＬの間で、６４シフトごとに
１回、一斉にデータの移動が行われる。上記レジスタＫ
により構成されるシフトレジスタとレジスタＬにより構
成されるシフトレジスタは、普通はそれぞれ所定の方向
へシフトを行うものであると考えてよく、したがって例
えば各レジスタＬは前段のレジスタＬの出力を受けるの
だが、６４サイクルに１回だけ、各レジスタＬは要素回
路でペアをなすレジスタＫの出力を受けるようになって
いる。すなわち、各レジスタＬは、前段のレジスタＬの
出力を受けるか又はレジスタＫの出力を受けるかを選べ
るように、セレクタが用意されているものである。

【００５１】より具体的に説明すると、当該シフトレジ
スタ群１２においては、各方向毎の時系列データが方向
ごとに入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３と
して供給されており、レジスタＫが構成する横方向のシ
フトレジスタによって標本化周期ごとに右方向シフトを
行い、６４クロック後には全てのレジスタＫに、その時
点より過去の６４標本化期間分の時系列データが蓄積さ
れる。このように全てのレジスタＫに時系列データが蓄
積されると、これらレジスタＫからレジスタＬに対して
一斉にデータロードが行われ、全てのレジスタＫの内容
がそれぞれのレジスタＫとペアになっているレジスタＬ
に移される。その後、レジスタＫからなる全てのシフト
レジスタは、次の６４クロック期間の時系列データの蓄
積を再開する。また、当該レジスタＫによって次の６４
クロック期間の時系列データを蓄積している最中に、レ
ジスタＬが構成する縦方向のシフトレジスタは、標本化
周期ごとに下方シフトを行う。このとき、レジスタＫか
らなるシフトレジスタもレジスタＬからなるシフトレジ
スタも共に６４段であるので、レジスタＫの時系列デー
タの蓄積が終わる時には、レジスタＬの下方シフトによ
る次段の６４次並列ＦＦＴ回路１３への出力も同じタイ
ミングで終了し、次のレジスタＫからレジスタＬへの一
斉データ移動が行われる。そして、また次のレジスタＫ
からなるシフトレジスタにおける右シフトと、レジスタ
Ｌからなるシフトレジスタの下方シフトとが開始され
る。そしてそれが繰り返される。

【００５２】このような動作により、当該シフトレジス
タ群１２からは、上記レジスタＫからレジスタＬへの一
斉データ移動が行われたタイミングで、先ず最初の入力
データＭ０の方向における６４サイクル分の時系列デー
タが並列に出力され、これ以降はレジスタＬからなるシ
フトレジスタの下方シフトにより、クロックごとに順に
入力データＭ１，Ｍ２，Ｍ３へと方向を変えながら、順
にそれぞれの６４サイクル分の時系列データを並列に出
力する。

【００５３】本実施例では、上記直並列変換回路として
上述したシフトレジスタ群１２による構成例を示した
が、当該直並列変換回路は上記シフトレジスタ群１２に
よらなくても良く、例えば２面構成のメモリを用いるこ
とでも実現が可能である。すなわちこの場合は、上記シ
フトレジスタ群１２の場合と同様に６４×６４個の記憶
素子を図９と同様に配置したメモリを２個用意し、これ
ら２個のメモリの同じ位置の記憶素子間で一斉にデータ
移動ができるようにしておく。具体的な動作としては、
先ず最初に、一方のメモリに対して、例えば横方向から
順にデータを書き込んでゆき、上の行の書き込みが終わ
った後は下の行に対して同様に横方向から順にデータを
書き込んでいくことにより、当該一方のメモリが一杯に
なるまでデータの書き込みを行う。次に、当該一方のメ
モリが一杯になると、この一方のメモリ内の各記憶素子
に記憶された各データを、他方のメモリのそれぞれ対応
する記憶素子に一斉に移動する。次いで、当該他方のメ
モリからは縦方向に順番にデータを読み出すようにし、
前の列の書き込みが終わった後は次の列に対して同様に
縦方向から順にデータを読み出していくことにより、当
該他方のメモリに記憶された全てのデータを読みだして
いく。このようにすることで、２面構成のメモリによっ
て上記シフトレジスタ群１２と同様の直並列変換が可能
となる。

【００５４】上記シフトレジスタ群１２の出力データＮ
０，Ｎ１，Ｎ２，・・・，Ｎ６２，Ｎ６３は、時間軸Ｆ
ＦＴ演算手段である６４次並列ＦＦＴ回路１３へそれぞ
れ入力されるデータＩ０，Ｉ１，Ｉ２，・・・，Ｉ６
２，Ｉ６３となる。なお、上記シフトレジスタ群１２の
出力データＮ０〜Ｎ６３及び６４次並列ＦＦＴ回路１３
への入力データＩ０〜Ｉ６３はそれぞれ複素データであ
り実数部と虚数部からなるため、これらシフトレジスタ
群１２と６４次並列ＦＦＴ回路１３との間の接続線もそ
れぞれ２本として表している。

【００５５】上記６４次並列ＦＦＴ回路１３は、６４次
の１次元並列ＦＦＴ回路からなり、６４個の各方向毎の
周波数を分解分析するものであって、周波数分析する方
向をサイクル毎に変える形で処理している。すなわち当
該６４次並列ＦＦＴ回路１３への入力としては、上記シ
フトレジスタ群１２の実数部用と虚数部用の回路によっ
て同じ方向の６４個の実数部時系列データとやはり６４
個の虚数部時系列データが同じサイクルに得られ、これ
ら６４クロック分の複素時系列データがクロックごとに
方向を変えながら与えられるので、順に周波数分析のた
めの６４次ＦＦＴ処理を行っていく。これにより、当該
６４次並列ＦＦＴ回路１３からの出力としては、クロッ
ク毎に上記方向を変えながらその方向毎の周波数分析結
果が並列に得られることになる。なお、この６４次並列
ＦＦＴ回路１３における６４次のＦＦＴ処理について
は、その原理は既知の通りであるためここでは特に説明
しないが、具体的には前記図６に示した８次ＦＦＴ回路
を６４次に拡張したものである。

【００５６】上記６４次並列ＦＦＴ回路１３の出力デー
タＯ０，Ｏ１，Ｏ２，・・・，Ｏ６２，Ｏ６３は、それ
ぞれ自乗積分回路１４へ送られる。なお、上記６４次並
列ＦＦＴ回路１３の出力データはそれぞれ複素データで
あり実数部と虚数部からなるため、上記６４次並列ＦＦ
Ｔ回路１３と自乗積分回路１４との間の接続線もそれぞ
れ２本として表している。

【００５７】上記自乗積分回路１４は、通信などの用途
では不要であるが、例えばレーダーや電波望遠鏡のよう
な用途では必要になり、自乗積分を行うことにより、方
向毎のパワーを求めるものである。このように自乗積分
回路１４では、方向と周波数ごとに自乗積分を行うこと
により、Ｓ／Ｎ改善がなされ、非常に微弱な電波源も検
出できるようになる。

【００５８】上記自乗積分回路１４からのパワーを示す
出力データＤ０，Ｄ１，Ｄ２，・・・，Ｄ６２，Ｄ６３
は、本実施例の３次元ＦＦＴ装置の出力として取り出さ
れる。ただし、当該自乗積分回路１４を用いない場合、
本実施例の３次元ＦＦＴ装置の出力は、上記６４次ＦＦ
Ｔ回路１３の各出力となる。上記自乗積分回路１４から
出力データは、複素データではなく上述のようにパワー
を表すためそれぞれ１本で表す出力となっている。

【００５９】本実施例の３次元ＦＦＴ装置の出力データ
Ｄ０，Ｄ１，Ｄ１，・・・，Ｄ６３は、周波数別であっ
てもまた方向別であっても良く、自乗積分回路１４内で
のデータの並べ方次第である。ここで、上記出力データ
Ｄ０，Ｄ１，Ｄ１，・・・，Ｄ６３を例えば上記方向分
析別であるとし、それぞれを例えば表示装置の輝度信号
として、これら出力データＤ０，Ｄ１，Ｄ１，・・・，
Ｄ６３のそれぞれを例えばＸ軸方向に８個及びＹ軸方向
に８個ずつ並べて８×８の２次元的に配列し、これを上
記表示装置のディスプレイ上に表示すれば、周波数区間
ごとの電波源観測画像を表示することが可能となる。こ
れにより、方向については６４方向、周波数については
６４周波数区間に分解分析がなされたわけである。

【００６０】上述したように本発明実施例では、各アン
テナ素子の配列を８×８個の合計６４個とした２次元配
列を例に挙げて説明したが、前述したような８個の直線
配列であってもよく、また、縦或いは横方向の配列数も
上記８個に限定せず、何れの数であってもよい。このよ
うに、Ｎ×Ｎ個のアンテナ素子を用いた場合、図１の２
次元並列ＦＦＴ回路１１に対応する部分の構成と前記６
４次並列ＦＦＴ回路１３に対応する部分の構成は、それ
ぞれに設けられるＦＦＴ部が、Ｎの自乗の次数のＦＦＴ
を行うものとなされる。また、Ｎ×Ｎ個のアンテナ素子
を用いた場合の上記シフトレジスタ群１２に対応する部
分の構成は、Ｎの自乗個のデータ入力とＮの自乗個のデ
ータ出力に対応する回路を実数用と虚数用とで２面設け
るものとなる。これによって、方向についてはＮの自乗
方向、周波数についてはＮの自乗周波数区間に分解分析
を行うことが可能となる。

【００６１】さらに、縦方向と横方向に配列するアンテ
ナ素子の数は異なってもよく、したがって、Ｎ×Ｍ個に
配列したアンテナ素子を用いることも可能である。この
ようにＮ×Ｍ個のアンテナ素子を用いた場合、前記２次
元並列ＦＦＴ回路１１に対応する部分の構成と前記６４
次並列ＦＦＴ回路１３に対応する部分の構成は、それぞ
れに設けられるＦＦＴ部が、Ｎ×Ｍ次のＦＦＴを行うも
のになされる。また、このときの前記シフトレジスタ群
１２に対応する部分の構成は、Ｎ×Ｍ個のデータ入力と
Ｎ×Ｍ個のデータ出力に対応する回路を実数用と虚数用
とで２面設けたものとなされる。これによって、方向に
ついてはＮ×Ｍ方向、周波数についてはＮ×Ｍ周波数区
間に分解分析を行うことが可能となる。なお、Ｎ×Ｍ個
のアンテナ素子配列を想定するときの前記図９に相当す
る図１の２次元配列ＦＦＴ回路１１の部分の構成として
は、Ｎ次並列ＦＦＴを行う部分をＭ個と、Ｍ次並列ＦＦ
Ｔを行う部分をＮ個用意し、これらを直列接続すること
で実現可能である。一方、前記６４次並列ＦＦＴ回路１
３に対応する構成としては、ＦＦＴ部がＮ×Ｍ次の１次
元ＦＦＴを行うものとなる。

【００６２】また、ＦＦＴのバタフライ演算回路の構成
方法やその接続構成方法については、いろいろな変形が
知られているが、本発明実施例では、特にその変形には
無関係であり、どのようなものを採用しても違いはな
い。本実施例の３次元ＦＦＴ装置では、前記ＦＦＴを行
うための構成要素であるバタフライ演算回路として、前
記図３に示したようないわゆるラディックス２のものを
用いたが、いわゆるラディックス４などでも、或いは一
部を時分割処理をしたり、ソフトウェアで実現したもの
でも、或いはまた一部の回転子をハードウェアで固定し
たものでもよく、前述同様なことは実現できる。

【００６３】なお、本実施例ではデータのビット数につ
いては触れなかった。ビット数については、その用途に
おける演算精度の設定によって個々に異なるが、方式に
は関係ない。また、本実施例では、電波の受信系のみを
説明したが、本実施例手法自体に可逆性があり、受信系
の逆操作により、送信系でも受信系と同様に方向と周波
数を高速に多数合成して送信することが可能であり、そ
の用途は広い。

【００６４】上述したように、本発明実施例の３次元Ｆ
ＦＴ装置においては、８×８個で合計６４個のアンテナ
素子を２次元的に配列し、これらアンテナ素子群からの
信号を、８×８次の２次元並列ＦＦＴ処理によって８×
８方向（合計６４方向）に分解し、その後６４次の１次
元ＦＦＴ処理で６４周波数区間に周波数を分解してい
る。したがって、ある方向から到来し、ある６４周波数
区間に集中された信号について見れば、到来方向と周波
数とで４０９６倍(ｄＢ)のＳ／Ｎ電力改善が実現されて
いる。見方を変えると、６４方向の相手を区別して、同
時に扱うことができ、かつ、６４周波数区間の相手を区
別して同時に扱うことができる。このため、アンテナ素
子配列がＮ×Ｎ個の２次元配列であれば、Ｎの４乗のＳ
／Ｎ改善となり、また、アンテナ素子配列がＮ×Ｍ個の
２次元配列であれば、Ｎ×Ｍの２乗のＳ／Ｎ改善とな
る。

【００６５】このように、本実施例によれば、電波到来
方向の分析と周波数分析が両方同時に実施され、しかも
その方向分析はマルチビームが実現され、同時に多方向
を別々に扱うことができている。また、本実施例によれ
ば、方向を分解するだけでなく周波数も分析しており、
これらの分析が細かいほどにその回線のＳ／Ｎは改善さ
れるので、例えば通信であれば同時に別方向の多数の相
手と多数の周波数で別々にＳ／Ｎの良い通信が確保され
る。さらに、電波源測定のような用途では、同時に多方
向を観測しながら同時に各方向別に周波数分析も実施し
てしまうので、非常に効率のよい観測が可能である。別
の見方をすると、周波数ごとの観測画像を得るというよ
うなことも、別々の演算処理をすることなく実現してい
る。

【００６６】このように、本発明実施例によれば、移動
体通信、衛星通信、衛星放送受信、レーダー、電波望遠
鏡などの多くの用途に有効な効果を有する。すなわち、
例えば移動体通信などでは、通信の相手としてできるだ
け多くを扱えたほうがよいし、その通信の相手との位置
関係も時々刻々変化するので、方向や周波数についての
自由度が大きく、同時に多数の分解分析ができたほうが
よく、また、衛星による通信や放送においては、今後衛
星が増えたり、チャンネル数が増加したりすることが考
えられ、さらに、レーダーや電波望遠鏡においても、そ
の観測を高速に行うためには、同時に多方向を観測し、
また周波数分析についても同時に細かく行いたいという
要求があり、本発明実施例によれば、こういった多くの
用途で大きな効果を上げることが可能となる。

【００６７】また、図１の２次元配列ＦＦＴ回路と６４
次配列ＦＦＴ回路は、本実施例の説明ではあたかも別々
の構成のように述べているが、実際にはこれらを同じハ
ードウェア構成として使用することが可能である。すな
わち、図１の２次元配列ＦＦＴ回路は、前記図９の構成
を有しており、この図９のＸ軸方向のＦＦＴ処理部とＹ
軸方向のＦＦＴ処理部とを組み合わせた構成は、６４次
ＦＦＴ処理を行える構成となっている。より具体的に説
明すると、前記図９では８次ＦＦＴ回路８台によりＸ軸
方向のＦＦＴ処理部を実現し、もう一組の８次ＦＦＴ回
路８台によりＹ軸方向のＦＦＴ処理部を実現し、それら
を直列に接続しているが、図９の全体を眺めると、その
構成は、ＦＦＴの原理によって、個々のバタフライ演算
器の回転子の与え方は違ってくるものの、それ以外は６
４次の場合のＦＦＴと同じ構成になっているのである。
すなわち、バタフライ演算器の数も、その間の接続のト
ポロジーも全く同じなのである。一般に、ＦＦＴの各バ
タフライ演算器に与える回転子はハードウェア化せず、
全体制御用コントローラからソフトウェアで発生し与え
られるため、ハードウェア構成は前記図９の場合と同じ
ものでよいことになるのである。なお、Ｎ×Ｍ個のアン
テナ素子を想定するときの前記２次元並列ＦＦＴ回路１
１の２次元ＦＦＴ処理部は、Ｍ台のＮ次並列ＦＦＴ処理
部とＮ台のＭ次並列ＦＦＴ部とが直列接続されて実現さ
れることになるが、実際にはこれらも回転子を除いてそ
のハードウェア構成は全く同じで良い。

【００６８】上述したように図１の２次元並列ＦＦＴ回
路１１と６４次並列ＦＦＴ回路１３のハードウェアが全
く同じでよいというということは、図１の全体構成を非
常にわかり易く、且つ作り易くする効果がある。すなわ
ち同じ回路部品を使用でき、同じＦＦＴ回路が使えるた
め、コストアップを防ぐことも可能となる。

【００６９】なお、ＦＦＴはよく知られているディジタ
ル信号処理技術であるが、よく利用されるのは、あるひ
とつの信号時系列を一定時間記憶回路に蓄積し、その時
系列について、その信号標本数をその変換次数に対応さ
せたＦＦＴを施し、時間軸データを周波数軸データに変
換して周波数を分析するだけの用途である。これに対し
て、本発明実施例では、２次元配列したアンテナ素子
（センサ）で電波を捕らえ、各アンテナ素子における同
時刻の標本化データを使って２次元ＦＦＴし、これによ
って空間的な信号分布（波面）を空間的な映像に変換し
て方向を分解分析し、その２次元ＦＦＴの出力につい
て、今度はその各方向ごとに時系列を一定時間記憶回路
に蓄積し、その各時系列についてその信号標本数を変換
次数に対応させた１次元ＦＦＴを施し、時間軸データを
周波数軸データに変換して周波数を分析することによ
り、方向と周波数を高速に多数分解分析し、通信や信号
源検出の性能を大きく改善している。このように、本発
明実施例では、空間で２次元、時間で１次元の計３次元
のＦＦＴ処理をしている。

【００７０】

【発明の効果】本発明においては、２次元配列したセン
サ素子からの信号を受けて、方向分析のための空間軸２
次元ＦＦＴ演算を行い、この空間軸２次元ＦＦＴ演算結
果を受けて、周波数分析のための時間軸ＦＦＴ演算を行
うことにより、電波到来方向の分析を行い、更にこれを
３次元に展開するようなＦＦＴを行うこと、すなわち方
向と周波数を同時に分析することを、小規模で且つ安価
な構成によって実現することが可能である。

【図面の簡単な説明】

【図１】本発明実施例の３次元ＦＦＴ装置の全体構成を
示すブロック回路図である。

【図２】シフトレジスタ群の具体的構成を示す回路図で
ある。

【図３】ＦＦＴの要素回路としてのバタフライ演算回路
の構成を示す回路図である。

【図４】複素加算回路の構成を示す回路図である。

【図５】複素乗算回路の構成を示す回路図である。

【図６】８次の並列ＦＦＴ回路の構成を示すブロック回
路図である。

【図７】電波の方向分析の原理を説明するための図であ
る。

【図８】８×８の２次元配列されたアンテナ素子を示す
図である。

【図９】６４個のアンテナ素子を２次元配列した２次元
配列アンテナに対応する方向分析２次元並列ＦＦＴ回路
の構成を説明するための図である。

【符号の説明】

Ａ₀〜Ａ₆₃ アンテナ素子、１０信号処理回路、
１１２次元並列ＦＦＴ回路、１２シフトレジスタ
群、１３６４次並列ＦＦＴ回路、１４自乗積分回
路

Claims

【特許請求の範囲】

【請求項１】２次元配列したセンサ素子からの信号を
受けて、方向分析のための空間軸２次元ＦＦＴ演算を行
う空間軸２次元ＦＦＴ演算手段と、上記空間軸２次元ＦＦＴ演算手段からの出力を受けて、
周波数分析のための時間軸ＦＦＴ演算を行う時間軸ＦＦ
Ｔ演算手段とを有することを特徴とする３次元ＦＦＴ装
置。
【請求項２】上記空間軸２次元ＦＦＴ演算手段での方
向分析結果として出力される方向別分解結果が並列化さ
れ且つ時刻順になっている時系列を、一定時間の信号時
系列を一組として並列化し、時間と共に方向順に変換し
て出力する直並列変換手段を設け、当該直並列変換手段の出力を上記時間軸ＦＦＴ演算手段
に供給することを特徴とする請求項１記載の３次元ＦＦ
Ｔ装置。
【請求項３】上記空間軸２次元ＦＦＴ演算手段は、Ｎ
×Ｍ個に２次元配列したセンサ素子からの信号を受け
て、上記方向分析のためのＮ×Ｍ次の空間軸２次元ＦＦ
Ｔ演算を行い、上記時間軸ＦＦＴ演算手段は、当該空間軸２次元ＦＦＴ
演算手段からの出力を受けて、上記周波数分析のための
Ｎ×Ｍ次の時間軸ＦＦＴ演算を行うことを特徴とする請
求項１記載の３次元ＦＦＴ装置。
【請求項４】上記空間軸２次元ＦＦＴ演算手段での方
向分析結果として出力される方向別分解結果が並列化さ
れ且つ時刻順になっている時系列を、Ｎ×Ｍ個の信号時
系列を一組として並列化し、時間と共に方向順に変換し
て出力する直並列変換手段を設け、当該直並列変換手段の出力を上記時間軸ＦＦＴ演算手段
に供給することを特徴とする請求項３記載の３次元ＦＦ
Ｔ装置。
【請求項５】上記空間軸２次元ＦＦＴ演算手段と上記
時間軸ＦＦＴ演算手段とは、同一のハードウェア構成に
よってなることを特徴とする請求項３記載の３次元ＦＦ
Ｔ装置。
【請求項６】上記空間軸２次元ＦＦＴ演算手段と上記
時間軸ＦＦＴ演算手段とは、同一のハードウェア構成に
よってなることを特徴とする請求項４記載の３次元ＦＦ
Ｔ装置。
【請求項７】上記空間軸２次元ＦＦＴ演算手段は、Ｎ
×Ｎ個に２次元配列したセンサ素子からの信号を受け
て、上記方向分析のためのＮ×Ｎ次の空間軸２次元ＦＦ
Ｔ演算を行い、上記時間軸ＦＦＴ演算手段は、当該空間軸２次元ＦＦＴ
演算手段からの出力を受けて、上記周波数分析のための
Ｎの自乗次の時間軸ＦＦＴ演算を行うことを特徴とする
請求項１記載の３次元ＦＦＴ装置。
【請求項８】上記空間軸２次元ＦＦＴ演算手段での方
向分析結果として出力される方向別分解結果が並列化さ
れ且つ時刻順になっている時系列を、Ｎの自乗個の信号
時系列を一組として並列化し、時間と共に方向順に変換
して出力する直並列変換手段を設け、当該直並列変換手段の出力を上記時間軸ＦＦＴ演算手段
に供給することを特徴とする請求項７記載の３次元ＦＦ
Ｔ装置。
【請求項９】上記空間軸２次元ＦＦＴ演算手段と上記
時間軸ＦＦＴ演算手段とは、同一のハードウェア構成に
よってなることを特徴とする請求項７記載の３次元ＦＦ
Ｔ装置。
【請求項１０】上記空間軸２次元ＦＦＴ演算手段と上
記時間軸ＦＦＴ演算手段とは、同一のハードウェア構成
によってなることを特徴とする請求項８記載の３次元Ｆ
ＦＴ装置。