JP3920953B2 - ３次元ｆｆｔ装置 - Google Patents
３次元ｆｆｔ装置 Download PDFInfo
- Publication number
- JP3920953B2 JP3920953B2 JP22506896A JP22506896A JP3920953B2 JP 3920953 B2 JP3920953 B2 JP 3920953B2 JP 22506896 A JP22506896 A JP 22506896A JP 22506896 A JP22506896 A JP 22506896A JP 3920953 B2 JP3920953 B2 JP 3920953B2
- Authority
- JP
- Japan
- Prior art keywords
- fft
- dimensional
- parallel
- circuit
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Complex Calculations (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば移動体通信、衛星通信、衛星放送受信、レーダー、電波望遠鏡などに使用可能な３次元ＦＦＴ装置に関する。
【０００２】
【従来の技術】
従来より、通信や電波信号源観測を行う場合においては、方向分析のためにＦＦＴ(Fast Fourier Transform:高速フーリエ変換)を利用することや、周波数分析のためにＦＦＴを利用することが知られている。
【０００３】
このような従来より知られていた技術として、上記周波数分析をＦＦＴで実現する方法については、多くの教科書的書物で説明されているので、説明を省略するが、例えば、Ｎ次ＦＦＴによれば、Ｎ個の複素時系列データからＮ個の周波数区間に分解分析をすることが可能となっている。
【０００４】
また、上記ＦＦＴにより方向分析を実現する方法については、同時に多方向を観測する（いわゆるマルチビーム化する）ことが容易に実現できるので、相関演算などによる他の方向分析方法（例えばいわゆるビームフォーミング等）と比べて、その観測測定速度を非常に高速化でき、その効果が大きいことが知られている。
【０００５】
しかし、２次元的に、しかもマルチビームで方向分析を実現するＦＦＴ方向分析法については、その例が少なく、例えば本件出願人らが先に提案している特願昭６０−５４４９号の明細書及び図面に記載の高速フーリエ変換装置や特願昭６１−７６９２０号の明細書及び図面に記載の入力波の到来方向測定装置、電子情報通信学会論文誌 A Vol.J71-A No.2に記載された電波望遠鏡用高速並列ＦＦＴプロセッサ、電子情報通信学会技術研究報告 DSP91-44に記載されたビデオ信号用ＤＳＰ−ＬＳＩの電波天文用２次元ＦＦＴへの応用等があったが、更に３次元に展開する発想は、従来より存在してない。
【０００６】
このように３次元に展開する発想がなかったのは、これまで空間を伝搬する電波の方向を３次元的に扱ったり、或いは空間を２次元的に扱った上に周波数についても細かく分解して扱うような用途が少なく、また、例えば通信や電波信号源観測用に使用することを考えた場合、半導体の演算素子が実現できる演算性能のことを考慮すると、非常に高速で多並列の演算が必要になり、且つ非常に大がかりなハードウェアシステムを必要とするため、その実現が極めて困難であったためである。
【０００７】
ここで、前記方向分析をＦＦＴにて実現する具体的方法については、上記の明細書及び図面や文献などが参考になるが、以下に簡単に説明する。
【０００８】
【課題を解決するための手段】
本発明に係る３次元ＦＦＴ装置は、２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元並列ＦＦＴ演算を並列的に行う空間軸２次元並列ＦＦＴ演算手段と、上記空間軸２次元並列ＦＦＴ演算手段での方向分析結果として出力される方向別分解結果が並列化され且つ時刻順になっている時系列を、一定時間の信号時系列を一組として並列化し、時間と共に方向順に変換して出力する直並列変換手段と、上記直並列変換手段からの出力を受けて、周波数分析のための時間軸並列ＦＦＴ演算を並列的に行う時間軸並列ＦＦＴ演算手段とを有することにより、上述の課題を解決する。
【０００９】
図３にはＦＦＴの要素回路としてのバタフライ演算回路の構成を示す。ＦＦＴというのは、図３のバタフライ演算回路を要素演算として、この要素演算を多数繰り返して実現されるものである。
【００１０】
図３のバタフライ演算回路は、複素加算器である演算器１１３及び１１４と、複素乗算器である演算器１１１及び１１２とを有してなるものであって、これら２個の複素加算器と２個の複素乗算器を使用することで、２つの複素データ(ｐ＋ｊｑ)と(ｒ＋ｊｓ)が入力されると、２つの複素データ(ｔ＋ｊｕ) と(ｖ＋ｊｗ)を出力するものである。また、上記複素乗算器である演算器１１１入力されるｅｘｐ(ｊα)と演算器１１２に入力される−ｅｘｐ(ｊα)は回転子と呼ばれ、これは移相量を意味し、当該バタフライ演算回路のＦＦＴ処理全体の中における位置により決まる定数である。なお、図３では、１つの複素データを１本の接続線で表現している。
【００１１】
ここで、上記複素加算器は、図４に示すように２個の普通の加算器１３１及び１３２を用いて表現できるものである。すなわち図４には一つの複素加算器の概略構成を示し、当該複素加算器では、２つの複素データ(ａ＋ｊｂ)と(ｃ＋ｊｄ)とを加算して、複素データ(ｅ＋ｊｆ)を生成する。なお、図中のａ，ｂ，ｃ，ｄ，ｅ，ｆの関係は、ｅ＝ａ＋ｃ，ｆ＝ｂ＋ｄとなっている。
【００１２】
また、上記複素乗算器は、図５に示すように４個の普通の乗算器１４１，１４２，１４３，１４４と２個の普通の加算器１４６，１４７を用いて表現できるものである。すなわち図５には一つの複素乗算器の概略構成を示し、当該複素乗算器では、２つの複素データ(ａ＋ｊｂ)と(ｃ＋ｊｄ)とを乗算して、複素データ(ｇ＋ｊｈ)を生成する。図中のａ，ｂ，ｃ，ｄ，ｇ，ｈの関係は、ｇ＝ａｃ−ｂｄ，ｈ＝ｂｃ＋ａｄとなっている。
【００１３】
なお、図４及び図５では１つの実数或いは虚数のデータを１本の接続線で表現している。
【００１４】
結局、図３のバタフライ演算回路は、原理的に８個の乗算器と８個の加算器で実現できる。ただし、実際には、回転子の位相により演算が不要になる部分も多い。
【００１５】
このようなことから、例えば８次のＦＦＴというのは、図６ような構成により実現されるようになる。当該図６に示す８次ＦＦＴ回路によれば、８つの複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７（実数部と虚数部に分けると１６個のデータＩ０R，Ｉ０I，Ｉ１R，Ｉ１I，Ｉ２R，Ｉ２I，・・・，Ｉ７R，Ｉ７Iとなる）が入力され、８つの複素データＯ０，Ｏ１，Ｏ２，・・・，Ｏ７（実数部と虚数部に分けると１６個のデータＯ０R，Ｏ０I，Ｏ１R，Ｏ１I，Ｏ２R，Ｏ２I，・・・，Ｏ７R，Ｏ７Iとなる）が出力される。なお、各複素データＩ０R，Ｉ０I〜Ｉ７R，Ｉ７IとＯ０R，Ｏ０I〜Ｏ７R，Ｏ７Iの下添え字のＲとＩはそれぞれの複素データの実数部と虚数部であることを示している。すなわちこの図６の構成は、１２個バタフライ演算器１５１〜１６２を有している。なお、図中Ｗはｅｘｐ(ｊα)を意味し、Ｗの上添え字の数字がαである。 この図６でも１つの実数或いは虚数のデータを１本の接続線で表現している。
【００１６】
次に、図７を用いて電波の方向分析の原理を説明する。
【００１７】
この図７においては、アンテナ素子を８個備えている場合の例を示しており、これら８個のアンテナ素子Ａ0〜Ａ7の配列は直線等間隔としている。また、図中の矢印にて示す方向を電波の到来方向であるとすると、電波の波面は図中に示すようにアンテナ配列の法線に対してある角度をなす並行線なっている。
【００１８】
このようなアンテナ配列と電波到来方向及び電波の波面の関係を有する場合、上記８個のアンテナ素子Ａ0〜Ａ7への電波の到達時間は少しづつズレるので、ある瞬時の各アンテナ素子Ａ0〜Ａ7での観測波面データを得て８次のフーリエ変換を行うと、標本化時ごとの観測波面の空間周波数、すなわち方向が分析できるのである。
【００１９】
ここで、図７の信号処理回路１８０は、各アンテナ素子Ａ0〜Ａ7にて受信されそれぞれ対応する増幅器１７０〜１７７にて増幅された受信信号毎に、高周波増幅、周波数変換、ベースバンド増幅、Ａ／Ｄ変換、等化などの処理を行う。当該信号処理回路１８０では、上記周波数変換の際に直交周波数変換を行い、これにより上記各アンテナ素子Ａ0〜Ａ7からの信号が直交する２つの信号となされ、その２つの信号を実数部と虚数部と見なして複素信号として扱う。なお、上記信号処理回路１８０の入出力は、各アンテナ素子Ａ0〜Ａ7に対応する信号になっていて、入力信号はアナログ高周波信号であるが、出力信号はＡ／Ｄ変換後であってディジタルの複素時系列信号となる。
【００２０】
上記信号処理回路１８０の出力データＢ０R，Ｂ０I，Ｂ１R，Ｂ１I，Ｂ２R，Ｂ２I，・・・，Ｂ７R，Ｂ７Iを、それぞれ上記図６に示した８次ＦＦＴ回路へ前記各複素データＩ０R，Ｉ０I，Ｉ１R，Ｉ１I，Ｉ２R，Ｉ２I，・・・，Ｉ７R，Ｉ７Iとして送り、当該図６の８次ＦＦＴ回路にて前述したように８次のＦＦＴ演算を行えば、上記図６の８次ＦＦＴ回路より出力される８つの複素データＯ０R，Ｏ０I，Ｏ１R，Ｏ１I，Ｏ２R，Ｏ２I，・・・，Ｏ７R，Ｏ７Iから、上記標本化の瞬間ごとの電波の到来方向を８方向に分解分析した複素データが得られることになる。
【００２１】
これは、上記配列されたアンテナ素子Ａ0〜Ａ7群での観測波面データの空間周波数が、図７中の矢印で示す電波到来方向の角度（すなわちアンテナ配列方向に対する電波到来方向の角度）によって異なることを利用している。このように、上記８個の各アンテナ素子と８次ＦＦＴとにより、８方向の分解分析が可能となる。なお、図７でも図中のＲとＩはそれぞれの複素データの実数部と虚数部であることを示しており、また１つの実数或いは虚数のディジタルデータを１本の接続線で表現している。
【００２２】
次に図８には、縦方向（Ｙ軸方向）に８個且つ横方向（Ｘ軸方向）に８個の合計６４個のアンテナ素子Ａ00〜Ａ77を２次元配列した例を示している。前記図７の例では８個のアンテナ素子Ａ0〜Ａ7を１次元的に配列していたが、この図８に示す２次元配列アンテナのようにＸ軸方向とＹ軸方向に各８列で合計６４個のアンテナ素子Ａ00〜Ａ77を２次元的に等間隔に配列すると、Ｘ軸方向に対して８方向分の電波到来方向を分解分析でき、さらにＹ軸方向に対しても８方向分の電波到来方向を分解分析できるため、合計で６４方向分の電波到来方向を分解分析可能となる。
【００２３】
この図８に示したような２次元配列アンテナに対応するＦＦＴ回路としては、図９に示すような構成の２次元並列ＦＦＴ回路が適用されることになる。すなわちこの図９に示す２次元並列ＦＦＴ回路は、図８のような２次元配列された６４個の各アンテナ素子Ａ00〜Ａ77に対応して電波到来方向を分析するものである。なお、図９においては、前述した図６のように各バタフライ演算器やそれらの接続関係を全て図示すると見にくくなるのでこれらを省略して示しており、前記図６同様の８次ＦＦＴ回路を一つのブロックとして図示し、これら８次ＦＦＴ回路を示すブロックをＸ軸方向用（８次ＦＦＴ回路Ｘ０〜Ｘ７）とＹ軸方向用（８次ＦＦＴ回路Ｙ０〜Ｙ７）に分けて図示している。また、この図９の各８次ＦＦＴ回路Ｘ０〜Ｘ７及びＹ０〜Ｙ７上には、入出力される複素データＩ０〜Ｉ７及びＯ０〜Ｏ７を示しているが、これら複素データの実数部と虚数部の図示も省略している。
【００２４】
ここで、上記図８に示した２次元配列アンテナの各アンテナ素子Ａ00〜Ａ77の出力と上記図９に示した２次元並列ＦＦＴ回路のＸ軸方向の８次ＦＦＴ回路Ｘ０〜Ｘ７の入力との対応関係では、図８の各アンテナ素子Ａ00〜Ａ77のうちＸ軸方向の一列をなす各アンテナ素子Ａ00，Ａ10，Ａ20，・・・，Ａ70の出力が図９の８次ＦＦＴ回路Ｘ０に入力される複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とそれぞれ対応し、図８の各アンテナ素子Ａ00〜Ａ77のうちＸ軸方向の一列をなす各アンテナ素子Ａ01，Ａ11，Ａ21，・・・，Ａ71の出力が図９の８次ＦＦＴ回路Ｘ１に入力される複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とそれぞれ対応し、以下同様にして、図８の各アンテナ素子Ａ00〜Ａ77のうちＸ軸方向の一列をなす各アンテナ素子Ａ07，Ａ17，Ａ27，・・・，Ａ77の出力が、図９の８次ＦＦＴ回路Ｘ７に入力される複素データＩ０，Ｉ１，Ｉ２，・・・，ＩＮ７にそれぞれ対応する。
【００２５】
さらに、図９の２次元並列ＦＦＴ回路において、Ｘ軸方向の各８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ７との間の入出力の対応関係では、Ｘ軸方向の８次ＦＦＴ回路Ｘ０から出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力される複素データＩ０に対応し、Ｘ軸方向の８次ＦＦＴ回路Ｘ１から出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力される複素データＩ１に対応し、以下同様にして、Ｘ軸方向の８次ＦＦＴ回路Ｘ７から出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力される複素データＩ７に対応する。また、８次ＦＦＴ回路Ｘ０からの出力複素データＯ１が８次ＦＦＴ回路Ｙ１への入力複素データＩ０に対応し、８次ＦＦＴ回路Ｘ１からの出力複素データＯ１が８次ＦＦＴ回路Ｙ１への入力複素データＩ１に対応し、以下同様にして、８次ＦＦＴ回路Ｘ７からの出力複素データＯ１が８次ＦＦＴ回路Ｙ１への入力複素データＩ７に対応する。以下同じように対応付けられており、８次ＦＦＴ回路Ｘ０からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複素データＩ０に対応し、８次ＦＦＴ回路Ｘ１からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複素データＩ１に対応し、以下同様にして、８次ＦＦＴ回路Ｘ７からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複素データＩ７に対応する。
【００２６】
このように図９の２次元並列ＦＦＴ回路において、Ｘ軸方向の各８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ７との間の入出力が対応付けられることで、Ｙ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ７の各出力に、６４方向の各方向ごとの複素データ時系列が得られるようになる。この図９に示す２次元並列ＦＦＴ回路では、上記２次元のＦＦＴ演算を並列演算処理しているので、６４方向の電波到来方向の分析結果が毎サイクル出力されることになる。
【００２７】
上述したような電波到来方向の分析機能は、通信などで活用できる。また、上記６４方向の各方向ごとの複素データ時系列に対して、それぞれ例えば自乗積分を施すようにすれば、各方向毎の電波の強度を得ることができ、さらにこれら各方向毎の電波の強度分布を表示することにより、レーダーや電波望遠鏡に利用可能となる。
【００２８】
上述した図３，図６，図９の構成は、強力なＣＰＵ（中央処理装置）の上に載せるソフトウェアプログラムにて実現できれば、ハードウェアにて実現するよりも構成が簡略化できると共にコストも低減可能となるが、通信や電波源測定の用途に対してそれが実現できるような強力なＣＰＵは当面の半導体技術では無理である。したがって、現状では、上記図３，図６，図９の構成はできる限りの並列化とパイプライン化を施したハードウェア構成にて実現するしかない。
【００２９】
【発明が解決しようとする課題】
ところで、移動体通信などでは、通信の相手としてできるだけ多くを扱えたほうがよいし、その扱える通信情報量も多いほうがよい。さらに移動体通信などでは、通信の相手との位置関係が時々刻々変化するので、電波到来方向や周波数について、自在に分解して扱えることが望まれる。
【００３０】
また、衛星による通信や放送においては、今後衛星が増えたり、放送チャンネルが増えることが予想されるので、やはり電波到来方向や周波数についての自由度が大きいことが望まれる。
【００３１】
レーダーや電波望遠鏡においても、その観測や測定を高速に行うためには、同時に多方向を観測し、また周波数分析についても同時に細かく行いたいという要求があり、この場合もやはり電波到来方向や周波数について、自在に分解して扱えることが望まれる。
【００３２】
ところが、従来の通信や電波信号源観測においては、電波到来方向の分析についてのみＦＦＴを利用するものや、周波数分析についてのみＦＦＴを利用することは知られていたが、２次元以上でしかもマルチビームで電波到来方向の分析を実現するＦＦＴ方向分析法についてはその例が少なく、更にこれを３次元に展開する発想も従来はなかった。また、このような電波到来方向の分析を行い、更にこれを３次元に展開するようなＦＦＴを実現するためには、高速で多並列の演算が必要となり、大規模なハードウェアになってしまう。したがって、構成が簡単な方式が望まれている。
【００３３】
そこで、本発明はこの様な実情に鑑みてなされたものであり、電波到来方向の分析を行い、更にこれを３次元に展開するようなＦＦＴを、小規模で且つ安価な構成によって実現することができる３次元ＦＦＴ装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明の３次元ＦＦＴ装置は、２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元ＦＦＴ演算を行い、この空間軸２次元ＦＦＴ演算結果を受けて、周波数分析のための時間軸ＦＦＴ演算を行うことにより、上述の課題を解決する。
【００３５】
すなわち、本発明によれば、２次元配列したセンサ素子からの信号に対して、方向分析と周波数分析の両方を行うようにしている。
【００３６】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照にしながら説明する。
【００３７】
図１には、本発明実施例の３次元ＦＦＴ装置の全体構成を示す。なお、この図１では、１つの実数或いは虚数のディジタルデータをそれぞれ１本の接続線で表現している。
【００３８】
この図１おいて、センサ素子としての６４個のアンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ63は、前記図８のようにＹ軸方向に８列でＸ軸方向に８列の２次元的に配列されている。すなわち、図１の６４個のアンテナ素子Ａ0〜Ａ63のうち、アンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ7は前記図８のアンテナ素子Ａ00，Ａ10，Ａ20，・・・，Ａ70とそれぞれ対応し、図１のアンテナ素子Ａ8，Ａ9，Ａ10，・・・，Ａ15は前記図８のアンテナ素子Ａ01，Ａ11，Ａ21，・・・，Ａ71とそれぞれ対応し、以下同様にして、図１のアンテナ素子Ａ56，Ａ57，Ａ58，・・・，Ａ63は前記図８のアンテナ素子Ａ07，Ａ17，Ａ27，・・・，Ａ77とそれぞれ対応している。これら各アンテナ素子Ａ0〜Ａ63はそれぞれ電波を受信し、アナログ高周波信号を信号処理回路１０に送る。
【００３９】
上記各アンテナ素子Ａ0〜Ａ63からのアナログ高周波信号は、信号処理回路１０の対応する端子に入力される。当該信号処理回路１０は、基本的には前述した図７の信号処理回路１８０と同様な機能を有するものである。ただし、上記６４個のアンテナ素子Ａ0〜Ａ63に対応するために、当該図１の信号処理回路１０の構成は前記８個のアンテナ素子用であった図７の信号処理回路の８倍の規模となっている。すなわち、当該信号処理回路１０には、上記６４個のアンテナ素子Ａ0〜Ａ63用として、前記図７と同じ回路が８個独立して用意されている。
【００４０】
この信号処理回路１０では、各アンテナ素子Ａ0〜Ａ63から供給されたアナログ高周波信号毎に、高周波増幅、周波数変換、ベースバンド増幅、Ａ／Ｄ変換、等化など、後段のＦＦＴ処理の前処理を行う。また、当該信号処理回路１０では、上記周波数変換の際に直交周波数変換を行い、これにより上記各アンテナ素子Ａ0〜Ａ63からの各信号がそれぞれ直交する２つの信号となされ、それら２つの信号を実数部と虚数部と見なして複素信号として扱う。なお、当該信号処理回路１０の入出力は、各アンテナ素子Ａ0〜Ａ63に対応する信号になっていて、入力信号はアナログ高周波信号であるが、出力信号はＡ／Ｄ変換後であってディジタルの複素時系列信号となる。
【００４１】
当該信号処理回路１０の出力データＢ０，Ｂ１，Ｂ２，・・・，Ｂ６２，Ｂ６３は、空間軸２次元ＦＦＴ演算手段である２次元並列ＦＦＴ回路１１へそれぞれ入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ６２，Ｉ６３として送られる。なお、上記信号処理回路１０の出力データＢ０〜Ｂ６３及び２次元並列ＦＦＴ回路１１への入力データＩ０〜Ｉ６３はそれぞれ複素データであり実数部と虚数部からなるため、これら信号処理回路１０と２次元並列ＦＦＴ回路１１との間の接続線はそれぞれ２本で表している。
【００４２】
上記２次元並列ＦＦＴ回路１１は、前記図６の８次ＦＦＴ回路を１６個使用する前記図９にて示した２次元並列ＦＦＴ回路と同様に構成されるものであって、前記２次元配列された各アンテナ素子Ａ00〜Ａ63に対応して電波到来方向を分析するものである。
【００４３】
ここで、本実施例における上記６４個のアンテナ素子Ａ00〜Ａ63の出力と上記２次元並列ＦＦＴ回路１１の入力との対応関係では、上記アンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ7の出力データと２次元並列ＦＦＴ回路１１の入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とが対応し、上記アンテナ素子Ａ8，Ａ9，Ａ10，・・・，Ａ15の出力データと２次元並列ＦＦＴ回路１１の入力データＩ８，Ｉ９，Ｉ１０，・・・，Ｉ１５とが対応し、以下同様にして上記アンテナ素子Ａ56，Ａ57，Ａ58，・・・，Ａ63の出力データと２次元並列ＦＦＴ回路１１の入力データＩ５６，Ｉ５７，Ｉ５８，・・・，Ｉ６３とが対応している。
【００４４】
また、当該２次元並列ＦＦＴ回路１１の内部では、前記図９の構成を用いて説明すると、上記２次元並列ＦＦＴ回路１１への入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７（すなわちアンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ7の出力）と前記図９の８次ＦＦＴ回路Ｘ０へ入力される複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とが対応し、２次元並列ＦＦＴ回路１１の入力データＩ８，Ｉ９，Ｉ１０，・・・，Ｉ１５（すなわちアンテナ素子Ａ8，Ａ9，Ａ10，・・・，Ａ15の出力）と前記図９の８次ＦＦＴ回路Ｘ１へ入力される複素データＩ０，Ｉ１，Ｉ３，・・・，Ｉ７とが対応し、以下同様にして、２次元並列ＦＦＴ回路１１の入力データＩ５６，Ｉ５７，Ｉ５８，・・・，Ｉ６３（すなわちアンテナ素子Ａ56，Ａ57，Ａ58，・・・，Ａ63の出力）と前記図９の８次ＦＦＴ回路Ｘ７へ入力される複素データＩ０，Ｉ１，Ｉ３，・・・，Ｉ７とが対応する。なお、当該２次元並列回路１１内部における前記図９の８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ０〜Ｙ７との間の接続関係は前述同様である。
【００４５】
このように、当該２次元並列ＦＦＴ回路１１は、前記図９にて説明したようにＸ軸方向の各８次ＦＦＴ回路とＹ軸方向の８次ＦＦＴ回路とを組み合わせてなり、上記各アンテナ素子Ａ00〜Ａ63にて観測された瞬時瞬時の波面情報としてのディジタル複素信号を上記信号処理回路１０から受け取ると、当該ディジタル複素信号を上記瞬時ごとに電波到来方向別に分解分析してディジタル複素データに変換し、電波到来方向毎の複素時系列データとして出力するものである。すなわちこの２次元並列ＦＦＴ回路１１では、上記２次元のＦＦＴ演算を並列演算処理しているので、６４方向の電波到来方向の分析結果が毎サイクル出力されることになる。言い換えれば、当該２次元並列ＦＦＴ回路１１では、前記８×８個の合計６４個を２次元的に配列したアンテナ素子Ａ0〜Ａ63からの信号を、８×８次の２次元並列ＦＦＴ処理することで、８×８方向（合計６４方向）に電波到来方向を分析分解している。
【００４６】
なお、上記２次元並列ＦＦＴ回路１１は、光学望遠鏡がレンズによって光の波面をフーリエ変換して、人間の目に画像を結ぶのと同様のことを、ディジタルの電気的なシステムにより実現しているのに他ならない。
【００４７】
上記２次元並列ＦＦＴ回路１１の出力データＯ０，Ｏ１，Ｏ２，・・・，Ｏ６２，Ｏ６３は、直並列変換手段であるシフトレジスタ群１２へそれぞれ入力されるデータＭ０，Ｍ１，Ｍ２，・・・，Ｍ６２，Ｍ６３として送られる。なお、上記２次元並列ＦＦＴ回路１１の出力データＯ０〜Ｏ６３及びシフトレジスタ群１２への入力データＭ０〜Ｍ６３はそれぞれ複素データであり実数部と虚数部からなるため、２次元並列ＦＦＴ回路１１とシフトレジスタ群１２との間の接続線はそれぞれ２本として表している。
【００４８】
上記シフトレジスタ群１２は、直並列変換回路として機能するシフトレジスタ群であり、次段の後述する６４次並列ＦＦＴ回路１３で周波数を６４区間に分解分析するための準備としてのデータ並べ変えを行うものである。すなわち、当該シフトレジスタ群１２は、上記２次元並列ＦＦＴ回路１１での方向分析結果である方向別分解結果が並列化されていて且つそれが時刻順に並んでいる上記複素時系列データ受けて、方向毎に別に用意された６４サンプル分のシフトレジスタに蓄積し、それを今度は毎サイクルごとに方向を変えて、順に時系列６４サンプル分を一組として並列に出力するものである。言い換えれば、シフトレジスタ群１２では、上記２次元並列ＦＦＴ回路１１から供給された方向毎の時系列の入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３を直並列変換し、６４サンプル分の時系列データを一組として並列化した出力データＮ０，Ｎ１，Ｎ２，．．．Ｎ６３を得ている。このように、入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３はそれぞれ方向が違うのであり、出力データＮ０，Ｎ１，Ｎ２，・・・，Ｎ６３はそれぞれ標本化時刻が違うのである。
【００４９】
ここで、当該シフトレジスタ群１２は、具体的には図２に示すような回路構成にて実現されるものである。ただし、図１のシフトレジスタ群１２は、当該図２に示す回路を実数部用と虚数部用の２つ有してなるものであり、その動作は全く同じである。なお、上記実数部用と虚数部用の回路構成は共に同じであるが、図２の例では実数部用のみを図示している。また、この図２でも１つの実数（虚数部用では虚数となる）のディジタルデータを１本の接続線で表現している。
【００５０】
この図２において、当該シフトレジスタ群１２の実数部用回路は、図中点線で囲む要素回路が６４×６４個（合計４０９６個）並べられて構成されている。各要素回路は、２つのレジスタＫとＬからなる。レジスタＫは横方向に６４段のシフトレジスタを構成しており、レジスタＬは縦方向に６４段のシフトレジスタを構成している。レジスタＫからレジスタＬへの接続においては、全要素回路のＫとＬの間で、６４シフトごとに１回、一斉にデータの移動が行われる。上記レジスタＫにより構成されるシフトレジスタとレジスタＬにより構成されるシフトレジスタは、普通はそれぞれ所定の方向へシフトを行うものであると考えてよく、したがって例えば各レジスタＬは前段のレジスタＬの出力を受けるのだが、６４サイクルに１回だけ、各レジスタＬは要素回路でペアをなすレジスタＫの出力を受けるようになっている。すなわち、各レジスタＬは、前段のレジスタＬの出力を受けるか又はレジスタＫの出力を受けるかを選べるように、セレクタが用意されているものである。
【００５１】
より具体的に説明すると、当該シフトレジスタ群１２においては、各方向毎の時系列データが方向ごとに入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３として供給されており、レジスタＫが構成する横方向のシフトレジスタによって標本化周期ごとに右方向シフトを行い、６４クロック後には全てのレジスタＫに、その時点より過去の６４標本化期間分の時系列データが蓄積される。このように全てのレジスタＫに時系列データが蓄積されると、これらレジスタＫからレジスタＬに対して一斉にデータロードが行われ、全てのレジスタＫの内容がそれぞれのレジスタＫとペアになっているレジスタＬに移される。その後、レジスタＫからなる全てのシフトレジスタは、次の６４クロック期間の時系列データの蓄積を再開する。また、当該レジスタＫによって次の６４クロック期間の時系列データを蓄積している最中に、レジスタＬが構成する縦方向のシフトレジスタは、標本化周期ごとに下方シフトを行う。このとき、レジスタＫからなるシフトレジスタもレジスタＬからなるシフトレジスタも共に６４段であるので、レジスタＫの時系列データの蓄積が終わる時には、レジスタＬの下方シフトによる次段の６４次並列ＦＦＴ回路１３への出力も同じタイミングで終了し、次のレジスタＫからレジスタＬへの一斉データ移動が行われる。そして、また次のレジスタＫからなるシフトレジスタにおける右シフトと、レジスタＬからなるシフトレジスタの下方シフトとが開始される。そしてそれが繰り返される。
【００５２】
このような動作により、当該シフトレジスタ群１２からは、上記レジスタＫからレジスタＬへの一斉データ移動が行われたタイミングで、先ず最初の入力データＭ０の方向における６４サイクル分の時系列データが並列に出力され、これ以降はレジスタＬからなるシフトレジスタの下方シフトにより、クロックごとに順に入力データＭ１，Ｍ２，Ｍ３へと方向を変えながら、順にそれぞれの６４サイクル分の時系列データを並列に出力する。
【００５３】
本実施例では、上記直並列変換回路として上述したシフトレジスタ群１２による構成例を示したが、当該直並列変換回路は上記シフトレジスタ群１２によらなくても良く、例えば２面構成のメモリを用いることでも実現が可能である。すなわちこの場合は、上記シフトレジスタ群１２の場合と同様に６４×６４個の記憶素子を図９と同様に配置したメモリを２個用意し、これら２個のメモリの同じ位置の記憶素子間で一斉にデータ移動ができるようにしておく。具体的な動作としては、先ず最初に、一方のメモリに対して、例えば横方向から順にデータを書き込んでゆき、上の行の書き込みが終わった後は下の行に対して同様に横方向から順にデータを書き込んでいくことにより、当該一方のメモリが一杯になるまでデータの書き込みを行う。次に、当該一方のメモリが一杯になると、この一方のメモリ内の各記憶素子に記憶された各データを、他方のメモリのそれぞれ対応する記憶素子に一斉に移動する。次いで、当該他方のメモリからは縦方向に順番にデータを読み出すようにし、前の列の書き込みが終わった後は次の列に対して同様に縦方向から順にデータを読み出していくことにより、当該他方のメモリに記憶された全てのデータを読みだしていく。このようにすることで、２面構成のメモリによって上記シフトレジスタ群１２と同様の直並列変換が可能となる。
【００５４】
上記シフトレジスタ群１２の出力データＮ０，Ｎ１，Ｎ２，・・・，Ｎ６２，Ｎ６３は、時間軸ＦＦＴ演算手段である６４次並列ＦＦＴ回路１３へそれぞれ入力されるデータＩ０，Ｉ１，Ｉ２，・・・，Ｉ６２，Ｉ６３となる。なお、上記シフトレジスタ群１２の出力データＮ０〜Ｎ６３及び６４次並列ＦＦＴ回路１３への入力データＩ０〜Ｉ６３はそれぞれ複素データであり実数部と虚数部からなるため、これらシフトレジスタ群１２と６４次並列ＦＦＴ回路１３との間の接続線もそれぞれ２本として表している。
【００５５】
上記６４次並列ＦＦＴ回路１３は、６４次の１次元並列ＦＦＴ回路からなり、６４個の各方向毎の周波数を分解分析するものであって、周波数分析する方向をサイクル毎に変える形で処理している。すなわち当該６４次並列ＦＦＴ回路１３への入力としては、上記シフトレジスタ群１２の実数部用と虚数部用の回路によって同じ方向の６４個の実数部時系列データとやはり６４個の虚数部時系列データが同じサイクルに得られ、これら６４クロック分の複素時系列データがクロックごとに方向を変えながら与えられるので、順に周波数分析のための６４次ＦＦＴ処理を行っていく。これにより、当該６４次並列ＦＦＴ回路１３からの出力としては、クロック毎に上記方向を変えながらその方向毎の周波数分析結果が並列に得られることになる。なお、この６４次並列ＦＦＴ回路１３における６４次のＦＦＴ処理については、その原理は既知の通りであるためここでは特に説明しないが、具体的には前記図６に示した８次ＦＦＴ回路を６４次に拡張したものである。
【００５６】
上記６４次並列ＦＦＴ回路１３の出力データＯ０，Ｏ１，Ｏ２，・・・，Ｏ６２，Ｏ６３は、それぞれ自乗積分回路１４へ送られる。なお、上記６４次並列ＦＦＴ回路１３の出力データはそれぞれ複素データであり実数部と虚数部からなるため、上記６４次並列ＦＦＴ回路１３と自乗積分回路１４との間の接続線もそれぞれ２本として表している。
【００５７】
上記自乗積分回路１４は、通信などの用途では不要であるが、例えばレーダーや電波望遠鏡のような用途では必要になり、自乗積分を行うことにより、方向毎のパワーを求めるものである。このように自乗積分回路１４では、方向と周波数ごとに自乗積分を行うことにより、Ｓ／Ｎ改善がなされ、非常に微弱な電波源も検出できるようになる。
【００５８】
上記自乗積分回路１４からのパワーを示す出力データＤ０，Ｄ１，Ｄ２，・・・，Ｄ６２，Ｄ６３は、本実施例の３次元ＦＦＴ装置の出力として取り出される。ただし、当該自乗積分回路１４を用いない場合、本実施例の３次元ＦＦＴ装置の出力は、上記６４次ＦＦＴ回路１３の各出力となる。上記自乗積分回路１４から出力データは、複素データではなく上述のようにパワーを表すためそれぞれ１本で表す出力となっている。
【００５９】
本実施例の３次元ＦＦＴ装置の出力データＤ０，Ｄ１，Ｄ１，・・・，Ｄ６３は、周波数別であってもまた方向別であっても良く、自乗積分回路１４内でのデータの並べ方次第である。ここで、上記出力データＤ０，Ｄ１，Ｄ１，・・・，Ｄ６３を例えば上記方向分析別であるとし、それぞれを例えば表示装置の輝度信号として、これら出力データＤ０，Ｄ１，Ｄ１，・・・，Ｄ６３のそれぞれを例えばＸ軸方向に８個及びＹ軸方向に８個ずつ並べて８×８の２次元的に配列し、これを上記表示装置のディスプレイ上に表示すれば、周波数区間ごとの電波源観測画像を表示することが可能となる。これにより、方向については６４方向、周波数については６４周波数区間に分解分析がなされたわけである。
【００６０】
上述したように本発明実施例では、各アンテナ素子の配列を８×８個の合計６４個とした２次元配列を例に挙げて説明したが、前述したような８個の直線配列であってもよく、また、縦或いは横方向の配列数も上記８個に限定せず、何れの数であってもよい。このように、Ｎ×Ｎ個のアンテナ素子を用いた場合、図１の２次元並列ＦＦＴ回路１１に対応する部分の構成と前記６４次並列ＦＦＴ回路１３に対応する部分の構成は、それぞれに設けられるＦＦＴ部が、Ｎの自乗の次数のＦＦＴを行うものとなされる。また、Ｎ×Ｎ個のアンテナ素子を用いた場合の上記シフトレジスタ群１２に対応する部分の構成は、Ｎの自乗個のデータ入力とＮの自乗個のデータ出力に対応する回路を実数用と虚数用とで２面設けるものとなる。これによって、方向についてはＮの自乗方向、周波数についてはＮの自乗周波数区間に分解分析を行うことが可能となる。
【００６１】
さらに、縦方向と横方向に配列するアンテナ素子の数は異なってもよく、したがって、Ｎ×Ｍ個に配列したアンテナ素子を用いることも可能である。このようにＮ×Ｍ個のアンテナ素子を用いた場合、前記２次元並列ＦＦＴ回路１１に対応する部分の構成と前記６４次並列ＦＦＴ回路１３に対応する部分の構成は、それぞれに設けられるＦＦＴ部が、Ｎ×Ｍ次のＦＦＴを行うものになされる。また、このときの前記シフトレジスタ群１２に対応する部分の構成は、Ｎ×Ｍ個のデータ入力とＮ×Ｍ個のデータ出力に対応する回路を実数用と虚数用とで２面設けたものとなされる。これによって、方向についてはＮ×Ｍ方向、周波数についてはＮ×Ｍ周波数区間に分解分析を行うことが可能となる。なお、Ｎ×Ｍ個のアンテナ素子配列を想定するときの前記図９に相当する図１の２次元配列ＦＦＴ回路１１の部分の構成としては、Ｎ次並列ＦＦＴを行う部分をＭ個と、Ｍ次並列ＦＦＴを行う部分をＮ個用意し、これらを直列接続することで実現可能である。一方、前記６４次並列ＦＦＴ回路１３に対応する構成としては、ＦＦＴ部がＮ×Ｍ次の１次元ＦＦＴを行うものとなる。
【００６２】
また、ＦＦＴのバタフライ演算回路の構成方法やその接続構成方法については、いろいろな変形が知られているが、本発明実施例では、特にその変形には無関係であり、どのようなものを採用しても違いはない。本実施例の３次元ＦＦＴ装置では、前記ＦＦＴを行うための構成要素であるバタフライ演算回路として、前記図３に示したようないわゆるラディックス２のものを用いたが、いわゆるラディックス４などでも、或いは一部を時分割処理をしたり、ソフトウェアで実現したものでも、或いはまた一部の回転子をハードウェアで固定したものでもよく、前述同様なことは実現できる。
【００６３】
なお、本実施例ではデータのビット数については触れなかった。ビット数については、その用途における演算精度の設定によって個々に異なるが、方式には関係ない。また、本実施例では、電波の受信系のみを説明したが、本実施例手法自体に可逆性があり、受信系の逆操作により、送信系でも受信系と同様に方向と周波数を高速に多数合成して送信することが可能であり、その用途は広い。
【００６４】
上述したように、本発明実施例の３次元ＦＦＴ装置においては、８×８個で合計６４個のアンテナ素子を２次元的に配列し、これらアンテナ素子群からの信号を、８×８次の２次元並列ＦＦＴ処理によって８×８方向（合計６４方向）に分解し、その後６４次の１次元ＦＦＴ処理で６４周波数区間に周波数を分解している。したがって、ある方向から到来し、ある６４周波数区間に集中された信号について見れば、到来方向と周波数とで４０９６倍(ｄＢ)のＳ／Ｎ電力改善が実現されている。見方を変えると、６４方向の相手を区別して、同時に扱うことができ、かつ、６４周波数区間の相手を区別して同時に扱うことができる。このため、アンテナ素子配列がＮ×Ｎ個の２次元配列であれば、Ｎの４乗のＳ／Ｎ改善となり、また、アンテナ素子配列がＮ×Ｍ個の２次元配列であれば、Ｎ×Ｍの２乗のＳ／Ｎ改善となる。
【００６５】
このように、本実施例によれば、電波到来方向の分析と周波数分析が両方同時に実施され、しかもその方向分析はマルチビームが実現され、同時に多方向を別々に扱うことができている。また、本実施例によれば、方向を分解するだけでなく周波数も分析しており、これらの分析が細かいほどにその回線のＳ／Ｎは改善されるので、例えば通信であれば同時に別方向の多数の相手と多数の周波数で別々にＳ／Ｎの良い通信が確保される。さらに、電波源測定のような用途では、同時に多方向を観測しながら同時に各方向別に周波数分析も実施してしまうので、非常に効率のよい観測が可能である。別の見方をすると、周波数ごとの観測画像を得るというようなことも、別々の演算処理をすることなく実現している。
【００６６】
このように、本発明実施例によれば、移動体通信、衛星通信、衛星放送受信、レーダー、電波望遠鏡などの多くの用途に有効な効果を有する。すなわち、例えば移動体通信などでは、通信の相手としてできるだけ多くを扱えたほうがよいし、その通信の相手との位置関係も時々刻々変化するので、方向や周波数についての自由度が大きく、同時に多数の分解分析ができたほうがよく、また、衛星による通信や放送においては、今後衛星が増えたり、チャンネル数が増加したりすることが考えられ、さらに、レーダーや電波望遠鏡においても、その観測を高速に行うためには、同時に多方向を観測し、また周波数分析についても同時に細かく行いたいという要求があり、本発明実施例によれば、こういった多くの用途で大きな効果を上げることが可能となる。
【００６７】
また、図１の２次元配列ＦＦＴ回路と６４次配列ＦＦＴ回路は、本実施例の説明ではあたかも別々の構成のように述べているが、実際にはこれらを同じハードウェア構成として使用することが可能である。すなわち、図１の２次元配列ＦＦＴ回路は、前記図９の構成を有しており、この図９のＸ軸方向のＦＦＴ処理部とＹ軸方向のＦＦＴ処理部とを組み合わせた構成は、６４次ＦＦＴ処理を行える構成となっている。より具体的に説明すると、前記図９では８次ＦＦＴ回路８台によりＸ軸方向のＦＦＴ処理部を実現し、もう一組の８次ＦＦＴ回路８台によりＹ軸方向のＦＦＴ処理部を実現し、それらを直列に接続しているが、図９の全体を眺めると、その構成は、ＦＦＴの原理によって、個々のバタフライ演算器の回転子の与え方は違ってくるものの、それ以外は６４次の場合のＦＦＴと同じ構成になっているのである。すなわち、バタフライ演算器の数も、その間の接続のトポロジーも全く同じなのである。一般に、ＦＦＴの各バタフライ演算器に与える回転子はハードウェア化せず、全体制御用コントローラからソフトウェアで発生し与えられるため、ハードウェア構成は前記図９の場合と同じものでよいことになるのである。なお、Ｎ×Ｍ個のアンテナ素子を想定するときの前記２次元並列ＦＦＴ回路１１の２次元ＦＦＴ処理部は、Ｍ台のＮ次並列ＦＦＴ処理部とＮ台のＭ次並列ＦＦＴ部とが直列接続されて実現されることになるが、実際にはこれらも回転子を除いてそのハードウェア構成は全く同じで良い。
【００６８】
上述したように図１の２次元並列ＦＦＴ回路１１と６４次並列ＦＦＴ回路１３のハードウェアが全く同じでよいというということは、図１の全体構成を非常にわかり易く、且つ作り易くする効果がある。すなわち同じ回路部品を使用でき、同じＦＦＴ回路が使えるため、コストアップを防ぐことも可能となる。
【００６９】
なお、ＦＦＴはよく知られているディジタル信号処理技術であるが、よく利用されるのは、あるひとつの信号時系列を一定時間記憶回路に蓄積し、その時系列について、その信号標本数をその変換次数に対応させたＦＦＴを施し、時間軸データを周波数軸データに変換して周波数を分析するだけの用途である。これに対して、本発明実施例では、２次元配列したアンテナ素子（センサ）で電波を捕らえ、各アンテナ素子における同時刻の標本化データを使って２次元ＦＦＴし、これによって空間的な信号分布（波面）を空間的な映像に変換して方向を分解分析し、その２次元ＦＦＴの出力について、今度はその各方向ごとに時系列を一定時間記憶回路に蓄積し、その各時系列についてその信号標本数を変換次数に対応させた１次元ＦＦＴを施し、時間軸データを周波数軸データに変換して周波数を分析することにより、方向と周波数を高速に多数分解分析し、通信や信号源検出の性能を大きく改善している。このように、本発明実施例では、空間で２次元、時間で１次元の計３次元のＦＦＴ処理をしている。
【００７０】
【発明の効果】
本発明においては、２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元ＦＦＴ演算を行い、この空間軸２次元ＦＦＴ演算結果を受けて、周波数分析のための時間軸ＦＦＴ演算を行うことにより、電波到来方向の分析を行い、更にこれを３次元に展開するようなＦＦＴを行うこと、すなわち方向と周波数を同時に分析することを、小規模で且つ安価な構成によって実現することが可能である。
【図面の簡単な説明】
【図１】本発明実施例の３次元ＦＦＴ装置の全体構成を示すブロック回路図である。
【図２】シフトレジスタ群の具体的構成を示す回路図である。
【図３】ＦＦＴの要素回路としてのバタフライ演算回路の構成を示す回路図である。
【図４】複素加算回路の構成を示す回路図である。
【図５】複素乗算回路の構成を示す回路図である。
【図６】８次の並列ＦＦＴ回路の構成を示すブロック回路図である。
【図７】電波の方向分析の原理を説明するための図である。
【図８】８×８の２次元配列されたアンテナ素子を示す図である。
【図９】６４個のアンテナ素子を２次元配列した２次元配列アンテナに対応する方向分析２次元並列ＦＦＴ回路の構成を説明するための図である。
【符号の説明】
Ａ0〜Ａ63 アンテナ素子、 １０ 信号処理回路、 １１ ２次元並列ＦＦＴ回路、 １２ シフトレジスタ群、 １３ ６４次並列ＦＦＴ回路、 １４ 自乗積分回路
【発明の属する技術分野】
本発明は、例えば移動体通信、衛星通信、衛星放送受信、レーダー、電波望遠鏡などに使用可能な３次元ＦＦＴ装置に関する。
【０００２】
【従来の技術】
従来より、通信や電波信号源観測を行う場合においては、方向分析のためにＦＦＴ(Fast Fourier Transform:高速フーリエ変換)を利用することや、周波数分析のためにＦＦＴを利用することが知られている。
【０００３】
このような従来より知られていた技術として、上記周波数分析をＦＦＴで実現する方法については、多くの教科書的書物で説明されているので、説明を省略するが、例えば、Ｎ次ＦＦＴによれば、Ｎ個の複素時系列データからＮ個の周波数区間に分解分析をすることが可能となっている。
【０００４】
また、上記ＦＦＴにより方向分析を実現する方法については、同時に多方向を観測する（いわゆるマルチビーム化する）ことが容易に実現できるので、相関演算などによる他の方向分析方法（例えばいわゆるビームフォーミング等）と比べて、その観測測定速度を非常に高速化でき、その効果が大きいことが知られている。
【０００５】
しかし、２次元的に、しかもマルチビームで方向分析を実現するＦＦＴ方向分析法については、その例が少なく、例えば本件出願人らが先に提案している特願昭６０−５４４９号の明細書及び図面に記載の高速フーリエ変換装置や特願昭６１−７６９２０号の明細書及び図面に記載の入力波の到来方向測定装置、電子情報通信学会論文誌 A Vol.J71-A No.2に記載された電波望遠鏡用高速並列ＦＦＴプロセッサ、電子情報通信学会技術研究報告 DSP91-44に記載されたビデオ信号用ＤＳＰ−ＬＳＩの電波天文用２次元ＦＦＴへの応用等があったが、更に３次元に展開する発想は、従来より存在してない。
【０００６】
このように３次元に展開する発想がなかったのは、これまで空間を伝搬する電波の方向を３次元的に扱ったり、或いは空間を２次元的に扱った上に周波数についても細かく分解して扱うような用途が少なく、また、例えば通信や電波信号源観測用に使用することを考えた場合、半導体の演算素子が実現できる演算性能のことを考慮すると、非常に高速で多並列の演算が必要になり、且つ非常に大がかりなハードウェアシステムを必要とするため、その実現が極めて困難であったためである。
【０００７】
ここで、前記方向分析をＦＦＴにて実現する具体的方法については、上記の明細書及び図面や文献などが参考になるが、以下に簡単に説明する。
【０００８】
【課題を解決するための手段】
本発明に係る３次元ＦＦＴ装置は、２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元並列ＦＦＴ演算を並列的に行う空間軸２次元並列ＦＦＴ演算手段と、上記空間軸２次元並列ＦＦＴ演算手段での方向分析結果として出力される方向別分解結果が並列化され且つ時刻順になっている時系列を、一定時間の信号時系列を一組として並列化し、時間と共に方向順に変換して出力する直並列変換手段と、上記直並列変換手段からの出力を受けて、周波数分析のための時間軸並列ＦＦＴ演算を並列的に行う時間軸並列ＦＦＴ演算手段とを有することにより、上述の課題を解決する。
【０００９】
図３にはＦＦＴの要素回路としてのバタフライ演算回路の構成を示す。ＦＦＴというのは、図３のバタフライ演算回路を要素演算として、この要素演算を多数繰り返して実現されるものである。
【００１０】
図３のバタフライ演算回路は、複素加算器である演算器１１３及び１１４と、複素乗算器である演算器１１１及び１１２とを有してなるものであって、これら２個の複素加算器と２個の複素乗算器を使用することで、２つの複素データ(ｐ＋ｊｑ)と(ｒ＋ｊｓ)が入力されると、２つの複素データ(ｔ＋ｊｕ) と(ｖ＋ｊｗ)を出力するものである。また、上記複素乗算器である演算器１１１入力されるｅｘｐ(ｊα)と演算器１１２に入力される−ｅｘｐ(ｊα)は回転子と呼ばれ、これは移相量を意味し、当該バタフライ演算回路のＦＦＴ処理全体の中における位置により決まる定数である。なお、図３では、１つの複素データを１本の接続線で表現している。
【００１１】
ここで、上記複素加算器は、図４に示すように２個の普通の加算器１３１及び１３２を用いて表現できるものである。すなわち図４には一つの複素加算器の概略構成を示し、当該複素加算器では、２つの複素データ(ａ＋ｊｂ)と(ｃ＋ｊｄ)とを加算して、複素データ(ｅ＋ｊｆ)を生成する。なお、図中のａ，ｂ，ｃ，ｄ，ｅ，ｆの関係は、ｅ＝ａ＋ｃ，ｆ＝ｂ＋ｄとなっている。
【００１２】
また、上記複素乗算器は、図５に示すように４個の普通の乗算器１４１，１４２，１４３，１４４と２個の普通の加算器１４６，１４７を用いて表現できるものである。すなわち図５には一つの複素乗算器の概略構成を示し、当該複素乗算器では、２つの複素データ(ａ＋ｊｂ)と(ｃ＋ｊｄ)とを乗算して、複素データ(ｇ＋ｊｈ)を生成する。図中のａ，ｂ，ｃ，ｄ，ｇ，ｈの関係は、ｇ＝ａｃ−ｂｄ，ｈ＝ｂｃ＋ａｄとなっている。
【００１３】
なお、図４及び図５では１つの実数或いは虚数のデータを１本の接続線で表現している。
【００１４】
結局、図３のバタフライ演算回路は、原理的に８個の乗算器と８個の加算器で実現できる。ただし、実際には、回転子の位相により演算が不要になる部分も多い。
【００１５】
このようなことから、例えば８次のＦＦＴというのは、図６ような構成により実現されるようになる。当該図６に示す８次ＦＦＴ回路によれば、８つの複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７（実数部と虚数部に分けると１６個のデータＩ０R，Ｉ０I，Ｉ１R，Ｉ１I，Ｉ２R，Ｉ２I，・・・，Ｉ７R，Ｉ７Iとなる）が入力され、８つの複素データＯ０，Ｏ１，Ｏ２，・・・，Ｏ７（実数部と虚数部に分けると１６個のデータＯ０R，Ｏ０I，Ｏ１R，Ｏ１I，Ｏ２R，Ｏ２I，・・・，Ｏ７R，Ｏ７Iとなる）が出力される。なお、各複素データＩ０R，Ｉ０I〜Ｉ７R，Ｉ７IとＯ０R，Ｏ０I〜Ｏ７R，Ｏ７Iの下添え字のＲとＩはそれぞれの複素データの実数部と虚数部であることを示している。すなわちこの図６の構成は、１２個バタフライ演算器１５１〜１６２を有している。なお、図中Ｗはｅｘｐ(ｊα)を意味し、Ｗの上添え字の数字がαである。 この図６でも１つの実数或いは虚数のデータを１本の接続線で表現している。
【００１６】
次に、図７を用いて電波の方向分析の原理を説明する。
【００１７】
この図７においては、アンテナ素子を８個備えている場合の例を示しており、これら８個のアンテナ素子Ａ0〜Ａ7の配列は直線等間隔としている。また、図中の矢印にて示す方向を電波の到来方向であるとすると、電波の波面は図中に示すようにアンテナ配列の法線に対してある角度をなす並行線なっている。
【００１８】
このようなアンテナ配列と電波到来方向及び電波の波面の関係を有する場合、上記８個のアンテナ素子Ａ0〜Ａ7への電波の到達時間は少しづつズレるので、ある瞬時の各アンテナ素子Ａ0〜Ａ7での観測波面データを得て８次のフーリエ変換を行うと、標本化時ごとの観測波面の空間周波数、すなわち方向が分析できるのである。
【００１９】
ここで、図７の信号処理回路１８０は、各アンテナ素子Ａ0〜Ａ7にて受信されそれぞれ対応する増幅器１７０〜１７７にて増幅された受信信号毎に、高周波増幅、周波数変換、ベースバンド増幅、Ａ／Ｄ変換、等化などの処理を行う。当該信号処理回路１８０では、上記周波数変換の際に直交周波数変換を行い、これにより上記各アンテナ素子Ａ0〜Ａ7からの信号が直交する２つの信号となされ、その２つの信号を実数部と虚数部と見なして複素信号として扱う。なお、上記信号処理回路１８０の入出力は、各アンテナ素子Ａ0〜Ａ7に対応する信号になっていて、入力信号はアナログ高周波信号であるが、出力信号はＡ／Ｄ変換後であってディジタルの複素時系列信号となる。
【００２０】
上記信号処理回路１８０の出力データＢ０R，Ｂ０I，Ｂ１R，Ｂ１I，Ｂ２R，Ｂ２I，・・・，Ｂ７R，Ｂ７Iを、それぞれ上記図６に示した８次ＦＦＴ回路へ前記各複素データＩ０R，Ｉ０I，Ｉ１R，Ｉ１I，Ｉ２R，Ｉ２I，・・・，Ｉ７R，Ｉ７Iとして送り、当該図６の８次ＦＦＴ回路にて前述したように８次のＦＦＴ演算を行えば、上記図６の８次ＦＦＴ回路より出力される８つの複素データＯ０R，Ｏ０I，Ｏ１R，Ｏ１I，Ｏ２R，Ｏ２I，・・・，Ｏ７R，Ｏ７Iから、上記標本化の瞬間ごとの電波の到来方向を８方向に分解分析した複素データが得られることになる。
【００２１】
これは、上記配列されたアンテナ素子Ａ0〜Ａ7群での観測波面データの空間周波数が、図７中の矢印で示す電波到来方向の角度（すなわちアンテナ配列方向に対する電波到来方向の角度）によって異なることを利用している。このように、上記８個の各アンテナ素子と８次ＦＦＴとにより、８方向の分解分析が可能となる。なお、図７でも図中のＲとＩはそれぞれの複素データの実数部と虚数部であることを示しており、また１つの実数或いは虚数のディジタルデータを１本の接続線で表現している。
【００２２】
次に図８には、縦方向（Ｙ軸方向）に８個且つ横方向（Ｘ軸方向）に８個の合計６４個のアンテナ素子Ａ00〜Ａ77を２次元配列した例を示している。前記図７の例では８個のアンテナ素子Ａ0〜Ａ7を１次元的に配列していたが、この図８に示す２次元配列アンテナのようにＸ軸方向とＹ軸方向に各８列で合計６４個のアンテナ素子Ａ00〜Ａ77を２次元的に等間隔に配列すると、Ｘ軸方向に対して８方向分の電波到来方向を分解分析でき、さらにＹ軸方向に対しても８方向分の電波到来方向を分解分析できるため、合計で６４方向分の電波到来方向を分解分析可能となる。
【００２３】
この図８に示したような２次元配列アンテナに対応するＦＦＴ回路としては、図９に示すような構成の２次元並列ＦＦＴ回路が適用されることになる。すなわちこの図９に示す２次元並列ＦＦＴ回路は、図８のような２次元配列された６４個の各アンテナ素子Ａ00〜Ａ77に対応して電波到来方向を分析するものである。なお、図９においては、前述した図６のように各バタフライ演算器やそれらの接続関係を全て図示すると見にくくなるのでこれらを省略して示しており、前記図６同様の８次ＦＦＴ回路を一つのブロックとして図示し、これら８次ＦＦＴ回路を示すブロックをＸ軸方向用（８次ＦＦＴ回路Ｘ０〜Ｘ７）とＹ軸方向用（８次ＦＦＴ回路Ｙ０〜Ｙ７）に分けて図示している。また、この図９の各８次ＦＦＴ回路Ｘ０〜Ｘ７及びＹ０〜Ｙ７上には、入出力される複素データＩ０〜Ｉ７及びＯ０〜Ｏ７を示しているが、これら複素データの実数部と虚数部の図示も省略している。
【００２４】
ここで、上記図８に示した２次元配列アンテナの各アンテナ素子Ａ00〜Ａ77の出力と上記図９に示した２次元並列ＦＦＴ回路のＸ軸方向の８次ＦＦＴ回路Ｘ０〜Ｘ７の入力との対応関係では、図８の各アンテナ素子Ａ00〜Ａ77のうちＸ軸方向の一列をなす各アンテナ素子Ａ00，Ａ10，Ａ20，・・・，Ａ70の出力が図９の８次ＦＦＴ回路Ｘ０に入力される複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とそれぞれ対応し、図８の各アンテナ素子Ａ00〜Ａ77のうちＸ軸方向の一列をなす各アンテナ素子Ａ01，Ａ11，Ａ21，・・・，Ａ71の出力が図９の８次ＦＦＴ回路Ｘ１に入力される複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とそれぞれ対応し、以下同様にして、図８の各アンテナ素子Ａ00〜Ａ77のうちＸ軸方向の一列をなす各アンテナ素子Ａ07，Ａ17，Ａ27，・・・，Ａ77の出力が、図９の８次ＦＦＴ回路Ｘ７に入力される複素データＩ０，Ｉ１，Ｉ２，・・・，ＩＮ７にそれぞれ対応する。
【００２５】
さらに、図９の２次元並列ＦＦＴ回路において、Ｘ軸方向の各８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ７との間の入出力の対応関係では、Ｘ軸方向の８次ＦＦＴ回路Ｘ０から出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力される複素データＩ０に対応し、Ｘ軸方向の８次ＦＦＴ回路Ｘ１から出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力される複素データＩ１に対応し、以下同様にして、Ｘ軸方向の８次ＦＦＴ回路Ｘ７から出力される複素データＯ０がＹ軸方向の８次ＦＦＴ回路Ｙ０へ入力される複素データＩ７に対応する。また、８次ＦＦＴ回路Ｘ０からの出力複素データＯ１が８次ＦＦＴ回路Ｙ１への入力複素データＩ０に対応し、８次ＦＦＴ回路Ｘ１からの出力複素データＯ１が８次ＦＦＴ回路Ｙ１への入力複素データＩ１に対応し、以下同様にして、８次ＦＦＴ回路Ｘ７からの出力複素データＯ１が８次ＦＦＴ回路Ｙ１への入力複素データＩ７に対応する。以下同じように対応付けられており、８次ＦＦＴ回路Ｘ０からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複素データＩ０に対応し、８次ＦＦＴ回路Ｘ１からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複素データＩ１に対応し、以下同様にして、８次ＦＦＴ回路Ｘ７からの出力複素データＯ７が８次ＦＦＴ回路Ｙ７への入力複素データＩ７に対応する。
【００２６】
このように図９の２次元並列ＦＦＴ回路において、Ｘ軸方向の各８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ７との間の入出力が対応付けられることで、Ｙ軸方向の８次ＦＦＴ回路Ｙ０〜Ｙ７の各出力に、６４方向の各方向ごとの複素データ時系列が得られるようになる。この図９に示す２次元並列ＦＦＴ回路では、上記２次元のＦＦＴ演算を並列演算処理しているので、６４方向の電波到来方向の分析結果が毎サイクル出力されることになる。
【００２７】
上述したような電波到来方向の分析機能は、通信などで活用できる。また、上記６４方向の各方向ごとの複素データ時系列に対して、それぞれ例えば自乗積分を施すようにすれば、各方向毎の電波の強度を得ることができ、さらにこれら各方向毎の電波の強度分布を表示することにより、レーダーや電波望遠鏡に利用可能となる。
【００２８】
上述した図３，図６，図９の構成は、強力なＣＰＵ（中央処理装置）の上に載せるソフトウェアプログラムにて実現できれば、ハードウェアにて実現するよりも構成が簡略化できると共にコストも低減可能となるが、通信や電波源測定の用途に対してそれが実現できるような強力なＣＰＵは当面の半導体技術では無理である。したがって、現状では、上記図３，図６，図９の構成はできる限りの並列化とパイプライン化を施したハードウェア構成にて実現するしかない。
【００２９】
【発明が解決しようとする課題】
ところで、移動体通信などでは、通信の相手としてできるだけ多くを扱えたほうがよいし、その扱える通信情報量も多いほうがよい。さらに移動体通信などでは、通信の相手との位置関係が時々刻々変化するので、電波到来方向や周波数について、自在に分解して扱えることが望まれる。
【００３０】
また、衛星による通信や放送においては、今後衛星が増えたり、放送チャンネルが増えることが予想されるので、やはり電波到来方向や周波数についての自由度が大きいことが望まれる。
【００３１】
レーダーや電波望遠鏡においても、その観測や測定を高速に行うためには、同時に多方向を観測し、また周波数分析についても同時に細かく行いたいという要求があり、この場合もやはり電波到来方向や周波数について、自在に分解して扱えることが望まれる。
【００３２】
ところが、従来の通信や電波信号源観測においては、電波到来方向の分析についてのみＦＦＴを利用するものや、周波数分析についてのみＦＦＴを利用することは知られていたが、２次元以上でしかもマルチビームで電波到来方向の分析を実現するＦＦＴ方向分析法についてはその例が少なく、更にこれを３次元に展開する発想も従来はなかった。また、このような電波到来方向の分析を行い、更にこれを３次元に展開するようなＦＦＴを実現するためには、高速で多並列の演算が必要となり、大規模なハードウェアになってしまう。したがって、構成が簡単な方式が望まれている。
【００３３】
そこで、本発明はこの様な実情に鑑みてなされたものであり、電波到来方向の分析を行い、更にこれを３次元に展開するようなＦＦＴを、小規模で且つ安価な構成によって実現することができる３次元ＦＦＴ装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
本発明の３次元ＦＦＴ装置は、２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元ＦＦＴ演算を行い、この空間軸２次元ＦＦＴ演算結果を受けて、周波数分析のための時間軸ＦＦＴ演算を行うことにより、上述の課題を解決する。
【００３５】
すなわち、本発明によれば、２次元配列したセンサ素子からの信号に対して、方向分析と周波数分析の両方を行うようにしている。
【００３６】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図面を参照にしながら説明する。
【００３７】
図１には、本発明実施例の３次元ＦＦＴ装置の全体構成を示す。なお、この図１では、１つの実数或いは虚数のディジタルデータをそれぞれ１本の接続線で表現している。
【００３８】
この図１おいて、センサ素子としての６４個のアンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ63は、前記図８のようにＹ軸方向に８列でＸ軸方向に８列の２次元的に配列されている。すなわち、図１の６４個のアンテナ素子Ａ0〜Ａ63のうち、アンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ7は前記図８のアンテナ素子Ａ00，Ａ10，Ａ20，・・・，Ａ70とそれぞれ対応し、図１のアンテナ素子Ａ8，Ａ9，Ａ10，・・・，Ａ15は前記図８のアンテナ素子Ａ01，Ａ11，Ａ21，・・・，Ａ71とそれぞれ対応し、以下同様にして、図１のアンテナ素子Ａ56，Ａ57，Ａ58，・・・，Ａ63は前記図８のアンテナ素子Ａ07，Ａ17，Ａ27，・・・，Ａ77とそれぞれ対応している。これら各アンテナ素子Ａ0〜Ａ63はそれぞれ電波を受信し、アナログ高周波信号を信号処理回路１０に送る。
【００３９】
上記各アンテナ素子Ａ0〜Ａ63からのアナログ高周波信号は、信号処理回路１０の対応する端子に入力される。当該信号処理回路１０は、基本的には前述した図７の信号処理回路１８０と同様な機能を有するものである。ただし、上記６４個のアンテナ素子Ａ0〜Ａ63に対応するために、当該図１の信号処理回路１０の構成は前記８個のアンテナ素子用であった図７の信号処理回路の８倍の規模となっている。すなわち、当該信号処理回路１０には、上記６４個のアンテナ素子Ａ0〜Ａ63用として、前記図７と同じ回路が８個独立して用意されている。
【００４０】
この信号処理回路１０では、各アンテナ素子Ａ0〜Ａ63から供給されたアナログ高周波信号毎に、高周波増幅、周波数変換、ベースバンド増幅、Ａ／Ｄ変換、等化など、後段のＦＦＴ処理の前処理を行う。また、当該信号処理回路１０では、上記周波数変換の際に直交周波数変換を行い、これにより上記各アンテナ素子Ａ0〜Ａ63からの各信号がそれぞれ直交する２つの信号となされ、それら２つの信号を実数部と虚数部と見なして複素信号として扱う。なお、当該信号処理回路１０の入出力は、各アンテナ素子Ａ0〜Ａ63に対応する信号になっていて、入力信号はアナログ高周波信号であるが、出力信号はＡ／Ｄ変換後であってディジタルの複素時系列信号となる。
【００４１】
当該信号処理回路１０の出力データＢ０，Ｂ１，Ｂ２，・・・，Ｂ６２，Ｂ６３は、空間軸２次元ＦＦＴ演算手段である２次元並列ＦＦＴ回路１１へそれぞれ入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ６２，Ｉ６３として送られる。なお、上記信号処理回路１０の出力データＢ０〜Ｂ６３及び２次元並列ＦＦＴ回路１１への入力データＩ０〜Ｉ６３はそれぞれ複素データであり実数部と虚数部からなるため、これら信号処理回路１０と２次元並列ＦＦＴ回路１１との間の接続線はそれぞれ２本で表している。
【００４２】
上記２次元並列ＦＦＴ回路１１は、前記図６の８次ＦＦＴ回路を１６個使用する前記図９にて示した２次元並列ＦＦＴ回路と同様に構成されるものであって、前記２次元配列された各アンテナ素子Ａ00〜Ａ63に対応して電波到来方向を分析するものである。
【００４３】
ここで、本実施例における上記６４個のアンテナ素子Ａ00〜Ａ63の出力と上記２次元並列ＦＦＴ回路１１の入力との対応関係では、上記アンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ7の出力データと２次元並列ＦＦＴ回路１１の入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とが対応し、上記アンテナ素子Ａ8，Ａ9，Ａ10，・・・，Ａ15の出力データと２次元並列ＦＦＴ回路１１の入力データＩ８，Ｉ９，Ｉ１０，・・・，Ｉ１５とが対応し、以下同様にして上記アンテナ素子Ａ56，Ａ57，Ａ58，・・・，Ａ63の出力データと２次元並列ＦＦＴ回路１１の入力データＩ５６，Ｉ５７，Ｉ５８，・・・，Ｉ６３とが対応している。
【００４４】
また、当該２次元並列ＦＦＴ回路１１の内部では、前記図９の構成を用いて説明すると、上記２次元並列ＦＦＴ回路１１への入力データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７（すなわちアンテナ素子Ａ0，Ａ1，Ａ2，・・・，Ａ7の出力）と前記図９の８次ＦＦＴ回路Ｘ０へ入力される複素データＩ０，Ｉ１，Ｉ２，・・・，Ｉ７とが対応し、２次元並列ＦＦＴ回路１１の入力データＩ８，Ｉ９，Ｉ１０，・・・，Ｉ１５（すなわちアンテナ素子Ａ8，Ａ9，Ａ10，・・・，Ａ15の出力）と前記図９の８次ＦＦＴ回路Ｘ１へ入力される複素データＩ０，Ｉ１，Ｉ３，・・・，Ｉ７とが対応し、以下同様にして、２次元並列ＦＦＴ回路１１の入力データＩ５６，Ｉ５７，Ｉ５８，・・・，Ｉ６３（すなわちアンテナ素子Ａ56，Ａ57，Ａ58，・・・，Ａ63の出力）と前記図９の８次ＦＦＴ回路Ｘ７へ入力される複素データＩ０，Ｉ１，Ｉ３，・・・，Ｉ７とが対応する。なお、当該２次元並列回路１１内部における前記図９の８次ＦＦＴ回路Ｘ０〜Ｘ７とＹ０〜Ｙ７との間の接続関係は前述同様である。
【００４５】
このように、当該２次元並列ＦＦＴ回路１１は、前記図９にて説明したようにＸ軸方向の各８次ＦＦＴ回路とＹ軸方向の８次ＦＦＴ回路とを組み合わせてなり、上記各アンテナ素子Ａ00〜Ａ63にて観測された瞬時瞬時の波面情報としてのディジタル複素信号を上記信号処理回路１０から受け取ると、当該ディジタル複素信号を上記瞬時ごとに電波到来方向別に分解分析してディジタル複素データに変換し、電波到来方向毎の複素時系列データとして出力するものである。すなわちこの２次元並列ＦＦＴ回路１１では、上記２次元のＦＦＴ演算を並列演算処理しているので、６４方向の電波到来方向の分析結果が毎サイクル出力されることになる。言い換えれば、当該２次元並列ＦＦＴ回路１１では、前記８×８個の合計６４個を２次元的に配列したアンテナ素子Ａ0〜Ａ63からの信号を、８×８次の２次元並列ＦＦＴ処理することで、８×８方向（合計６４方向）に電波到来方向を分析分解している。
【００４６】
なお、上記２次元並列ＦＦＴ回路１１は、光学望遠鏡がレンズによって光の波面をフーリエ変換して、人間の目に画像を結ぶのと同様のことを、ディジタルの電気的なシステムにより実現しているのに他ならない。
【００４７】
上記２次元並列ＦＦＴ回路１１の出力データＯ０，Ｏ１，Ｏ２，・・・，Ｏ６２，Ｏ６３は、直並列変換手段であるシフトレジスタ群１２へそれぞれ入力されるデータＭ０，Ｍ１，Ｍ２，・・・，Ｍ６２，Ｍ６３として送られる。なお、上記２次元並列ＦＦＴ回路１１の出力データＯ０〜Ｏ６３及びシフトレジスタ群１２への入力データＭ０〜Ｍ６３はそれぞれ複素データであり実数部と虚数部からなるため、２次元並列ＦＦＴ回路１１とシフトレジスタ群１２との間の接続線はそれぞれ２本として表している。
【００４８】
上記シフトレジスタ群１２は、直並列変換回路として機能するシフトレジスタ群であり、次段の後述する６４次並列ＦＦＴ回路１３で周波数を６４区間に分解分析するための準備としてのデータ並べ変えを行うものである。すなわち、当該シフトレジスタ群１２は、上記２次元並列ＦＦＴ回路１１での方向分析結果である方向別分解結果が並列化されていて且つそれが時刻順に並んでいる上記複素時系列データ受けて、方向毎に別に用意された６４サンプル分のシフトレジスタに蓄積し、それを今度は毎サイクルごとに方向を変えて、順に時系列６４サンプル分を一組として並列に出力するものである。言い換えれば、シフトレジスタ群１２では、上記２次元並列ＦＦＴ回路１１から供給された方向毎の時系列の入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３を直並列変換し、６４サンプル分の時系列データを一組として並列化した出力データＮ０，Ｎ１，Ｎ２，．．．Ｎ６３を得ている。このように、入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３はそれぞれ方向が違うのであり、出力データＮ０，Ｎ１，Ｎ２，・・・，Ｎ６３はそれぞれ標本化時刻が違うのである。
【００４９】
ここで、当該シフトレジスタ群１２は、具体的には図２に示すような回路構成にて実現されるものである。ただし、図１のシフトレジスタ群１２は、当該図２に示す回路を実数部用と虚数部用の２つ有してなるものであり、その動作は全く同じである。なお、上記実数部用と虚数部用の回路構成は共に同じであるが、図２の例では実数部用のみを図示している。また、この図２でも１つの実数（虚数部用では虚数となる）のディジタルデータを１本の接続線で表現している。
【００５０】
この図２において、当該シフトレジスタ群１２の実数部用回路は、図中点線で囲む要素回路が６４×６４個（合計４０９６個）並べられて構成されている。各要素回路は、２つのレジスタＫとＬからなる。レジスタＫは横方向に６４段のシフトレジスタを構成しており、レジスタＬは縦方向に６４段のシフトレジスタを構成している。レジスタＫからレジスタＬへの接続においては、全要素回路のＫとＬの間で、６４シフトごとに１回、一斉にデータの移動が行われる。上記レジスタＫにより構成されるシフトレジスタとレジスタＬにより構成されるシフトレジスタは、普通はそれぞれ所定の方向へシフトを行うものであると考えてよく、したがって例えば各レジスタＬは前段のレジスタＬの出力を受けるのだが、６４サイクルに１回だけ、各レジスタＬは要素回路でペアをなすレジスタＫの出力を受けるようになっている。すなわち、各レジスタＬは、前段のレジスタＬの出力を受けるか又はレジスタＫの出力を受けるかを選べるように、セレクタが用意されているものである。
【００５１】
より具体的に説明すると、当該シフトレジスタ群１２においては、各方向毎の時系列データが方向ごとに入力データＭ０，Ｍ１，Ｍ２，・・・，Ｍ６３として供給されており、レジスタＫが構成する横方向のシフトレジスタによって標本化周期ごとに右方向シフトを行い、６４クロック後には全てのレジスタＫに、その時点より過去の６４標本化期間分の時系列データが蓄積される。このように全てのレジスタＫに時系列データが蓄積されると、これらレジスタＫからレジスタＬに対して一斉にデータロードが行われ、全てのレジスタＫの内容がそれぞれのレジスタＫとペアになっているレジスタＬに移される。その後、レジスタＫからなる全てのシフトレジスタは、次の６４クロック期間の時系列データの蓄積を再開する。また、当該レジスタＫによって次の６４クロック期間の時系列データを蓄積している最中に、レジスタＬが構成する縦方向のシフトレジスタは、標本化周期ごとに下方シフトを行う。このとき、レジスタＫからなるシフトレジスタもレジスタＬからなるシフトレジスタも共に６４段であるので、レジスタＫの時系列データの蓄積が終わる時には、レジスタＬの下方シフトによる次段の６４次並列ＦＦＴ回路１３への出力も同じタイミングで終了し、次のレジスタＫからレジスタＬへの一斉データ移動が行われる。そして、また次のレジスタＫからなるシフトレジスタにおける右シフトと、レジスタＬからなるシフトレジスタの下方シフトとが開始される。そしてそれが繰り返される。
【００５２】
このような動作により、当該シフトレジスタ群１２からは、上記レジスタＫからレジスタＬへの一斉データ移動が行われたタイミングで、先ず最初の入力データＭ０の方向における６４サイクル分の時系列データが並列に出力され、これ以降はレジスタＬからなるシフトレジスタの下方シフトにより、クロックごとに順に入力データＭ１，Ｍ２，Ｍ３へと方向を変えながら、順にそれぞれの６４サイクル分の時系列データを並列に出力する。
【００５３】
本実施例では、上記直並列変換回路として上述したシフトレジスタ群１２による構成例を示したが、当該直並列変換回路は上記シフトレジスタ群１２によらなくても良く、例えば２面構成のメモリを用いることでも実現が可能である。すなわちこの場合は、上記シフトレジスタ群１２の場合と同様に６４×６４個の記憶素子を図９と同様に配置したメモリを２個用意し、これら２個のメモリの同じ位置の記憶素子間で一斉にデータ移動ができるようにしておく。具体的な動作としては、先ず最初に、一方のメモリに対して、例えば横方向から順にデータを書き込んでゆき、上の行の書き込みが終わった後は下の行に対して同様に横方向から順にデータを書き込んでいくことにより、当該一方のメモリが一杯になるまでデータの書き込みを行う。次に、当該一方のメモリが一杯になると、この一方のメモリ内の各記憶素子に記憶された各データを、他方のメモリのそれぞれ対応する記憶素子に一斉に移動する。次いで、当該他方のメモリからは縦方向に順番にデータを読み出すようにし、前の列の書き込みが終わった後は次の列に対して同様に縦方向から順にデータを読み出していくことにより、当該他方のメモリに記憶された全てのデータを読みだしていく。このようにすることで、２面構成のメモリによって上記シフトレジスタ群１２と同様の直並列変換が可能となる。
【００５４】
上記シフトレジスタ群１２の出力データＮ０，Ｎ１，Ｎ２，・・・，Ｎ６２，Ｎ６３は、時間軸ＦＦＴ演算手段である６４次並列ＦＦＴ回路１３へそれぞれ入力されるデータＩ０，Ｉ１，Ｉ２，・・・，Ｉ６２，Ｉ６３となる。なお、上記シフトレジスタ群１２の出力データＮ０〜Ｎ６３及び６４次並列ＦＦＴ回路１３への入力データＩ０〜Ｉ６３はそれぞれ複素データであり実数部と虚数部からなるため、これらシフトレジスタ群１２と６４次並列ＦＦＴ回路１３との間の接続線もそれぞれ２本として表している。
【００５５】
上記６４次並列ＦＦＴ回路１３は、６４次の１次元並列ＦＦＴ回路からなり、６４個の各方向毎の周波数を分解分析するものであって、周波数分析する方向をサイクル毎に変える形で処理している。すなわち当該６４次並列ＦＦＴ回路１３への入力としては、上記シフトレジスタ群１２の実数部用と虚数部用の回路によって同じ方向の６４個の実数部時系列データとやはり６４個の虚数部時系列データが同じサイクルに得られ、これら６４クロック分の複素時系列データがクロックごとに方向を変えながら与えられるので、順に周波数分析のための６４次ＦＦＴ処理を行っていく。これにより、当該６４次並列ＦＦＴ回路１３からの出力としては、クロック毎に上記方向を変えながらその方向毎の周波数分析結果が並列に得られることになる。なお、この６４次並列ＦＦＴ回路１３における６４次のＦＦＴ処理については、その原理は既知の通りであるためここでは特に説明しないが、具体的には前記図６に示した８次ＦＦＴ回路を６４次に拡張したものである。
【００５６】
上記６４次並列ＦＦＴ回路１３の出力データＯ０，Ｏ１，Ｏ２，・・・，Ｏ６２，Ｏ６３は、それぞれ自乗積分回路１４へ送られる。なお、上記６４次並列ＦＦＴ回路１３の出力データはそれぞれ複素データであり実数部と虚数部からなるため、上記６４次並列ＦＦＴ回路１３と自乗積分回路１４との間の接続線もそれぞれ２本として表している。
【００５７】
上記自乗積分回路１４は、通信などの用途では不要であるが、例えばレーダーや電波望遠鏡のような用途では必要になり、自乗積分を行うことにより、方向毎のパワーを求めるものである。このように自乗積分回路１４では、方向と周波数ごとに自乗積分を行うことにより、Ｓ／Ｎ改善がなされ、非常に微弱な電波源も検出できるようになる。
【００５８】
上記自乗積分回路１４からのパワーを示す出力データＤ０，Ｄ１，Ｄ２，・・・，Ｄ６２，Ｄ６３は、本実施例の３次元ＦＦＴ装置の出力として取り出される。ただし、当該自乗積分回路１４を用いない場合、本実施例の３次元ＦＦＴ装置の出力は、上記６４次ＦＦＴ回路１３の各出力となる。上記自乗積分回路１４から出力データは、複素データではなく上述のようにパワーを表すためそれぞれ１本で表す出力となっている。
【００５９】
本実施例の３次元ＦＦＴ装置の出力データＤ０，Ｄ１，Ｄ１，・・・，Ｄ６３は、周波数別であってもまた方向別であっても良く、自乗積分回路１４内でのデータの並べ方次第である。ここで、上記出力データＤ０，Ｄ１，Ｄ１，・・・，Ｄ６３を例えば上記方向分析別であるとし、それぞれを例えば表示装置の輝度信号として、これら出力データＤ０，Ｄ１，Ｄ１，・・・，Ｄ６３のそれぞれを例えばＸ軸方向に８個及びＹ軸方向に８個ずつ並べて８×８の２次元的に配列し、これを上記表示装置のディスプレイ上に表示すれば、周波数区間ごとの電波源観測画像を表示することが可能となる。これにより、方向については６４方向、周波数については６４周波数区間に分解分析がなされたわけである。
【００６０】
上述したように本発明実施例では、各アンテナ素子の配列を８×８個の合計６４個とした２次元配列を例に挙げて説明したが、前述したような８個の直線配列であってもよく、また、縦或いは横方向の配列数も上記８個に限定せず、何れの数であってもよい。このように、Ｎ×Ｎ個のアンテナ素子を用いた場合、図１の２次元並列ＦＦＴ回路１１に対応する部分の構成と前記６４次並列ＦＦＴ回路１３に対応する部分の構成は、それぞれに設けられるＦＦＴ部が、Ｎの自乗の次数のＦＦＴを行うものとなされる。また、Ｎ×Ｎ個のアンテナ素子を用いた場合の上記シフトレジスタ群１２に対応する部分の構成は、Ｎの自乗個のデータ入力とＮの自乗個のデータ出力に対応する回路を実数用と虚数用とで２面設けるものとなる。これによって、方向についてはＮの自乗方向、周波数についてはＮの自乗周波数区間に分解分析を行うことが可能となる。
【００６１】
さらに、縦方向と横方向に配列するアンテナ素子の数は異なってもよく、したがって、Ｎ×Ｍ個に配列したアンテナ素子を用いることも可能である。このようにＮ×Ｍ個のアンテナ素子を用いた場合、前記２次元並列ＦＦＴ回路１１に対応する部分の構成と前記６４次並列ＦＦＴ回路１３に対応する部分の構成は、それぞれに設けられるＦＦＴ部が、Ｎ×Ｍ次のＦＦＴを行うものになされる。また、このときの前記シフトレジスタ群１２に対応する部分の構成は、Ｎ×Ｍ個のデータ入力とＮ×Ｍ個のデータ出力に対応する回路を実数用と虚数用とで２面設けたものとなされる。これによって、方向についてはＮ×Ｍ方向、周波数についてはＮ×Ｍ周波数区間に分解分析を行うことが可能となる。なお、Ｎ×Ｍ個のアンテナ素子配列を想定するときの前記図９に相当する図１の２次元配列ＦＦＴ回路１１の部分の構成としては、Ｎ次並列ＦＦＴを行う部分をＭ個と、Ｍ次並列ＦＦＴを行う部分をＮ個用意し、これらを直列接続することで実現可能である。一方、前記６４次並列ＦＦＴ回路１３に対応する構成としては、ＦＦＴ部がＮ×Ｍ次の１次元ＦＦＴを行うものとなる。
【００６２】
また、ＦＦＴのバタフライ演算回路の構成方法やその接続構成方法については、いろいろな変形が知られているが、本発明実施例では、特にその変形には無関係であり、どのようなものを採用しても違いはない。本実施例の３次元ＦＦＴ装置では、前記ＦＦＴを行うための構成要素であるバタフライ演算回路として、前記図３に示したようないわゆるラディックス２のものを用いたが、いわゆるラディックス４などでも、或いは一部を時分割処理をしたり、ソフトウェアで実現したものでも、或いはまた一部の回転子をハードウェアで固定したものでもよく、前述同様なことは実現できる。
【００６３】
なお、本実施例ではデータのビット数については触れなかった。ビット数については、その用途における演算精度の設定によって個々に異なるが、方式には関係ない。また、本実施例では、電波の受信系のみを説明したが、本実施例手法自体に可逆性があり、受信系の逆操作により、送信系でも受信系と同様に方向と周波数を高速に多数合成して送信することが可能であり、その用途は広い。
【００６４】
上述したように、本発明実施例の３次元ＦＦＴ装置においては、８×８個で合計６４個のアンテナ素子を２次元的に配列し、これらアンテナ素子群からの信号を、８×８次の２次元並列ＦＦＴ処理によって８×８方向（合計６４方向）に分解し、その後６４次の１次元ＦＦＴ処理で６４周波数区間に周波数を分解している。したがって、ある方向から到来し、ある６４周波数区間に集中された信号について見れば、到来方向と周波数とで４０９６倍(ｄＢ)のＳ／Ｎ電力改善が実現されている。見方を変えると、６４方向の相手を区別して、同時に扱うことができ、かつ、６４周波数区間の相手を区別して同時に扱うことができる。このため、アンテナ素子配列がＮ×Ｎ個の２次元配列であれば、Ｎの４乗のＳ／Ｎ改善となり、また、アンテナ素子配列がＮ×Ｍ個の２次元配列であれば、Ｎ×Ｍの２乗のＳ／Ｎ改善となる。
【００６５】
このように、本実施例によれば、電波到来方向の分析と周波数分析が両方同時に実施され、しかもその方向分析はマルチビームが実現され、同時に多方向を別々に扱うことができている。また、本実施例によれば、方向を分解するだけでなく周波数も分析しており、これらの分析が細かいほどにその回線のＳ／Ｎは改善されるので、例えば通信であれば同時に別方向の多数の相手と多数の周波数で別々にＳ／Ｎの良い通信が確保される。さらに、電波源測定のような用途では、同時に多方向を観測しながら同時に各方向別に周波数分析も実施してしまうので、非常に効率のよい観測が可能である。別の見方をすると、周波数ごとの観測画像を得るというようなことも、別々の演算処理をすることなく実現している。
【００６６】
このように、本発明実施例によれば、移動体通信、衛星通信、衛星放送受信、レーダー、電波望遠鏡などの多くの用途に有効な効果を有する。すなわち、例えば移動体通信などでは、通信の相手としてできるだけ多くを扱えたほうがよいし、その通信の相手との位置関係も時々刻々変化するので、方向や周波数についての自由度が大きく、同時に多数の分解分析ができたほうがよく、また、衛星による通信や放送においては、今後衛星が増えたり、チャンネル数が増加したりすることが考えられ、さらに、レーダーや電波望遠鏡においても、その観測を高速に行うためには、同時に多方向を観測し、また周波数分析についても同時に細かく行いたいという要求があり、本発明実施例によれば、こういった多くの用途で大きな効果を上げることが可能となる。
【００６７】
また、図１の２次元配列ＦＦＴ回路と６４次配列ＦＦＴ回路は、本実施例の説明ではあたかも別々の構成のように述べているが、実際にはこれらを同じハードウェア構成として使用することが可能である。すなわち、図１の２次元配列ＦＦＴ回路は、前記図９の構成を有しており、この図９のＸ軸方向のＦＦＴ処理部とＹ軸方向のＦＦＴ処理部とを組み合わせた構成は、６４次ＦＦＴ処理を行える構成となっている。より具体的に説明すると、前記図９では８次ＦＦＴ回路８台によりＸ軸方向のＦＦＴ処理部を実現し、もう一組の８次ＦＦＴ回路８台によりＹ軸方向のＦＦＴ処理部を実現し、それらを直列に接続しているが、図９の全体を眺めると、その構成は、ＦＦＴの原理によって、個々のバタフライ演算器の回転子の与え方は違ってくるものの、それ以外は６４次の場合のＦＦＴと同じ構成になっているのである。すなわち、バタフライ演算器の数も、その間の接続のトポロジーも全く同じなのである。一般に、ＦＦＴの各バタフライ演算器に与える回転子はハードウェア化せず、全体制御用コントローラからソフトウェアで発生し与えられるため、ハードウェア構成は前記図９の場合と同じものでよいことになるのである。なお、Ｎ×Ｍ個のアンテナ素子を想定するときの前記２次元並列ＦＦＴ回路１１の２次元ＦＦＴ処理部は、Ｍ台のＮ次並列ＦＦＴ処理部とＮ台のＭ次並列ＦＦＴ部とが直列接続されて実現されることになるが、実際にはこれらも回転子を除いてそのハードウェア構成は全く同じで良い。
【００６８】
上述したように図１の２次元並列ＦＦＴ回路１１と６４次並列ＦＦＴ回路１３のハードウェアが全く同じでよいというということは、図１の全体構成を非常にわかり易く、且つ作り易くする効果がある。すなわち同じ回路部品を使用でき、同じＦＦＴ回路が使えるため、コストアップを防ぐことも可能となる。
【００６９】
なお、ＦＦＴはよく知られているディジタル信号処理技術であるが、よく利用されるのは、あるひとつの信号時系列を一定時間記憶回路に蓄積し、その時系列について、その信号標本数をその変換次数に対応させたＦＦＴを施し、時間軸データを周波数軸データに変換して周波数を分析するだけの用途である。これに対して、本発明実施例では、２次元配列したアンテナ素子（センサ）で電波を捕らえ、各アンテナ素子における同時刻の標本化データを使って２次元ＦＦＴし、これによって空間的な信号分布（波面）を空間的な映像に変換して方向を分解分析し、その２次元ＦＦＴの出力について、今度はその各方向ごとに時系列を一定時間記憶回路に蓄積し、その各時系列についてその信号標本数を変換次数に対応させた１次元ＦＦＴを施し、時間軸データを周波数軸データに変換して周波数を分析することにより、方向と周波数を高速に多数分解分析し、通信や信号源検出の性能を大きく改善している。このように、本発明実施例では、空間で２次元、時間で１次元の計３次元のＦＦＴ処理をしている。
【００７０】
【発明の効果】
本発明においては、２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元ＦＦＴ演算を行い、この空間軸２次元ＦＦＴ演算結果を受けて、周波数分析のための時間軸ＦＦＴ演算を行うことにより、電波到来方向の分析を行い、更にこれを３次元に展開するようなＦＦＴを行うこと、すなわち方向と周波数を同時に分析することを、小規模で且つ安価な構成によって実現することが可能である。
【図面の簡単な説明】
【図１】本発明実施例の３次元ＦＦＴ装置の全体構成を示すブロック回路図である。
【図２】シフトレジスタ群の具体的構成を示す回路図である。
【図３】ＦＦＴの要素回路としてのバタフライ演算回路の構成を示す回路図である。
【図４】複素加算回路の構成を示す回路図である。
【図５】複素乗算回路の構成を示す回路図である。
【図６】８次の並列ＦＦＴ回路の構成を示すブロック回路図である。
【図７】電波の方向分析の原理を説明するための図である。
【図８】８×８の２次元配列されたアンテナ素子を示す図である。
【図９】６４個のアンテナ素子を２次元配列した２次元配列アンテナに対応する方向分析２次元並列ＦＦＴ回路の構成を説明するための図である。
【符号の説明】
Ａ0〜Ａ63 アンテナ素子、 １０ 信号処理回路、 １１ ２次元並列ＦＦＴ回路、 １２ シフトレジスタ群、 １３ ６４次並列ＦＦＴ回路、 １４ 自乗積分回路
Claims (5)
- ２次元配列したセンサ素子からの信号を受けて、方向分析のための空間軸２次元ＦＦＴ演算を並列的に行う空間軸２次元並列ＦＦＴ演算手段と、
上記空間軸２次元並列ＦＦＴ演算手段での方向分析結果として出力される方向別分解結果が並列化され且つ時刻順になっている時系列を、一定時間の信号時系列を一組として並列化し、時間と共に方向順に変換して出力する直並列変換手段と、
上記直並列変換手段からの出力を受けて、周波数分析のための時間軸ＦＦＴ演算を並列的に行う時間軸並列ＦＦＴ演算手段と
を有することを特徴とする３次元ＦＦＴ装置。 - 上記空間軸２次元並列ＦＦＴ演算手段は、Ｎ×Ｍ個に２次元配列したセンサ素子からの信号を受けて、上記方向分析のためのＮ×Ｍ次の空間軸２次元並列ＦＦＴ演算を行い、
上記時間軸並列ＦＦＴ演算手段は、当該空間軸２次元並列ＦＦＴ演算手段からの出力を受けて、上記周波数分析のためのＮ×Ｍ次の時間軸並列ＦＦＴ演算を行う
ことを特徴とする請求項１記載の３次元ＦＦＴ装置。 - 上記空間軸２次元並列ＦＦＴ演算手段と上記時間軸並列ＦＦＴ演算手段とは、同一のハードウェア構成によってなることを特徴とする請求項２記載の３次元ＦＦＴ装置。
- 上記空間軸２次元並列ＦＦＴ演算手段は、Ｎ×Ｎ個に２次元配列したセンサ素子からの信号を受けて、上記方向分析のためのＮ×Ｎ次の空間軸２次元並列ＦＦＴ演算を行い、
上記時間軸並列ＦＦＴ演算手段は、当該空間軸２次元並列ＦＦＴ演算手段からの出力を受けて、上記周波数分析のためのＮの自乗次の時間軸並列ＦＦＴ演算を行う
ことを特徴とする請求項１記載の３次元ＦＦＴ装置。 - 上記空間軸２次元並列ＦＦＴ演算手段と上記時間軸並列ＦＦＴ演算手段とは、同一のハードウェア構成によってなることを特徴とする請求項４記載の３次元ＦＦＴ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22506896A JP3920953B2 (ja) | 1996-08-27 | 1996-08-27 | ３次元ｆｆｔ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22506896A JP3920953B2 (ja) | 1996-08-27 | 1996-08-27 | ３次元ｆｆｔ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1063645A JPH1063645A (ja) | 1998-03-06 |
| JP3920953B2 true JP3920953B2 (ja) | 2007-05-30 |
Family
ID=16823538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22506896A Expired - Lifetime JP3920953B2 (ja) | 1996-08-27 | 1996-08-27 | ３次元ｆｆｔ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3920953B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3498624B2 (ja) | 1999-03-31 | 2004-02-16 | 株式会社デンソー | レーダ装置 |
| JP3622565B2 (ja) | 1999-03-31 | 2005-02-23 | 株式会社デンソー | レーダ装置 |
| JP2008128667A (ja) * | 2006-11-16 | 2008-06-05 | Toshiba Corp | 電波発射源可視化方法および装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766046B2 (ja) * | 1986-04-03 | 1995-07-19 | 経明 大師堂 | 入力波の到来方向測定装置 |
| JPS6446872A (en) * | 1987-08-18 | 1989-02-21 | Toshiba Corp | Data processor |
| JP2666411B2 (ja) * | 1988-10-04 | 1997-10-22 | 三菱電機株式会社 | 二次元離散データ直交変換用集積回路装置 |
-
1996
- 1996-08-27 JP JP22506896A patent/JP3920953B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1063645A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pal et al. | Nested arrays: A novel approach to array processing with enhanced degrees of freedom | |
| US5659780A (en) | Pipelined SIMD-systolic array processor and methods thereof | |
| US5457996A (en) | Receiving beam former and an ultrasonic imaging system using the same | |
| CN102834707B (zh) | 声波成像装置 | |
| CN111505564A (zh) | 一种互质阵模型下的降维四阶累积量的正交传播算子方法 | |
| JP5787527B2 (ja) | 信号処理回路及び超音波診断装置 | |
| Byun et al. | Continuously steerable second-order differential microphone arrays | |
| US6600446B2 (en) | Cascadable architecture for digital beamformer | |
| JP3920953B2 (ja) | ３次元ｆｆｔ装置 | |
| WO1986003595A1 (en) | Systolic architectures for sonar processing | |
| Hampson et al. | Efficient multi-beaming for the next generation of radio telescopes | |
| JP4968516B2 (ja) | 信号識別回路を有する装置 | |
| De Souza et al. | A radio astronomy correlator optimized for the Xilinx Virtex-4 SX FPGA | |
| Zhu et al. | BlockMFRAs: Block-Wise Multiple-Fold Redundancy Arrays for Joint Optimization of Radiometric Sensitivity and Angular Resolution in Interferometric Radiometers | |
| CN109558638B (zh) | Fft处理器 | |
| RU2670773C9 (ru) | Способ формирования множества ансамблей p-ичных D-кодов | |
| Walach | On superresolution effects in maximum likelihood adaptive antenna arrays | |
| Chen et al. | Scalable and efficient parallel algorithms for Euclidean distance transform on the LARPBS model | |
| CN116418381B (zh) | 基于gpu计算平台的并行数字多波束合成方法及装置 | |
| Mahdavi | Scalable Multidimensional DFT using Processing In Memory | |
| CN114244460B (zh) | 一种异构加速的多径信道信号实时生成方法 | |
| Antonsson et al. | Ultrasonic Source Localization with a Beamformer Implemented on an FPGA Using a High-density Microphone Array | |
| CN116402905A (zh) | 一种基于fpga的高性能图片数据压缩***及方法 | |
| KR20240090341A (ko) | 광학 네트워크를 사용하여 컨볼루션을 수행하기 위한 방법 및 시스템 | |
| CN115685055A (zh) | 一种基于稀疏平面阵列的虚拟共阵扩充方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |