JPH1063607A - Ｄｍａコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 転送元から転送先へ複数のチャネルを介して
データをＤＭＡ転送する際に、あるチャネルの転送速度
が速い場合に、転送元と転送先との間のバッファメモリ
の割当て領域を直ちに転送すべきデータで満たしてしま
い、その結果、転送制御のオーバヘッド時間により、実
質的な転送速度が著しく低下するという事態を回避す
る。 【解決手段】 ＤＭＡ監視部４が、各チャネル毎に、転
送元からバッファメモリ３までの転送速度と、バッファ
メモリ３から転送先までの転送速度のうち、遅い方の転
送速度を選択し、その選択された転送速度に応じて、各
チャネルにバッファメモリ３を割り当てるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ・シ
ステムにおいて、中央処理部を介さずにデータを転送す
るダイレクト・メモリ・アクセス（Direct Memory Acce
ss）（以下、「ＤＭＡ」という。）のコントローラに関
し、特に、データを転送する際に用いるバッファメモリ
における領域の割り当てに関する。

【０００２】

【従来の技術】従来から、コンピュータ・システムにお
いては、中央処理部（Central Procesing Unit）に負荷
を掛けることなく、多量のデータを効率良く転送するべ
く、ＤＭＡが広く用いられている。そして、ＤＭＡを実
現する回路として、ＤＭＡコントローラが使われてい
る。図６は、従来のＤＭＡコントローラのブロック図で
ある。このＤＭＡコントローラは、ＤＭＡ制御部１、Ｄ
ＭＡ制御部２、バッファメモリ３から構成されている。
ＤＭＡ制御部１は、システムバス１０に接続されてお
り、また、ＤＭＡ制御部２は、Ｉ／Ｏバス２０に接続さ
れている。このように構成されるＤＭＡコントローラ
は、記憶部１００に格納されているデータを、システム
バス１０、バッファメモリ３、Ｉ／Ｏバス２０を経由し
て入出力装置２００へ転送したり、また反対に、入出力
装置２００に格納されているデータを、Ｉ／Ｏバス２
０、バッファメモリ３、システムバス１０を経由して、
記憶部１００へ転送したりする。このような転送は、転
送元アドレス、データ量、転送先アドレス等の情報に基
づき、ＤＭＡ制御部１、２によって実行される。

【０００３】図７は、複数のチャネルを用いてＤＭＡを
並行して実行する、従来のＤＭＡコントローラのブロッ
ク図である。このＤＭＡコントローラは、上記のＤＭＡ
コントローラの構成と概ね同じである。相違点は、ＤＭ
Ａ制御部１、２が、それぞれ、複数のＤＭＡ制御部１−
１〜ｎ（ｎは、任意の正の整数）、ＤＭＡ制御部２−１
〜ｎから構成されており、また、バッファメモリ３に
は、各チャネル毎に、等しい大きさの、かつ、固定され
た領域が確保されていることである。このＤＭＡコント
ローラは、チャネル１を使って、記憶部１００の記憶箇
所１００ａに格納されているデータを入出力装置２００
ａへ転送したり、チャネル２を使って、入出力装置２０
０ｂから入力されたデータを記憶部１００の記憶箇所１
００ｂへ転送したりすることを擬似的に並列して実行す
る。なぜならば、ある時刻にシステムバス１０を専有で
きるチャネルの数は１つであり、同様にして、ある時刻
にＩ／Ｏバス２０を専有できるチャネルの数も１つであ
るために、各チャネルは、全く同時に動作することはで
きないためである。従って、バッファメモリ３は、同一
バス側において、同時に複数のチャネルによってアクセ
スされることはない。

【０００４】

【発明が解決しようとする課題】しかしながら、複数の
チャネルを用いてＤＭＡを実行する場合には、一般に、
各チャネルの転送速度（単位時間当たりに転送されるデ
ータ量）は異なるために、割り当てられた領域の使用効
率にバラツキが生じることになる。例えば、転送速度が
速いチャネルでは、割り当てられた領域が直ちに転送デ
ータで満たされてしまうために、頻繁に発生するチャネ
ルの切換え制御等に要するオーバヘッド時間による遅延
が大きな問題となっていた。

【０００５】

【課題を解決するための手段】本発明は、以上の問題点
を解決するために、次の構成を採用する。 〈構成１〉転送されるべきデータを一時的に蓄積するバ
ッファメモリと、転送元からバッファメモリへデータを
転送する第一のダイレクトメモリアクセス制御部と、バ
ッファメモリから転送先へデータを転送する第二のダイ
レクトメモリアクセス制御部と、バッファメモリを分割
し、その分割された領域を各チャネルに割り当てるダイ
レクトメモリアクセス監視部とからなり、転送元からバ
ッファメモリを介して転送先までの間に、第一のダイレ
クトメモリアクセス制御部と第二のダイレクトメモリア
クセス制御部とから構成されるチャネルを複数形成し、
ダイレクトメモリアクセス監視部が、各チャネル毎に、
転送元からバッファメモリまでの第一のデータ転送速度
と、バッファメモリから転送先までの第二のデータ転送
速度とのうち、遅い方のデータ転送速度を選択し、その
選択されたデータ転送速度に応じて領域を割り当てるこ
とを特徴とするＤＭＡコントローラ。

【０００６】〈構成２〉構成１において、あるチャネル
が、そのチャネルに割り当てられた領域に相当する量の
データの転送を完了する毎に、ダイレクトメモリアクセ
ス監視部が、改めてバッファメモリを割り当てることを
特徴とするＤＭＡコントローラ。

【０００７】〈構成３〉構成２において、ダイレクトメ
モリアクセス監視部が、改めてバッファメモリを割り当
てる際に、前回のバッファメモリ割当て時に未使用であ
ったチャネルが、引き続き未使用状態である場合には、
その未使用状態のチャネルに割り当てる領域を少なくす
ることを特徴とするＤＭＡコントローラ。

【０００８】〈構成４〉構成２において、ダイレクトメ
モリアクセス監視部が、改めてバッファメモリを割り当
てる場合に、第一のチャネルに既に割り当てられている
領域の一部を第二のチャネルに割り当てるとき、第一の
チャネルがその領域を使用しているときには、次回に改
めてバッファメモリを割り当てる時までそのままの状態
を維持することを特徴とするＤＭＡコントローラ。

【０００９】〈構成５〉構成１において、各チャネルに
対し割り当てられたバッファメモリにおける領域が、複
数の領域部分から構成されており、複数の領域部分のう
ち一の領域部分から転送先へあるデータを転送すること
と、転送元から複数の領域部分のうち一の領域部分以外
の他の領域部分へ他のデータを転送することを特徴とす
るＤＭＡコントローラ。

【００１０】〈構成６〉転送元から転送先へ複数のチャ
ネルを介して転送されるべきデータを一時的に蓄積する
蓄積手段と、各チャネル毎に、転送元から転送先までの
間におけるデータの転送速度を検出する検出手段と、各
チャネルに対し、蓄積手段の使用を許可する制御手段と
からなり、制御手段が、検出されたデータの転送速度が
より速いチャネルに対し、蓄積手段をより多く使用する
ことを許可することを特徴とするＤＭＡコントローラ。

【００１１】〈構成７〉データを複数のチャネルを介し
て入出力する転送元と転送先との間でデータを一時的に
蓄積する蓄積手段と、各チャネル毎に、転送元から蓄積
手段へデータを転送する間におけるデータ転送速度と、
蓄積手段から転送先までデータを転送する間におけるデ
ータ転送速度とのうち遅い方のデータ転送速度を、その
チャネルのデータ転送速度として選択する選択手段と、
各チャネルに対し、そのチャネルのデータ転送速度に基
づき蓄積手段の使用量を決定する制御手段とからなり、
制御手段が、選択されたデータ転送速度がより速いチャ
ネルに対し、蓄積手段をより多く使用することを許可す
ることを特徴とするＤＭＡコントローラ。

【００１２】

【発明の実施の形態】本発明のＤＭＡコントローラにつ
いて、実施の形態に沿って説明する。実施の形態として
は、具体例１と具体例２とを挙げる。具体例１の主な特
徴点は、ＤＭＡ監視部がデータの転送速度を監視するこ
とであり、一方、具体例２の主な特徴点は、バッファメ
モリ内の各領域が複数の領域部分から構成されることで
ある。

【００１３】〈具体例１の構成〉図１は、本発明のＤＭ
Ａコントローラの具体例のブロック図である。このＤＭ
Ａコントローラは、複数のＤＭＡ制御部１−１〜ｎ、同
数のＤＭＡ制御部２−１〜ｎ、バッファメモリ３、ＤＭ
Ａ監視部４から構成されている。ＤＭＡ制御部１−１〜
ｎは、システムバス１０を介して他のモジュール、例え
ば、記憶部１００、中央処理部１１０等に接続されてい
る。同様にして、ＤＭＡ制御部２−１〜ｎは、Ｉ／Ｏバ
ス２０を介して更に他のモジュール、例えば、入出力装
置２００等に接続されている。

【００１４】このように構成されるＤＭＡコントローラ
において、ＤＭＡ制御部１−１〜ｎは、システムバス１
０側のモジュールとバッファメモリ３との間でのＤＭＡ
転送を制御し、一方、ＤＭＡ制御部２−１〜ｎは、Ｉ／
Ｏバス２０側のモジュールとバッファメモリ３との間で
のＤＭＡ転送を制御する。各チャネルでのＤＭＡ転送
は、他のチャネルでのＤＭＡ転送に影響されることな
く、独自に実行される。ＤＭＡ監視部４は、システムバ
ス１０に接続されている中央処理部１１０等からのＤＭ
Ａ転送命令に従って、ＤＭＡ制御部１−１〜ｎ、ＤＭＡ
制御部２−１〜ｎに対し、転送元アドレス、転送先アド
レス、転送すべきデータの量、バッファメモリ３におけ
る使用可能な領域等を指示する。

【００１５】〈動作〉次に、ＤＭＡコントローラの動作
を説明する。図２は、ＤＭＡコントローラの動作フロー
チャートである。以下、この動作フローチャートに沿っ
て説明する。なお、システムバス１０に接続されている
記憶部１００に格納されているデータを、Ｉ／Ｏバス２
０に接続されている入出力装置２００へ転送する場合を
想定する。

【００１６】ステップＳ１０： 中央処理部１１０は、
ＤＭＡ監視部４に対し、ＤＭＡ転送を命令する。このＤ
ＭＡ転送命令には、転送元の開始アドレス、転送先の開
始アドレス、転送すべきデータの量等の情報が含まれ
る。 ステップＳ２０： ＤＭＡ転送命令を受けると、ＤＭＡ
監視部４は、ＤＭＡ制御部１−１〜ｎのうちの一つであ
るＤＭＡ制御部１−Ｍ（１≦Ｍ≦ｎ）に対し、上述した
情報のうち、転送先の開始アドレスと転送すべきデータ
の量とを通知する。また、バッファメモリ３での割り当
て領域ｑ１〜ｎの開始アドレスとその大きさも通知す
る。この領域ｑ１〜ｎの大きさは、次の式（１）によっ
て決定される。 q1/min(Vi1,Vo1)=q2/min(Vi2,Vo2)=…=qn/min(Vin,Von) 式（１） この式（１）において、関数ｍｉｎ（ａ、ｂ）は、ａ、
ｂのうち、小さい方の数を選択することを意味する。こ
こで、転送速度Ｖｉｘ（１≦ｘ≦ｎ）は、転送元からバ
ッファメモリ３までの間における、単位時間当たりに転
送するデータ量を表し、また、転送速度Ｖｏｘは、バッ
ファメモリ３から転送先までの間における、単位時間当
たりに転送するデータ量を表す。従って、ｍｉｎ（Ｖ
ａ、Ｖｂ）は、Ｖａ、Ｖｂのうち、遅いデータ転送速度
を表すことになる。なお、各領域ｑ１〜ｎを全て合算す
ると、バッファメモリ３の総容量と等しくなる。

【００１７】各チャネル毎の領域ｑ１〜ｎは、ＤＭＡ転
送を開始する際に、式（１）に基づいて割り当てられ
る。但し、その割り当たられた領域は、決して固定され
ることなく、ＤＭＡ転送中においても見直され変更され
る。従って、ＤＭＡ転送を開始する際に割り当たられた
領域に比べて、ＤＭＡ転送中に割り当てられた領域が拡
大する場合もあり、反対に、ＤＭＡ転送の開始時に割り
当たられた領域に比べて、ＤＭＡ転送中に割り当てられ
た領域が縮小する場合もある。このように、データの転
送を完了する毎に割り当て領域を見直すことにより、常
にその時々のデータ転送速度に適した割当てを即時的に
実現することが可能となる。なお、後者のように、領域
を縮小する場合には、その領域が使用中であるときに
は、いきなり領域を縮小せずに、使用されない状態にな
ったことを確認した後に、その領域を縮小する。このよ
うにして、その縮小された分だけ、他の領域が拡大する
ことになる。このように、割当てを変更するべき領域
が、使用中である場合に、その領域が未使用状態になる
まで割当ての変更を待つことにより、使用中の領域に格
納されているデータを確実に転送することを保証するこ
とができる。

【００１８】また、ＤＭＡ転送が実行されていないチャ
ネルについても、それらのチャネルをいつでも使用でき
るようにするべく、それらの転送速度を任意に設定し、
その転送速度に対応する大きさの領域を割り当てる。例
えば、全てのチャネルが使用されていない状態である場
合であっても、全てのチャネルが同一の転送速度でＤＭ
Ａ転送していると仮定して、同一の領域を割り当てる。
また、例えば、ある一つのチャネルが第一の転送速度で
ＤＭＡ転送をしており、他のある一つのチャネルが第二
の転送速度でＤＭＡ転送をしている場合には、残りのチ
ャネルには、第一の転送速度と第二の転送速度のうち遅
い方の転送速度よりも遅い転送速度を仮定して、全ての
チャネルに対し、式（１）から算出される領域をそれぞ
れ割り当てるようにする。

【００１９】ステップＳ３０： ＤＭＡ制御部１−Ｍ
は、その通知された情報に基づき、記憶部１００上の所
定の箇所に記憶されているデータを、システムバス１０
を介して、バッファメモリ３での割り当てられた領域ｑ
ＭへＤＭＡ転送する。 ステップＳ４０： ＤＭＡ転送が終了すると、ＤＭＡ監
視部４は、ＤＭＡ制御部１−Ｍに対応するＤＭＡ制御部
２−Ｍに対し、ＤＭＡ制御部１−Ｍの場合と同様にし
て、上述した情報を通知する。 ステップＳ５０： ＤＭＡ制御部２−Ｍは、バッファメ
モリ３での割り当てられた領域ｑＭに格納されているデ
ータを、入出力装置２００へＤＭＡ転送する。

【００２０】〈動作の詳細１〉次に、ＤＭＡコントロー
ラの動作をより詳しく説明する。図３は、ＤＭＡコント
ローラの動作フローチャート（その２）である。以下、
この動作フローチャートに沿って説明する。なお、チャ
ネル数ｎを４、バッファメモリ３のサイズを６４ｋＢ
（ｋｉｌｏ ｂｙｔｅ）、バッファメモリ３の最小割当
てサイズを４Ｂとする。また、使用されていないチャネ
ルの転送速度を、使用されているチャネルの転送速度の
半分に設定することとする。

【００２１】上記の条件の下で、当初、４つのチャネル
全てが、未使用状態であり、ある時刻に、１２８ｋＢの
データをＤＭＡ転送する命令がなされたと仮定する。ま
た、チャネル１のＶｉ１は、３００ｋＢ／ｓｅｃであ
り、Ｖｏ１は、３５０ｋＢ／ｓｅｃであると仮定する。

【００２２】ステップＳ１００： ４つのチャネルが使
用されていない場合には、各チャネルには、バッファメ
モリ３において、それぞれ、１６ｋＢ（＝６４ｋＢ／
４）の領域が割り当てられる。従って、例えば、チャネ
ル１に割り当てられる領域のアドレスは、００００ｈか
ら３ＦＦＦｈまでとなる。 ステップＳ１１０： ＤＭＡ転送命令を受けて、ＤＭＡ
監視部４は、チャネル１を使ってＤＭＡ転送することを
決定する。 ステップＳ１２０： ＤＭＡ制御部１−１は、転送すべ
き１２８ｋＢのデータのうち、割り当てられた領域１６
ｋＢに相当するデータを転送する。

【００２３】ステップＳ１３０： １６ｋＢのデータを
転送し終わると、ＤＭＡ監視部４は、バッファメモリ３
の割当てを見直す。ここで、チャネル１の転送速度は、
ｍｉｎ（Ｖｉ１、Ｖｏ１）＝３００ｋＢ／ｓｅｃであ
り、他のチャネル２〜４の転送速度は、この３００ｋＢ
／ｓｅｃの半分である１５０ｋＢ／ｓｅｃに設定され
る。これにより、チャネル１の転送速度、チャネル２の
転送速度、チャネル３の転送速度、チャネル４の転送速
度の比は、２：１：１：１となる。その結果、式（１）
に基づき、チャネル１の領域、チャネル２の領域、チャ
ネル３の領域、チャネル４の領域の比も、２：１：１：
１となる。従って、チャネル１に割り当てられる領域
は、２５．６ｋＢとなり、アドレスとしては、００００
ｈから６６６５ｈまでとなる。 ステップＳ１４０： ＤＭＡ制御部１−１は、転送すべ
きデータのうち、割り当てられた領域２５．６ｋＢに相
当するデータを転送する。 ステップＳ１５０： ２５．６ｋＢのデータを転送し終
えると、ＤＭＡ監視部４は、再び、バッファメモリ３の
割当てを見直す。以下、このような動作を繰り返す。

【００２４】〈動作の詳細２〉図４は、ＤＭＡコントロ
ーラの動作フローチャート（その３）である。以下、こ
の動作フローチャートに沿って動作を引き続き説明す
る。なお、当初、４つのチャネル全てが、未使用状態で
あり、ある時刻に、システムバス１０側からＩ／Ｏバス
２０側へ１２８ｋＢのデータをＤＭＡ転送する第一の命
令がなされ、ほぼ同時刻に、Ｉ／Ｏバス２０側からシス
テムバス１０側へ１２８ｋＢ／ｓｅｃのデータをＤＭＡ
転送する第二の命令がなされたと仮定する。なお、上述
した場合と同じように、チャネル１のＶｉ１は、３００
ｋＢ／ｓｅｃであり、Ｖｏ１は、３５０ｋＢ／ｓｅｃで
あると仮定する。

【００２５】ステップＳ２００： ４つのチャネルは未
使用状態であるので、各チャネルには、１６ｋＢの領域
が割り当てられる。従って、例えば、チャネル１に割り
当てられる領域のアドレスは、００００ｈから３ＦＦＦ
ｈまでとなり、チャネル２に割り当てられるアドレス
は、４０００ｈから７ＦＦＦｈまでとなる。 ステップＳ２１０： 第一のＤＭＡ転送命令と第二のＤ
ＭＡ転送命令とを受けて、ＤＭＡ監視部４は、チャネル
１を使って第一のＤＭＡ転送をすることを決定し、ま
た、チャネル２を使って第二のＤＭＡ転送をすることを
決定する。 ステップＳ２２０： 第一のＤＭＡ転送命令に基づき、
ＤＭＡ制御部１−１は、転送すべき１２８ｋＢのデータ
のうち、割り当てられた領域１６ｋＢに相当するデータ
を転送する。

【００２６】ステップＳ２３０： １６ｋＢのデータを
転送し終えると、ＤＭＡ監視部４は、バッファメモリ３
の割当てを見直す。この時点においては、チャネル３、
４のみならず、チャネル２も未使用状態である。従っ
て、チャネル１の転送速度、チャネル２の転送速度、チ
ャネル３の転送速度、チャネル４の転送速度の比は、
２：１：１：１となる。従って、各チャネルに割り当て
られる領域の比も、そのような比となり、結局、チャネ
ル１には、２５．６ｋＢの領域（００００ｈ〜６６６５
ｈ）が割り当てられ、チャネル２には、１２．８ｋＢの
領域（６６６６ｈ〜９９９９ｈ）が割り当てられること
となる。なお、次にバッファメモリ３の割当てを見直す
際に、依然としてチャネル２、３、４が未使用のままで
ある場合には、チャネル１の領域に重み付けをすること
にことにより、今回の領域の比２：１：１：１を例え
ば、３：１：１：１や４：１：１：１等へ変更すること
になる。このようにすることにより、使用中のチャネル
に対し、より多くの領域を割り当てるようにする。これ
により、バッファメモリをより効率良く使用することが
可能となる。

【００２７】ステップＳ２４０： 第二のＤＭＡ転送命
令に基づき、ＤＭＡ制御部２−２は、転送すべき１２８
ｋＢのデータのうち、割り当てられた領域１２．８ｋＢ
に相当するデータを転送する。

【００２８】ステップＳ２５０： １２．８ｋＢのデー
タを転送し終えると、ＤＭＡ監視部４は、バッファメモ
リ３の割当てを見直す。この時点では、ｍｉｎ（Ｖｉ
１、Ｖｏ１）＝３００ｋＢ／ｓｅｃであり、また、ｍｉ
ｎ（Ｖｉ２、Ｖｏ２）＝３００ｋＢ／ｓｅｃである。従
って、チャネル１の転送速度、チャネル２の転送速度、
チャネル３の転送速度、チャネル４の転送速度の比は、
２：２：１：１となる。その結果、チャネル１の領域、
チャネル２の領域、チャネル３の領域、チャネル４の領
域の比も２：２：１：１にすることが試算される。即
ち、チャネル１に対し、２１．３ｋＢの領域（００００
ｈ〜５５５３ｈ）を割り当てて、チャネル２に対して
も、２１．３ｋＢの領域（５５５３ｈ〜ＡＡＡ７ｈ）を
割り当てることが試算される。しかし、チャネル１が、
新たにチャネル２に割り当てられるべき４．３ｋＢの領
域（５５５４ｈ〜６６６５ｈ）を使用している最中であ
るため、その４．３ｋＢの領域（５５５３ｈ〜６６６５
ｈ）をそのままの状態にしておき、その他の１７．０ｋ
Ｂの領域（６６６６ｈ〜ＡＡＡ７）をチャネル２に対し
割り当てることになる。

【００２９】ステップＳ２６０： 次に、再びＤＭＡ制
御部１−１が、２５．６ｋＢに相当するデータをＤＭＡ
転送する。 ステップＳ２７０： 第一のＤＭＡ転送命令に基づく２
回めの転送が完了すると、ＤＭＡ監視部４は、バッファ
メモリ３の割当てを見直す。この時点において、チャネ
ル１に対しては、２１．３ｋＢの領域（００００ｈ〜５
５５３ｈ）が改めて割り当てられることとなる。 ステップＳ２８０： さらに、再び、ＤＭＡ制御部２−
２が、１７．０ｋＢに相当するデータをＤＭＡ転送す
る。 ステップＳ２９０： 第二のＤＭＡ転送命令に基づく２
回めの転送が終了すると、ＤＭＡ監視部４は、バッファ
メモリ３の割当てを見直す。このとき、チャネル２に対
しては、２１．３ｋＢの領域（５５５４ｈ〜ＡＡＡ７
ｈ）が改めて割り当てられることとなる。以下、同様の
動作を繰り返すことになる。

【００３０】〈具体例１の効果〉このように、各チャネ
ルの転送速度を比較し、転送速度が速いチャネルに対し
ては、バッファメモリにおける領域を多く割当てて、転
送速度が遅いチャネルに対しては、領域を少なく割り当
てる。これにより、データを転送するのに要する時間に
対する、転送制御に伴うオーバヘッドの占める割合を低
減することが可能となる。

【００３１】また、転送元からバッファメモリへの転送
速度と、バッファメモリから転送先への転送速度とを比
較し、遅い方の転送速度を元にして各チャネルに割り当
てられる領域同士の割合を決定する。それにより、各チ
ャネル毎に実質的な転送速度を把握することができる。
この結果、有限な大きさであるバッファメモリをより無
駄なく割り振ることが可能となる。

【００３２】なお、転送速度が遅いチャネルでは、少量
の領域しか割り当てられないため、その領域に一時的に
蓄積されるデータ量が少なくなる。その結果として、デ
ータ転送に伴う遅延時間を抑えることができるので、全
体としての転送時間も短縮することが可能となる。

【００３３】上述した具体例１の変形として、バッファ
メモリの代わりに、転送元から転送先へ転送されるべき
データを一時的に蓄積する蓄積手段を用い、また、ダイ
レクトメモリアクセス監視部の代わりに、転送元から転
送先までの間におけるデータの転送速度を検出する検出
手段と、その検出されたデータの転送速度が速ければ速
いほど、蓄積手段をより多く使用することを各チャネル
に対し許可する制御手段とを用いることにより、各チャ
ネルにおいて転送元から蓄積手段までのデータの転送速
度と蓄積手段から転送先までのデータの転送速度とが同
一である場合に、具体例１よりも簡易な方法で同様な効
果を得ることができる。さらには、ダイレクトメモリア
クセス監視部の代わりに、各チャネル毎に、転送元から
蓄積手段へデータを転送する際におけるデータ転送速度
と、蓄積手段から転送先までデータを転送する際におけ
るデータの転送速度とのうち遅い方のデータ転送速度
を、そのチャネルのデータ転送速度として選択する選択
手段を用いることにより、具体例１よりも簡易な構成で
同様な効果を得ることが可能となる。

【００３４】〈具体例２の構成〉次に、具体例２のＤＭ
Ａコントローラについて説明する。具体例２のＤＭＡコ
ントローラの構成は、具体例１のＤＭＡコントローラの
構成と概ね同一であり、その動作も、具体例１の動作と
概ね同一である。主な相違点は、具体例１におけるバッ
ファメモリを単にチャネルの数で分割することにより、
各チャネルに対し領域を割り当てるだけでなく、さら
に、各チャネル毎に割り当てられる領域を２つの領域部
分へ分割することである。従って、各チャネルに割り当
てられる領域は、２つの領域部分Ａ、Ｂとから構成され
ることになる。

【００３５】図５は、具体例２の動作フローチャートで
ある。以下、この動作フローチャートに沿って説明す
る。なお、記憶部１００に格納されているデータを入出
力装置２００へ転送することを想定する。

【００３６】ステップＳ４００： 中央処理部１１０
は、ＤＭＡ監視部４に対し、ＤＭＡ転送を命令する。 ステップＳ４１０： ＤＭＡ監視部４は、そのＤＭＡ転
送命令に従い、ＤＭＡ制御部１−１、２−１に対し、Ｄ
ＭＡ転送に必要な情報を通知する。 ステップＳ４２０： その指示に基づき、ＤＭＡ制御部
１−１は、記憶部１００に格納されている第一のデータ
をチャネル１に割り当てられた領域ｑ１の領域部分Ａへ
転送する。

【００３７】ステップＳ４３０： 領域部分Ａへの転送
が終了すると、今度は、ＤＭＡ制御部２−１が、その領
域部分Ａに蓄積されている第一のデータを入出力装置２
００へ転送する。と同時に、ＤＭＡ制御部１−１は、記
憶部１００に格納されている後続の第二のデータを領域
部分Ｂへ転送する。 ステップＳ４４０： 領域部分Ｂへの転送が完了する
と、次には、ＤＭＡ制御部２ー１が、その領域部分Ｂに
蓄積されている第二のデータを入出力装置２００へ転送
する。と同時に、ＤＭＡ制御部１−１は、記憶部１００
に格納されている、さらに後続の第三のデータを領域部
分Ａへ転送する。

【００３８】以下、このような動作を繰り返す。但し、
一方の領域部分に蓄積されているデータを転送している
最中であるにも拘わらず、その同じ領域部分に異なるデ
ータを上書きしてしまうことを回避する必要がある。そ
こで、例えば、領域部分Ａに蓄積されているデータの転
送を完了したこと、及び、領域部分Ｂへのデータの転送
を完了したことを確認した後に、領域部分Ａへのデータ
の転送を開始すると共に、領域部分Ｂからのデータの転
送を開始する必要がある。なお、バッファメモリの割当
ては、各面の転送先への転送が終了する毎に見直され
る。

【００３９】〈具体例２の効果〉このように、具体例２
のＤＭＡコントローラでは、具体例１のＤＭＡコントロ
ーラと同様な機能を有するだけでなく、各領域毎に２つ
の領域部分Ａ、Ｂを有するために、それらの領域部分を
システムバス側とＩ／Ｏバス側とで交互に使用すること
ができる。これにより、一方のバスにおける転送が完全
に終了した後に、他方のバスにおける転送を開始すると
いうことを要さない。即ち、一方のバス側での転送と同
時に、他方のバス側での転送を実行することが可能とな
る。これにより、全体として転送時間を短縮することが
できる。

【００４０】なお、上述した２つの具体例では、システ
ムバスとＩ／Ｏバスとの間でのＤＭＡコントローラにつ
いて説明しているが、システムバスとシステムバスとの
間、あるいは、Ｉ／ＯバスとＩ／Ｏバスとの間において
も同様な機能を実現することが可能である。

【図面の簡単な説明】

【図１】具体例１のブロック図ある。

【図２】具体例１の動作フローチャート（その１）であ
る。

【図３】具体例１の動作フローチャート（その２）であ
る。

【図４】具体例１の動作フローチャート（その３）であ
る。

【図５】具体例２の動作フローチャートである。

【図６】従来のＤＭＡコントローラのブロック図（その
１）である。

【図７】従来のＤＭＡコントローラのブロック図（その
２）である。

【符号の説明】

１−１〜ｎ 第一のＤＭＡ制御部 ２−１〜ｎ 第二のＤＭＡ制御部 ３ バッファメモリ ４ ＤＭＡ監視部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 転送されるべきデータを一時的に蓄積す
   るバッファメモリと、 転送元からバッファメモリへデータを転送する第一のダ
   イレクトメモリアクセス制御部と、 バッファメモリから転送先へデータを転送する第二のダ
   イレクトメモリアクセス制御部と、 バッファメモリを分割し、その分割された領域を各チャ
   ネルに割り当てるダイレクトメモリアクセス監視部とか
   らなり、 転送元からバッファメモリを介して転送先までの間に、
   第一のダイレクトメモリアクセス制御部と第二のダイレ
   クトメモリアクセス制御部とから構成されるチャネルを
   複数形成し、 ダイレクトメモリアクセス監視部が、各チャネル毎に、
   転送元からバッファメモリまでの第一のデータ転送速度
   と、バッファメモリから転送先までの第二のデータ転送
   速度とのうち、遅い方のデータ転送速度を選択し、その
   選択されたデータ転送速度に応じて領域を割り当てるこ
   とを特徴とするＤＭＡコントローラ。
2. 【請求項２】 あるチャネルが、そのチャネルに割り当
   てられた領域に相当する量のデータの転送を完了する毎
   に、ダイレクトメモリアクセス監視部が、改めてバッフ
   ァメモリを割り当てることを特徴とする請求項１記載の
   ＤＭＡコントローラ。
3. 【請求項３】 ダイレクトメモリアクセス監視部が、改
   めてバッファメモリを割り当てる際に、前回のバッファ
   メモリ割当て時に未使用であったチャネルが、引き続き
   未使用状態である場合には、その未使用状態のチャネル
   に割り当てる領域を少なくすることを特徴とする請求項
   ２記載のＤＭＡコントローラ。
4. 【請求項４】 ダイレクトメモリアクセス監視部が、改
   めてバッファメモリを割り当てる場合に、第一のチャネ
   ルに既に割り当てられている領域の一部を第二のチャネ
   ルに割り当てるとき、第一のチャネルがその領域を使用
   しているときには、次回に改めてバッファメモリを割り
   当てる時までそのままの状態を維持することを特徴とす
   る請求項２記載のＤＭＡコントローラ。
5. 【請求項５】 各チャネルに対し割り当てられたバッフ
   ァメモリにおける領域が、複数の領域部分から構成され
   ており、 前記複数の領域部分のうち一の領域部分から転送先へあ
   るデータを転送することと、転送元から前記複数の領域
   部分のうち前記一の領域部分以外の他の領域部分へ他の
   データを転送することを特徴とする請求項１記載のＤＭ
   Ａコントローラ。
6. 【請求項６】 転送元から転送先へ複数のチャネルを介
   して転送されるべきデータを一時的に蓄積する蓄積手段
   と、 各チャネル毎に、転送元から転送先までの間におけるデ
   ータの転送速度を検出する検出手段と、 各チャネルに対し、蓄積手段の使用を許可する制御手段
   とからなり、 制御手段が、検出されたデータの転送速度がより速いチ
   ャネルに対し、蓄積手段をより多く使用することを許可
   することを特徴とするＤＭＡコントローラ。
7. 【請求項７】 データを複数のチャネルを介して入出力
   する転送元と転送先との間で前記データを一時的に蓄積
   する蓄積手段と、 各チャネル毎に、転送元から前記蓄積手段へデータを転
   送する間におけるデータ転送速度と、前記蓄積手段から
   転送先までデータを転送する間におけるデータ転送速度
   とのうち遅い方のデータ転送速度を、そのチャネルのデ
   ータ転送速度として選択する選択手段と、 各チャネルに対し、そのチャネルのデータ転送速度に基
   づき前記蓄積手段の使用量を決定する制御手段とからな
   り、 前記制御手段が、選択されたデータ転送速度がより速い
   チャネルに対し、前記蓄積手段をより多く使用すること
   を許可することを特徴とするＤＭＡコントローラ。