JPH1055160A - Device and method performing window display of vga image - Google Patents
Device and method performing window display of vga imageInfo
- Publication number
- JPH1055160A JPH1055160A JP9086505A JP8650597A JPH1055160A JP H1055160 A JPH1055160 A JP H1055160A JP 9086505 A JP9086505 A JP 9086505A JP 8650597 A JP8650597 A JP 8650597A JP H1055160 A JPH1055160 A JP H1055160A
- Authority
- JP
- Japan
- Prior art keywords
- vga
- display
- graphics
- memory
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はグラフィックス表示
アダプタに関し、詳細にはウィンドウにビデオ・グラフ
ィックス・アレイ（ＶＧＡ）画像を表示する能力を有す
るアダプタに関する。FIELD OF THE INVENTION The present invention relates to graphics display adapters and, more particularly, to an adapter having the ability to display a video graphics array (VGA) image in a window.
【０００２】[0002]
【従来の技術】高機能の加速型グラフィックス表示アダ
プタが産業界で広範囲に使われてきている。その結果、
これらのアダプタは標準品としてＶＧＡアダプタと漸次
入れ替わっている。加速型グラフィックス・アダプタは
メモリ装置に画像情報を伝えるために専用のプロセッサ
を有している。一方、ＶＧＡはシステムのプロセッサあ
るいはホストコンピュータのプロセッサを使用して、メ
モリ装置に画像情報を伝えている。専用のプロセッサに
より、加速型グラフィックス・アダプタはＶＧＡより高
速で効率が良い。2. Description of the Related Art High-performance accelerated graphics display adapters have been widely used in industry. as a result,
These adapters are gradually replacing VGA adapters as standard products. The accelerated graphics adapter has a dedicated processor for transmitting image information to the memory device. On the other hand, the VGA uses a processor of a system or a processor of a host computer to transmit image information to a memory device. With a dedicated processor, accelerated graphics adapters are faster and more efficient than VGAs.
【０００３】しかし、ＶＧＡアプリケーションが存在す
るので、産業界ではＶＧＡアダプタを持続的に供給する
ことを望む声が根強くある。この要望を満たすため、デ
ィスプレイ・アダプタの製造メーカの数社はＶＧＡ能力
のある加速型グラフィックス表示アダプタを設計した。
図１はこうしたＶＧＡ能力を有する加速型グラフィック
ス表示アダプタの一例を示している。グラフィックス・
アダプタ１００は、ＶＧＡポートと入力ポートを有する
加速型グラフィックス・コントローラ１１０を含む。こ
のグラフィックス・コントローラ１１０はフレーム・バ
ッファ１３０に接続されており、このフレーム・バッフ
ァはさらにランダム・アクセス・メモリ・デジタル−ア
ナログ変換器（ＲＡＭＤＡＣ）１５０に接続されてい
る。ＲＡＭＤＡＣ１５０は、ディスプレイ・モニタ１６
０に画像を提供するため使用されるディスプレイ・ポー
トを有する。さらに、ＲＡＭＤＡＣ１５０はＶＧＡ画像
データを受け取るためのＶＧＡポートも有する。また、
このグラフィックス・アダプタ１００は加速型グラフィ
ックス・コントローラ１１０のＶＧＡポート、ＲＡＭＤ
ＡＣ１５０およびダイナミック・ランダム・アクセス・
メモリ（ＤＲＡＭ）１４０に接続したＶＧＡコントロー
ラ１２０も有する。However, given the existence of VGA applications, there is a strong desire in the industry to continuously supply VGA adapters. To meet this need, several display adapter manufacturers have designed accelerated graphics display adapters with VGA capability.
FIG. 1 shows an example of an accelerated graphics display adapter having such VGA capability. Graphics·
Adapter 100 includes an accelerated graphics controller 110 having a VGA port and an input port. The graphics controller 110 is connected to a frame buffer 130, which is further connected to a random access memory digital-to-analog converter (RAMDAC) 150. The RAMDAC 150 is connected to the display monitor 16
0 has a display port used to provide images. Further, the RAMDAC 150 also has a VGA port for receiving VGA image data. Also,
The graphics adapter 100 is a VGA port of the accelerated graphics controller 110, a RAMD
AC150 and Dynamic Random Access
It also has a VGA controller 120 connected to a memory (DRAM) 140.
【０００４】グラフィックス・コントローラ１１０の入
力ポートから受け取った加速したグラフィックス・デー
タは、コントローラ１１０で処理され、フレーム・バッ
ファ１３０に記憶させられる。そのデータの表示が用意
できると、データをモニタ１６０に最終的に表示させる
ためＲＡＭＤＡＣ１５０に送られる。グラフィックス・
コントローラ１１０により受け取られたＶＧＡデータ
は、ＤＲＡＭ１４０に記憶させるためにＶＧＡポートを
介してＶＧＡコントローラ１２０に伝送される。そのデ
ータの表示が用意できると、ＶＧＡコントローラ１２０
によりＤＲＡＭ１４０から引き出されて、ＲＡＭＤＡＣ
１５０のＶＧＡポートを介してＲＡＭＤＡＣ１５０へ送
られる。[0004] The accelerated graphics data received from the input port of the graphics controller 110 is processed by the controller 110 and stored in the frame buffer 130. When the display of the data is ready, the data is sent to the RAMDAC 150 for final display on the monitor 160. Graphics·
The VGA data received by controller 110 is transmitted to VGA controller 120 via a VGA port for storage in DRAM 140. When the display of the data is ready, the VGA controller 120
Is extracted from the DRAM 140 by the RAMDAC
It is sent to the RAMDAC 150 via the VGA port of 150.
【０００５】図１に示されたように、これらの加速型グ
ラフィックス・アダプタはＶＧＡ互換性とするために２
つのメモリ装置、フレーム・バッファ１３０とＤＲＡＭ
１４０を使用する。これらの２つのメモリ装置の利用
は、アダプタの全体的なコスト上昇の原因となる。[0005] As shown in FIG. 1, these accelerated graphics adapters are two-portable for VGA compatibility.
Memory devices, frame buffer 130 and DRAM
140 is used. The use of these two memory devices causes an increase in the overall cost of the adapter.
【０００６】種々の理由で、ユーザは頻繁にＶＧＡ画像
や加速された画像を同時にスクリーン上に表示したが
る。この場合、各画像は１つのウィンドウに表示され
る。しかし、図１のグラフィックス・アダプタは、ＶＧ
Ａ画像が表示されるとグラフィックス・コントローラの
利用を許可しなくなる。特に、ＶＧＡコントローラの利
用はＲＡＭＤＡＣ１５０のオペレーションを特定してし
まう。ＶＧＡ制御下のＲＡＭＤＡＣオペレーションは加
速型グラフィックス制御のＲＡＭＤＡＣオペレーション
と互換性はない。故に、ＶＧＡ画像と加速された画像を
１つのスクリーンに同時に表示することは不可能であっ
た。[0006] For various reasons, users frequently desire to simultaneously display VGA images and accelerated images on a screen. In this case, each image is displayed in one window. However, the graphics adapter of FIG.
When the A image is displayed, the use of the graphics controller is not permitted. In particular, the use of a VGA controller specifies the operation of the RAMDAC 150. RAMDAC operation under VGA control is not compatible with RAMDAC operation under accelerated graphics control. Therefore, it was impossible to simultaneously display the VGA image and the accelerated image on one screen.
【０００７】[0007]
【発明が解決しようとする課題】以上の問題点を鑑み
て、本発明の目的は、ＶＧＡ画像を含むグラフィックス
画像を記憶するため１つのメモリ装置のみ使用し、また
ＶＧＡ画像と加速されたグラフィックス画像を同時に表
示可能とするＶＧＡ能力を有するディスプレイ・アダプ
タを提供することである。In view of the above problems, it is an object of the present invention to use only one memory device for storing graphics images, including VGA images, and to use VGA images and accelerated graphics. It is an object of the present invention to provide a display adapter having a VGA capability capable of simultaneously displaying source images.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明はディスプレイ・スクリーンにＶＧＡ画像を
ウィンドウ表示する装置および方法を提供する。この装
置は、ＶＧＡコントローラと、ラスタライザ・エンジン
と、表示可能メモリおよび表示不可能メモリを有するフ
レーム・バッファとを含むグラフィックス・アダプタで
ある。ＶＧＡコントローラはフレーム・バッファの表示
不可能メモリにＶＧＡデータを記憶させたり、引き出し
たりし、またディスプレイ・スクリーンにＶＧＡ画像を
ウィンドウ表示するようにさらに処理するために、その
データをラスタライザ・エンジンに供給する。処理の
後、後に表示するフレーム・バッファの表示可能メモリ
での他のグラフィックス・データと同様に、ラスタライ
ザ・エンジンの加速型グラフィックス・プロセッサがＶ
ＧＡデータを記憶する。ＶＧＡ画像は、モニタの各フル
スクリーン表示後にリフレッシュされる。In order to achieve the above object, the present invention provides an apparatus and a method for windowing a VGA image on a display screen. The device is a graphics adapter that includes a VGA controller, a rasterizer engine, and a frame buffer having displayable and non-displayable memory. The VGA controller stores and retrieves the VGA data in the non-displayable memory of the frame buffer and supplies the data to the rasterizer engine for further processing to display the VGA image in a window on the display screen. I do. After the processing, the accelerated graphics processor of the rasterizer engine, as well as other graphics data in the displayable memory of the frame buffer to be displayed later,
GA data is stored. The VGA image is refreshed after each full screen display on the monitor.
【０００９】[0009]
【発明の実施の形態】図２は本発明の望ましい実施例に
より利用されたデジタル・コンピュータ２００のブロッ
ク図を示す。コンピュータ２００はコンピュータ・ボッ
クス２０５内に１個以上の主プロセッサ２１０を有し、
その主プロセッサ２１０は主メモリ２２０に接続されて
いる。コンピュータ・ボックス２０５は１個以上の入力
装置２３０および出力装置２４０が付属している。入力
装置２３０は、例えばキーボード、マウス、タブレット
等であり、または他のタイプの入力装置が利用可能であ
る。出力装置２４０はテキスト・モニタ、プロッタ等で
あり、または他のタイプの出力装置が利用可能である。
主プロセッサ２１０は他にもグラフィックス・アダプタ
３００を介してグラフィックス・ディスプレイのような
グラフィックス出力装置３１０に接続されている。グラ
フィックス・アダプタ３００はアダプタ・スロット２６
０Ａ内に設けられている。グラフィックス・アダプタ３
００は主プロセッサ２１０からのグラフィックスに関す
る指示をバス２５０を介して受け取る。モデムあるいは
他の通信アダプタ３５０およびハード・ディスク３５５
も、それぞれスロット２６０Ｃ、２６０Ｄに設けられ、
バス２５０を通して主プロセッサ２１０との通信を行
う。モデム３５０は通信ライン３６０を通じて他のデー
タ処理システム３７０と通信可能である。主メモリ２２
０、ハード・ディスク３５５およびフロッピイ・ディス
ク（図示せず）を単にメモリと呼ぶことにする。FIG. 2 shows a block diagram of a digital computer 200 utilized in accordance with a preferred embodiment of the present invention. Computer 200 has one or more main processors 210 in a computer box 205,
The main processor 210 is connected to the main memory 220. Computer box 205 has one or more input devices 230 and output devices 240 attached to it. The input device 230 is, for example, a keyboard, a mouse, a tablet, or the like, or other types of input devices can be used. Output device 240 is a text monitor, plotter, or the like, or other types of output devices are available.
The main processor 210 is also connected via a graphics adapter 300 to a graphics output device 310 such as a graphics display. Graphics adapter 300 is in adapter slot 26
0A is provided. Graphics Adapter 3
00 receives an instruction regarding graphics from the main processor 210 via the bus 250. Modem or other communication adapter 350 and hard disk 355
Are also provided in the slots 260C and 260D, respectively.
The communication with the main processor 210 is performed through the bus 250. Modem 350 can communicate with another data processing system 370 via communication line 360. Main memory 22
0, hard disk 355 and floppy disk (not shown) will simply be referred to as memory.
【００１０】本発明はグラフィックス・アダプタ３００
内で実施される。図３は、図２で説明したグラフィック
ス・アダプタ３００の一部分を示すブロック図である。
これらの部分は、ラスタライザ・エンジン４２０および
ＶＧＡコントローラ４２５に接続したアドレス・デコー
ダ４８０を含む。ラスタライザ・エンジン４２０および
ＶＧＡコントローラ４２５は互いに接続されている。ア
ドレス・デコーダ４８０はデータをラスタライザ・エン
ジン４２０あるいはＶＧＡコントローラ４２５のどちら
かへ伝送するため使用される。アドレス・デコーダは公
知であり、従ってその実施に関する説明は省略する。ラ
スタライザ・エンジン４２０は特定の画像データを与え
るためどのピクセルを更新すべきか、そして視覚的に正
確な表示を作るためにそのピクセルをどのように更新す
るか決定する。ＶＧＡコントローラ４２５はプロセッサ
２１０からの画像データでＶＧＡメモリを更新する。ま
た、グラフィックス・アダプタ３００はフレーム・バッ
ファ４３０も含む。フレーム・バッファ４３０は表示可
能メモリ４３２と表示不可能メモリ４３４を含む。フレ
ーム・バッファ４３０はラスタライザ・エンジン４２０
に接続されている。ＶＧＡコントローラ４２５はＶＧＡ
データを記憶するために表示不可能メモリ４３４を使用
する。表示可能メモリ４３２はさらにＲＡＭＤＡＣ４４
０に接続する。[0010] The present invention provides a graphics adapter 300.
Will be implemented within. FIG. 3 is a block diagram showing a part of the graphics adapter 300 described in FIG.
These parts include an address decoder 480 connected to the rasterizer engine 420 and the VGA controller 425. The rasterizer engine 420 and the VGA controller 425 are connected to each other. Address decoder 480 is used to transmit data to either rasterizer engine 420 or VGA controller 425. Address decoders are well-known and, therefore, a description of their implementation is omitted. Rasterizer engine 420 should be updated every pixel to provide a particular image data, and how to update or to determine that pixel to produce a visually accurate display. The VGA controller 425 updates the VGA memory with the image data from the processor 210. Graphics adapter 300 also includes a frame buffer 430. Frame buffer 430 includes displayable memory 432 and non-displayable memory 434. The frame buffer 430 is a rasterizer engine 420
It is connected to the. The VGA controller 425 is a VGA
The non-displayable memory 434 is used to store data. The displayable memory 432 further includes a RAMDAC 44
Connect to 0.
【００１１】通常、グラフィックス・システムは1024×
768すなわち768Ｋバイトのデータを表示するように設計
されている場合、このフレーム・バッファは1024Ｋバイ
トのデータの記憶容量を与えられている。768Ｋバイト
の記憶容量が最終的に表示されるデータを含むために使
用され、これを表示可能メモリと称する。残りの256Ｋ
バイトの記憶容量は、表示予定のデータを保持するため
には使用されず、これを表示不可能メモリと称する。25
6Ｋバイトの記憶容量はしばしば何の目的にも使用され
ないので、それらは通常浪費されている。本発明はＶＧ
Ａ画像データを記憶するためにこの記憶容量を有効に使
用し、そのデータを記憶するための別のメモリ装置を不
要とする。しかし本発明は768Ｋバイトのデータを表示
するために作られたシステムを用いると説明したが、異
なった大きさの画像データを表示するように作られたシ
ステムも使用できる。例えば、1280Ｋバイトの画像デー
タを表示するように作られたシステムは、2048Ｋバイト
の記憶容量を有するフレーム・バッファを用いる。フレ
ーム・バッファの未使用の768ＫバイトはＶＧＡメモリ
として利用できる。Usually, the graphics system is 1024 ×
If designed to display 768 or 768 Kbytes of data, this frame buffer is provided with a storage capacity of 1024 Kbytes of data. A storage capacity of 768 Kbytes is used to contain the data to be finally displayed, which is referred to as displayable memory. 256K remaining
The byte storage capacity is not used to hold the data to be displayed, and is referred to as a non-displayable memory. twenty five
Since 6K bytes of storage capacity are often not used for any purpose, they are usually wasted. The present invention is VG
This storage capacity is effectively used for storing the A image data, and another memory device for storing the data is not required. However, although the present invention has been described as using a system designed to display 768 Kbytes of data, systems designed to display image data of different sizes may be used. For example, a system designed to display 1280 Kbytes of image data uses a frame buffer having a storage capacity of 2048 Kbytes. The unused 768 Kbytes of the frame buffer are available as VGA memory.
【００１２】従来のＶＧＡメモリ装置（ＤＲＡＭ）は通
常４つのマッピングに分割されている。各マッピングは
画像について異なる情報を保持するため使用される。例
えばテキスト・モードでは、第１マッピングは文字コー
ド情報を保持し、第２マッピングは属性情報を保持し、
第３マッピングはフォント情報を保持し、第４マッピン
グは通常、グラフィックス・モードのみで使用される。
同様に、表示不可能メモリ４３４はＶＧＡ画像について
異なる情報を保持するため４つのメモリ・マッピングに
分割される。フレーム・バッファの表示不可能部分は４
つのマッピングに物理的に分割させることができるが、
この場合には複数のマッピングに仮想的に分割させる。
つまり、ＶＧＡコントローラは、４つの異なったマッピ
ングとしてメモリを有効に利用するようなアドレス方式
を使用する。効果的な伝送のため、ＶＧＡマップ・デー
タをメモリ４３４のシングル・アクセスに併合させる。A conventional VGA memory device (DRAM) is usually divided into four mappings. Each mapping is used to hold different information about the image. For example, in text mode, the first mapping holds character code information, the second mapping holds attribute information,
The third mapping holds font information and the fourth mapping is typically used only in graphics mode.
Similarly, non-displayable memory 434 is divided into four memory mappings to hold different information about the VGA image. The undisplayable part of the frame buffer is 4
Can be physically divided into two mappings,
In this case, it is virtually divided into a plurality of mappings.
That is, the VGA controller uses an addressing scheme that effectively uses the memory as four different mappings. The VGA map data is merged into a single access of memory 434 for effective transmission.
【００１３】操作に際しては、主プロセッサ２１０がデ
ータをグラフィックス・アダプタ３００に送ると、アド
レス・デコーダ４８０はそのアドレスをデコードして、
データをラスタライザ・エンジン４２０に送るのか、あ
るいはＶＧＡコントローラ４２５に送るのか決める。Ｖ
ＧＡコントローラ４２５に送られたデータはＶＧＡコン
トローラにより処理され、記憶するために表示不可能メ
モリ４３４に送られる。同様に、ラスタライザ・エンジ
ン４２０に送られたデータは処理され、記憶するために
表示可能メモリ４３２に送られる。ＶＧＡデータを表示
する用意ができたら、ＶＧＡコントローラ４２５は表示
不可能メモリ４３４からデータを取り出し、必要に応じ
てデータを処理して画像を作成し、それをラスタライザ
・エンジン４２０に送る。ラスタライザ・エンジン４２
０はＶＧＡデータをメモリ４３２に送り、ＶＧＡ画像と
自身が作成した画像との合成画像を作る。ラスタライザ
・エンジン４２０は、図２の主プロセッサ２１０によっ
て、その合成画像におけるＶＧＡ画像ウィンドウの起点
アドレスを供給される。ＶＧＡ画像データは、その起点
アドレスのところから表示可能メモリ４３２にマップさ
れ、そのサイズはＶＧＡ操作モードにより定義される。
必要により、ＶＧＡ画像もディスプレイ４７０用に作ら
れた最終のスクリーン解像度に合わせるため大きさを調
整できる。そして処理済みのデータは表示可能メモリ４
３２に記憶される。表示可能メモリ４３２のデータを表
示する用意ができたら、ＲＡＭＤＡＣ４４０を介してデ
ィスプレイ４７０に送られる。In operation, when the main processor 210 sends data to the graphics adapter 300, an address decoder 480 decodes the address and
Decide whether to send the data to the rasterizer engine 420 or to the VGA controller 425. V
The data sent to the GA controller 425 is processed by the VGA controller and sent to the non-displayable memory 434 for storage. Similarly, data sent to rasterizer engine 420 is processed and sent to displayable memory 432 for storage. When the VGA data is ready to be displayed, the VGA controller 425 retrieves the data from the non-displayable memory 434, processes the data as needed to create an image, and sends it to the rasterizer engine 420. Rasterizer engine 42
0 sends the VGA data to the memory 432 and creates a composite image of the VGA image and the image created by itself. The rasterizer engine 420 is supplied by the main processor 210 of FIG. 2 with the starting address of the VGA image window in its composite image. The VGA image data is mapped from the start address to the displayable memory 432, and its size is defined by the VGA operation mode.
If desired, the VGA image can also be sized to match the final screen resolution created for display 470. The processed data is stored in the displayable memory 4.
32. When the data in the displayable memory 432 is ready to be displayed, it is sent to the display 470 via the RAMDAC 440.
【００１４】表示可能メモリ４３２の画像データはラス
タ走査方式でディスプレイ・モニタ４７０に表示され
る。つまり、画像はディスプレイ・モニタ４７０の表示
域全体にわたってスキャナで変調電子ビームをライン毎
にスイープすることにより表示される。従って、モニタ
の左最上部のピクセルに対応した画像データが初めに提
供され、右最下部ピクセルに対応したデータが最後に提
供される。右最下部ピクセルに達すると、モニタの左最
上部ピクセル位置に戻るまでピクセルを表示しないよう
にビームはターンオフされる（重直ブランク）。垂直ブ
ランクの開始で、ＶＧＡコントローラ４２５は表示不可
能メモリ４３４からのデータ読取りを開始し、それを処
理のためにラスタライザ・エンジン４２０に送る。ラス
タライザ・エンジン４２０はデータを処理して、表示可
能メモリ４３２に記憶する。このようにして、ディスプ
レイ４７０のラスタ走査処理が開始する前に、ＶＧＡ画
像がメモリ４３２内に作られる。これはディスプレイ４
７０の表示とＶＧＡ画像生成とを同期させ、従ってメモ
リが画像表示のために走査された時に画像が部分的にし
か完成していない（つまり、一部は新しい画像で一部は
前の画像）という状況を避ける。注目すべきは、表示可
能メモリ４３２の加速したデータは、主プロセッサ２１
０が加速したグラフィックス・データをグラフィックス
・アダプタに送るたびにリフレッシュされるということ
である。The image data in the displayable memory 432 is displayed on a display monitor 470 in a raster scanning system. That is, the image is displayed by sweeping the modulated electron beam line by line over the entire display area of the display monitor 470 with a scanner. Thus, image data corresponding to the top left pixel of the monitor is provided first, and data corresponding to the bottom right pixel is provided last. When the bottom right pixel is reached, the beam is turned off so as not to display the pixel until it returns to the top left pixel location on the monitor (direct blank). At the beginning of a vertical blank, VGA controller 425 begins reading data from non-displayable memory 434 and sends it to rasterizer engine 420 for processing. Rasterizer engine 420 processes the data and stores it in displayable memory 432. In this way, a VGA image is created in the memory 432 before the raster scanning process of the display 470 starts. This is display 4
Synchronizes the display of 70 with the VGA image generation, so that the image is only partially completed when the memory is scanned for image display (ie, partly new and partly previous) Avoid the situation. It should be noted that the accelerated data in the displayable memory 432 is
0 means that each time accelerated graphics data is sent to the graphics adapter, it is refreshed.
【００１５】図４は、ディスプレイ・モニタに複数のウ
ィンドウを表示するための装置の詳細なブロック図を示
す。この装置はフレーム・バッファ５２０、ウィンドウ
識別装置（ＷＩＤ）５３０、およびＲＡＭＤＡＣ５４０
に接続したグラフィックス・プロセッサ５１０を有す
る。ＲＡＭＤＡＣ５４０はＷＩＤ５３０およびフレーム
・バッファ５２０にも接続されている。図３のラスタラ
イザ・エンジン４２０に含まれるグラフィックス・プロ
セッサ５１０は、表示するデータ（ＶＧＡおよび加速グ
ラフィックスの両方）をデータ・バス５７０を通じてフ
レーム・バッファ５２０に送る。グラフィックス・プロ
セッサ５１０はまたその伝送したデータのアドレス情報
をアドレス・バス５８０を通じてＷＩＤ５３０に送る。
ルックアップ・テーブル（ＬＵＴ）５４５のカラー・パ
レットは制御バス５６０を介してグラフィックス・プロ
セッサ５１０により更新される。FIG. 4 shows a detailed block diagram of an apparatus for displaying a plurality of windows on a display monitor. The device includes a frame buffer 520, a window identification device (WID) 530, and a RAMDAC 540.
Has a graphics processor 510 connected to it. RAMDAC 540 is also connected to WID 530 and frame buffer 520. A graphics processor 510 included in the rasterizer engine 420 of FIG. 3 sends data to be displayed (both VGA and accelerated graphics) to a frame buffer 520 over a data bus 570. Graphics processor 510 also sends the address information of the transmitted data to WID 530 via address bus 580.
The color palette of the look-up table (LUT) 545 is updated by the graphics processor 510 via the control bus 560.
【００１６】ＷＩＤ５３０およびフレーム・バッファ５
２０の表示可能メモリは同様にマップされる。つまり、
ＷＩＤ５３０の各位置は表示可能メモリ内のピクセル位
置に対応する。ＷＩＤ５３０は、ピクセルの色の濃さ等
のような対応するピクセルの属性を決定するためＲＡＭ
ＤＡＣ５４０により使用されるコードを生成する。ＲＡ
ＭＤＡＣ５４０はこれらの属性を使用して、ピクセルあ
たりのビット数、パレット・アドレス、等の特定のウィ
ンドウ用のデータを正しく解釈する。従って、加速画像
データおよびＶＧＡ画像データを、各々のウィンドウ内
で同時にディスプレイ・モニタに表示できる。例えば、
ピクセル当り８ビットのＶＧＡデータをピクセル当り１
６ビットの加速画像と共に表示できる。WID 530 and frame buffer 5
The 20 displayable memories are similarly mapped. That is,
Each location in WID 530 corresponds to a pixel location in displayable memory. WID 530 is a RAM to determine the attributes of the corresponding pixel, such as the color intensity of the pixel.
Generate code to be used by DAC 540. RA
The MDAC 540 uses these attributes to correctly interpret data for a particular window, such as bits per pixel, palette address, and the like. Therefore, the accelerated image data and the VGA image data can be simultaneously displayed on the display monitor in each window. For example,
8 bits of VGA data per pixel
It can be displayed together with a 6-bit accelerated image.
【００１７】上記したように、特定の実施例について本
発明の説明を行ったが、他の実施例も当業者には明らか
である。それ故、上記説明は特許請求の範囲により規定
される本発明の範囲を限定するものではない。While the present invention has been described with reference to particular embodiments, other embodiments will be apparent to those skilled in the art. Therefore, the above description does not limit the scope of the invention, which is defined by the appended claims.
【００１８】まとめとして、本発明の構成に関して以下
の事項を開示する。In summary, the following matters are disclosed regarding the configuration of the present invention.
【００１９】（１） ＶＧＡ画像データを含むグラフィ
ックス画像データを処理し、ディスプレイ・メモリに記
憶させ、該グラフィックス画像データにより示される複
数のグラフィックス画像の各画像データを同時に、ディ
スプレイ・モニタの各々のウィンドウに表示するための
ラスタライザ・エンジンを有することを特徴とする、Ｖ
ＧＡ画像をウィンドウ表示可能なグラフィックス表示ア
ダプタ。 （２） 上記ディスプレイ・メモリは表示可能メモリ部
分および表示不可能メモリ部分を有することを特徴とす
る、上記（１）に記載のグラフィックス表示アダプタ。 （３） 上記表示不可能メモリ部分は各々がＶＧＡ画像
用の情報データを記憶するための４つのマッピングに分
割されることを特徴とする、上記（２）に記載のグラフ
ィックス表示アダプタ。 （４） ＶＧＡ画像データを上記表示不可能メモリ部分
に記憶し、処理し、かつ上記表示不可能メモリ部分から
取り出すためのＶＧＡコントローラをさらに有すること
を特徴とする、上記（３）に記載のグラフィックス表示
アダプタ。 （５） 上記表示不可能メモリ部分から取り出したＶＧ
Ａ画像データを、上記フレーム・バッファの表示可能メ
モリに記憶させ、上記スクリーンにウィンドウ表示する
ために、上記ラスタライザ・エンジンに提供することを
特徴とする、上記（４）に記載のグラフィックス表示ア
ダプタ。 （６） ＶＧＡ画像データは、各フルスクリーン表示後
に上記ＶＧＡコントローラにより上記ラスタライザ・エ
ンジンに提供されることを特徴とする、上記（５）に記
載のグラフィックス表示アダプタ。 （７） 上記ＶＧＡ画像は最終スクリーン解像度に適合
させるために上記ラスタライザ・エンジンにより大きさ
を調整されることを特徴とする、上記（６）に記載のグ
ラフィックス表示アダプタ。 （８） ＶＧＡ画像データを含むグラフィックス画像デ
ータを得て処理するステップと、該グラフィックス画像
データをディスプレイ・メモリに記憶するステップと
複数の該グラフィックス画像データを、それぞれ同時に
１つのディスプレイ・モニタのそれぞれのウィンドウに
表示するステップと、を有することを特徴とするＶＧＡ
画像データをウィンドウ表示する方法。 （９） 上記ディスプレイ・メモリは表示可能メモリ部
分と表示不可能メモリ部分を有することを特徴とする、
上記（８）に記載の方法。 （10） 上記表示不可能メモリ部分は４つのマッピング
に分割され、各マッピングは１つのＶＧＡ画像用の情報
データを記憶することを特徴とする、上記（９）に記載
の方法。 （11） ＶＧＡコントローラによりＶＧＡ画像データを
上記表示不可能メモリ部分に記憶し、処理し、上記表示
不可能メモリ部分から取り出すステップをさらに有する
ことを特徴とする、上記（10）に記載の方法。 （12） 上記表示不可能メモリ部分から取り出したＶＧ
Ａ画像データは、上記ディスプレイ・メモリの表示可能
メモリに記憶させ、かつ１つのウィンドウの上記スクリ
ーンに表示させるために、ラスタライザ・エンジンに供
給されることを特徴とする、上記（11）に記載の方法。 （13） ＶＧＡ画像データは各フルスクリーン表示後、
上記ＶＧＡコントローラにより上記ラスタライザ・エン
ジンに供給されることを特徴とする、上記（12）に記載
の方法。 （14） 上記ＶＧＡ画像は最終的なスクリーンの解像度
に合致するように上記ラスタライザ・エンジンによって
大きさを調整されることを特徴とする、上記（13）に記
載の方法。(1) Processes graphics image data including VGA image data, stores the processed graphics image data in a display memory, and simultaneously outputs each image data of a plurality of graphics images indicated by the graphics image data to a display monitor. V. having a rasterizer engine for displaying in each window.
Graphics display adapter that can display GA images in a window. (2) The graphics display adapter according to (1), wherein the display memory has a displayable memory portion and a non-displayable memory portion. (3) The graphics display adapter according to (2), wherein the non-displayable memory portion is divided into four mappings for storing information data for a VGA image. (4) The graphic according to (3), further comprising a VGA controller for storing, processing, and retrieving VGA image data from the non-displayable memory portion. Display adapter. (5) VG extracted from the non-displayable memory part
The graphics display adapter according to (4), wherein the A image data is stored in a displayable memory of the frame buffer and provided to the rasterizer engine for window display on the screen. . (6) The graphics display adapter according to (5), wherein the VGA image data is provided to the rasterizer engine by the VGA controller after each full screen display. (7) The graphics display adapter according to (6), wherein the VGA image is adjusted in size by the rasterizer engine to match a final screen resolution. (8) obtaining and processing graphics image data including VGA image data; and storing the graphics image data in a display memory.
Displaying a plurality of said graphics image data simultaneously in respective windows of one display monitor at the same time.
How to display image data in a window. (9) The display memory has a displayable memory portion and a non-displayable memory portion,
The method according to the above (8). (10) The method according to (9), wherein the non-displayable memory portion is divided into four mappings, and each mapping stores information data for one VGA image. (11) The method according to (10), further comprising the step of storing, processing, and retrieving VGA image data from the non-displayable memory portion by a VGA controller. (12) VG extracted from the non-displayable memory part
The image data according to (11), wherein the A image data is stored in a displayable memory of the display memory and supplied to a rasterizer engine for display on the screen of one window. Method. (13) VGA image data is displayed after each full screen display,
The method according to (12), wherein the data is supplied to the rasterizer engine by the VGA controller. (14) The method according to (13), wherein the VGA image is sized by the rasterizer engine to match a final screen resolution.
【００２０】[0020]
【発明の効果】上記説明のように、本発明はＶＧＡ画像
を含むグラフィックス画像を記憶するため１つのメモリ
装置のみ使用し、またＶＧＡ画像と加速されたグラフィ
ックス画像を同時に表示可能とするＶＧＡ能力を有す
る、コスト的に妥当なディスプレイ・アダプタを提供す
る。As described above, the present invention uses only one memory device to store graphics images including VGA images, and enables VGA images and accelerated graphics images to be displayed simultaneously. Provide a cost-effective display adapter with capabilities.
【図１】ＶＧＡ能力を有する従来の加速型グラフィック
ス・アダプタのブロック図。FIG. 1 is a block diagram of a conventional accelerated graphics adapter having VGA capability.
【図２】本発明の望ましい実施例により利用されたデジ
タル・コンピュータのブロック図。FIG. 2 is a block diagram of a digital computer utilized in accordance with a preferred embodiment of the present invention.
【図３】グラフィックス・アダプタの部分ブロック図。FIG. 3 is a partial block diagram of a graphics adapter.
【図４】ディスプレイ・モニタの複数のウィンドウに表
示するため使用した装置の詳細なブロック図。FIG. 4 is a detailed block diagram of the apparatus used to display in multiple windows of the display monitor.
１００ グラフィックス・アダプタ １１０ 加速型グラフィックス・コントローラ １２０ ＶＧＡコントローラ １３０ ディスプレイ・メモリ １４０ ＤＲＡＭ １５０ ＲＡＭＤＡＣ １６０ ディスプレイ ２００ デジタル・コンピュータ ２０５ コンピュータ・ボックス ２１０ 主プロセッサ ２２０ 主メモリ ２３０ 入力装置 ２４０ 出力装置 ２５０ バス ２６０Ａ アダプタ・スロット ２６０Ｃ スロット ２６０Ｄ スロット ３００ グラフィックス・アダプタ ３１０ グラフィックス出力装置 ３５０ モデム ３５５ ハード・ディスク ３６０ 通信ライン ３７０ 他のデータ処理システム ４２０ ラスタライザ・エンジン ４２５ ＶＧＡコントローラ ４３０ フレーム・バッファ ４３２ 表示可能メモリ ４３４ 表示不可能メモリ ４７０ ディスプレイ ４８０ アドレス・デコーダ ５１０ グラフィックス・プロセッサ ５２０ フレーム・バッファ ５３０ ウィンドウ識別装置 ５４０ ＲＡＭＤＡＣ 100 Graphics Adapter 110 Accelerated Graphics Controller 120 VGA Controller 130 Display Memory 140 DRAM 150 RAMDAC 160 Display 200 Digital Computer 205 Computer Box 210 Main Processor 220 Main Memory 230 Input Device 240 Output Device 250 Bus 260A Adapter Slot 260C Slot 260D Slot 300 Graphics Adapter 310 Graphics Output Device 350 Modem 355 Hard Disk 360 Communication Line 370 Other Data Processing System 420 Rasterizer Engine 425 VGA Controller 430 Frame Buffer 432 Displayable Memory 434 Nondisplayable Memory 470 Display 4 80 Address Decoder 510 Graphics Processor 520 Frame Buffer 530 Window Identifier 540 RAMDAC
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲーリー・アレン・ニール アメリカ合衆国78726、テキサス州、オー スチン、ウォータートン・パーケ・コーブ 12402 (72)発明者 ジョン・トーマス・ロバーソン アメリカ合衆国78759、テキサス州、オー スチン、アロウポイント・コーブ 6809 ──────────────────────────────────────────────────の Continued on front page (72) Inventor Gary Allen Neil United States 78726, Waterton Parke Cove, Austin, Texas 12402 (72) Inventor John Thomas Roberson United States 78759, Texas, Ohio Stin, Arrowpoint Cove 6809
Claims (14)
像データを処理し、ディスプレイ・メモリに記憶させ、
該グラフィックス画像データにより示される複数のグラ
フィックス画像の各画像データを同時に、ディスプレイ
・モニタの各々のウィンドウに表示するためのラスタラ
イザ・エンジンを有することを特徴とする、ＶＧＡ画像
をウィンドウ表示可能なグラフィックス表示アダプタ。Processing graphics image data, including VGA image data, storing the graphics image data in a display memory;
A VGA image can be window-displayed, comprising a rasterizer engine for simultaneously displaying each image data of a plurality of graphics images represented by the graphics image data in respective windows of a display monitor. Graphics display adapter.
リ部分および表示不可能メモリ部分を有することを特徴
とする、請求項１に記載のグラフィックス表示アダプ
タ。2. The graphics display adapter according to claim 1, wherein said display memory has a displayable memory portion and a non-displayable memory portion.
画像用の情報データを記憶するための４つのマッピング
に分割されることを特徴とする、請求項２に記載のグラ
フィックス表示アダプタ。3. The non-displayable memory portions are each VGA.
3. The graphics display adapter according to claim 2, wherein the graphics display adapter is divided into four mappings for storing information data for images.
部分に記憶し、処理し、かつ上記表示不可能メモリ部分
から取り出すためのＶＧＡコントローラをさらに有する
ことを特徴とする、請求項３に記載のグラフィックス表
示アダプタ。4. The apparatus of claim 3, further comprising a VGA controller for storing, processing, and retrieving VGA image data from said non-displayable memory portion. Graphics display adapter.
ＶＧＡ画像データを、上記フレーム・バッファの表示可
能メモリに記憶させ、上記スクリーンにウィンドウ表示
するために、上記ラスタライザ・エンジンに提供するこ
とを特徴とする、請求項４に記載のグラフィックス表示
アダプタ。5. The VGA image data retrieved from the non-displayable memory portion is stored in a displayable memory of the frame buffer, and provided to the rasterizer engine for window display on the screen. The graphics display adapter according to claim 4, wherein
示後に上記ＶＧＡコントローラにより上記ラスタライザ
・エンジンに提供されることを特徴とする、請求項５に
記載のグラフィックス表示アダプタ。6. The graphics display adapter according to claim 5, wherein VGA image data is provided to said rasterizer engine by said VGA controller after each full screen display.
適合させるために上記ラスタライザ・エンジンにより大
きさを調整されることを特徴とする、請求項６に記載の
グラフィックス表示アダプタ。7. The graphics display adapter according to claim 6, wherein said VGA image is sized by said rasterizer engine to match a final screen resolution.
像データを得て処理するステップと、該グラフィックス
画像データをディスプレイ・メモリに記憶するステップ
と、複数の該グラフィックス画像データを、それぞれ同
時に１つのディスプレイ・モニタのそれぞれのウィンド
ウに表示するステップと、を有することを特徴とするＶ
ＧＡ画像データをウィンドウ表示する方法。8. A method for obtaining and processing graphics image data including VGA image data, storing the graphics image data in a display memory, and simultaneously storing a plurality of the graphics image data in one at a time. Displaying in respective windows of a display monitor.
A method for displaying GA image data in a window.
リ部分と表示不可能メモリ部分を有することを特徴とす
る、請求項８に記載の方法。9. The method of claim 8, wherein said display memory has a displayable memory portion and a non-displayable memory portion.
ピングに分割され、各マッピングは１つのＶＧＡ画像用
の情報データを記憶することを特徴とする、請求項９に
記載の方法。10. The method of claim 9, wherein said non-displayable memory portion is divided into four mappings, each mapping storing information data for one VGA image.
ータを上記表示不可能メモリ部分に記憶し、処理し、上
記表示不可能メモリ部分から取り出すステップをさらに
有することを特徴とする、請求項１０に記載の方法。11. The method of claim 10, further comprising the step of storing, processing, and retrieving VGA image data from said non-displayable memory portion by a VGA controller. .
たＶＧＡ画像データは、上記ディスプレイ・メモリの表
示可能メモリに記憶させ、かつ１つのウィンドウの上記
スクリーンに表示させるために、ラスタライザ・エンジ
ンに供給されることを特徴とする、請求項１１に記載の
方法。12. The VGA image data retrieved from the non-displayable memory portion is supplied to a rasterizer engine for storage in the displayable memory of the display memory and display on the screen of one window. The method of claim 11, wherein:
示後、上記ＶＧＡコントローラにより上記ラスタライザ
・エンジンに供給されることを特徴とする、請求項１２
に記載の方法。13. The VGA controller supplies VGA image data to the rasterizer engine after each full screen display.
The method described in.
解像度に合致するように上記ラスタライザ・エンジンに
よって大きさを調整されることを特徴とする、請求項１
３に記載の方法。14. The method of claim 1, wherein said VGA image is sized by said rasterizer engine to match a final screen resolution.
3. The method according to 3.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63609296A | 1996-04-22 | 1996-04-22 | |
| US08/636092 | 1996-04-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055160A true JPH1055160A (en) | 1998-02-24 |
| JP3297344B2 JP3297344B2 (en) | 2002-07-02 |
Family
ID=24550396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08650597A Expired - Fee Related JP3297344B2 (en) | 1996-04-22 | 1997-04-04 | Graphics display adapter |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP3297344B2 (en) |
| KR (1) | KR100288662B1 (en) |
| CN (1) | CN1114855C (en) |
| GB (1) | GB2312601B (en) |
| HK (1) | HK1005387A1 (en) |
| TW (1) | TW319866B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102609231A (en) * | 2012-02-22 | 2012-07-25 | 中国人民解放军国防科学技术大学 | Multi-display output method based on Feiteng processor platform |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537884B1 (en) * | 1998-01-21 | 2006-03-03 | 삼성전자주식회사 | Dual Scan Graphics Card |
| WO2013097077A1 (en) * | 2011-12-26 | 2013-07-04 | Intel Corporation | Display controller interrupt register |
| DE202017100448U1 (en) | 2017-01-27 | 2017-02-22 | Sheng-Fa Chen | Structure of a warning signal device for a vehicle |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242277A (en) * | 1985-08-19 | 1987-02-24 | Fanuc Ltd | Image processor |
| US5388200A (en) * | 1990-12-21 | 1995-02-07 | Sun Microsystems, Inc. | Method and apparatus for writing directly to a frame buffer |
| KR0180577B1 (en) * | 1993-12-16 | 1999-05-15 | 모리시다 요이치 | Multi-window device |
| US5500654A (en) * | 1993-12-27 | 1996-03-19 | Kabushiki Kaisha Toshiba | VGA hardware window control system |
-
1996
- 1996-08-08 TW TW085109638A patent/TW319866B/zh active
-
1997
- 1997-02-11 KR KR1019970003951A patent/KR100288662B1/en not_active IP Right Cessation
- 1997-03-25 CN CN97104552A patent/CN1114855C/en not_active Expired - Fee Related
- 1997-04-01 GB GB9706595A patent/GB2312601B/en not_active Expired - Fee Related
- 1997-04-04 JP JP08650597A patent/JP3297344B2/en not_active Expired - Fee Related
-
1998
- 1998-05-25 HK HK98104498A patent/HK1005387A1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102609231A (en) * | 2012-02-22 | 2012-07-25 | 中国人民解放军国防科学技术大学 | Multi-display output method based on Feiteng processor platform |
| CN102609231B (en) * | 2012-02-22 | 2014-12-31 | 中国人民解放军国防科学技术大学 | Multi-display output method based on Feiteng processor platform |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1114855C (en) | 2003-07-16 |
| HK1005387A1 (en) | 1999-01-08 |
| GB2312601B (en) | 2000-11-29 |
| KR970071364A (en) | 1997-11-07 |
| GB9706595D0 (en) | 1997-05-21 |
| CN1167941A (en) | 1997-12-17 |
| JP3297344B2 (en) | 2002-07-02 |
| TW319866B (en) | 1997-11-11 |
| KR100288662B1 (en) | 2001-05-02 |
| GB2312601A (en) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0422298B1 (en) | Display system | |
| US5565886A (en) | Method and system for rapidly transmitting multicolor or gray scale display data having multiple bits per pixel to a display device | |
| US7589737B2 (en) | System and method for communicating graphics image data over a communication network | |
| EP0329892B1 (en) | Display system comprising a windowing mechanism | |
| US5956049A (en) | Hardware that rotates an image for portrait-oriented display | |
| US5515494A (en) | Graphics control planes for windowing and other display operations | |
| US5696947A (en) | Two dimensional frame buffer memory interface system and method of operation thereof | |
| EP0464555B1 (en) | Image data control apparatus and display system | |
| US6781587B2 (en) | Video graphic interface device and method for portrait and landscape image display modes | |
| US4918429A (en) | Display system with symbol font memory | |
| JPH09251286A (en) | Display graphic adapter in window system for processing different pixel sizes and method for storing pixel data | |
| US20030079919A1 (en) | System and method for displaying an image on a network attachable display device | |
| US6606094B1 (en) | Method and apparatus for text image stretching | |
| JP3297344B2 (en) | Graphics display adapter | |
| US20090033669A1 (en) | System And Method For Communicating Graphics Image Data Over A Communication Network | |
| US6809737B1 (en) | Method and apparatus for supporting multiple monitor orientations | |
| EP0803798A1 (en) | System for use in a computerized imaging system to efficiently transfer graphics information to a graphics subsystem employing masked direct frame buffer access | |
| US5734873A (en) | Display controller with accelerated drawing of text strings | |
| US20060092163A1 (en) | Rendering images on a video graphics adapter | |
| US5900866A (en) | Method and system for providing video graphics adapter functionality on a simple frame buffer | |
| US6421059B1 (en) | Apparatus and method for rendering characters into a memory | |
| WO1989006396A1 (en) | Bit-mapped graphic printer with direct screen raster uptake | |
| TW444183B (en) | Device and method for image rotation | |
| JPH05282126A (en) | Display control device | |
| JPH0469908B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |