KR100537884B1 - Dual Scan Graphics Card - Google Patents
Dual Scan Graphics Card Download PDFInfo
- Publication number
- KR100537884B1 KR100537884B1 KR1019980001711A KR19980001711A KR100537884B1 KR 100537884 B1 KR100537884 B1 KR 100537884B1 KR 1019980001711 A KR1019980001711 A KR 1019980001711A KR 19980001711 A KR19980001711 A KR 19980001711A KR 100537884 B1 KR100537884 B1 KR 100537884B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- data
- liquid crystal
- frame memory
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
이 발명은 듀얼 스캔용 그래픽 카드에 관한 것으로서, 제어에 따라 상기 다수의 비디오 메모리에 저장된 비디오 데이터가 1프레임의 데이터 단위로 받아들여져 상하 프레임 데이터로 구분하여 저장되는 프레임 메모리; 및 상기 그래픽 칩의 신호에 따라 상기 프레임 메모리에 1프레임의 데이터가 상하 프레임 단위로 저장되도록 제어하고, 저장된 1 프레임의 상하 프레임 데이터를 액정표시장치로 출력하도록 제어하는 메모리 컨트롤러를 포함하는 것을 특징으로 하는 듀얼 스캔용 그래픽 카드에 관한 것이다.The present invention relates to a dual scan graphics card, comprising: a frame memory in which video data stored in the plurality of video memories is received as a data unit of one frame and divided into upper and lower frame data according to control; And a memory controller which controls data of one frame to be stored in the frame memory in units of up and down frames according to the signal of the graphic chip, and outputs the stored frame of up and down frame data of the one frame to a liquid crystal display. To a dual scan graphics card.
Description
이 발명은 듀얼 스캔용 그래픽 카드(dual scan graphic card)에 관한 것으로서, 더욱 상세하게 말하자면 듀얼 스캔 구동에 사용되는 프레임 메모리 및 메모리 컨트롤러를 내장한 그래픽 카드에 관한 것이다.The present invention relates to a dual scan graphic card, and more particularly, to a graphics card incorporating a frame memory and a memory controller used for driving a dual scan.
이하 도면을 참조하여 종래의 기술을 설명한다.Hereinafter, a conventional technology will be described with reference to the drawings.
도1은 종래 그래픽 카드의 블록도이다.1 is a block diagram of a conventional graphics card.
도1에 도시되어 있듯이, 종래의 그래픽 카드(100)는 그래픽 칩(10)과 다수의 비디오 메모리(11)를 포함하며, 단순하게 그래픽 칩(10)을 통해 비디오 메모리(11)의 데이터를 엘씨디(LCD;Liquid Crystal Display)로 디지털 출력하거나 씨알티(CRT;Cathode Ray Tube)로 아날로그 출력한다.As shown in FIG. 1, the conventional graphics card 100 includes a graphics chip 10 and a plurality of video memories 11, and simply transfers data from the video memory 11 through the graphics chip 10 to the LCD. Digital output to LCD (Liquid Crystal Display) or analog output to CRT (Cathode Ray Tube).
한편, 티에프티 엘씨디(Thin Film Transistor LCD) 디스플레이 기술에 있어서 현재의 추세는 고해상도화 및 대면적화 되어가는 상황이고, 해상도가 높아짐에 따라 주파수가 높아지고 1 라인을 표시하는 시간이 짧아지게 되는데, 이는 SXGA(1280*1024), UXGA(1600*1200) 해상도에 있어서 특히 심각해진다. 이로 인해 1 라인을 표시하는 시간내에 액정 화소가 요구되는 화소 전압까지 충전되지 못하는 현상이 발생된다. 또한 대면적 패널에서는 데이터 라인의 저항 성분이 커짐으로 인해 전류가 감소하여 충전시간이 길어지게 된다.Meanwhile, the current trend in thin film transistor LCD display technology is high resolution and large area, and as the resolution is increased, the frequency increases and the time for displaying one line becomes short, which is SXGA. (1280 * 1024), especially in UXGA (1600 * 1200) resolution. This causes the phenomenon that the liquid crystal pixel cannot be charged to the required pixel voltage within the time for displaying one line. In large-area panels, the larger the resistive components of the data lines, the lower the current and the longer the charging time.
이에 따라 많은 기술상의 어려움이 발생되는데 그중에서 화소 충전 시간의 부족을 해결하기 위한 방법으로 듀얼 스캔 구동 방식이 사용된다. 듀얼 스캔 구동 방법을 사용하면 화면을 2분할하여 각각 구동하므로 화소 충전 시간을 2배로 할 수 있고, 구동 주파수를 반으로 감소시킬 수 있다.Accordingly, a number of technical difficulties are generated, and among them, a dual scan driving method is used as a method for solving the lack of pixel charging time. In the dual scan driving method, the screen is divided into two parts to drive each pixel, thereby doubling the pixel charging time and reducing the driving frequency by half.
그러나 상기 듀얼 스캔 구동 방식은 1 프레임(frame) 분의 데이터를 저장할 메모리와 이 프레임 메모리를 제어할 컨트롤러(controller)가 필요한데, LCD 구동회로 내에 이를 포함하게 되면 실장 면적이 증가하고, LCD 구동회로의 원가가 상승하는 문제점이 있다.However, the dual scan driving method requires a memory to store one frame of data and a controller to control the frame memory, and when included in the LCD driving circuit, the mounting area increases, and There is a problem of rising costs.
따라서 이 발명의 목적은 상기 문제점을 해결하기 위해, 듀얼 스캔 구동에 필요한 프레임 메모리와 메모리 컨트롤러를 내장하며 컴퓨터 본체에 장착되는 듀얼 스캔용 그래픽 카드를 제공하는 것이다.Accordingly, an object of the present invention is to provide a dual scan graphics card that is mounted in a computer main body and has a frame memory and a memory controller required for dual scan driving.
상기 목적을 달성하기 위한 수단으로써 이 발명의 구성은,As a means for achieving the above object, the configuration of the present invention,
그래픽 칩과 다수의 비디오 메모리를 구비한 그래픽 카드에 있어서,In a graphics card having a graphics chip and a plurality of video memories,
제어에 따라 상기 다수의 비디오 메모리에 저장된 비디오 데이터가 1프레임의 데이터 단위로 받아들여져 상하 프레임 데이터로 구분하여 저장되는 프레임 메모리, 그리고A frame memory in which video data stored in the plurality of video memories is received as a data unit of one frame and divided into upper and lower frame data according to control;
상기 그래픽 칩의 신호에 따라 상기 프레임 메모리에 1프레임의 데이터가 상하 프레임 단위로 저장되도록 제어하고, 저장된 1 프레임의 상하 프레임 데이터를 액정표시장치로 출력하도록 제어하는 메모리 컨트롤러The memory controller controls to store one frame of data in units of up and down frames in the frame memory according to the signal of the graphic chip, and outputs up and down frame data of one frame to the liquid crystal display.
를 포함하며,Including;
상기 프레임 메모리는 상기 액정표시장치의 상부 패널에 출력되는 데이터를 저장하는 상부 프레임 메모리와 상기 액정표시장치의 하부 패널에 출력되는 데이터를 저장하는 하부 프레임 메모리로 이루어지는 것을 특징으로 한다.The frame memory may include an upper frame memory for storing data output to an upper panel of the liquid crystal display and a lower frame memory for storing data output to a lower panel of the liquid crystal display.
상기한 구성에 의하여, 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예의 구성 및 동작을 첨부된 도면을 참조로 하여 상세히 설명한다.By the above configuration, the configuration and operation of the most preferred embodiment that can easily implement the present invention will be described in detail with reference to the accompanying drawings.
도2는 이 발명의 실시예에 따른 듀얼 스캔용 그래픽 카드의 블록도이고,2 is a block diagram of a dual scan graphics card according to an embodiment of the invention,
도3은 이 발명의 실시예에 따른 듀얼 스캔용 그래픽 카드로부터 화상 데이터를 받아 디스플레이하는 액정표시장치의 블록도이고,3 is a block diagram of a liquid crystal display for receiving and displaying image data from a dual scan graphics card according to an embodiment of the present invention;
도4는 액정표시장치에서 이 발명의 실시예에 따른 듀얼 스캔용 그래픽 카드로부터 화상 데이터를 받아 디스플레이하는 타이밍도이다.4 is a timing diagram of receiving and displaying image data from a dual scan graphics card according to an embodiment of the present invention in a liquid crystal display.
도2 내지 도4에 도시되어 있듯이, 이 발명의 실시예는 기존의 TFT LCD용 디지털 데이터가 출력되는 그래픽 카드(100)에 상부 프레임 메모리(22), 하부 프레임 메모리(24), 메모리 컨트롤러(21) 및 두 개의 신호 전송용 집적회로(23, 25)가 더 실장되어 액정표시장치의 상부 패널(41) 및 하부 패널(42)에 듀얼 스캔 포맷의 디지털 데이터를 출력하기 위한 듀얼 스캔용 그래픽 카트(200)에 대한 것이다.As shown in Figs. 2 to 4, the embodiment of the present invention is characterized by the upper frame memory 22, the lower frame memory 24, the memory controller 21 in the graphics card 100 to which digital data for conventional TFT LCDs are output. And two signal transmission integrated circuits 23 and 25 are further mounted to output dual scan graphics carts to output digital data in dual scan format to the upper panel 41 and the lower panel 42 of the LCD. 200).
여기에서 신호 전송용 집적회로(23, 25)는 상기 프레임 메모리(22, 24)의 데이터를 액정표시장치로 전달하는 과정에서 노이즈(noise) 등으로부터 데이터가 안정되게 전송되도록 한다.Here, the signal transmission integrated circuits 23 and 25 allow the data to be stably transmitted from noise or the like in the process of transferring the data of the frame memories 22 and 24 to the liquid crystal display.
먼저, 그래픽 칩(20)의 제어에 따라 상기 다수의 비디오 메모리(26)에 저장된 비디오 데이터가 1프레임의 데이터 단위로 받아들여져 상하 프레임 데이터로 구분하여 상부 프레임 메모리(22)와 하부 프레임 메모리(24)에 저장된다.First, under the control of the graphics chip 20, the video data stored in the plurality of video memories 26 is received as a data unit of one frame and divided into upper and lower frame data to divide the upper frame memory 22 and the lower frame memory 24. )
메모리 컨트롤러(21)는 그래픽 칩(20)의 신호에 따라 상부 프레임 메모리(22)와 하부 프레임 메모리(24)에 1프레임의 데이터가 상하 프레임 단위로 저장되도록 제어하고, 저장된 1 프레임의 상하 프레임 데이터를 두 개의 신호 전송용 집적회로(23, 25)를 통해 액정표시장치의 타이밍 콘트롤러(30)로 출력하도록 제어한다. 이하 액정표시장치에서의 듀얼 스캔 구동 방식에 따라 상부 패널(41)에는 상부 프레임 메모리(22)의 데이터가 출력되고, 하부 패널(42)에는 하부 프레임 메모리(24)의 데이터가 순차적으로 출력된다.The memory controller 21 controls one frame of data to be stored in the upper and lower frame units in the upper frame memory 22 and the lower frame memory 24 according to the signal of the graphic chip 20, and the upper and lower frame data of the stored one frame. Is controlled to be output to the timing controller 30 of the liquid crystal display device through the two signal transmission integrated circuits 23 and 25. Hereinafter, data of the upper frame memory 22 is output to the upper panel 41 and data of the lower frame memory 24 are sequentially output to the lower panel 42 according to the dual scan driving method in the liquid crystal display.
여기에서 상부 프레임 메모리(22) 및 하부 프레임 메모리(24)로는 FIFO 메모리를 사용한다. 이때 FIFO 메모리의 용량은 1 프레임의 데이터를 저장할 정도가 되어야 하며, R, G, B 각 6비트(bit) 또는 8비트의 입출력이 동시에 이루어질 수 있는 구조이어야 한다. 그리고 액정표시장치에는 종래와 달리 메모리가 실장되지 않고 타이밍 컨트롤러(30) 만이 실장된다.Here, the FIFO memory is used as the upper frame memory 22 and the lower frame memory 24. At this time, the capacity of the FIFO memory should be enough to store one frame of data, and the structure should be able to simultaneously perform input / output of 6 bits or 8 bits for each of R, G, and B. Unlike the related art, only the timing controller 30 is mounted in the liquid crystal display without a memory.
또, 상부 패널(41) 및 하부 패널(42)의 데이터는 독립적으로 처리되어 출력되며, 이는 도4에 표시되어 있다. In addition, the data of the upper panel 41 and the lower panel 42 are processed independently and outputted, which is shown in FIG.
상세하게 설명하면, 타이밍 컨트롤러(30)에서는 종래의 수직동기신호(VSYNC), 수평동기신호(HSYNC) 및 데이터 인에이블(DE)을 이용하여 상부수직동기신호(VS_UP), 상부수평동기신호(HS_UP), 상부 데이터 인에이블(DE_UP), 하부수직동기신호(VS_DN), 하부수평동기신호(HS_DOWN) 및 하부 데이터 인에이블(DE_DN)을 발생시키고, 이들 제어신호에 따라 도4의 파형과 같이 상부 데이터(Line 1→512)가 출력되고 다음에 하부 데이터(Line 3→1024)가 순차적으로 출력된다. 즉, 수직 및 수평동기신호가 상부패널(41) 및 하부 패널(42)별로 다른 타이밍을 가지며, 수평동기신호의 주기와 클록의 주기는 그래픽 칩의 출력에 비해 2배의 시간을 갖는다. 따라서, 2배의 화소충전시간을 갖게 되고, 구동 클록 주파수는 반으로 감소한다. In detail, the timing controller 30 uses the conventional vertical synchronizing signal VSYNC, the horizontal synchronizing signal HSYNC, and the data enable DE to form the upper vertical synchronizing signal VS_UP and the upper horizontal synchronizing signal HS_UP. ), The upper data enable DE_UP, the lower vertical synchronizer signal VS_DN, the lower horizontal synchronizer signal HS_DOWN, and the lower data enable DE_DN, and generate upper data as shown in the waveform of FIG. 4 according to these control signals. (Line 1 → 512) is output, and then lower data (Line 3 → 1024) is output sequentially. That is, the vertical and horizontal synchronization signals have different timings for the upper panel 41 and the lower panel 42, and the period of the horizontal synchronization signal and the clock period have twice the time of the output of the graphic chip. Thus, the pixel charge time is doubled, and the driving clock frequency is reduced by half.
이 실시예는 SXGA(1280*1024) 해상도의 경우이다.This embodiment is for SXGA (1280 * 1024) resolution.
한편, 이 발명의 구성요소 및 구동방법은 상기 실시예에 한정되지 않으며 요지를 벗어나지 않는 범위에서 변경실시 가능하다.On the other hand, the components and the driving method of the present invention are not limited to the above embodiments and can be changed within the scope not departing from the gist.
이상에서와 같이 이 발명의 실시예에서, 듀얼 스캔 구동에 필요한 프레임 메모리와 메모리 컨트롤러를 내장하므로써, 액정표시장치(LCD module)의 부품 실장 면적을 줄이고, 액정표시장치의 원가를 낮추는 효과를 가진 듀얼 스캔용 그래픽 카드를 제공한다.As described above, in the embodiment of the present invention, the dual memory having the effect of reducing the component mounting area of the LCD module and lowering the cost of the liquid crystal display by incorporating a frame memory and a memory controller necessary for dual scan driving. Provides a graphics card for scanning.
도1은 종래 그래픽 카드의 블록도이다.1 is a block diagram of a conventional graphics card.
도2는 이 발명의 실시예에 따른 듀얼 스캔용 그래픽 카드의 블록도이다.2 is a block diagram of a dual scan graphics card according to an embodiment of the invention.
도3은 이 발명의 실시예에 따른 듀얼 스캔용 그래픽 카드로부터 화상 데이터를 받아 디스플레이하는 액정표시장치의 블록도이다.3 is a block diagram of a liquid crystal display for receiving and displaying image data from a dual scan graphics card according to an embodiment of the present invention.
도4는 액정표시장치에서 이 발명의 실시예에 따른 듀얼 스캔용 그래픽 카드로부터 화상 데이터를 받아 디스플레이하는 타이밍도이다.4 is a timing diagram of receiving and displaying image data from a dual scan graphics card according to an embodiment of the present invention in a liquid crystal display.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001711A KR100537884B1 (en) | 1998-01-21 | 1998-01-21 | Dual Scan Graphics Card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001711A KR100537884B1 (en) | 1998-01-21 | 1998-01-21 | Dual Scan Graphics Card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990066093A KR19990066093A (en) | 1999-08-16 |
| KR100537884B1 true KR100537884B1 (en) | 2006-03-03 |
Family
ID=37179190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001711A KR100537884B1 (en) | 1998-01-21 | 1998-01-21 | Dual Scan Graphics Card |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100537884B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910010286A (en) * | 1989-11-24 | 1991-06-29 | 정용문 | Video display adapter |
| JPH0659648A (en) * | 1992-05-27 | 1994-03-04 | Toshiba Corp | Multi-media display control system for storing image data in frame buffer |
| JPH09251286A (en) * | 1995-12-14 | 1997-09-22 | Internatl Business Mach Corp <Ibm> | Display graphic adapter in window system for processing different pixel sizes and method for storing pixel data |
| JPH09284755A (en) * | 1996-04-12 | 1997-10-31 | Ikegami Tsushinki Co Ltd | Digital image pickup device, digital image interface device and digital image fetching device |
| KR970071364A (en) * | 1996-04-22 | 1997-11-07 | 포만 제프리 엘 | How to Window VGA Image Data and Graphic Display Adapter |
-
1998
- 1998-01-21 KR KR1019980001711A patent/KR100537884B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910010286A (en) * | 1989-11-24 | 1991-06-29 | 정용문 | Video display adapter |
| JPH0659648A (en) * | 1992-05-27 | 1994-03-04 | Toshiba Corp | Multi-media display control system for storing image data in frame buffer |
| JPH09251286A (en) * | 1995-12-14 | 1997-09-22 | Internatl Business Mach Corp <Ibm> | Display graphic adapter in window system for processing different pixel sizes and method for storing pixel data |
| JPH09284755A (en) * | 1996-04-12 | 1997-10-31 | Ikegami Tsushinki Co Ltd | Digital image pickup device, digital image interface device and digital image fetching device |
| KR970071364A (en) * | 1996-04-22 | 1997-11-07 | 포만 제프리 엘 | How to Window VGA Image Data and Graphic Display Adapter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990066093A (en) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844539A (en) | Image display system | |
| KR101310379B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| US7518587B2 (en) | Impulse driving method and apparatus for liquid crystal device | |
| KR100621507B1 (en) | Device for driving display apparatus | |
| US7518600B2 (en) | Connector and apparatus of driving liquid crystal display using the same | |
| US7176870B2 (en) | Display drive control circuit | |
| EP0918278B1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
| US8149205B2 (en) | Circuit and method for driving an LCD panel capable of reducing water-like waveform noise | |
| US7924258B2 (en) | Gate driving apparatus for preventing distortion of gate start pulse and image display device using the same and driving method thereof | |
| US7391405B2 (en) | Method and apparatus for driving liquid crystal display | |
| US6304253B1 (en) | Horizontal position control circuit for high-resolution LCD monitors | |
| KR100333969B1 (en) | Liquid Crystal Display Device with Muti-Timing Controller | |
| US6822647B1 (en) | Displays having processors for image data | |
| KR101491137B1 (en) | Liquid Crystal Display | |
| KR20130015121A (en) | Flat panel display | |
| KR100259262B1 (en) | Interface apparatus for liquid crystal display | |
| KR20010036308A (en) | Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof | |
| KR100537884B1 (en) | Dual Scan Graphics Card | |
| KR100741904B1 (en) | Liquid crystal display device and method for driving the same | |
| JPH0854601A (en) | Active matrix type liquid crystal display device | |
| US20020075209A1 (en) | Image display apparatus | |
| KR100318384B1 (en) | Liquid crystal display and method of operating the same | |
| EP1111576A2 (en) | Liquid crystal display and driving method for liquid crystal display | |
| KR100223598B1 (en) | Dual scan driving circuit for liquid display device | |
| KR0138935B1 (en) | Graphic control system of dual panel dual driver to control crt and lcd simultaneously |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111115 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |