JPH1052037A - Small-loss output circuit - Google Patents
Small-loss output circuitInfo
- Publication number
- JPH1052037A JPH1052037A JP20240996A JP20240996A JPH1052037A JP H1052037 A JPH1052037 A JP H1052037A JP 20240996 A JP20240996 A JP 20240996A JP 20240996 A JP20240996 A JP 20240996A JP H1052037 A JPH1052037 A JP H1052037A
- Authority
- JP
- Japan
- Prior art keywords
- mos
- fet
- circuit
- flywheel
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、低損失出力回路に
関し、より詳しくは、マグアンプ(磁気増幅器)を使用
した低損失出力回路に関する。The present invention relates to a low-loss output circuit, and more particularly, to a low-loss output circuit using a mag amplifier (magnetic amplifier).
【0002】[0002]
【従来の技術】従来の低損失出力回路の一例を図10を
参照して説明する。2. Description of the Related Art An example of a conventional low-loss output circuit will be described with reference to FIG.
【0003】同図に示す低損失出力回路は、トランスT
の二次巻線N2 にマグアンプMAと整流側ダイオード及
びフライホイール側ダイオードとして機能する2個のシ
ョットキーバリアダイオード(SBD)D0 とを接続
し、さらにフライホイールダイオードDF 、平滑コイル
L、平滑コンデンサCを接続して、図示しない直流電源
からの直流電圧をトランスTの一次側にスイッチング状
態で入力して、前記トランスTの二次巻線N2 に矩形波
状の二次巻線電圧を誘起し、この二次巻線電圧を、マグ
アンプMAの磁気飽和特性を利用し、さらにショットキ
ーバリアダイオードD0 の整流特性を利用して整流する
とともに、平滑コイルL及び平滑コンデンサCにより平
滑して出力端子11、12間に所定の直流電圧を出力す
るものである。The low-loss output circuit shown in FIG.
, A mag-amp MA and two Schottky barrier diodes (SBDs) D0 functioning as a rectifier diode and a flywheel diode are connected to the secondary winding N2 of the rectifier, and a flywheel diode DF, a smoothing coil L and a smoothing capacitor C And a DC voltage from a DC power supply (not shown) is input to the primary side of the transformer T in a switching state to induce a rectangular-wave secondary winding voltage on the secondary winding N2 of the transformer T. The secondary winding voltage is rectified by utilizing the magnetic saturation characteristics of the mag-amp MA and further by utilizing the rectification characteristics of the Schottky barrier diode D0, and is smoothed by the smoothing coil L and the smoothing capacitor C to output terminals 11 and 12. A predetermined DC voltage is output in between.
【0004】また、従来の低損失出力回路の他例とし
て、図11に示すような同期整流方式に構成したものも
知られている。[0004] As another example of a conventional low-loss output circuit, a circuit configured with a synchronous rectification system as shown in FIG. 11 is also known.
【0005】図11に示す低損失出力回路は、図10に
示す2個のショットキーバリアダイオードD0 に代え
て、MOS−FETQ1 、Q2 を使用するとともに、こ
のMOS−FETQ1 、Q2 の各ゲート、ソース間に前
記トランスTの二次側に設けた補助巻線N3 、N4 から
の駆動電圧を供給する構成としている。また、MOS−
FETQ1 、Q2 の各ドレイン、ソース間には、各々ボ
ディダイオードDF を接続している。The low-loss output circuit shown in FIG. 11 uses MOS-FETs Q1 and Q2 in place of the two Schottky barrier diodes D0 shown in FIG. 10, and the gates and sources of the MOS-FETs Q1 and Q2. A driving voltage is supplied from auxiliary windings N3 and N4 provided on the secondary side of the transformer T therebetween. Also, MOS-
A body diode DF is connected between the drain and the source of each of the FETs Q1 and Q2.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上述し
た従来の各低損失出力回路の場合、以下に述べるような
課題がある。However, each of the above-mentioned conventional low-loss output circuits has the following problems.
【0007】即ち、図10に示す低損失出力回路の場
合、大電流出力用や、低電圧出力用に設計した場合、相
対的にショットキーバリアダイオードD0 に印加される
電圧が例えば図2に本発明の実施の形態と対比して示す
ように0.4V程度となり、電力損失が大きくなってし
まう。That is, in the case of the low-loss output circuit shown in FIG. 10, when the circuit is designed for large current output or low voltage output, the voltage applied to the Schottky barrier diode D0 is relatively low, for example, as shown in FIG. As shown in comparison with the embodiment of the present invention, the voltage becomes about 0.4 V, and the power loss increases.
【0008】また、図11に示す低損失出力回路の場
合、MOS−FETQ2 のゲート信号が無くなり、この
MOS−FETQ2 のオン時の損失を増大させてしま
う。即ち、図2に本発明の実施の形態と対比して示すよ
うにフライホイール側の電圧は、このMOS−FETQ
2 のオン時の抵抗と出力電流との積で定まり、例えば
0.2V程度と低くなり図10に示す低損失出力回路に
比べ電力損失の低減を図れるが、MOS−FETQ2 の
ゲート信号が無くなった場合には、フライホイール側の
MOS−FETQ2 がオンとならず、このとき、ボディ
ダイオードDF に印加される電圧は0.7V程度となる
ために、フライホイール側の電力損失低減効果を薄めて
しまい、総合的な損失低減にはならないことになる。In the case of the low-loss output circuit shown in FIG. 11, the gate signal of the MOS-FET Q2 is lost, and the loss when the MOS-FET Q2 is turned on increases. That is, as shown in FIG. 2 as compared with the embodiment of the present invention, the voltage on the flywheel side is
2 is determined by the product of the on-state resistance and the output current. For example, the voltage becomes as low as about 0.2 V, and the power loss can be reduced as compared with the low-loss output circuit shown in FIG. In this case, the MOS-FET Q2 on the flywheel side is not turned on, and at this time, the voltage applied to the body diode DF is about 0.7 V, so that the power loss reduction effect on the flywheel side is reduced. However, the overall loss cannot be reduced.
【0009】このようなボディダイオードDF に生じる
電力損失は、整流側では電流が零から立ち上がるのでさ
ほど問題ではないが、フライホイール側では電流がピー
ク値にいきなり立ち上がるので、その影響が顕著であ
る。The power loss that occurs in the body diode DF is not so problematic on the rectifying side because the current rises from zero, but the effect is remarkable since the current suddenly rises to the peak value on the flywheel side.
【0010】また、フライホイール側のMOS−FET
Q2 のオフ時にゲート信号の供給タイミングが遅れる
と、整流側のMOS−FETQ1 はすでにオンしている
ので、両MOS−FETQ1 、Q2 に短絡電流が流れ、
非常に危険な状態を招く。また、MOS−FETQ1 、
Q2 のボディダイオードDF は一般的にスイッチング速
度は遅く、仮にゲート信号の供給タイミングに遅れが無
くてもフライホイール側のボディダイオードDF の蓄積
時間の間に整流側のMOS−FETQ1 がオンすると、
上述した場合と同様短絡電流が流れてしまう。Also, a MOS-FET on the flywheel side
If the supply timing of the gate signal is delayed when Q2 is off, the rectifying MOS-FET Q1 is already on, so a short-circuit current flows through both MOS-FETs Q1 and Q2,
Causes a very dangerous situation. Also, the MOS-FET Q1,
The switching speed of the body diode DF of Q2 is generally slow, and if the rectifying MOS-FET Q1 is turned on during the storage time of the body diode DF on the flywheel side even if there is no delay in the supply timing of the gate signal,
A short-circuit current flows as in the case described above.
【0011】本発明は、上記事情に鑑みてなされたもの
であり、電力損失を低減でき、また、整流側からフライ
ホイール側に流れる短絡電流を抑えることができる低損
失出力回路を提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a low-loss output circuit capable of reducing power loss and suppressing short-circuit current flowing from the rectifying side to the flywheel side. Aim.
【0012】[0012]
【課題を解決するための手段】本発明に係る低損失出力
回路は、矩形波の交流電圧を出力するトランスの二次巻
線に接続したマグアンプと、整流側及びフライホイール
側のMOS−FETを用いた整流素子と、これら整流素
子の整流出力を平滑して直流出力電圧を得る平滑用チョ
ークコイルとを有する低損失出力回路において、前記フ
ライホイール側の整流素子の駆動信号を平滑用チョーク
コイルにより供給するように構成したことを特徴とする
ものである。A low-loss output circuit according to the present invention comprises a mag-amp connected to a secondary winding of a transformer for outputting a rectangular wave AC voltage, and a rectifier-side and flywheel-side MOS-FET. In a low-loss output circuit including the used rectifying elements and a smoothing choke coil for smoothing the rectified outputs of these rectifying elements to obtain a DC output voltage, a drive signal of the rectifying element on the flywheel side is converted by a smoothing choke coil. It is characterized in that it is configured to supply.
【0013】この構成によれば、MOS−FETを用い
た整流素子の整流出力を平滑する平滑用チョークコイル
から前記フライホイール側の整流素子に駆動信号を供給
してこのフライホイール側のMOS−FETをオンする
ものである。従って、トランスの二次巻線の極性反転
後、マグアンプが被制御時間経過して飽和するまで平滑
用チョークコイルからの電圧が駆動信号としてフライホ
イール側のMOS−FETに供給され、このMOS−F
ETをオンさせることができて、フライホイール側の電
力損失が低減され、総合的な損失低減効果を発揮でき
る。According to this configuration, a drive signal is supplied from the smoothing choke coil for smoothing the rectified output of the rectifying element using the MOS-FET to the flywheel-side rectifying element, and the flywheel-side MOS-FET is supplied. Is turned on. Accordingly, after the polarity of the secondary winding of the transformer is inverted, the voltage from the smoothing choke coil is supplied to the flywheel side MOS-FET as a drive signal until the mag amplifier is saturated after the controlled time has elapsed, and this MOS-F
The ET can be turned on, the power loss on the flywheel side is reduced, and an overall loss reduction effect can be exhibited.
【0014】また、本発明によれば、上述した構成に加
えて、短絡電流抑制回路を備え、この短絡電流抑制回路
の過飽和リアクトル、コンデンサ、フライホイール側の
MOS−FETのゲート、ソース間に閉ループを形成し
て、フライホイール側の電流の流れ始めに過飽和リアク
トルにより検出される逆極性の電圧により前記MOS−
FETのゲート、ソース間のチャージを加速し、反対に
フライホイール側の電流の流れ終わりに過飽和リアクト
ルにより検出される逆極性の電圧により前記MOS−F
ETのゲート、ソース間のディスチャージを加速するよ
うに構成したので、前記両MOS−FETが同時にオン
した際の短絡電流を抑制することができ、安全性を高め
ることができる。According to the present invention, in addition to the above-described configuration, a short-circuit current suppressing circuit is provided, and a closed loop is provided between the saturable reactor, the capacitor, and the gate and source of the MOS-FET on the flywheel side of the short-circuit current suppressing circuit. Is formed at the beginning of the flow of current on the flywheel side by the reverse polarity voltage detected by the saturable reactor.
The MOS-F is accelerated by accelerating the charge between the gate and the source of the FET, and conversely by the reverse polarity voltage detected by the supersaturated reactor at the end of the current flow on the flywheel side.
Since the discharge between the gate and the source of the ET is configured to be accelerated, a short-circuit current when both the MOS-FETs are simultaneously turned on can be suppressed, and safety can be improved.
【0015】また、本発明によれば、上述した構成に加
えて、前記フライホイール側のMOS−FETに流れる
短絡電流を検出する過飽和リアクトルと、前記MOS−
FETのゲート、ソース間に接続され前記過飽和リアク
トルによりオン駆動されるトランジスタとを備えた短絡
電流抑制回路とを備え、前記両MOS−FETが同時に
オンした際に過飽和リアクトルに生じる電圧により、前
記MOS−FETのゲート、ソース間に接続されたトラ
ンジスタをオン駆動して、このMOS−FETのゲー
ト、ソース間を短絡するようにしたので、前記両MOS
−FETが同時にオンした際の短絡電流を抑制すること
ができ、安全性を高めることができる。According to the present invention, in addition to the above-described configuration, there is provided a supersaturated reactor for detecting a short-circuit current flowing through the MOS-FET on the flywheel side;
A short-circuit current suppression circuit comprising a transistor connected between the gate and the source of the FET and turned on by the supersaturated reactor, wherein a voltage generated in the supersaturated reactor when both the MOS-FETs are simultaneously turned on, -The transistor connected between the gate and the source of the FET is turned on to short-circuit the gate and the source of the MOS-FET.
-Short circuit current when FETs are simultaneously turned on can be suppressed, and safety can be improved.
【0016】[0016]
【発明の実施の形態】以下に、本発明の実施の形態を詳
細に説明する。Embodiments of the present invention will be described below in detail.
【0017】図1は、本発明の実施の形態の低損失出力
回路を示すものである。尚、図1にに示す本実施の形態
の低損失出力回路において、図11に示す従来回路と同
一の機能を有するものには同一の符号を付して示す。FIG. 1 shows a low-loss output circuit according to an embodiment of the present invention. In the low loss output circuit of the present embodiment shown in FIG. 1, those having the same functions as those of the conventional circuit shown in FIG. 11 are denoted by the same reference numerals.
【0018】本実施の形態の低損失出力回路は、図11
に示す従来回路の構成に対して、前記トランスTの補助
巻線N4 を省略したこと、前記二次巻線N2 に接続した
マグアンプMAの後段の平滑コイルLの代りに平滑用チ
ョークコイルCHを用いたこと、この平滑用チョークコ
イルCHの二次コイルlaの巻き始め側をフライホイー
ル側のMOS−FETQ2 のゲートに、巻き終り側をフ
ライホイール側のMOS−FETQ2 のソースに接続し
て、平滑用チョークコイルCHによりフライホイール側
のMOS−FETQ2 をオン駆動するようにしたことが
特徴である。The low-loss output circuit according to the present embodiment has the structure shown in FIG.
Is different from the conventional circuit shown in FIG. 1 in that the auxiliary winding N4 of the transformer T is omitted, and a smoothing choke coil CH is used instead of the smoothing coil L at the subsequent stage of the mag amplifier MA connected to the secondary winding N2. The winding start side of the secondary coil la of the smoothing choke coil CH is connected to the gate of the flywheel side MOS-FET Q2, and the winding end side is connected to the source of the flywheel side MOS-FET Q2. The feature is that the flywheel side MOS-FET Q2 is turned on by the choke coil CH.
【0019】次に、上記構成の低損失回路の動作を、図
2に示すこの低損失回路各部の波形図をも参照して説明
する。Next, the operation of the low-loss circuit having the above-described configuration will be described with reference to the waveform chart of each section of the low-loss circuit shown in FIG.
【0020】上記構成の低損失回路の二次巻線N2 に誘
起される電圧の電圧波形は、図2の最上段に示すものと
なり、二次巻線N2 の電圧に基づきマグアンプMAに電
圧が供給され、マグアンプMAは予め制御されている時
間経過後に飽和した後、零インピーダンスとなり、次に
二次巻線N2 に逆極性の電圧が誘起されるまで零インピ
ーダンスを継続する。この電圧波形は、図2の2段目に
示すものとなる。The voltage waveform of the voltage induced in the secondary winding N2 of the low loss circuit having the above configuration is shown in the uppermost stage of FIG. 2, and the voltage is supplied to the mag amplifier MA based on the voltage of the secondary winding N2. Then, the mag-amp MA becomes saturated after a lapse of a previously controlled time, becomes zero impedance, and then keeps zero impedance until a voltage of the opposite polarity is induced in the secondary winding N2. This voltage waveform is as shown in the second stage of FIG.
【0021】一方、前記補助巻線N3 にも二次巻線N2
の電圧と同極性の電圧が誘起され、整流側のMOS−F
ETQ1 はオン状態となる。On the other hand, the auxiliary winding N3 also has a secondary winding N2.
Voltage of the same polarity as the voltage of the rectifier-side MOS-F
ETQ1 is turned on.
【0022】これにより、マグアンプMAが飽和した
後、その電圧が零レベルまで落ち込んだ時点から二次巻
線N2 の電圧の極性が反転するまでこのマグアンプMA
に図2の3段目に示す電流波形の電流が流れ、前記平滑
用チョークコイルCHにエネルギーが蓄えられる。As a result, after the mag-amp MA saturates, the voltage of the mag-amp MA decreases from the time when the voltage drops to zero level until the polarity of the voltage of the secondary winding N2 is inverted.
The current having the current waveform shown in the third stage in FIG. 2 flows, and energy is stored in the smoothing choke coil CH.
【0023】そして、前記平滑用チョークコイルCHの
二次コイルlaに発生する電圧により、前記フライホイ
ール側のMOS−FETQ2 のゲート、ソース間が逆バ
イアスされる。このとき、フライホイール側のMOS−
FETQ2 はオフ状態で、そのドレイン、ソース間に電
荷が蓄積されていく。The gate and source of the MOS-FET Q2 on the flywheel side are reverse-biased by the voltage generated in the secondary coil la of the smoothing choke coil CH. At this time, the MOS-
When the FET Q2 is off, charges are accumulated between its drain and source.
【0024】次に二次巻線N2 の電圧の極性が反転する
と、マグアンプMAに流れる電流は零となり、平滑用チ
ョークコイルCHも電圧極性を反転して蓄えていたエネ
ルギーを放出し始める。この時に、フライホイール側の
MOS−FETQ2 のゲートには、平滑用チョークコイ
ルCHの二次コイルlaが発生する上述した場合と逆極
性の電圧により速やかに正バイアスされ、フライホイー
ル側のMOS−FETQ2 がオンして、図2の4段目に
示す波形のフライホイール電流が流れる。Next, when the polarity of the voltage of the secondary winding N2 is reversed, the current flowing through the mag-amp MA becomes zero, and the smoothing choke coil CH also reverses the voltage polarity and starts discharging the stored energy. At this time, the gate of the flywheel side MOS-FET Q2 is quickly positively biased by the voltage of the opposite polarity to the above-mentioned case in which the secondary coil la of the smoothing choke coil CH is generated, and the flywheel side MOS-FET Q2 Is turned on, and a flywheel current having a waveform shown in the fourth stage in FIG. 2 flows.
【0025】即ち、マグアンプMAに流れる電流と、フ
ライホイール側のMOS−FETQ2 に流れる電流とが
交互に平滑用チョークコイルCHに供給され、平滑用チ
ョークコイルCHと平滑コンデンサCとにより平滑され
て出力端子11、12に所定の直流電圧が出力される。That is, the current flowing through the mag-amp MA and the current flowing through the MOS-FET Q2 on the flywheel side are alternately supplied to the smoothing choke coil CH, smoothed by the smoothing choke coil CH and the smoothing capacitor C, and output. A predetermined DC voltage is output to terminals 11 and 12.
【0026】この場合に、前記フライホイール側のMO
S−FETQ2 のドレイン、ソース間の電圧は、このフ
ライホイール側のMOS−FETQ2 のオン抵抗とフラ
イホイール電流とにのみ依存し、図2の5段目に示すよ
うに、例えば0.2V程度となって、従来の同期整流方
式の場合のようなボディダイオードDF による電圧損失
がなくなり、フライホイール側の電力損失が低減され、
総合的な損失低減効果を発揮できる。In this case, the MO on the flywheel side
The voltage between the drain and the source of the S-FET Q2 depends only on the on-resistance of the MOS-FET Q2 on the flywheel side and the flywheel current. As shown in the fifth stage of FIG. As a result, the voltage loss due to the body diode DF as in the case of the conventional synchronous rectification method is eliminated, and the power loss on the flywheel side is reduced.
An overall loss reduction effect can be exhibited.
【0027】次に、本発明の他の実施の形態について図
3乃至図5を参照して説明する。Next, another embodiment of the present invention will be described with reference to FIGS.
【0028】図3に示す低損失回路は、上述した構成に
加えて、前記両MOS−FETQ1、Q2 が同時にオン
した場合の短絡電流を抑制する短絡電流抑制回路を備え
たことが特徴である。The low-loss circuit shown in FIG. 3 is characterized in that, in addition to the above-described configuration, a short-circuit current suppressing circuit for suppressing a short-circuit current when both the MOS-FETs Q1, Q2 are simultaneously turned on.
【0029】この短絡電流抑制回路は、前記フライホイ
ール側のMOS−FETQ2 に流れる短絡電流を検出す
る過飽和リアクトルSLと、前記平滑用チョークコイル
CHとMOS−FETQ2 のゲートとの間に接続したコ
ンデンサC0 とを備え、前記両MOS−FETQ1 、Q
2 が同時にオンしたとき、前記フライホイール側のMO
S−FETQ2 のゲート、ソース間に短絡電流により生
じる電圧と逆極性の電圧を印加して短絡電流を抑制する
ようにしたものである。This short-circuit current suppressing circuit comprises a supersaturated reactor SL for detecting a short-circuit current flowing through the MOS-FET Q2 on the flywheel side, and a capacitor C0 connected between the smoothing choke coil CH and the gate of the MOS-FET Q2. And the two MOS-FETs Q1, Q
2 at the same time, the flywheel MO
A voltage having a polarity opposite to the voltage generated by the short-circuit current is applied between the gate and the source of the S-FET Q2 to suppress the short-circuit current.
【0030】尚、図3中、ZD1 、ZD2 は、前記フラ
イホイール側のMOS−FETQ2のゲート保護用のツ
ェーナーダイオードである。In FIG. 3, ZD1 and ZD2 are Zener diodes for protecting the gate of the MOS-FET Q2 on the flywheel side.
【0031】この図3に示す低損失回路の短絡電流抑制
回路によれば、前記平滑用チョークコイルCHの二次コ
イルla、過飽和リアクトルSL、コンデンサC0 、フ
ライホイール側のMOS−FETQ2 のゲート、ソース
間に閉ループが形成される。According to the short-circuit current suppressing circuit of the low-loss circuit shown in FIG. 3, the secondary coil la of the smoothing choke coil CH, the saturable reactor SL, the capacitor C0, the gate and the source of the MOS-FET Q2 on the flywheel side. A closed loop is formed between them.
【0032】そして、フライホイール側の電流の流れ始
めに過飽和リアクトルSLにより検出される逆極性の電
圧により前記MOS−FETQ2 のゲート、ソース間の
チャージを加速することで、図5に示すように整流側の
電流の流れ終わりの期間で前記ボデイダイオードDF に
流れる電流のために立ち上がりが遅れたフライホイール
側の電流の立ち上がりを急峻なものとし、反対にフライ
ホイール側の電流の流れ終わりに過飽和リアクトルSL
により検出される逆極性の電圧により前記MOS−FE
TQ2 のゲート、ソース間のディスチャージを加速す
る。Then, the charge between the gate and the source of the MOS-FET Q2 is accelerated by the reverse polarity voltage detected by the saturable reactor SL at the beginning of the flow of the current on the flywheel side, thereby rectifying the current as shown in FIG. In the period of the end of the current flow on the flywheel side, the rise of the current on the flywheel side, whose rise is delayed due to the current flowing through the body diode DF, is made steep.
The MOS-FE by the voltage of the opposite polarity detected by the MOS-FE.
The discharge between the gate and source of TQ2 is accelerated.
【0033】この結果、前記両MOS−FETQ1 、Q
2 が同時にオンした際の図4の2段目に示すような短絡
電流を抑制することができ、安全性を高めることができ
るとともに、図4の3段目に示すようにフライホイール
電圧を図1に示す低損失回路の場合と同様例えば0.2
V程度とすることができ、これにより、フライホイール
側の電力損失が低減され、総合的な損失低減効果を発揮
できる。As a result, the two MOS-FETs Q1, Q
2 can be suppressed at the same time as shown in the second stage of FIG. 4 when the transistors 2 are simultaneously turned on, and the safety can be improved. In addition, the flywheel voltage can be reduced as shown in the third stage of FIG. As in the case of the low-loss circuit shown in FIG.
V, so that the power loss on the flywheel side is reduced, and an overall loss reduction effect can be exhibited.
【0034】次に、図6、図7を参照して本発明のさら
に別の実施の形態を説明する。Next, still another embodiment of the present invention will be described with reference to FIGS.
【0035】図6に示す低損失回路は、上述した図1に
示す低損失回路の構成に加えて、前記両MOS−FET
Q1 、Q2 が同時にオンした場合の短絡電流を抑制する
図3に示すものと異なる短絡電流抑制回路を備えたこと
が特徴である。The low-loss circuit shown in FIG. 6 is different from the low-loss circuit shown in FIG.
A feature is that a short-circuit current suppression circuit different from that shown in FIG. 3 for suppressing a short-circuit current when Q1 and Q2 are simultaneously turned on is provided.
【0036】図6に示す短絡電流抑制回路は、前記フラ
イホイール側のMOS−FETQ2のソースに接続さ
れ、MOS−FETQ2 に流れる短絡電流を検出する過
飽和リアクトルSLと、前記平滑用チョークコイルCH
とMOS−FETQ2 のゲートとの間に接続したコンデ
ンサC0 と、前記MOS−FETQ2 のゲートにダイオ
ードD1 を介してコレクタが、前記過飽和リアクトルS
Lの他端にエミッタが接続され、前記MOS−FETQ
2 のソースに抵抗Rを介してベースが接続されたトラン
ジスタTRとを備えている。The short-circuit current suppressing circuit shown in FIG. 6 is connected to the source of the MOS-FET Q2 on the flywheel side and detects a short-circuit current flowing through the MOS-FET Q2, and the smoothing choke coil CH.
And a collector connected to the gate of the MOS-FET Q2 through a diode D1 and a capacitor C0 connected between the supersaturated reactor S2 and the gate of the MOS-FET Q2.
L has an emitter connected to the other end thereof and the MOS-FET Q
2 and a transistor TR whose base is connected to the source via a resistor R.
【0037】そして、前記両MOS−FETQ1 、Q2
が同時にオンしたとき、過飽和リアクトルSLにより検
出する電圧により前記トランジスタTRをオンし、前記
MOS−FETQ2 のゲート、ソース間を短絡して、前
記両MOS−FETQ1 、Q2 が同時にオンした際の図
7の2段目に示すような短絡電流を抑制することがで
き、安全性を高めることができるとともに、図7の3段
目に示すようにフライホイール電圧を図1に示す低損失
回路の場合と同様例えば0.2V程度とすることがで
き、これにより、フライホイール側の電力損失が低減さ
れ、総合的な損失低減効果を発揮できる。The two MOS-FETs Q1, Q2
Simultaneously turns on, the transistor TR is turned on by the voltage detected by the supersaturated reactor SL, the gate and source of the MOS-FET Q2 are short-circuited, and both the MOS-FETs Q1, Q2 are turned on at the same time. 7 can suppress the short-circuit current as shown in the second stage, and can improve the safety. In addition, as shown in the third stage in FIG. 7, the flywheel voltage is reduced as compared with the case of the low-loss circuit shown in FIG. Similarly, it can be set to, for example, about 0.2 V, whereby the power loss on the flywheel side is reduced, and an overall loss reduction effect can be exhibited.
【0038】図8は上述した図3に示す短絡電流抑制回
路を、図11に示す従来例と同様な同期整流方式の低損
失出力回路に適用した例を示すものであり、また、図9
は上述した図6に示す短絡電流抑制回路を、図11に示
す従来例と同様な同期整流方式の低損失出力回路に適用
した例を示すものである。FIG. 8 shows an example in which the above-described short-circuit current suppressing circuit shown in FIG. 3 is applied to a low-loss output circuit of a synchronous rectification system similar to the conventional example shown in FIG.
11 shows an example in which the short-circuit current suppressing circuit shown in FIG. 6 is applied to a synchronous rectification type low-loss output circuit similar to the conventional example shown in FIG.
【0039】このような図3に示す短絡電流抑制回路又
は図6に示す短絡電流抑制回路を適用した同期整流方式
の低損失出力回路においても、前記両MOS−FETQ
1 、Q2 が同時にオンした際の短絡電流を抑制すること
ができ、安全性を高めることができる。In the low-loss output circuit of the synchronous rectification system to which the short-circuit current suppressing circuit shown in FIG. 3 or the short-circuit current suppressing circuit shown in FIG.
1, Short-circuit current when Q2 is simultaneously turned on can be suppressed, and safety can be improved.
【0040】以上説明した本実施の形態によれば、フラ
イホイール側のMOS−FETQ2を平滑用チョークコ
イルCHの電圧で駆勳するものであるから、フライホイ
ール側の電圧降下を低く抑えて損失を従来例に比べて数
%程度低減することが確認できた(5V、20A回路の
場合)。According to the present embodiment described above, since the MOS-FET Q2 on the flywheel side is driven by the voltage of the smoothing choke coil CH, the voltage drop on the flywheel side is suppressed to reduce the loss. It was confirmed that the power consumption was reduced by about several percent as compared with the conventional example (in the case of a 5 V, 20 A circuit).
【0041】また、可飽和リアクトルを用いた短絡電流
防止回路を付加することによって、過大な短絡電流を抑
制でき、低損失出力回路の安全性を高めることができ
る。Further, by adding a short-circuit current prevention circuit using a saturable reactor, an excessive short-circuit current can be suppressed, and the safety of the low-loss output circuit can be improved.
【0042】即ち、本実施の形態の低損失出力回路によ
れば、従来の低損失出力回路に比べて、同じ仕様なら整
流素子の損失が低減し、放熱器のコストを下げることが
できて材料費の削減を図れる。また、整流素子の温度上
昇率を低く抑えることができ、部品放障率を下げ、より
長寿命で信頼性の高いものとすることができる。That is, according to the low-loss output circuit of the present embodiment, compared with the conventional low-loss output circuit, the loss of the rectifier element can be reduced with the same specifications, and the cost of the radiator can be reduced. Costs can be reduced. In addition, the rate of temperature rise of the rectifying element can be suppressed low, the rate of component failure can be reduced, and a longer life and higher reliability can be achieved.
【0043】逆に、同じ損失となるように設計すれば、
大電流出力とすることができコストメリットを上げるこ
とができる。Conversely, if they are designed to have the same loss,
A large current output can be obtained, and the cost merit can be increased.
【0044】[0044]
【発明の効果】本発明によれば、フライホイール側の電
力損失が低減され、総合的な損失低減効果を発揮できる
低損失出力回路を提供することができる。According to the present invention, it is possible to provide a low-loss output circuit capable of reducing the power loss on the flywheel side and exhibiting an overall loss reduction effect.
【0045】また、本発明によれば、上述した効果に加
えて、短絡電流抑制回路により両MOS−FETが同時
にオンした際の短絡電流を抑制することができ、安全性
を高めることができる低損失出力回路を提供することが
できる。According to the present invention, in addition to the above-described effects, the short-circuit current suppression circuit can suppress a short-circuit current when both MOS-FETs are simultaneously turned on, thereby improving safety. A loss output circuit can be provided.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の実施の形態の低損失出力回路の回路図
である。FIG. 1 is a circuit diagram of a low-loss output circuit according to an embodiment of the present invention.
【図2】本発明の実施の形態の及び従来例の低損失出力
回路の各部の信号波形図である。FIG. 2 is a signal waveform diagram of each part of a low-loss output circuit according to an embodiment of the present invention and a conventional example.
【図3】本発明の実施の形態の低損失出力回路に短絡電
流抑制回路の一例を付加した回路図である。FIG. 3 is a circuit diagram in which an example of a short-circuit current suppression circuit is added to the low-loss output circuit according to the embodiment of the present invention;
【図4】図3に示す低損失出力回路のフライホイール側
の電流及び電圧の波形図である。FIG. 4 is a waveform diagram of current and voltage on the flywheel side of the low-loss output circuit shown in FIG. 3;
【図5】図3に示す低損失出力回路の整流側及びフライ
ホイール側の電流の立ち下がり及び立ち上がりの拡大波
形図である。FIG. 5 is an enlarged waveform diagram of falling and rising currents on the rectifying side and the flywheel side of the low loss output circuit shown in FIG. 3;
【図6】本発明の実施の形態の低損失出力回路に短絡電
流抑制回路の他例を付加した回路図である。FIG. 6 is a circuit diagram in which another example of the short-circuit current suppressing circuit is added to the low-loss output circuit according to the embodiment of the present invention.
【図7】図6に示す低損失出力回路のフライホイール側
の電流及び電圧の波形図である。7 is a waveform diagram of current and voltage on the flywheel side of the low-loss output circuit shown in FIG. 6;
【図8】本発明の実施の形態の図3に示す短絡電流抑制
回路を同期整流方式の低損失出力回路に適用した例を示
す回路図である。FIG. 8 is a circuit diagram showing an example in which the short-circuit current suppression circuit shown in FIG. 3 according to the embodiment of the present invention is applied to a synchronous rectification type low-loss output circuit.
【図9】本発明の実施の形態の図6に示す短絡電流抑制
回路を同期整流方式の低損失出力回路に適用した例を示
す回路図である。FIG. 9 is a circuit diagram showing an example in which the short-circuit current suppressing circuit shown in FIG. 6 according to the embodiment of the present invention is applied to a synchronous rectification type low-loss output circuit.
【図10】従来のマグアンプを使用した低損失出力回路
の回路図である。FIG. 10 is a circuit diagram of a low-loss output circuit using a conventional mag amplifier.
【図11】従来のマグアンプを使用した同期整流方式の
低損失出力回路の回路図である。FIG. 11 is a circuit diagram of a conventional synchronous rectification type low-loss output circuit using a mag amplifier.
T トランス N2 二次巻線 N3 補助巻線 Q1 MOS−FET Q2 MOS−FET MA マグアンプ CH 平滑用チョークコイル C 平滑コンデンサ DF ボディダイオード SL 過飽和リアクトル C0 コンデンサ ZD1 ツェナーダイオード ZD2 ツェナーダイオード TR トランジスタ T Transformer N2 Secondary winding N3 Auxiliary winding Q1 MOS-FET Q2 MOS-FET MA Mag amp CH Smoothing choke coil C Smoothing capacitor DF Body diode SL Supersaturated reactor C0 Capacitor ZD1 Zener diode ZD2 Zener diode TR Transistor
Claims (3)
二次巻線に接続したマグアンプと、整流側及びフライホ
イール側のMOS−FETを用いた整流素子と、これら
整流素子の整流出力を平滑して直流出力電圧を得る平滑
用チョークコイルとを有する低損失出力回路において、 前記フライホイール側の整流素子の駆動信号を平滑用チ
ョークコイルにより供給するように構成したことを特徴
とする低損失出力回路。1. A mag-amp connected to a secondary winding of a transformer for outputting a rectangular-wave AC voltage, a rectifying element using rectifying-side and flywheel-side MOS-FETs, and smoothing rectifying outputs of these rectifying elements. A low-loss output circuit having a smoothing choke coil for obtaining a DC output voltage, wherein a drive signal for the rectifying element on the flywheel side is supplied by the smoothing choke coil. circuit.
二次巻線に接続したマグアンプと、整流側の整流素子で
あるMOS−FET及びフライホイール側の整流素子で
あるMOS−FETと、これらMOS−FETによる整
流出力を平滑して直流出力電圧を得る平滑用チョークコ
イルとを有する低損失出力回路において、 前記フライホイール側のMOS−FETのゲートに平滑
用チョークコイルから駆動信号を供給するように構成す
るとともに、 前記フライホイール側のMOS−FETに流れる短絡電
流を検出する過飽和リアクトルと、前記平滑用チョーク
コイルとMOS−FETのゲートとの間に接続したコン
デンサとを備え、前記両MOS−FETが同時にオンし
たとき、前記フライホイール側のMOS−FETのゲー
ト、ソース間に短絡電流により生じる電圧と逆極性の電
圧を印加して短絡電流を抑制する短絡電流抑制回路とを
備えたこと、 を特徴とする低損失出力回路。2. A mag-amp connected to a secondary winding of a transformer that outputs a rectangular wave AC voltage, a rectifier-side MOS-FET and a flywheel-side rectifier MOS-FET, In a low-loss output circuit having a smoothing choke coil for obtaining a DC output voltage by smoothing a rectified output by a MOS-FET, a drive signal is supplied from the smoothing choke coil to a gate of the MOS-FET on the flywheel side. And a saturable reactor for detecting a short-circuit current flowing through the flywheel-side MOS-FET, and a capacitor connected between the smoothing choke coil and the gate of the MOS-FET. When the FETs are turned on at the same time, a short circuit occurs between the gate and the source of the MOS-FET on the flywheel side. Low-loss output circuit, characterized in that, with a voltage polarity opposite to suppress short-circuit current suppressing circuit for short-circuit current by applying a voltage caused by the current.
二次巻線に接続したマグアンプと、整流側の整流素子で
あるMOS−FET及びフライホイール側の整流素子で
あるMOS−FETと、これらMOS−FETによる整
流出力を平滑して直流出力電圧を得る平滑用チョークコ
イルとを有する低損失出力回路において、 前記フライホイール側のMOS−FETのゲートに平滑
用チョークコイルから駆動信号を供給するように構成す
るとともに、 前記フライホイール側のMOS−FETに流れる短絡電
流を検出する過飽和リアクトルと、前記MOS−FET
のゲート、ソース間に接続され前記過飽和リアクトルに
よりオン駆動されるトランジスタとを備え、前記両MO
S−FETが同時にオンしたとき、前記フライホイール
側のMOS−FETのゲート、ソース間を前記トランジ
スタにより短絡して短絡電流を抑制する短絡電流抑制回
路と、 を備えたことを特徴とする低損失出力回路。3. A mag-amp connected to a secondary winding of a transformer that outputs a square wave AC voltage, a rectifier-side MOS-FET and a flywheel-side rectifier MOS-FET. In a low-loss output circuit having a smoothing choke coil for obtaining a DC output voltage by smoothing a rectified output by a MOS-FET, a drive signal is supplied from the smoothing choke coil to a gate of the MOS-FET on the flywheel side. And a supersaturated reactor for detecting a short-circuit current flowing through the flywheel-side MOS-FET, and the MOS-FET
A transistor connected between the gate and the source of the MOS transistor, the transistor being turned on by the supersaturated reactor.
And a short-circuit current suppressing circuit for suppressing a short-circuit current by short-circuiting the gate and the source of the MOS-FET on the flywheel side by the transistor when the S-FET is simultaneously turned on. Output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20240996A JP2927734B2 (en) | 1996-07-31 | 1996-07-31 | Low loss output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20240996A JP2927734B2 (en) | 1996-07-31 | 1996-07-31 | Low loss output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1052037A true JPH1052037A (en) | 1998-02-20 |
JP2927734B2 JP2927734B2 (en) | 1999-07-28 |
Family
ID=16457034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20240996A Expired - Fee Related JP2927734B2 (en) | 1996-07-31 | 1996-07-31 | Low loss output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2927734B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077623A (en) * | 2007-09-21 | 2009-04-09 | Glacialtech Inc | Forward converter with self-driven synchronous rectifier |
JP2012139042A (en) * | 2010-12-27 | 2012-07-19 | Kawasaki Heavy Ind Ltd | Saturable reactor control circuit for magnetic amplifier |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642630B2 (en) | 2001-05-30 | 2003-11-04 | Nec Communication Systems, Ltd. | Multi-output switching power source circuit |
-
1996
- 1996-07-31 JP JP20240996A patent/JP2927734B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077623A (en) * | 2007-09-21 | 2009-04-09 | Glacialtech Inc | Forward converter with self-driven synchronous rectifier |
JP2012139042A (en) * | 2010-12-27 | 2012-07-19 | Kawasaki Heavy Ind Ltd | Saturable reactor control circuit for magnetic amplifier |
Also Published As
Publication number | Publication date |
---|---|
JP2927734B2 (en) | 1999-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852550B1 (en) | A method and circuit for self-driven synchronous rectification | |
US5708571A (en) | Synchronous rectifying circuit of an active clamping type with less driving loss and less continuity loss | |
JP3475925B2 (en) | Switching power supply | |
US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
US6246593B1 (en) | Topology-independent synchronous rectifier commutation circuit | |
JP4613951B2 (en) | Synchronous rectification forward converter | |
JPH05252737A (en) | Mosfet rectifying circuit for forward converter | |
JP2002209381A (en) | Dc-dc converter and control method therefor | |
US20060193155A1 (en) | DC converter | |
US8625314B2 (en) | Switching power supply apparatus | |
JP2008125217A (en) | Switching power supply | |
US7952334B2 (en) | DC-DC converter | |
US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
JP2927734B2 (en) | Low loss output circuit | |
JP3259128B2 (en) | Synchronous rectification circuit | |
JP4172569B2 (en) | Switching power supply | |
JP2602752B2 (en) | Driver circuit for insulated gate power semiconductor device | |
JP3515675B2 (en) | Synchronous rectification circuit | |
US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
JP2651971B2 (en) | Driver circuit for insulated gate power semiconductor device | |
JP3063823B2 (en) | Power supply circuit | |
JPH0993917A (en) | Synchronous rectifier circuit | |
JP2002084756A (en) | Synchronous rectifying circuit for switching power supply | |
JP3066720B2 (en) | Synchronous rectification circuit | |
JPH08275508A (en) | Voltage step-up dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |