JP3063823B2 - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JP3063823B2 JP3063823B2 JP8284039A JP28403996A JP3063823B2 JP 3063823 B2 JP3063823 B2 JP 3063823B2 JP 8284039 A JP8284039 A JP 8284039A JP 28403996 A JP28403996 A JP 28403996A JP 3063823 B2 JP3063823 B2 JP 3063823B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- circuit
- diode
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、フォワードコンバ
ータのＭＯＳＦＥＴ同期整流回路に関し、特に整流用Ｆ
ＥＴ及び環流用ＦＥＴの駆動方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous rectifier circuit for a MOSFET of a forward converter, and more particularly to a rectifier F rectifier circuit.
The present invention relates to a method for driving an ET and a recirculation FET.
【０００２】[0002]
【従来の技術】まず、図３に従来の一般的な同期整流用
駆動回路の一例を示す。2. Description of the Related Art FIG. 3 shows an example of a conventional general drive circuit for synchronous rectification.
【０００３】従来の同期整流回路は、図３に示すように
環流用ＦＥＴ１２及び整流用ＦＥＴ１３のソースが共通
である直列回路を主トランス３の二次巻線に並列に接続
し、環流用ＦＥＴ１２のドレインとソース間にチョーク
コイル１４、出力コンデンサ１５で構成されるフィルタ
回路の入力を接続する。また、整流用ＦＥＴ１３のゲー
トと環流用ＦＥＴ１２のドレイン間及び環流用ＦＥＴ１
２のゲートと整流用ＦＥＴ１３のドレイン間に抵抗器１
６，１７をそれぞれ接続する。なお、１は入力コンデン
サである。In the conventional synchronous rectifier circuit, as shown in FIG. 3, a series circuit having a common source of the circulating FET 12 and the rectifying FET 13 is connected in parallel to the secondary winding of the main transformer 3, and The input of a filter circuit composed of a choke coil 14 and an output capacitor 15 is connected between the drain and the source. Further, between the gate of the rectifying FET 13 and the drain of the circulating FET 12 and between the rectifying FET 13 and the circulating FET 1.
A resistor 1 is connected between the gate of the FET 2 and the drain of the rectifying FET 13.
6 and 17 are connected respectively. 1 is an input capacitor.
【０００４】主スイッチ２がオンすると、主トランス３
の二次巻線からゲート抵抗器１６を経由して整流用ＦＥ
Ｔ１３がオンする。この整流用ＦＥＴ１３がオンする
と、環流用ＦＥＴ１２のゲート電圧がソース電圧に対し
て減少し、環流用ＦＥＴ１２がオフする。このとき、主
トランス３の二次巻線からチョークコイル１４、コンバ
ータの負荷を経由し、整流用ＦＥＴ１３、主トランス３
の二次巻線の経路で負荷電流が流れる。When the main switch 2 is turned on, the main transformer 3
From the secondary winding of the rectifier FE through the gate resistor 16
T13 turns on. When the rectifying FET 13 is turned on, the gate voltage of the circulating FET 12 is reduced with respect to the source voltage, and the circulating FET 12 is turned off. At this time, the rectification FET 13, the main transformer 3 and the secondary winding of the main transformer 3 pass through the choke coil 14 and the load of the converter.
The load current flows through the secondary winding path.
【０００５】一方、主スイッチ２がオフすると、主トラ
ンス３の二次巻線にフライバック電圧が発生し、環流用
ＦＥＴ１２がオンとなり、整流用ＦＥＴ１３がオフす
る。これによりチョークコイル１４、コンバータの負
荷、環流用ＦＥＴ１２、チョークコイル１４と負荷電流
が流れる。On the other hand, when the main switch 2 is turned off, a flyback voltage is generated in the secondary winding of the main transformer 3, and the freewheeling FET 12 is turned on and the rectifying FET 13 is turned off. Thus, the load current flows through the choke coil 14, the load of the converter, the freewheeling FET 12, and the choke coil 14.
【０００６】[0006]
【発明が解決しようとする課題】従来の同期整流駆動回
路において、整流用ＦＥＴと環流用ＦＥＴが同時オンに
なる現象が起こり、その結果、トランスに短絡電流が流
れ、電源効率が低下する問題点があった。In the conventional synchronous rectification drive circuit, a phenomenon occurs in which the rectifying FET and the recirculating FET are turned on at the same time. As a result, a short-circuit current flows through the transformer, and the power supply efficiency is reduced. was there.
【０００７】その理由は、同期整流素子として使用する
ＭＯＳＦＥＴのゲートの寄生容量により、整流用ＦＥＴ
及び環流用ＦＥＴの動作が遅れることである。The reason is that a rectifying FET is used due to a parasitic capacitance of a gate of a MOSFET used as a synchronous rectifying element.
And the operation of the freewheeling FET is delayed.
【０００８】本発明は、フォワードコンバータのＭＯＳ
ＦＥＴ整流回路において、環流用ＦＥＴ及び整流用ＦＥ
Ｔの同時オン状態における電力損失を防止する回路を提
供しようとするものである。The present invention relates to a MOS converter for a forward converter.
In a FET rectifier circuit, a circulating FET and a rectifying FE
It is an object of the present invention to provide a circuit for preventing power loss in the simultaneous ON state of T.
【０００９】[0009]
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。The present invention employs the following means to solve the above-mentioned problems.
【００１０】（１）ＭＯＳＦＥＴを同期整流に用いたス
イッチング電源回路において、前記同期整流用駆動回路
が、主トランスの一方の二次巻線の端子より、第１の波
形整形回路及び第２の波形整形回路を経由し、それぞれ
環流用ＦＥＴ、整流用ＦＥＴを駆動し、前記第１の波形
整形回路及び前記第２の波形整形回路が、それぞれ抵抗
器、コンデンサ及びダイオードからなる時定数回路とＦ
ＥＴ駆動用ＩＣで構成される電源回路。(1) In a switching power supply circuit using a MOSFET for synchronous rectification, the synchronous rectification drive circuit receives a first waveform shaping circuit and a second waveform from a terminal of one secondary winding of a main transformer. The recirculation FET and the rectification FET are respectively driven via a shaping circuit, and the first waveform shaping circuit and the second waveform shaping circuit are each connected to a time constant circuit including a resistor, a capacitor, and a diode, and F
A power supply circuit composed of an ET driving IC.
【００１１】（２）前記第１の波形整形回路において、
逆バイアスされた第１のダイオードが第１の抵抗器と並
列に接続され、前記第２の波形整形回路において、順バ
イアスされた第２のダイオードが第２の抵抗器と並列に
接続されている前記１記載の電源回路。(2) In the first waveform shaping circuit,
A reverse-biased first diode is connected in parallel with the first resistor, and in the second waveform shaping circuit, a forward-biased second diode is connected in parallel with the second resistor. 2. The power supply circuit according to 1 above.
【００１２】[0012]
【００１３】[0013]
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。Embodiments of the present invention will now be described with reference to the drawings.
【００１４】図１は、本発明の一実施の形態例を示す回
路図である。また、図２は、図１に示した各部波形であ
る。この実施の形態例において、図３に示した従来例の
電源回路と異なる点は、次のとおりである。FIG. 1 is a circuit diagram showing an embodiment of the present invention. FIG. 2 shows waveforms of respective parts shown in FIG. This embodiment differs from the conventional power supply circuit shown in FIG. 3 in the following points.
【００１５】［１］構成の説明 主トランス３の一方の二次巻線を逆バイアスされたダイ
オード８、ダイオード８に並列接続された抵抗器９及び
コンデンサ１０で構成される時定数回路とＦＥＴ駆動用
ＩＣ１１の直列回路で構成される第１の波形整形回路の
入力に接続し、前記第１の波形整形回路の出力を整流用
ＦＥＴ１３のゲートに接続する。さらに、前記二次巻線
を順バイアスされたダイオード４、ダイオード４に並列
接続された抵抗器５及びコンデンサ６で構成される時定
数回路とＦＥＴ駆動用ＩＣ７の直列回路で構成される第
２の波形整形回路の入力に接続し、前記第２の波形整形
回路の出力を環流用ＦＥＴ１２のゲートに接続する。こ
のようにして、前記各時定数回路と前記各ＦＥＴ駆動用
ＩＣ７，１１により駆動パルスのデッドタイムを作り、
整流用ＦＥＴ１３と環流用ＦＥＴ１２を駆動する。[1] Description of Configuration A time constant circuit composed of a diode 8 in which one secondary winding of the main transformer 3 is reverse-biased, a resistor 9 and a capacitor 10 connected in parallel to the diode 8, and FET driving The output of the first waveform shaping circuit is connected to the input of a first waveform shaping circuit composed of a series circuit of the ICs 11 and the gate of the rectifying FET 13. Further, the second winding is constituted by a series circuit of a time constant circuit composed of a forward biased diode 4, a resistor 5 and a capacitor 6 connected in parallel to the diode 4, and a series circuit of an FET driving IC 7. It is connected to the input of the waveform shaping circuit, and the output of the second waveform shaping circuit is connected to the gate of the freewheeling FET 12. In this way, a dead time of a driving pulse is created by the time constant circuits and the FET driving ICs 7 and 11,
The rectifying FET 13 and the circulating FET 12 are driven.
【００１６】［２］動作の説明 次に上記実施の形態例の動作を図２を参照して説明す
る。図２（ａ）は主トランス３の二次巻線電圧波形、
（ｂ）はダイオード４、抵抗器５及びコンデンサ６で構
成される時定数回路の出力波形、（ｃ）は環流用ＦＥＴ
１２のゲート電圧波形、（ｄ）はダイオード８、抵抗器
９及びコンデンサ１０で構成される時定数回路の出力波
形、（ｅ）は整流用ＦＥＴ１３のゲート電圧波形であ
る。ここで主スイッチ２がオンしたとき、主トランス３
の二次巻線に電圧が印加される（（ａ）Ｔ０−Ｔ２間）
と、抵抗器９及びコンデンサ１０の時定数により（ｄ）
のＴ０−Ｔ２間の波形となり、ＦＥＴ駆動用ＩＣ１１に
入力される。そして、駆動回路のスレッショルド電圧に
なると、デッドタイム（Ｔ０−Ｔ１間）を持った（ｅ）
の波形が出力され、整流用ＦＥＴ１３をオン状態にす
る。また、このとき主トランス３の二次巻線電圧がダイ
オード４を経由しＦＥＴ駆動用ＩＣ７に入力され、この
ＦＥＴ駆動用ＩＣ７によって（ｃ）のＴ０−Ｔ２間の波
形となり、整流用ＦＥＴ１２をオフ状態とする。[2] Description of Operation Next, the operation of the above embodiment will be described with reference to FIG. FIG. 2A shows a secondary winding voltage waveform of the main transformer 3,
(B) is an output waveform of a time constant circuit composed of a diode 4, a resistor 5 and a capacitor 6, and (c) is a freewheeling FET.
12, (d) is the output waveform of the time constant circuit composed of the diode 8, the resistor 9, and the capacitor 10, and (e) is the gate voltage waveform of the rectifying FET 13. Here, when the main switch 2 is turned on, the main transformer 3
Is applied to the secondary winding of (a) (between T0 and T2)
And the time constant of the resistor 9 and the capacitor 10 (d)
, And is inputted to the FET driving IC 11. When the threshold voltage of the drive circuit is reached, a dead time (between T0 and T1) is obtained (e).
Is output, and the rectifying FET 13 is turned on. At this time, the secondary winding voltage of the main transformer 3 is input to the FET driving IC 7 via the diode 4, and the FET driving IC 7 produces a waveform between T0 and T2 in (c), turning off the rectifying FET 12. State.
【００１７】一方、主スイッチ２がオフになると、主ト
ランス３の二次巻線電圧は（ａ）のＴ２−Ｔ４間とな
り、抵抗器５及びコンデンサ６の時定数により放電波形
（（ｂ）Ｔ２−Ｔ４間）となり、ＦＥＴ駆動用ＩＣ７に
入力される。そして、前記放電波形がＦＥＴ駆動用ＩＣ
７のスレッショルド電圧になると、デッドタイム
（（ｃ）Ｔ２−Ｔ３間）を持つ波形（ｃ）が出力され、
環流用ＦＥＴ１２がオン状態となる。さらに、ダイオー
ド８により整流用ＦＥＴ１３を経由しオフ状態になる
（（ｅ）のＴ２−Ｔ４間）。On the other hand, when the main switch 2 is turned off, the secondary winding voltage of the main transformer 3 is between T2 and T4 in (a), and the discharge waveform ((b) T2 −T4) and is input to the FET driving IC 7. The discharge waveform is an FET driving IC
When the threshold voltage reaches 7, a waveform (c) having a dead time ((c) between T2 and T3) is output,
The recirculation FET 12 is turned on. Further, the diode 8 is turned off via the rectifying FET 13 (between T2 and T4 in (e)).
【００１８】以上の動作を繰り返すことにより、本実施
の形態例において、主トランス３の一方の二次巻線のパ
ルスを基準パルスとし、抵抗器５、コンデンサ６及びダ
イオード４からなる時定数回路とＦＥＴ駆動用ＩＣ７、
さらに、抵抗器９、コンデンサ１０及びダイオード８か
らなる時定数回路とＦＥＴ駆動用ＩＣ１１により環流用
ＦＥＴ１２、整流用ＦＥＴ１３のタイミングを計ること
で、環流用ＦＥＴ１２と整流用ＦＥＴ１３の同時オン状
態を防止することができる。また、前記両素子を矩形波
にて駆動するために、安定動作が可能となり、電力損失
を改善することができる。By repeating the above operation, in the present embodiment, a pulse of one secondary winding of the main transformer 3 is used as a reference pulse, and a time constant circuit including a resistor 5, a capacitor 6, and a diode 4 is used. FET driving IC7,
Further, the timing of the freewheeling FET 12 and the rectifying FET 13 is measured by the time constant circuit including the resistor 9, the capacitor 10 and the diode 8 and the FET driving IC 11, so that the simultaneous ON state of the freewheeling FET 12 and the rectifying FET 13 is prevented. be able to. In addition, since both elements are driven by a rectangular wave, a stable operation is possible, and power loss can be improved.
【００１９】[0019]
【発明の効果】本発明は、単純な部品及び少ない部品点
数により、整流用ＦＥＴと環流用ＦＥＴの同時ＯＮを防
止することができ、高効率化を図ることができる。According to the present invention, it is possible to prevent the rectifying FET and the recirculating FET from being simultaneously turned on with a simple part and a small number of parts, thereby achieving high efficiency.
【００２０】その理由は、主トランスの一方の二次巻線
の電圧を基準パルスとして整流用ＦＥＴと環流用ＦＥＴ
の各波形整形回路を構成できるので、容易にデッドタイ
ムを作ることができるからである。The reason is that the voltage of one secondary winding of the main transformer is used as a reference pulse and the rectifying FET and the recirculating FET are used.
This is because each of the waveform shaping circuits can be configured, so that a dead time can be easily created.
【図１】本発明の一実施の形態例の電源回路を示す図で
ある。FIG. 1 is a diagram showing a power supply circuit according to an embodiment of the present invention.
【図２】本発明の一実施の形態例の電源回路の各部の動
作波形を示す図である。FIG. 2 is a diagram showing operation waveforms of each unit of the power supply circuit according to one embodiment of the present invention.
【図３】従来例の電源回路を示す図である。FIG. 3 is a diagram showing a conventional power supply circuit.
１ 入力コンデンサ ２ 主スイッチ ３ 主トランス ４，８ ダイオード ５，９，１６，１７ 抵抗器 ６，１０ コンデンサ ７，１１ ＦＥＴ駆動用ＩＣ １２ 環流用ＦＥＴ １３ 整流用ＦＥＴ １４ チョークコイル １５ 出力コンデンサ DESCRIPTION OF SYMBOLS 1 Input capacitor 2 Main switch 3 Main transformer 4,8 Diode 5,9,16,17 Resistor 6,10 Capacitor 7,11 FET drive IC 12 Recirculation FET 13 Rectification FET 14 Choke coil 15 Output capacitor
Claims (2)
チング電源回路において、前記同期整流用駆動回路が、
主トランスの一方の二次巻線の端子より、第１の波形整
形回路及び第２の波形整形回路を経由し、それぞれ環流
用ＦＥＴ、整流用ＦＥＴを駆動し、前記第１の波形整形
回路及び前記第２の波形整形回路が、それぞれ抵抗器、
コンデンサ及びダイオードからなる時定数回路とＦＥＴ
駆動用ＩＣで構成されることを特徴とする電源回路。1. A switching power supply circuit using a MOSFET for synchronous rectification, wherein the synchronous rectification drive circuit comprises:
From the terminal of one of the secondary windings of the main transformer, via a first waveform shaping circuit and a second waveform shaping circuit, a freewheeling FET and a rectifying FET are driven, respectively. The second waveform shaping circuit includes a resistor,
Time constant circuit consisting of capacitor and diode and FET
A power supply circuit comprising a driving IC.
イアスされた第１のダイオードが第１の抵抗器と並列に
接続され、前記第２の波形整形回路において、順バイア
スされた第２のダイオードが第２の抵抗器と並列に接続
されていることを特徴とする請求項１記載の電源回路。2. In the first waveform shaping circuit, a reverse-biased first diode is connected in parallel with a first resistor, and in the second waveform shaping circuit, a forward-biased second diode is connected. The power supply circuit according to claim 1, wherein a diode is connected in parallel with the second resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284039A JP3063823B2 (en) | 1996-10-25 | 1996-10-25 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284039A JP3063823B2 (en) | 1996-10-25 | 1996-10-25 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10136645A JPH10136645A (en) | 1998-05-22 |
| JP3063823B2 true JP3063823B2 (en) | 2000-07-12 |
Family
ID=17673513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8284039A Expired - Lifetime JP3063823B2 (en) | 1996-10-25 | 1996-10-25 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063823B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1120896B1 (en) * | 2000-01-28 | 2005-03-23 | Densei-Lambda K.K. | Resonant power converter |
| KR100508208B1 (en) * | 2002-09-26 | 2005-08-17 | 동양이엔피 주식회사 | Synchronous rectifier for switching power supplies |
| CN100511944C (en) * | 2005-09-15 | 2009-07-08 | 株式会社村田制作所 | Synchronous rectification forward converter |
| DE102006041729A1 (en) * | 2006-09-01 | 2008-03-13 | Siemens Ag | Circuit for clocked power supply |
| JP5187885B2 (en) * | 2007-08-29 | 2013-04-24 | 株式会社日立国際電気 | Switching circuit |
-
1996
- 1996-10-25 JP JP8284039A patent/JP3063823B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10136645A (en) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| KR100691929B1 (en) | General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate | |
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| KR100852550B1 (en) | A method and circuit for self-driven synchronous rectification | |
| US5986899A (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
| US5734563A (en) | Synchronous rectification type converter | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
| US6181578B1 (en) | Synchronous rectifier drive mechanism for resonant reset forward converters | |
| JP3063823B2 (en) | Power supply circuit | |
| JP2976180B2 (en) | Synchronous rectifier circuit using current transformer | |
| JP3328671B2 (en) | Synchronous rectification circuit, forward converter including the same, and synchronous rectification method | |
| JP2988405B2 (en) | Switching power supply circuit | |
| JPH10225114A (en) | Synchronous rectifier circuit | |
| JPH1118426A (en) | Switching power supply circuit | |
| JPH07337006A (en) | Synchronous rectifier circuit | |
| JPH0622560A (en) | Dc-ac converter | |
| JPH10136646A (en) | Synchronous rectifier | |
| JPH08275508A (en) | Voltage step-up dc-dc converter | |
| JP3351482B2 (en) | Insulated switching power supply | |
| JP2962388B2 (en) | Two-stone insulated switching power supply | |
| JP2858412B2 (en) | Transformer connection type DC-DC converter | |
| JP2605719Y2 (en) | Switching power supply | |
| JP2003033016A (en) | Switching power supply | |
| JP2002262560A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000405 |