JP2602752B2 - Driver circuit for insulated gate power semiconductor device - Google Patents
Driver circuit for insulated gate power semiconductor deviceInfo
- Publication number
- JP2602752B2 JP2602752B2 JP7625992A JP7625992A JP2602752B2 JP 2602752 B2 JP2602752 B2 JP 2602752B2 JP 7625992 A JP7625992 A JP 7625992A JP 7625992 A JP7625992 A JP 7625992A JP 2602752 B2 JP2602752 B2 JP 2602752B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- gate
- power semiconductor
- turned
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、スイッチング電源等の
スイッチング素子に用いられる絶縁ゲート型電力用半導
体素子の駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for an insulated gate power semiconductor device used for a switching device such as a switching power supply.
【０００２】[0002]
【従来の技術】従来、インバータ電源，ＤＣ−ＤＣコン
バータ電源等の電力用のスイッチング素子には、電圧駆
動できる電力消費の少ない素子として、ＦＥＴとバイポ
ーラトランジスタを組合せた構成のＩＧＢＴ，ＭＯＳ−
ＦＥＴ等の絶縁ゲート型電力用半導体素子が用いられ、
これらの半導体素子の駆動回路はほぼ図２に示すように
構成される。2. Description of the Related Art Conventionally, power switching elements such as an inverter power supply and a DC-DC converter power supply are IGBTs, MOS-FETs having a configuration in which an FET and a bipolar transistor are combined as elements which can be driven by voltage and have low power consumption.
Insulated gate power semiconductor elements such as FETs are used,
Drive circuits for these semiconductor elements are configured as shown in FIG.
【０００３】同図において、１はＩＧＢＴ構成の絶縁ゲ
ート型電力用半導体素子であり、制御端子としてのゲー
ト１ａ及び出力端子としてのエミッタ１ｂ，コレクタ１
ｃを有する。２は正の直流電源端子、３Ａは１次巻線３
ａの一端（巻始め）が直流電源端子２に接続されたトラ
ンス、４は駆動制御用のスイッチング半導体素子であ
り、この回路の場合、駆動回路の損失を小さくするため
絶縁ゲート型の半導体素子（ＮチャンネルＭＯＳ−ＦＥ
Ｔ）により形成され、ドレイン，ソースが１次巻線３ａ
の他端，アースに接続されている。５，６は１次巻線３
ａの両端間に直列に設けられたスナバ回路用のダイオー
ド，抵抗、７はスイッチング半導体素子４のゲートに接
続された駆動制御信号（電圧信号）Ｓｉの入力端子であ
る。In FIG. 1, reference numeral 1 denotes an insulated gate type power semiconductor element having an IGBT structure, which includes a gate 1a as a control terminal, an emitter 1b as an output terminal, and a collector 1.
c. 2 is a positive DC power supply terminal, 3A is a primary winding 3
The transformer 4 has one end (start of winding) a connected to the DC power supply terminal 2 and a switching semiconductor element 4 for drive control. In this circuit, an insulated gate type semiconductor element ( N-channel MOS-FE
T), the drain and source of which are the primary winding 3a
Is connected to the ground at the other end. 5 and 6 are primary windings 3
Reference numeral 7 denotes a diode and a resistor for a snubber circuit provided in series between both ends of a, and is an input terminal of a drive control signal (voltage signal) Si connected to the gate of the switching semiconductor element 4.
【０００４】８はアノード，カソードがトランス３の２
次巻線３ｂの一端（巻始め），ゲート１ａに接続された
ターンオフ制御用のダイオード、９はゲート１ａ，エミ
ッタ１ｂ間に設けられたゲートバイアス用の抵抗、１０
はＰＮＰ型トランジスタ構成のターンオフ用のスイッチ
ング半導体素子であり、ベース，エミッタがダイオード
８のアノード，カソードに接続され、コレクタが逆流防
止用のダイオード１１のアノード，カソードを介して２
次巻線３ｂの他端に接続され、抵抗９に並列に設けられ
ている。Reference numeral 8 denotes an anode and a cathode 2
One end (start of winding) of the next winding 3b, a turn-off control diode connected to the gate 1a, 9 is a resistor for gate bias provided between the gate 1a and the emitter 1b, 10
Is a turn-off switching semiconductor element having a PNP transistor configuration. The base and the emitter are connected to the anode and the cathode of the diode 8, and the collector is connected to the anode and the cathode of the diode 11 for backflow prevention.
It is connected to the other end of the next winding 3 b and is provided in parallel with the resistor 9.
【０００５】１２はダイオード８，１１及び抵抗９，ス
イッチング半導体素子１０により形成された電力用半導
体素子１のゲート駆動部、１３はゲート１ａ，エミッタ
１ｂ間に派生した電力用半導体素子１の浮遊容量であ
る。そして、電力用半導体素子１をスイッチング駆動す
るため、発振回路等で形成された駆動制御信号Ｓｉは所
定周期でオンレベル（ハイレベル），オフレベル（ロー
レベル）に交互に変化する。Reference numeral 12 denotes a gate driver of the power semiconductor element 1 formed by the diodes 8, 11 and the resistor 9, and the switching semiconductor element 10, and reference numeral 13 denotes a floating capacitance of the power semiconductor element 1 derived between the gate 1a and the emitter 1b. It is. Then, in order to drive the power semiconductor element 1 for switching, a drive control signal Si formed by an oscillation circuit or the like alternately changes between an on level (high level) and an off level (low level) at a predetermined cycle.
【０００６】この駆動制御信号Ｓｉがオンレベルになる
電力用半導体素子１のオン時は、スイッチング半導体素
子４がオンし、直流電源端子２から１次巻線３ａ，スイ
ッチング半導体素子４に電流が流れ、巻線３ａ，３ｂに
●印の巻始め（一端）を正とする図の矢印の極性の電圧
が生じる。When the power semiconductor element 1 is turned on when the drive control signal Si is turned on, the switching semiconductor element 4 is turned on, and a current flows from the DC power supply terminal 2 to the primary winding 3a and the switching semiconductor element 4. , A voltage having a polarity indicated by an arrow in FIG.
【０００７】そして、２次巻線３ｂの出力（２次巻線出
力）によりダイオード８が順方向にバイアスされてオン
するとともに浮遊容量１３が充電され、この充電により
抵抗９の両端間，すなわちゲート１ａ，エミッタ１ｂ間
のゲート電圧が所定値（しきい値）以上になると、電力
用半導体素子１がオンする。The diode 8 is biased in the forward direction by the output of the secondary winding 3b (secondary winding output) to be turned on, and the floating capacitance 13 is charged. When the gate voltage between 1a and the emitter 1b exceeds a predetermined value (threshold), the power semiconductor element 1 is turned on.
【０００８】つぎに、駆動制御信号Ｓｉがローレベルに
反転する電力用半導体素子１のオフ時は、スイッチング
半導体素子４がオフし、１次巻線３ａに図示と逆電圧極
性の電力（電磁エネルギ）が誘起し、この電力は１次巻
線３ａの他端，抵抗６，ダイオード５，１次巻線３ａの
一端のループにより放電して消失する。また、２次巻線
３ｂにも図示と逆電圧極性の電力が誘起し、このとき、
ダイオード８がオフしてスイッチング半導体素子１０は
逆バイアス状態から開放される。Next, when the power semiconductor element 1 in which the drive control signal Si is inverted to a low level is off, the switching semiconductor element 4 is turned off, and power (electromagnetic energy ) Is induced, and this power is discharged and lost by the loop of the other end of the primary winding 3a, the resistor 6, the diode 5, and one end of the primary winding 3a. In addition, electric power having the opposite voltage polarity to that shown in the figure is induced in the secondary winding 3b.
The diode 8 is turned off, and the switching semiconductor element 10 is released from the reverse bias state.
【０００９】そして、２次巻線３ｂに誘起した逆電圧極
性の電力は、２次巻線３ｂの他端，浮遊容量１３，スイ
ッチング半導体素子１０のエミッタ，ベース，２次巻線
３ｂの一端のループにより放電し、この放電によりスイ
ッチング半導体素子１０がオンする。The power of the reverse voltage polarity induced in the secondary winding 3b is applied to the other end of the secondary winding 3b, the stray capacitance 13, the emitter and base of the switching semiconductor element 10, and one end of the secondary winding 3b. The discharge is caused by the loop, and the switching semiconductor element 10 is turned on by the discharge.
【００１０】さらに、この半導体素子１０のオンにより
浮遊容量１３の電荷はスイッチング半導体素子１０，ダ
イオード１１の不要電荷放電路を介して放電し、この放
電によりゲート電圧が低下して電力用半導体素子１がオ
フする。以降、同様の動作がくり返えされ、駆動制御信
号Ｓｉにより、この信号Ｓｉから絶縁した状態で電力用
半導体素子１がスイッチングする。Further, when the semiconductor element 10 is turned on, the charge of the floating capacitor 13 is discharged through the unnecessary charge discharging path of the switching semiconductor element 10 and the diode 11, and the gate voltage is reduced by this discharge, so that the power semiconductor element 1 Turns off. Thereafter, the same operation is repeated, and the power semiconductor element 1 is switched by the drive control signal Si in a state of being insulated from the signal Si.
【００１１】[0011]
【発明が解決しようとする課題】前記図２の従来の駆動
回路の場合、電力用半導体素子１等のこの種絶縁ゲート
型電力用半導体素子のゲート電圧のしきい値が一般に数
ボルト程度と低いため、とくにオフ時に、ゲート電圧が
ノイズ電圧で変動すると容易に誤動作が生じる問題点が
ある。In the case of the conventional driving circuit shown in FIG. 2, the threshold value of the gate voltage of such an insulated gate type power semiconductor device such as the power semiconductor device 1 is generally as low as several volts. Therefore, there is a problem that a malfunction easily occurs when the gate voltage fluctuates due to the noise voltage, particularly at the time of off.
【００１２】そして、この誤動作が生じると、例えば電
力用半導体素子１をインバータ電源のフルブリッジイン
バータに用いた場合、オフすべきときに前記の誤動作に
よってオンし、インバータの入力が電力用半導体素子１
で短絡した状態になり、このとき、電力用半導体素子１
は過電流により破損したりする。When this malfunction occurs, for example, when the power semiconductor element 1 is used as a full-bridge inverter of an inverter power supply, when the power semiconductor element 1 is to be turned off, it is turned on due to the malfunction and the input of the inverter is turned on.
And the power semiconductor element 1
May be damaged by overcurrent.
【００１３】本発明は、絶縁ゲート型電力用半導体素子
のオフ時にゲート電圧をしきい値より十分低い電圧に保
持し、ノイズによる誤動作を防止することを目的とす
る。SUMMARY OF THE INVENTION It is an object of the present invention to keep a gate voltage sufficiently lower than a threshold value when an insulated gate power semiconductor device is turned off, thereby preventing malfunction due to noise.
【００１４】[0014]
【課題を解決するための手段】前記の目的を達成するた
めに、本発明の絶縁ゲート型電力用半導体素子の駆動回
路においては、１次巻線が駆動制御用のスイッチング半
導体素子に接続されたトランスの２次巻線に設けられ，
絶縁ゲート型電力用半導体素子の出力端子に接続された
中間タップと、２次巻線の一端と前記電力用半導体素子
のゲートとの間に設けられたターンオフ制御用のダイオ
ードと、前記ゲートと中間タップとの間に設けられたゲ
ートバイアス用の抵抗と、この抵抗に並列に設けられ，
前記電力用半導体素子のオフ時に前記ダイオードのオフ
により逆バイアスから開放されてオンするターンオフ用
のスイッチング半導体素子と、中間タップと２次巻線の
他端との間に設けられ，前記電力用半導体素子のオン時
に充電される逆バイアスエネルギ蓄積用のコンデンサ
と、前記ゲートと２次巻線の他端との間に逆流防止用の
ダイオードを介して設けられ，前記電力用半導体素子の
オフ時にオンして前記コンデンサの放電路を形成しゲー
ト電圧を逆バイアス電圧に保持する逆バイアスエネルギ
放電路用のスイッチング半導体素子とを備える。In order to achieve the above object, in a drive circuit for an insulated gate power semiconductor device according to the present invention, a primary winding is connected to a switching control switching semiconductor device. Provided on the secondary winding of the transformer,
An intermediate tap connected to the output terminal of the insulated gate power semiconductor element, a turn-off control diode provided between one end of the secondary winding and the gate of the power semiconductor element, A resistor for gate bias provided between the tap and a resistor provided in parallel with the resistor;
A switching semiconductor element for turning off which is released from a reverse bias and turned on when the power semiconductor element is turned off when the diode is turned off, and provided between the intermediate tap and the other end of the secondary winding; A capacitor for storing reverse bias energy which is charged when the element is turned on, and a diode for preventing reverse current flowing between the gate and the other end of the secondary winding, and which is turned on when the power semiconductor element is turned off. And a switching semiconductor element for a reverse bias energy discharge path for forming a discharge path of the capacitor and maintaining a gate voltage at a reverse bias voltage.
【００１５】[0015]
【作用】前記のように構成された本発明の駆動回路の場
合、絶縁ゲート型電力用半導体素子のオフ時、トランス
の２次巻線出力が消失するとともにターンオフ用のスイ
ッチング半導体素子がオンし、この素子により絶縁ゲー
ト型電力用半導体素子に派生した浮遊容量の電荷が放電
し、ゲート電圧が低下して絶縁ゲート型電力用半導体素
子がオフする。In the drive circuit of the present invention configured as described above, when the insulated gate power semiconductor device is off, the secondary winding output of the transformer disappears, and the switching semiconductor device for turning off turns on. By this element, the charge of the floating capacitance derived from the insulated gate power semiconductor element is discharged, the gate voltage is reduced, and the insulated gate power semiconductor element is turned off.
【００１６】さらに、逆バイアスエネルギ放電路用のス
イッチング半導体素子がオンし、逆バイアスエネルギ蓄
積用のコンデンサの充電電荷がゲートバイアス用の抵
抗，逆流防止用のダイオード，逆バイアスエネルギ放電
路用のスイッチング半導体素子のループにより放電す
る。Further, the switching semiconductor element for the reverse bias energy discharge path is turned on, and the charge of the capacitor for storing the reverse bias energy is transferred to the gate bias resistor, the reverse current preventing diode, and the switching for the reverse bias energy discharge path. Discharge is caused by the loop of the semiconductor element.
【００１７】このとき、ゲートバイアス用の抵抗の電圧
降下により、ゲート電圧が深く逆バイアスされ、しきい
値より十分に低い逆バイアス電圧に保持される。そのた
め、ノイズ電圧が混入しても絶縁ゲート型電力用半導体
素子のゲート電圧が容易にはしきい値を越えず、ノイズ
による誤動作が防止される。At this time, the gate voltage is deeply reverse-biased due to the voltage drop of the gate bias resistor, and is maintained at the reverse bias voltage sufficiently lower than the threshold value. Therefore, even if the noise voltage is mixed, the gate voltage of the insulated gate power semiconductor element does not easily exceed the threshold value, and malfunction due to noise is prevented.
【００１８】[0018]
【実施例】１実施例について、図１及び図２を参照して
説明する。図１において、図３と同一符号は同一のもの
を示し、３Ｂは図３のトランス３Ａの代わりに設けられ
たトランスであり、１次巻線３ａ及びトランス３Ａの２
次巻線３ｂに巻線３ｃを巻足した２次巻線３ｄにより形
成され、巻線３ｂの他端と巻線３ｃの一端との接続点に
中間タップ１４が取付けられ、このタップ１４に電力用
半導体素子１のエミッタ１ｂ等が接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment will be described with reference to FIGS. 1, the same reference numerals as those in FIG. 3 denote the same parts, and 3B denotes a transformer provided in place of the transformer 3A in FIG.
An intermediate tap 14 is formed at a connection point between the other end of the winding 3b and one end of the winding 3c. The intermediate tap 14 is formed by a secondary winding 3d in which a winding 3c is wound around the secondary winding 3b. The emitter 1b of the semiconductor element 1 for use is connected.
【００１９】１５は一端が中間タップ１４に接続された
逆バイアスエネルギ蓄積用のコンデンサであり、他端が
逆流防止用のダイオード１６を介して巻線３ｃの他端に
接続され、中間タップ１４と２次巻線２ｄの他端との間
に設けられている。１７はＮチャンネルＭＯＳ−ＦＥＴ
構成の逆バイアスエネルギ放電路用のスイッチング半導
体素子であり、ドレインが逆流防止用のダイオード１８
を介して電力用半導体素子１のゲート１ａに接続され、
ソースがコンデンサ１５の他端に接続されている。Reference numeral 15 denotes a capacitor for storing reverse bias energy, one end of which is connected to the intermediate tap 14. The other end is connected to the other end of the winding 3c via a diode 16 for preventing backflow. It is provided between the other end of the secondary winding 2d. 17 is an N-channel MOS-FET
A switching semiconductor element for a reverse bias energy discharge path having a configuration, wherein the drain is a diode 18 for preventing reverse current.
Is connected to the gate 1a of the power semiconductor element 1 through
The source is connected to the other end of the capacitor 15.
【００２０】１９，２０はダイオード１６のカソード，
アノードとスイッチング半導体素子１７のゲートとの間
に設けられたゲート入力抵抗，ゲートバイアス用の抵
抗、２１，２２は電力用半導体素子１のゲート１ａとソ
ース１ｃとの間に直列接続された電圧クリップ用の２個
のツェナダイオードである。Reference numerals 19 and 20 denote cathodes of the diode 16,
A gate input resistor and a gate bias resistor 21 and 22 provided between the anode and the gate of the switching semiconductor device 17 are voltage clips connected in series between the gate 1a and the source 1c of the power semiconductor device 1. Two zener diodes.
【００２１】２３はＰチャンネルＭＯＳ−ＦＥＴ構成の
短絡路用のスイッチング半導体素子であり、ソースが１
次巻線３ａの一端に接続され、ドレインが逆流防止用の
ダイオード２４を介して１次巻線３ａの他端に接続さ
れ、１次巻線３ａに並列に接続されている。２５，２６
はスイッチング半導体素子４のゲート入力回路を形成す
る逆流防止用のダイオード，ゲート入力抵抗であり、並
列接続されている。２７，２８はスイッチング半導体素
子２３のゲート入力回路を形成する逆流防止用のダイオ
ード，ゲート入力抵抗であり、並列接続されている。Reference numeral 23 denotes a switching semiconductor element for a short-circuit path having a P-channel MOS-FET structure, the source of which is 1
The drain is connected to one end of the secondary winding 3a, the drain is connected to the other end of the primary winding 3a via a diode 24 for preventing backflow, and is connected in parallel to the primary winding 3a. 25, 26
Is a backflow preventing diode and a gate input resistor forming a gate input circuit of the switching semiconductor element 4, and are connected in parallel. Reference numerals 27 and 28 denote backflow preventing diodes and gate input resistors forming a gate input circuit of the switching semiconductor element 23, which are connected in parallel.
【００２２】そして、スイッチング半導体素子２３はト
ランス３Ｂのインダクタンス成分とスイッチング半導体
素子４のドレイン，ソース間の浮遊容量のＬＣ共振に基
づくゲート電圧のノイズマージンの減少を防止するため
に設けられ、駆動制御信号Ｓｉによりスイッチング半導
体素子４と逆相でスイッチングする。The switching semiconductor element 23 is provided to prevent a reduction in the noise margin of the gate voltage based on the inductance component of the transformer 3B and the LC resonance of the stray capacitance between the drain and the source of the switching semiconductor element 4, thereby controlling the drive. Switching is performed in reverse phase with the switching semiconductor element 4 by the signal Si.
【００２３】また、スイッチング半導体素子４，２３の
ゲート入力回路のダイオード２５，２７は、それぞれ半
導体素子４，２３のゲートに派生する浮遊容量の電荷を
放電し、スイッチング特性を改善する。そして、駆動制
御信号Ｓｉがオンレベルになる電力用半導体素子１のオ
ン時は、スイッチング半導体素子４がオンしてスイッチ
ング半導体素子２３がオフする。The diodes 25 and 27 of the gate input circuits of the switching semiconductor elements 4 and 23 discharge the stray capacitance derived from the gates of the semiconductor elements 4 and 23, respectively, to improve the switching characteristics. When the power semiconductor element 1 is turned on when the drive control signal Si is turned on, the switching semiconductor element 4 is turned on and the switching semiconductor element 23 is turned off.
【００２４】このとき、スイッチング半導体素子４のオ
ンにより、図２の従来回路と同様、直流電源端子２から
１次巻線３ａ，スイッチング半導体素子４に電流が流
れ、巻線３ａ，３ｄに一端を正とする図の矢印の極性の
電圧が生じる。そして、２次巻線３ｄを構成する２巻線
３ｂ，３ｃのうちの巻線３ｂの出力により、従来回路と
同様、ダイオード８がオンして浮遊容量１３が充電さ
れ、ゲート電圧が上昇して電力用半導体素子１がオンす
る。At this time, when the switching semiconductor element 4 is turned on, a current flows from the DC power supply terminal 2 to the primary winding 3a and the switching semiconductor element 4 as in the conventional circuit of FIG. 2, and one end is connected to the windings 3a and 3d. A voltage having a polarity indicated by an arrow in the drawing is defined as positive. The output of the winding 3b of the secondary windings 3b and 3c constituting the secondary winding 3d turns on the diode 8 to charge the stray capacitance 13 and increase the gate voltage as in the conventional circuit. The power semiconductor element 1 turns on.
【００２５】また、２次巻線３ｄの残りの巻線３ｃの出
力により、中間タップ１４，コンデンサ１５，ダイオー
ド１６のループを電流が流れ、コンデンサ１５が図示の
極性に充電される。なお、ダイオード１６が順方向バイ
アスされてオンするため、スイッチング半導体素子１７
はオフする。The output of the remaining winding 3c of the secondary winding 3d causes a current to flow through the loop of the intermediate tap 14, the capacitor 15, and the diode 16, and the capacitor 15 is charged to the polarity shown. Since the diode 16 is turned on by being forward biased, the switching semiconductor element 17 is turned on.
Turns off.
【００２６】つぎに、駆動制御信号Ｓｉがオフレベルに
反転する電力用半導体素子１のオフ時は、スイッチング
半導体素子４がオフしてスイッチング半導体素子２３が
オンする。このとき、スイッチング半導体素子４のオフ
により１次巻線３ａに図示と逆電圧極性の電力が誘起
し、この電力は従来回路と同様、１次巻線３ａの他端，
抵抗６，ダイオード５，１次巻線３ａの一端のループに
より放電して消失する。Next, when the power semiconductor element 1 in which the drive control signal Si is inverted to the off level is off, the switching semiconductor element 4 is turned off and the switching semiconductor element 23 is turned on. At this time, when the switching semiconductor element 4 is turned off, electric power having a reverse voltage polarity as shown in the figure is induced in the primary winding 3a.
It is discharged by the loop at one end of the resistor 6, the diode 5, and the primary winding 3a and disappears.
【００２７】さらに、２次巻線３ｄにも図示と逆電圧極
性の電力が誘起する。そして、巻線３ｂの逆電圧極性の
電力によりゲート駆動部１２が従来と同様に動作し、浮
遊容量の不要電荷が放電し、ゲート電圧が低下し、電力
用半導体素子１がオフする。Further, electric power having the opposite voltage polarity to that shown in the figure is induced in the secondary winding 3d. Then, the gate driving unit 12 operates in the same manner as in the related art by the power of the reverse voltage polarity of the winding 3b, the unnecessary charge of the stray capacitance is discharged, the gate voltage decreases, and the power semiconductor element 1 is turned off.
【００２８】一方、巻線３ｃの逆電圧極性の電圧によ
り、巻線３ｃの他端，抵抗１９，２０，コンデンサ１
５，中間タップ１４のループに電流が流れ、抵抗２０に
生じるゲート電圧によりスイッチング半導体素子１７が
オンする。On the other hand, the other end of the winding 3c, the resistors 19 and 20, the capacitor 1
5, a current flows through the loop of the intermediate tap 14, and the switching semiconductor element 17 is turned on by the gate voltage generated at the resistor 20.
【００２９】そして、この半導体素子１７のオンによ
り、コンデンサ１５の電荷は抵抗９，ダイオード１８，
スイッチング半導体素子１７のループで放電する。この
とき、抵抗９の電圧降下により電力用半導体素子１のゲ
ート電圧は逆バイアスされて負になる。When the semiconductor element 17 is turned on, the electric charge of the capacitor 15 is changed to the resistance 9, the diode 18,
Discharge occurs in the loop of the switching semiconductor element 17. At this time, the gate voltage of the power semiconductor element 1 is reverse-biased by the voltage drop of the resistor 9 and becomes negative.
【００３０】そして、コンデンサ１５の容量はほぼ電力
用半導体素子１がオンする間、そのゲート電圧を負に保
持できる大きさに設定される。The capacitance of the capacitor 15 is set to a value that can keep the gate voltage negative while the power semiconductor element 1 is turned on.
【００３１】そのため、電力用半導体素子１のオフ時は
そのゲート電圧が負に保持されて深く逆バイアスされ、
何らかの原因により例えば電力用半導体素子１のゲート
１ａ，エミッタ１ｂ間にノイズが混入し、ゲート電圧が
ノイズ電圧で変動しても、ゲート電圧が容易にはしきい
値まで上昇せず、ノイズによる誤動作が防止される。な
お、ツェナダイオード２１，２２はゲート電圧を一定範
囲にクリップし、電力用半導体素子１のゲート端子１ａ
とエミッタ１ｂとの間の過大電圧の発生を防止する。Therefore, when the power semiconductor element 1 is turned off, its gate voltage is kept negative and is deeply reverse-biased.
For example, even if noise is mixed between the gate 1a and the emitter 1b of the power semiconductor element 1 for some reason and the gate voltage fluctuates due to the noise voltage, the gate voltage does not easily rise to the threshold value, and the malfunction due to the noise occurs. Is prevented. Note that the Zener diodes 21 and 22 clip the gate voltage to a certain range, and the gate terminal 1 a of the power semiconductor element 1.
Generation of an excessive voltage between the power supply and the emitter 1b.
【００３２】ところで、ノイズはトランス３Ｂの２次巻
線側に直接混入するだけでなく、１次巻線側からも混入
する。一方、トランス３Ｂの１次巻線側において、スイ
ッチング半導体素子２３を設けなければ、電力用半導体
素子１のオフ時につぎに説明するように１次巻線３ａの
電圧がＬＣ共振で振動変動する。Incidentally, noise is not only directly mixed into the secondary winding of the transformer 3B but also mixed from the primary winding. On the other hand, unless the switching semiconductor element 23 is provided on the primary winding side of the transformer 3B, when the power semiconductor element 1 is turned off, the voltage of the primary winding 3a fluctuates due to LC resonance as described below.
【００３３】すなわち、電力用半導体素子１のオフ時は
スイッチング半導体素子４がオフし、このとき、トラン
ス３Ｂのインダクタンス成分とスイッチング半導体素子
４のソース，ドレイン間の浮遊容量とによりいわゆるＬ
Ｃ共振回路が形成され、この回路のＬＣ共振により１次
巻線３ａの電圧が振動変化する。That is, when the power semiconductor element 1 is off, the switching semiconductor element 4 is turned off. At this time, the so-called L is determined by the inductance component of the transformer 3B and the stray capacitance between the source and drain of the switching semiconductor element 4.
A C resonance circuit is formed, and the voltage of the primary winding 3a oscillates and changes due to LC resonance of the circuit.
【００３４】そして、この振動変化が２次巻線側に波及
し、巻線３ｂの電圧変化により電力用半導体素子１のゲ
ート電圧が振動変化してそのノイズマージンが減少す
る。Then, this vibration change propagates to the secondary winding side, and the gate voltage of the power semiconductor element 1 changes due to the voltage change of the winding 3b, thereby reducing the noise margin.
【００３５】そのため、トランス３Ｂの１次巻線側にノ
イズが混入する場合、このノイズが前記ＬＣ共振に基づ
く１次巻線３ａの振動変化する電圧に重畳し、電力用半
導体素子１のゲート電圧にノイズ電圧より大きな電圧変
動が生じ、このとき、コンデンサ１５の放電により深く
逆バイアスしていても電力用半導体素子１がオンして誤
動作が生じ易くなる。なお、前記ＬＣ共振の振動変化が
大きいときは、この振動変化のみによっても電力用半導
体素子１がオンする。Therefore, when noise is mixed into the primary winding side of the transformer 3B, this noise is superimposed on the voltage of the primary winding 3a that changes due to the LC resonance, and the gate voltage of the power semiconductor element 1 is changed. In this case, a voltage fluctuation larger than the noise voltage occurs, and at this time, even if the capacitor 15 is deeply reverse-biased by the discharge, the power semiconductor element 1 is turned on and a malfunction easily occurs. When the LC resonance has a large change in vibration, the power semiconductor element 1 is turned on only by the change in vibration.
【００３６】そこで、この実施例においては、トランス
３Ｂの１次巻線側にスイッチング半体素子２３を設け、
この素子２３により前記ＬＣ共振の振動変化に基づく１
次巻線３ａの電圧変動を防止し、併せて１次巻線側から
のノイズの混入も防止する。すなわち、電力用半導体素
子１のオフ時に、駆動制御信号Ｓｉによりスイッチング
半導体素子２３をオンする。Therefore, in this embodiment, a switching half element 23 is provided on the primary winding side of the transformer 3B.
With this element 23, 1 based on the vibration change of the LC resonance
The voltage fluctuation of the secondary winding 3a is prevented, and the noise from the primary winding side is also prevented from being mixed. That is, when the power semiconductor element 1 is turned off, the switching semiconductor element 23 is turned on by the drive control signal Si.
【００３７】この半導体素子２３及びダイオード２４
は、１次巻線３ａの電力の放電初期には逆電圧極性の電
圧により逆バイアス状態に保たれる。一方、スイッチン
グ半導体素子４のオフにより、トランス３のインダクタ
ンス成分とスイッチング半導体素子４のドレイン，ソー
ス間の浮遊容量とのＬＣ共振が生じると、この共振によ
り１次巻線３ａの電圧が振動変化し始める。The semiconductor element 23 and the diode 24
Are maintained in a reverse bias state by a voltage having a reverse voltage polarity at the initial stage of discharging the power of the primary winding 3a. On the other hand, when the switching semiconductor element 4 is turned off, LC resonance occurs between the inductance component of the transformer 3 and the floating capacitance between the drain and the source of the switching semiconductor element 4, and the resonance causes the voltage of the primary winding 3a to oscillate. start.
【００３８】そして、１次巻線３ａの放電が進み、前記
の振動変化により１次巻線３ａの電圧が一端を正とする
極性に変化しようとすると、スイッチング半導体素子２
３，ダイオード２４が逆バイアス状態から開放され、１
次巻線３ａがスイッチング半導体素子２３，ダイオード
２４により短絡される。When the discharge of the primary winding 3a progresses and the voltage of the primary winding 3a tries to change to a polarity with one end being positive, the switching semiconductor element 2
3, the diode 24 is released from the reverse bias state and
The next winding 3a is short-circuited by the switching semiconductor element 23 and the diode 24.
【００３９】この短絡により１次巻線３ａの電圧変化が
防止され、１次巻線３ａの電圧は前記ＬＣ共振の影響を
受けることがなく、放電後はほぼ零に保持される。This short circuit prevents a change in the voltage of the primary winding 3a, and the voltage of the primary winding 3a is not affected by the LC resonance, and is maintained at almost zero after the discharge.
【００４０】また、直流電源端子２等からノイズが混入
し、このノイズによって１次巻線３ａの電圧が変化する
ときも、スイッチング半導体素子２３，ダイオード２４
の短絡によって電圧変化が防止され、１次巻線側からの
ノイズの混入が阻止される。Also, when noise is mixed in from the DC power supply terminal 2 and the like and the voltage of the primary winding 3a changes due to this noise, the switching semiconductor element 23 and the diode 24
, The voltage change is prevented, and the entry of noise from the primary winding side is prevented.
【００４１】したがって、実施例の場合はトランス３Ｂ
の２次巻線側での電力用半導体素子１のゲート電圧の逆
バイアス制御と、１次巻線側での電圧変動の防止とによ
り、ノイズに基づく電力用半導体素子１の誤動作が確実
に防止される。なお、スイッチング半導体素子２３，ダ
イオード２４を省いて形成してもよいのは勿論である。
そして、種々の絶縁ゲート型電力用半導体素子の駆動回
路に適用できる。Therefore, in the case of the embodiment, the transformer 3B
The reverse bias control of the gate voltage of the power semiconductor element 1 on the secondary winding side and the prevention of voltage fluctuation on the primary winding side reliably prevent the malfunction of the power semiconductor element 1 due to noise. Is done. It is needless to say that the switching semiconductor element 23 and the diode 24 may be omitted.
The present invention can be applied to various insulated gate power semiconductor element drive circuits.
【００４２】[0042]
【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載する効果を奏する。絶縁ゲート
型電力用半導体素子１のオフ時、トランス３Ｂの２次巻
線出力が消失するとともにターンオフ用のスイッチング
半導体素子１０がオンし、この素子１０により電力用半
導体素子１に派生した浮遊容量１３の電荷が放電し、ゲ
ート電圧が低下して半導体素子１がオフする。Since the present invention is configured as described above, the following effects can be obtained. When the insulated gate power semiconductor element 1 is turned off, the secondary winding output of the transformer 3B disappears, and the switching semiconductor element 10 for turning off turns on. Is discharged, the gate voltage decreases, and the semiconductor element 1 is turned off.
【００４３】また、逆バイアスエネルギ放電路用のスイ
ッチング半導体素子１７がオンし、逆バイアスエネルギ
蓄積用のコンデンサ１５の充電電荷がゲートバイアス用
の抵抗９，逆流防止用のダイオード１８，スイッチング
半導体素子１７のループにより放電する。Further, the switching semiconductor element 17 for the reverse bias energy discharge path is turned on, and the charge of the capacitor 15 for storing the reverse bias energy is transferred to the resistor 9 for the gate bias, the diode 18 for preventing the reverse current, and the switching semiconductor element 17. Is discharged by the loop.
【００４４】そして、抵抗９の電圧降下により、電力用
半導体素子１のゲート電圧が深く逆バイアスされてしき
い値より十分に低い逆バイアス電圧に保持されるため、
ノイズ電圧が混入してもゲート電圧が容易にはしきい値
を越えず、ノイズによる電力用半導体素子１の誤動作を
防止し、インバータ電源等に組込んだときの誤動作に伴
う破損等を防止することができる。The gate voltage of the power semiconductor element 1 is deeply reverse-biased due to the voltage drop of the resistor 9, and is maintained at a reverse bias voltage sufficiently lower than the threshold value.
Even if the noise voltage is mixed, the gate voltage does not easily exceed the threshold value, thereby preventing malfunction of the power semiconductor element 1 due to noise and preventing damage due to malfunction when incorporated in an inverter power supply or the like. be able to.
【図１】本発明の絶縁ゲート型電力用半導体素子の駆動
回路の１実施例の結線図である。FIG. 1 is a connection diagram of one embodiment of a drive circuit for an insulated gate power semiconductor device of the present invention.
【図２】従来回路の結線図である。FIG. 2 is a connection diagram of a conventional circuit.
【符号の説明】 １ 絶縁ゲート型電力用半導体素子 １ａ ゲート １ｂ エミッタ ２ 直流電源端子 ３Ｂ トランス ３ａ １次巻線 ３ｄ ２次巻線 ４ 駆動制御用のスイッチング半導体素子 ８ ターンオフ制御用のダイオード ９ ゲートバイアス用の抵抗 １０ ターンオフ用のスイッチング半導体素子 １４ 中間タップ １５ 逆バイアスエネルギ蓄積用のコンデンサ １７ 逆バイアスエネルギ放電路用のスイッチング半導
体素子 １８ 逆流防止用のダイオード Ｓｉ 駆動制御信号[Description of Signs] 1 Insulated gate type power semiconductor element 1a Gate 1b Emitter 2 DC power supply terminal 3B Transformer 3a Primary winding 3d Secondary winding 4 Switching semiconductor element for drive control 8 Diode for turn-off control 9 Gate bias Resistor 10 Turn-off switching semiconductor element 14 Intermediate tap 15 Capacitor for storing reverse bias energy 17 Switching semiconductor element for reverse bias energy discharge path 18 Diode for preventing reverse current Si Drive control signal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森口 晴雄 大阪市東淀川区淡路２丁目14番３号 株 式会社三社電機製作所内 (72)発明者 狩野 国男 大阪市東淀川区淡路２丁目14番３号 株 式会社三社電機製作所内 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Haruo Moriguchi 2-14-3 Awaji, Higashi-Yodogawa-ku, Osaka-shi Inside Sansha Electric Manufacturing Co., Ltd. (72) Kunio Kano 2--14-3 Awaji, Higashi-Yodogawa-ku, Osaka-shi No. Inside the Sansha Electric Manufacturing Co., Ltd.
Claims (1)
動制御用のスイッチング半導体素子とを直列に接続し、 前記トランスの２次巻線側に設けた絶縁ゲート型電力用
半導体素子の駆動制御信号により前記駆動制御用のスイ
ッチング半導体素子をスイッチングし、 前記トランスの２次巻線出力によりゲート電圧を制御し
て前記電力用半導体素子をスイッチング駆動する絶縁ゲ
ート型電力用半導体素子の駆動回路において、 前記トランスの２次巻線に設けられ前記電力用半導体素
子の出力端子に接続された中間タップと、 前記２次巻線の一端と前記電力用半導体素子のゲートと
の間に設けられたターンオフ制御用のダイオードと、 前記ゲートと前記中間タップとの間に設けられたゲート
バイアス用の抵抗と、 前記抵抗に並列に設けられ，前記電力用半導体素子のオ
フ時に前記ダイオードのオフにより逆バイアスから開放
されてオンするターンオフ用のスイッチング半導体素子
と、 前記中間タップと前記２次巻線の他端との間に設けら
れ，前記電力用半導体素子のオン時に充電される逆バイ
アスエネルギ蓄積用のコンデンサと、 前記ゲートと前記２次巻線の他端との間に逆流防止用の
ダイオードを介して設けられ，前記電力用半導体素子の
オフ時にオンして前記コンデンサの放電路を形成し前記
ゲート電圧を逆バイアス電圧に保持する逆バイアスエネ
ルギ放電路用のスイッチング半導体素子とを備えたこと
を特徴とする絶縁ゲート型電力用半導体素子の駆動回
路。1. A primary winding of a transformer and a switching control semiconductor element for drive control are connected in series to a DC power supply terminal, and an insulated gate power semiconductor element provided on a secondary winding side of the transformer is driven. In the drive circuit for an insulated gate power semiconductor device, the switching semiconductor device for driving control is switched by a control signal, and a gate voltage is controlled by a secondary winding output of the transformer to drive the power semiconductor device for switching. An intermediate tap provided on a secondary winding of the transformer and connected to an output terminal of the power semiconductor device; and a turn-off provided between one end of the secondary winding and a gate of the power semiconductor device. A control diode; a gate bias resistor provided between the gate and the intermediate tap; and a control bias diode provided in parallel with the resistor. A switching semiconductor element for turning off which is released from a reverse bias by turning off the diode and turned on when the power semiconductor element is turned off, and provided between the intermediate tap and the other end of the secondary winding; A capacitor for storing reverse bias energy which is charged when the semiconductor element is turned on, and a diode for preventing backflow provided between the gate and the other end of the secondary winding; A switching semiconductor element for a reverse bias energy discharge path that is turned on at times to form a discharge path of the capacitor and holds the gate voltage at a reverse bias voltage. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7625992A JP2602752B2 (en) | 1992-02-26 | 1992-02-26 | Driver circuit for insulated gate power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7625992A JP2602752B2 (en) | 1992-02-26 | 1992-02-26 | Driver circuit for insulated gate power semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244765A JPH05244765A (en) | 1993-09-21 |
| JP2602752B2 true JP2602752B2 (en) | 1997-04-23 |
Family
ID=13600220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7625992A Expired - Fee Related JP2602752B2 (en) | 1992-02-26 | 1992-02-26 | Driver circuit for insulated gate power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602752B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547654B2 (en) * | 1999-07-14 | 2004-07-28 | 株式会社東芝 | Gate drive circuit |
| JP2010130786A (en) * | 2008-11-27 | 2010-06-10 | Denso Corp | Drive circuit of power switching element |
| WO2014196136A1 (en) | 2013-06-04 | 2014-12-11 | パナソニックＩｐマネジメント株式会社 | Gate driver and power module provided with same |
| JP5700145B2 (en) * | 2014-02-07 | 2015-04-15 | 富士電機株式会社 | Insulated gate device drive circuit |
| JP7151605B2 (en) * | 2019-04-16 | 2022-10-12 | 株式会社デンソー | power converter |
| CN110277924A (en) * | 2019-07-03 | 2019-09-24 | 上海鼎充新能源技术有限公司 | A kind of economical isolated high-voltage DC switching circuit |
-
1992
- 1992-02-26 JP JP7625992A patent/JP2602752B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244765A (en) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10686361B2 (en) | Synchronous rectifier gate driver with active clamp | |
| US7570087B2 (en) | Switching drive circuit for soft switching | |
| JP2602752B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| KR20030011293A (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
| JP2651971B2 (en) | Driver circuit for insulated gate power semiconductor device | |
| US6377107B1 (en) | Fast turn-off circuit arrangement | |
| EP1396926A1 (en) | DC-DC converter with active clamp circuit | |
| JP2020188673A (en) | Electric circuit and power supply | |
| KR970003237B1 (en) | Soft switching circuit for separately-excited switching power source in current discontinuity mode | |
| JP3174273B2 (en) | DC-DC converter | |
| JP3748876B2 (en) | Semiconductor device | |
| JPH0412665A (en) | Switching power supply | |
| JP4324004B2 (en) | Synchronous rectification switching power supply | |
| JP2999905B2 (en) | Switching power supply | |
| JP3419343B2 (en) | DC-DC converter | |
| JPH0564448A (en) | Switching power unit | |
| JP6566565B2 (en) | Synchronous rectification FET drive circuit | |
| JP2868271B2 (en) | Inverter device | |
| JPH1052037A (en) | Small-loss output circuit | |
| JP3620331B2 (en) | Power supply | |
| JPH06189545A (en) | Switching power supply | |
| JP2816892B2 (en) | Resonant switching power supply | |
| JP2000032749A (en) | Switching power supply | |
| JP2003244952A (en) | Synchronous communication type forward converter | |
| JP2532203Y2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |