JP2012139042A - Saturable reactor control circuit for magnetic amplifier - Google Patents
Saturable reactor control circuit for magnetic amplifier Download PDFInfo
- Publication number
- JP2012139042A JP2012139042A JP2010289991A JP2010289991A JP2012139042A JP 2012139042 A JP2012139042 A JP 2012139042A JP 2010289991 A JP2010289991 A JP 2010289991A JP 2010289991 A JP2010289991 A JP 2010289991A JP 2012139042 A JP2012139042 A JP 2012139042A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- saturable reactor
- circuit
- magnetic amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims description 81
- 238000009499 grossing Methods 0.000 claims description 28
- 230000005669 field effect Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 19
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、磁気増幅器のための可飽和リアクトル制御回路に関する。 The present invention relates to a saturable reactor control circuit for a magnetic amplifier.
従来、直流電源を実現するための磁気増幅器として、セットモード型磁気増幅器が知られている（例えば、特許文献１参照。）。図７は、第１の従来技術に係るセットモード型磁気増幅器１Ｂの構成を示す回路図である。図７において、セットモード型磁気増幅器１Ｂは、可飽和リアクトルＬ１と、整流ダイオードＤ１と、環流ダイオードＤ２と、平滑インダクタＬ２と、平滑コンデンサＣ１と、電流測定用抵抗Ｒ１と、可飽和リアクトル制御回路４Ｂとを備えて構成される。また、図７において、変圧器２Ａは、矩形波を発生する交流電源９Ａに接続された一次巻線Ｎｐａと、二次巻線Ｎｓａとを備える。可飽和リアクトルＬ１は、主巻線Ｎ１と、主巻線に電磁的に結合された補助巻線Ｎ２とを備える。主巻線Ｎ１の一端は、変圧器２Ａの二次巻線Ｎｓａの一端に接続され、主巻線Ｎ１の他端は、整流ダイオードＤ１のアノードに接続される。また、整流ダイオードＤ１のカソードは平滑インダクタＬ２を介して負荷３に接続されるとともに、環流ダイオードＤ２のカソードに接続される。さらに、環流ダイオードＤ２のアノードは変圧器２Ａの二次巻線Ｎｓａの他端に接続される。また、平滑コンデンサＣ１は、負荷３に並列に接続される。ここで、整流ダイオードＤ１と、環流ダイオードＤ２とは半波整流回路を構成し、平滑インダクタＬ２と平滑コンデンサＣ１とはＬＣ平滑回路を構成する。
Conventionally, a set mode type magnetic amplifier is known as a magnetic amplifier for realizing a DC power supply (see, for example, Patent Document 1). FIG. 7 is a circuit diagram showing a configuration of a set mode type
図７において、可飽和リアクトル制御回路４Ｂは、整流ダイオードＤ３と、線形領域で動作するＮチャネル型ＭＯＳ電界効果トランジスタ（以下、トランジスタという。）Ｔｒと、検出回路４１と、トランジスタ駆動回路４２とを備えて構成される。さらに、トランジスタ駆動回路４２は、差動増幅器４３と、電圧値Ｖｒｅｆを有する直流電圧を差動増幅器４３の非反転入力端子に出力する直流電源４４と、抵抗Ｒ２とを備えて構成される。整流ダイオードＤ３のアノードは可飽和リアクトルＬ１の補助巻線Ｎ２の一端に接続され、カソードはトランジスタＴｒのドレインに接続される。また、トランジスタＴｒのソースは補助巻線Ｎ２の他端に接続されるとともに、抵抗Ｒ１を介して接地される。ここで、検出回路４１と、トランジスタ駆動回路４２とは、フィードバック回路を構成する。
In FIG. 7, the saturable reactor control circuit 4B includes a rectifier diode D3, an N-channel MOS field effect transistor (hereinafter referred to as a transistor) Tr operating in a linear region, a
ここで、検出回路４１は、負荷３に出力される電圧及び負荷３に流れる電流を検出し、検出された電圧及び電流に基づいて検出値を積分してなる電圧値Ｓ４１を差動増幅器４３の反転入力端子４３に出力する。差動増幅器４３は、電圧値Ｖｒｅｆと検出回路４１からの電圧値Ｓ４１との間の差分を表す信号を、トランジスタＴｒに流れる電流を制御するための制御信号として、抵抗Ｒ２を介してトランジスタＴｒのゲートに出力する。
Here, the
一般に、図７に示す回路構成を有するセットモード型磁気増幅器１Ｂは、可飽和リアクトル１Ｌを構成する磁性体の非線形性を利用して、可飽和リアクトル１Ｌの磁気特性の第１象限の動作点を制御し、これにより、可飽和リアクトル１Ｌをオンオフ制御する。可飽和リアクトル１Ｌの磁気特性は飽和領域と非飽和領域とを有し、可飽和リアクトル１Ｌは、飽和領域においてオン状態（電流を流す状態）になる一方、非飽和領域においてオフ状態（電流を流さない状態）となるので、磁気的なスイッチとして動作する。また、磁気特性の第１象限の動作点を制御するため、比較的小さい角型比（＝残留磁束密度／飽和磁束密度）を有するフェライトコア等の磁性体が使われる。
In general, the set mode type
図８は、図７のセットモード型磁気増幅器１Ｂの動作を示すタイミングチャートである。図８において、変圧器２Ａの二次巻線Ｎｓａへの入力電圧Ｖ１の負の半周期の期間Ｔ１において、検出回路４１からの電圧値Ｓ４１に対応する制御電流を補助巻線Ｎ２に流すことによって可飽和リアクトルＬ１を制御する（図８の期間Ｔ１２）。これにより、入力電圧Ｖ１の正の半周期の期間Ｔ２のうちの可飽和リアクトルＬ１がオフする期間Ｔ２１の期間長が決定される。従って、負荷３に出力される電圧の電圧値は、基準電圧Ｖｒｅｆに対応する所定値になるように制御される。
FIG. 8 is a timing chart showing the operation of the set mode type
図７に示すように、セットモード型磁気増幅器１Ｂの可飽和リアクトル制御回路４Ｂは、トランジスタＴｒと、整流ダイオードＤ３と、トランジスタ駆動回路４２と、検出回路４１とを備えて構成され、トランジスタＴｒを線形領域で動作させる場合が多い。可飽和リアクトルＬ１に補助巻線Ｎ２を設けて、補助巻線Ｎ２によって可飽和リアクトルＬ１を制御する場合、図８の期間Ｔ１の開始タイミングにおいて可飽和リアクトルＬ１がオフするとき、可飽和リアクトルＬ１の転流動作によって、補助巻線Ｎ２に電流が流れる。可飽和リアクトルＬ１がオフしたとき、トランジスタＴｒはオフしているが、補助巻線Ｎ２の電流は整流ダイオードＤ３を介してトランジスタＴｒの寄生容量に流れ、トランジスタＴｒのゲート電位が持ち上がる。その結果、トランジスタＴｒがオンし、トランジスタＴｒのドレインに電流Ｉが流れる。そして転流動作による電流が流れた後の期間Ｔ１２（図８参照。）において、可飽和リアクトルＬ１に制御電流が流れる。このとき、出力電力に比例して転流動作に起因するトランジスタＴｒのドレイン電流も大きくなり、トランジスタＴｒの損失が大きくなる。このため、トランジスタＴｒに比較的大きなヒートシンクが必要になる。
As shown in FIG. 7, the saturable reactor control circuit 4B of the set mode type
図９は、第２の従来技術に係るセットモード型磁気増幅器１Ｃの構成を示す回路図である。また、図１０は、図９のセットモード型磁気増幅器１Ｃの動作を示すタイミングチャートである。セットモード型磁気増幅器１Ｃは、図７のセットモード型磁気増幅器１Ｂに比較して、可飽和リアクトル制御回路４Ｂに代えて、可飽和リアクトル制御回路４Ｃを備えたことを特徴としている。図９において、可飽和リアクトル制御回路４Ｃは、検出回路４１と、同期信号生成回路４５と、トランジスタ駆動回路４６とを備えて構成される。
FIG. 9 is a circuit diagram showing a configuration of a set mode type magnetic amplifier 1C according to the second prior art. FIG. 10 is a timing chart showing the operation of the set mode magnetic amplifier 1C of FIG. Compared to the set mode type
図９において、検出回路４１は、負荷３に出力される電圧及び負荷３に流れる電流を検出し、検出された電圧及び電流に基づいて検出値を積分してなる電圧値Ｓ４１を、トランジスタ駆動回路４６に出力する。また、同期信号生成回路４５は、入力電圧Ｖ１の立ち上がりタイミング及び立ち下がりタイミングを検出し、入力電圧Ｖ１に同期した同期信号Ｓ４５（図１０参照。）を発生してトランジスタ駆動回路４６に出力する。さらに、図１０に示すように、トランジスタ駆動回路４６は、同期信号Ｓ４５の立ち下がりタイミングから、電圧値Ｓ４１が所定の電圧値Ｖｒｅｆになるタイミングまでの期間Ｔ１１において、トランジスタＴｒをオフするための制御電圧Ｖｇを発生してトランジスタＴｒのゲートに出力する。さらに、トランジスタ駆動回路４６は、電圧値Ｓ４１が所定の電圧Ｖｒｅｆになったタイミングから、同期信号Ｓ４５の立ち上がりタイミングまでの期間Ｔ１２１において、トランジスタＴｒをオンするための制御電圧Ｖｇを発生してトランジスタＴｒのゲートに出力する。そして、トランジスタ駆動回路４６は、同期信号Ｓ４５がハイレベルの期間Ｔ２において、トランジスタＴｒをオフするための制御電圧Ｖｇを発生してトランジスタＴｒのゲートに出力する。以上説明したように動作することにより、トランジスタ駆動回路４６は、セットモード型磁気増幅器１Ｃの入力電圧Ｖ１に同期したＰＷＭ（Pulse Width Modulation：パルス幅変調）信号である制御信号Ｖｇを発生して、トランジスタＴｒをスイッチングさせる。なお、トランジスタＴｒをオフするための制御電圧Ｖｇは、０Ｖ以下に設定される。
In FIG. 9, a
図１０において、期間Ｔ１の開始タイミングにおいて可飽和リアクトルＬ１がオフするとき、可飽和リアクトルＬ１の転流動作によって、補助巻線Ｎ２に電流が流れる。補助巻線Ｎ２に流れる電流は整流ダイオードＤ３を介してトランジスタＴｒの寄生容量に流れ、トランジスタＴｒのゲート電位を持ち上げようとする。しかしながら、期間Ｔ１１において、トランジスタＴｒのゲートは負の制御電圧Ｖｇ（ゲート電位が０Ｖ以下。）によりオフされているので、ゲート電位が持ち上げられても、トランジスタＴｒはオンせず、トランジスタＴｒにドレイン電流は流れない。トランジスタＴｒは、制御信号Ｖｇによって所定の期間Ｔ１１だけオフするように制御された後、期間Ｔ１２においてオンするように制御される。これにより、期間Ｔ１２において、可飽和リアクトルＬ１に制御電流が流れる。可飽和リアクトルＬ１に流れる制御電流は、可飽和リアクトルＬ１を構成する磁性体の非飽和領域の磁気特性によって決まるが、一般的には、数十〜数百ｍＡ程度である。また、トランジスタＴｒのオン電圧は１〜２Ｖ程度なので、第１の従来技術に係るセットモード型磁気増幅器１Ｂに比較してトランジスタＴｒの損失を小さくすることができる。しかしながら、第２の従来技術に係るセットモード型磁気増幅器１Ｃの場合、入力電圧Ｖ１に同期した同期信号Ｓ４５を発生する同期信号生成回路４５が必要になるため、回路構成が複雑になるという課題がある。
In FIG. 10, when the saturable reactor L1 is turned off at the start timing of the period T1, a current flows through the auxiliary winding N2 by the commutation operation of the saturable reactor L1. The current flowing through the auxiliary winding N2 flows through the rectifier diode D3 to the parasitic capacitance of the transistor Tr, and tries to raise the gate potential of the transistor Tr. However, since the gate of the transistor Tr is turned off by the negative control voltage Vg (the gate potential is 0 V or less) in the period T11, the transistor Tr is not turned on even when the gate potential is raised, and the transistor Tr is drained. No current flows. The transistor Tr is controlled to be turned off only for a predetermined period T11 by the control signal Vg, and then controlled to be turned on in the period T12. Thereby, in the period T12, the control current flows through the saturable reactor L1. The control current flowing through the saturable reactor L1 is determined by the magnetic characteristics of the non-saturated region of the magnetic material constituting the saturable reactor L1, but is generally about several tens to several hundred mA. Since the on-voltage of the transistor Tr is about 1 to 2 V, the loss of the transistor Tr can be reduced as compared with the set mode type
本発明の目的は以上の問題点を解決し、従来技術に比較して、回路規模構成を複雑にすることなく損失を低減し、かつ小型の磁気増幅器を実現できる、磁気増幅器のための可飽和リアクトル制御回路を提供することにある。 The object of the present invention is to solve the above-mentioned problems, satisfactorily for a magnetic amplifier capable of reducing loss and realizing a small-sized magnetic amplifier without complicating the circuit scale configuration as compared with the prior art. It is to provide a reactor control circuit.
本発明に係る磁気増幅器のための可飽和リアクトル制御回路は、
第１の変圧器の二次巻線からの電圧を第１の可飽和リアクトルの第１の主巻線、第１の整流回路及び平滑回路を介して出力し、上記第１の可飽和リアクトルの第１の補助巻線に流れる電流を制御することにより上記第１の可飽和リアクトルの動作を制御する磁気増幅器のための可飽和リアクトル制御回路であって、
上記第１の補助巻線の一端に接続された一端を有する第１の整流素子と、
上記第１の整流素子の他端に接続された第１の端子と、上記第１の補助巻線の他端に接続された第２の端子と、制御端子とを有するトランジスタと、
上記平滑回路からの出力電圧が所定値になるように上記第１の可飽和リアクトルをオンオフ制御するための制御信号を上記トランジスタの制御端子に出力するフィードバック回路とを備えた可飽和リアクトル制御回路において、
上記トランジスタの第２の端子と上記第１の補助巻線の他端の間に挿入されかつ抵抗成分を有するインピーダンス素子と、
上記トランジスタの制御端子と上記第１の補助巻線の他端の間に接続されかつ所定の定電圧を保持する定電圧素子とをさらに備えたことを特徴とする。
A saturable reactor control circuit for a magnetic amplifier according to the present invention comprises:
The voltage from the secondary winding of the first transformer is output via the first main winding of the first saturable reactor, the first rectifier circuit and the smoothing circuit, and the first saturable reactor A saturable reactor control circuit for a magnetic amplifier for controlling an operation of the first saturable reactor by controlling a current flowing in a first auxiliary winding,
A first rectifier element having one end connected to one end of the first auxiliary winding;
A transistor having a first terminal connected to the other end of the first rectifying element, a second terminal connected to the other end of the first auxiliary winding, and a control terminal;
A saturable reactor control circuit comprising: a feedback circuit that outputs a control signal for controlling on / off of the first saturable reactor to a control terminal of the transistor so that an output voltage from the smoothing circuit becomes a predetermined value; ,
An impedance element inserted between the second terminal of the transistor and the other end of the first auxiliary winding and having a resistance component;
A constant voltage element connected between the control terminal of the transistor and the other end of the first auxiliary winding and holding a predetermined constant voltage is further provided.
上記磁気増幅器のための可飽和リアクトル制御回路において、上記磁気増幅器は、第２の変圧器の二次巻線からの電圧を第２の可飽和リアクトルの第２の主巻線と、上記第１の整流回路に直列に接続された第２の整流回路と、上記平滑回路とを介して出力し、
上記可飽和リアクトル制御回路は、上記第２の可飽和リアクトルの第２の補助巻線の一端と上記トランジスタの第１の端子との間に接続された第２の整流素子をさらに備え、
上記第２の補助巻線の他端は、上記インピーダンス素子を介して上記トランジスタの第２の端子に接続されたことを特徴とする。
In the saturable reactor control circuit for the magnetic amplifier, the magnetic amplifier converts the voltage from the secondary winding of the second transformer to the second main winding of the second saturable reactor, and the first Output through a second rectifier circuit connected in series to the rectifier circuit and the smoothing circuit,
The saturable reactor control circuit further includes a second rectifying element connected between one end of the second auxiliary winding of the second saturable reactor and the first terminal of the transistor,
The other end of the second auxiliary winding is connected to the second terminal of the transistor through the impedance element.
また、上記磁気増幅器のための可飽和リアクトル制御回路において、上記定電圧素子に並列に接続された容量素子をさらに備えたことを特徴とする。 The saturable reactor control circuit for the magnetic amplifier further includes a capacitive element connected in parallel to the constant voltage element.
さらに、上記磁気増幅器のための可飽和リアクトル制御回路において、上記定電圧素子は、複数のダイオードの直列接続回路であることを特徴とする。 Furthermore, in the saturable reactor control circuit for the magnetic amplifier, the constant voltage element is a series connection circuit of a plurality of diodes.
またさらに、上記磁気増幅器のための可飽和リアクトル制御回路において、上記インピーダンス素子は、抵抗であることを特徴とする。 Furthermore, in the saturable reactor control circuit for the magnetic amplifier, the impedance element is a resistance.
また、上記磁気増幅器のための可飽和リアクトル制御回路において、上記トランジスタは電界効果トランジスタであり、
上記制御端子はゲートであり、
上記第１の端子はドレインであり、
上記第２の端子はソースであることを特徴とする。
In the saturable reactor control circuit for the magnetic amplifier, the transistor is a field effect transistor,
The control terminal is a gate,
The first terminal is a drain;
The second terminal is a source.
さらに、上記磁気増幅器のための可飽和リアクトル制御回路において、上記トランジスタは絶縁ゲートバイポーラトランジスタであり、
上記制御端子はゲートであり、
上記第１の端子はコレクタであり、
上記第２の端子はエミッタであることを特徴とする。
Further, in the saturable reactor control circuit for the magnetic amplifier, the transistor is an insulated gate bipolar transistor,
The control terminal is a gate,
The first terminal is a collector;
The second terminal is an emitter.
本発明に係る磁気増幅器のための可飽和リアクトル制御回路によれば、トランジスタの第２の端子と第１の補助巻線の他端の間に挿入されかつ抵抗成分を有するインピーダンス素子と、トランジスタの制御端子と第１の補助巻線の他端の間に接続されかつ所定の定電圧を保持する定電圧素子とを備えたので、回路規模構成を複雑にすることなくトランジスタの損失を低減し、かつヒートシンクを小型化して小型の磁気増幅器を実現できる。 According to a saturable reactor control circuit for a magnetic amplifier according to the present invention, an impedance element inserted between the second terminal of the transistor and the other end of the first auxiliary winding and having a resistance component, Since the constant voltage element connected between the control terminal and the other end of the first auxiliary winding and holding a predetermined constant voltage is provided, the loss of the transistor is reduced without complicating the circuit scale configuration, In addition, a small magnetic amplifier can be realized by downsizing the heat sink.
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings. In addition, in each following embodiment, the same code | symbol is attached | subjected about the same component.
第１の実施形態．
図１は、本発明の第１の実施形態に係るセットモード型磁気増幅器１の構成を示す回路図であり、図２は、図１のセットモード型磁気増幅器１の動作を示すタイミングチャートである。図１において、セットモード型磁気増幅器１は、可飽和リアクトルＬ１と、整流ダイオードＤ１と、環流ダイオードＤ２と、平滑インダクタＬ２と、平滑コンデンサＣ１と、電流測定用抵抗Ｒ１と、可飽和リアクトル制御回路４とを備えて構成される。本実施形態に係るセットモード型磁気増幅器１は、第１の従来技術に係るセットモード型磁気増幅器１Ｂ（図７参照。）に比較して、可飽和リアクトル制御回路４Ｂに代えて可飽和リアクトル制御回路４を備えたことを特徴としている。可飽和リアクトル制御回路４以外の構成は図７と同様であるので、説明を省略する。
First embodiment.
FIG. 1 is a circuit diagram showing a configuration of a set mode
図１において、可飽和リアクトル制御回路４は、整流ダイオードＤ３と、トランジスタＴｒと、コンデンサＣ２と、ツェナーダイオードＺｄと、抵抗Ｒ３と、トランジスタ駆動回路４２と、検出回路４１とを備えて構成される。可飽和リアクトル制御回路４は、図７の可飽和リアクトル制御回路４Ｂに比較して、コンデンサＣ２と、ツェナーダイオードＺｄと、抵抗Ｒ３とをさらに備えたことを特徴としている。ここで、抵抗Ｒ３は、トランジスタＴｒのソースと、補助巻線Ｎ２の他端との間に挿入される。また、ツェナーダイオードＺｄ及びコンデンサＣ２は、トランジスタＴｒのゲートと、補助巻線Ｎ２の他端との間に並列に接続される。なお、トランジスタＴｒは、線形領域で動作させる。
In FIG. 1, the saturable
すなわち、本実施形態に係る可飽和リアクトル制御回路４は、変圧器２の二次巻線Ｎｓａからの電圧を可飽和リアクトルＬ１の主巻線Ｎ１と、整流ダイオードＤ１及び環流ダイオードＤ２を備えた整流回路と、平滑インダクタＬ２及び平滑コンデンサＣ１を備えた平滑回路とを介して出力し、可飽和リアクトルＬ１の補助巻線Ｎ１に流れる電流を制御することにより可飽和リアクトルＬ１の動作を制御するセットモード型磁気増幅器１のための可飽和リアクトル制御回路４であって、
（ａ）補助巻線Ｎ１の一端に接続されたアノードを有する整流ダイオードＤ３と、
（ｂ）整流ダイオードＤ３のカソードに接続されたドレインと、補助巻線Ｎ１の他端に接続されたソースと、ゲートとを有するトランジスタＴｒと、
（ｃ）上記平滑回路からの出力電圧が所定値になるように可飽和リアクトルＬ１をオンオフ制御するための制御信号をトランジスタＴｒのゲートに出力するための検出回路４１及びトランジスタ駆動回路４２とを備えた可飽和リアクトル制御回路４において、
（ｄ）トランジスタＴｒのソースと補助巻線Ｎ１の他端の間に挿入された抵抗Ｒ３と、
（ｅ）トランジスタＴｒのゲートと補助巻線Ｎ１の他端の間に接続されかつ所定のツェナー電圧を保持するツェナーダイオードＺｄとをさらに備えたことを特徴としている。
That is, the saturable
(A) a rectifier diode D3 having an anode connected to one end of the auxiliary winding N1,
(B) a transistor Tr having a drain connected to the cathode of the rectifier diode D3, a source connected to the other end of the auxiliary winding N1, and a gate;
(C) A
(D) a resistor R3 inserted between the source of the transistor Tr and the other end of the auxiliary winding N1,
(E) The semiconductor device further includes a Zener diode Zd connected between the gate of the transistor Tr and the other end of the auxiliary winding N1 and holding a predetermined Zener voltage.
図２において、期間Ｔ１の開始タイミングにおいて可飽和リアクトルＬ１がオフするとき、可飽和リアクトルＬ１の転流動作によって、補助巻線Ｎ２に電流が流れる。可飽和リアクトルＬ１がオフしたとき、トランジスタＴｒはオフしているが、補助巻線Ｎ２の電流は整流ダイオードＤ３を介してトランジスタＴｒの寄生容量に流れ、トランジスタＴｒのゲート電位が持ち上がる。この結果、トランジスタＴｒがオンして、トランジスタＴｒのドレインに電流Ｉが流れる。そして、ドレイン電流が流れるとトランジスタＴｒのソースに接続された抵抗Ｒ３によってソース電位が上昇する。一方、トランジスタＴｒのゲートに接続されたツェナーダイオードＺｄによって、トランジスタＴｒのゲート電位はツェナーダイオードＺｄのツェナー電圧に保持される。このため、上述したドレイン電流によってソース電位が上昇すると、トランジスタＴｒのゲート−ソース間電圧Ｖｇｓが低下し、トランジスタＴｒはオフして、ドレイン電流が減少する。転流動作による電流が減少した後の期間Ｔ１２において、可飽和リアクトルＬ１に制御電流が流れる。 In FIG. 2, when the saturable reactor L1 is turned off at the start timing of the period T1, a current flows through the auxiliary winding N2 by the commutation operation of the saturable reactor L1. When the saturable reactor L1 is turned off, the transistor Tr is turned off, but the current in the auxiliary winding N2 flows to the parasitic capacitance of the transistor Tr via the rectifier diode D3, and the gate potential of the transistor Tr is raised. As a result, the transistor Tr is turned on, and a current I flows through the drain of the transistor Tr. When the drain current flows, the source potential is raised by the resistor R3 connected to the source of the transistor Tr. On the other hand, the gate potential of the transistor Tr is held at the Zener voltage of the Zener diode Zd by the Zener diode Zd connected to the gate of the transistor Tr. For this reason, when the source potential is increased by the drain current described above, the gate-source voltage Vgs of the transistor Tr is decreased, the transistor Tr is turned off, and the drain current is decreased. In the period T12 after the current due to the commutation operation decreases, the control current flows through the saturable reactor L1.
このとき、出力電力に比例して転流動作に起因するトランジスタＴｒのドレイン電流も大きくなるが、抵抗Ｒ３とツェナーダイオードＺｄによるいわゆる負帰還の動作によって、転流動作によるドレイン電流を、第１の従来技術に比較して低減することができる（図２及び図８の各期間Ｔ１１における電流Ｉを参照。）。従って、第１の従来技術に比較して、同期信号生成回路４５（図９のセットモード型磁気増幅器１Ｃを参照。）を設けることなくトランジスタＴｒの損失を低減することができ、トランジスタＴｒのヒートシンクを小型化できる。このため、第１の従来技術に比較して小型のセットモード型磁気増幅器を実現できる。 At this time, the drain current of the transistor Tr resulting from the commutation operation also increases in proportion to the output power, but the drain current due to the commutation operation is reduced by the first feedback operation by the resistor R3 and the Zener diode Zd. This can be reduced compared to the prior art (see current I in each period T11 in FIGS. 2 and 8). Therefore, as compared with the first prior art, the loss of the transistor Tr can be reduced without providing the synchronization signal generation circuit 45 (see the set mode type magnetic amplifier 1C in FIG. 9), and the heat sink of the transistor Tr can be reduced. Can be miniaturized. Therefore, a smaller set mode type magnetic amplifier can be realized as compared with the first prior art.
また、可飽和リアクトルＬ１の巻数比を代えることによりトランジスタＴｒに印加される電圧を変えることができるので、入力電圧Ｖ１が比較的大きい場合、可飽和リアクトルＬ１の巻数比を、トランジスタＴｒに印加される電圧が小さくなるように変えることで、低耐圧のトランジスタＴｒを使用することができる。 Further, since the voltage applied to the transistor Tr can be changed by changing the turn ratio of the saturable reactor L1, when the input voltage V1 is relatively large, the turn ratio of the saturable reactor L1 is applied to the transistor Tr. The transistor Tr having a low breakdown voltage can be used by changing the voltage so as to be small.
第２の実施形態．
図３は、本発明の第２の実施形態に係るセットモード型磁気増幅器１Ａの回路図である。本実施形態に係るセットモード型磁気増幅器１Ａは、第１の実施形態に係るセットモード型磁気増幅器１に比較して、可飽和リアクトルＬ３と、整流ダイオードＤ４及び環流ダイオードＤ５とを備えて構成される半波整流回路とをさらに備え、可飽和リアクトル制御回路４に代えて可飽和リアクトル制御回路４Ａを備える。
Second embodiment.
FIG. 3 is a circuit diagram of a set mode
図３において、セットモード型磁気増幅器１Ａは、変圧器２Ｂの二次巻線Ｎｓｂからの電圧を可飽和リアクトルＬ３の主巻線Ｎ３と流ダイオードＤ４及び環流ダイオードＤ５とを備えて構成される整流回路と、平滑インダクタＬ２及び平滑コンデンサＣ１を備えて構成される平滑回路とを介して出力する。可飽和リアクトル制御回路４Ａは、可飽和リアクトル制御回路４に比較して、可飽和リアクトルＬ３の補助巻線Ｎ４の一端とトランジスタＴｒのドレインとの間に接続された整流ダイオードＤ６をさらに備え、補助巻線Ｎ４の他端は、抵抗Ｒ３を介してトランジスタＴｒのゲートに接続されたことを特徴としている。
In FIG. 3, the set mode type
図３において、交流電源９Ｂは、交流電源９Ａからの矩形波に基づいて、当該矩形波と逆位相の矩形波を発生する。変圧器２Ｂは、交流電源９Ｂに接続された一次巻線Ｎｐｂと、二次巻線Ｎｓｂとを備える。可飽和リアクトルＬ３は、主巻線Ｎ３と、主巻線Ｎ３に電磁的に接続された補助巻線Ｎ４とを備える。主巻線Ｎ３の一端は、変圧器２Ｂの二次巻線Ｎｓｂの一端に接続され、主巻線Ｎ３の他端は、整流ダイオードＤ４のアノードに接続される。また、整流ダイオードＤ４のカソードは環流ダイオードＤ２及び平滑インダクタＬ２を介して負荷３に接続されるとともに、環流ダイオードＤ５のカソードに接続される。さらに、環流ダイオードＤ５のアノードは変圧器２Ｂの二次巻線Ｎｓｂの他端に接続される。ここで、可飽和リアクトルＬ３と、整流ダイオードＤ４と、環流ダイオードＤ５とは半波整流回路を構成し、この半波整流回路は、整流ダイオードＤ１と、環流ダイオードＤ２とからなる半波整流回路に対して直列に接続されている。さらに、２つの半波整流回路の直列接続回路は、平滑インダクタＬ２と平滑コンデンサＣ１とからなるＬＣ平滑回路に接続される。以上のように構成することにより、セットモード型磁気増幅器１Ａは、交流電源９Ａからの矩形波を全波整流する。
In FIG. 3, the
また、図３において、可飽和リアクトル制御回路４Ａは、第１の実施形態に係る可飽和リアクトル制御回路４に比較して、整流ダイオードＤ６をさらに備える。補助巻線Ｎ２の一端は整流ダイオードＤ３を介してトランジスタＴｒのドレインに接続される一方、補助巻線Ｎ２の他端は抵抗Ｒ３を介してトランジスタＴｒのソースに接続される。また、補助巻線Ｎ４の一端は整流ダイオードＤ６を介してトランジスタＴｒのドレインに接続される一方、補助巻線Ｎ４の他端は抵抗Ｒ３を介してトランジスタＴｒのソースに接続される。さらに、トランジスタＴｒのソースは抵抗Ｒ３を介して接地され、ゲートはトランジスタ駆動回路４２の出力端子に接続される。ツェナーダイオードＺｄ及びコンデンサＣ２は、トランジスタＴｒのゲートと、補助巻線Ｎ２及びＮ４の各他端との間に並列に接続される。
Further, in FIG. 3, the saturable reactor control circuit 4A further includes a rectifier diode D6 as compared with the saturable
図４は、図３のセットモード型磁気増幅器１Ａにおいて測定された波形を示すグラフである。また、図５は、比較例に係るセットモード型磁気増幅器において測定された波形を示すグラフである。比較例に係るセットモード型磁気増幅器は、セットモード型磁気増幅器１Ａから抵抗Ｒ３と、ツェナーダイオードＺｄと、コンデンサＣ２とを取り除き、トランジスタＴｒのソースを接地した回路構成を有する。図４及び図５において、直流出力電圧値は２５０Ｖに設定され、直流出力電流値は３Ａ（すなわち、出力電力値は７５０Ｗである。）に設定されている。図４に示すように、本実施形態によれば、可飽和リアクトルＬ１及びＬ３の転流動作によってトランジスタＴｒに流れる電流Ｉのピーク値は約１Ａあり、トランジスタＴｒの平均損失は約３．１Ｗである。一方、図５に示すように、比較例に係るセットモード型磁気増幅器の場合、可飽和リアクトルＬ１及びＬ３の転流動作によってトランジスタＴｒに流れる電流Ｉのピーク値は約３Ａであり、トランジスタＴｒの平均損失は約６．７Ｗである。
FIG. 4 is a graph showing waveforms measured in the set mode type
以上説明したように、本実施形態は第１の実施形態と同様の効果を奏し、従来技術に比較して回路規模構成を複雑にすることなく損失を低減し、かつ小型の磁気増幅器を実現できる。 As described above, the present embodiment has the same effect as the first embodiment, can reduce loss without complicating the circuit scale configuration as compared with the prior art, and can realize a small-sized magnetic amplifier. .
変形例．
図６（ａ）、図６（ｂ）及び図６（ｃ）は、図１及び図３の抵抗Ｒ３に代えて用いられる変形例に係る回路を示す回路図である。図６（ａ）の回路は、直列接続された抵抗Ｒ３及びコンデンサＣ３と、抗Ｒ３及びコンデンサＣ３の直列接続回路に並列接続された抵抗Ｒ５とを備えて構成される。また、図６（ｂ）の回路は、並列接続された抵抗Ｒ６及びコンデンサＣ４を備えて構成され、図６（ｃ）の回路は、損失抵抗を含むインダクタＬ４のみを備えて構成される。上記各実施形態では、トランジスタＴｒのソースに抵抗Ｒ３を接続したが、本発明はこれに限られず、図６（ａ）、図６（ｂ）、又は図６（ｃ）の回路などの、抵抗成分を含むインピーダンス素子として動作する回路を接続してもよい。
Modified example.
FIGS. 6A, 6B, and 6C are circuit diagrams showing circuits according to modifications that are used in place of the resistor R3 in FIGS. The circuit of FIG. 6A includes a resistor R3 and a capacitor C3 connected in series, and a resistor R5 connected in parallel to a series connection circuit of the anti-R3 and the capacitor C3. 6B includes a resistor R6 and a capacitor C4 connected in parallel, and the circuit illustrated in FIG. 6C includes only an inductor L4 including a loss resistor. In each of the above embodiments, the resistor R3 is connected to the source of the transistor Tr. However, the present invention is not limited to this, and a resistor such as the circuit of FIG. 6A, FIG. 6B, or FIG. A circuit that operates as an impedance element including a component may be connected.
なお、上記各実施形態において、トランジスタＴｒのゲートと補助巻線Ｎ２との間にツェナーダイオードＺｄを挿入したが、本発明はこれに限られず、２つ以上の複数のダイオードの直列接続回路、又はトランジスタのダイオード接続回路などの、所定の定電圧を保持する定電圧素子を挿入してもよい。 In each of the above embodiments, the Zener diode Zd is inserted between the gate of the transistor Tr and the auxiliary winding N2, but the present invention is not limited to this, or a series connection circuit of two or more diodes, or A constant voltage element that holds a predetermined constant voltage, such as a diode connection circuit of a transistor, may be inserted.
また、上記各実施形態において、Ｎチャネル型ＭＯＳ電界効果トランジスタであるトランジスタＴｒを用いたが、本発明はこれに限られず、絶縁ゲートバイポーラトランジスタを用いてもよい。この場合、整流ダイオードＤ３のカソードは絶縁ゲートバイポーラトランジスタのコレクタに接続され、抵抗Ｒ３は絶縁ゲートバイポーラトランジスタのエミッタと補助巻線Ｎ２との間に挿入され、絶縁ゲートバイポーラトランジスタのゲートと補助巻線Ｎ２との間にツェナーダイオードＺｄを挿入する。 In each of the above embodiments, the transistor Tr, which is an N-channel MOS field effect transistor, is used. However, the present invention is not limited to this, and an insulated gate bipolar transistor may be used. In this case, the cathode of the rectifier diode D3 is connected to the collector of the insulated gate bipolar transistor, and the resistor R3 is inserted between the emitter of the insulated gate bipolar transistor and the auxiliary winding N2, and the gate and auxiliary winding of the insulated gate bipolar transistor. A Zener diode Zd is inserted between N2.
さらに、上記各実施形態において、コンデンサＣ２をツェナーダイオードＺｄに並列に接続したが、本発明はこれに限られず、コンデンサＣ２を用いなくてもよい。 Further, in each of the above embodiments, the capacitor C2 is connected in parallel to the Zener diode Zd. However, the present invention is not limited to this, and the capacitor C2 may not be used.
以上説明したように、本発明に係る磁気増幅器のための可飽和リアクトル制御回路によれば、トランジスタの第２の端子と第１の補助巻線の他端の間に挿入されかつ抵抗成分を有するインピーダンス素子と、トランジスタの制御端子と第１の補助巻線の他端の間に接続されかつ所定の定電圧を保持する定電圧素子とを備えたので、回路規模構成を複雑にすることなくトランジスタの損失を低減し、かつヒートシンクを小型化して小型の磁気増幅器を実現できる。 As described above, the saturable reactor control circuit for a magnetic amplifier according to the present invention has a resistance component inserted between the second terminal of the transistor and the other end of the first auxiliary winding. Since the impedance element and the constant voltage element connected between the control terminal of the transistor and the other end of the first auxiliary winding and holding a predetermined constant voltage are provided, the transistor without complicating the circuit scale configuration In addition, a small magnetic amplifier can be realized by reducing the heat loss and reducing the size of the heat sink.
１，１Ａ…セットモード型磁気増幅器、
２Ａ，２Ｂ…変圧器、
３…負荷、
４，４Ａ…可飽和リアクトル制御回路、
９Ａ，９Ｂ…交流電源、
４１…検出回路、
４２…トランジスタ駆動回路、
４３…差動増幅器、
４４…直流電源、
Ｃ１…平滑コンデンサ、
Ｃ２…コンデンサ、
Ｄ１，Ｄ３，Ｄ４，Ｄ６…整流ダイオード、
Ｄ２，Ｄ５…環流ダイオード、
Ｌ１，Ｌ３…可飽和リアクトル、
Ｌ２…平滑インダクタ、
Ｎ１，Ｎ３…主巻線、
Ｎ２，Ｎ４…補助巻線、
Ｎｐａ，Ｎｐｂ…一次巻線、
Ｎｓａ，Ｎｓｂ…二次巻線、
Ｒ１…電流測定用抵抗、
Ｒ２，Ｒ３…抵抗、
Ｔｒ…トランジスタ、
Ｚｄ…ツェナーダイオード。
1, 1A ... set mode type magnetic amplifier,
2A, 2B ... Transformer,
3 ... Load,
4, 4A ... Saturable reactor control circuit,
9A, 9B ... AC power supply,
41 ... detection circuit,
42 ... transistor drive circuit,
43. Differential amplifier,
44 ... DC power supply,
C1 ... smoothing capacitor,
C2: Capacitor,
D1, D3, D4, D6 ... Rectifier diode,
D2, D5 ... freewheeling diode,
L1, L3 ... saturable reactor,
L2: smoothing inductor,
N1, N3 ... main winding,
N2, N4 ... auxiliary winding,
Npa, Npb ... primary winding,
Nsa, Nsb ... secondary winding,
R1: resistance for current measurement,
R2, R3 ... resistance,
Tr ... Transistor,
Zd: Zener diode.
Claims (7)
上記第１の補助巻線の一端に接続された一端を有する第１の整流素子と、
上記第１の整流素子の他端に接続された第１の端子と、上記第１の補助巻線の他端に接続された第２の端子と、制御端子とを有するトランジスタと、
上記平滑回路からの出力電圧が所定値になるように上記第１の可飽和リアクトルをオンオフ制御するための制御信号を上記トランジスタの制御端子に出力するフィードバック回路とを備えた可飽和リアクトル制御回路において、
上記トランジスタの第２の端子と上記第１の補助巻線の他端の間に挿入されかつ抵抗成分を有するインピーダンス素子と、
上記トランジスタの制御端子と上記第１の補助巻線の他端の間に接続されかつ所定の定電圧を保持する定電圧素子とをさらに備えたことを特徴とする磁気増幅器のための可飽和リアクトル制御回路。 The voltage from the secondary winding of the first transformer is output via the first main winding of the first saturable reactor, the first rectifier circuit and the smoothing circuit, and the first saturable reactor A saturable reactor control circuit for a magnetic amplifier for controlling an operation of the first saturable reactor by controlling a current flowing in a first auxiliary winding,
A first rectifier element having one end connected to one end of the first auxiliary winding;
A transistor having a first terminal connected to the other end of the first rectifying element, a second terminal connected to the other end of the first auxiliary winding, and a control terminal;
A saturable reactor control circuit comprising: a feedback circuit that outputs a control signal for controlling on / off of the first saturable reactor to a control terminal of the transistor so that an output voltage from the smoothing circuit becomes a predetermined value; ,
An impedance element inserted between the second terminal of the transistor and the other end of the first auxiliary winding and having a resistance component;
A saturable reactor for a magnetic amplifier, further comprising a constant voltage element connected between the control terminal of the transistor and the other end of the first auxiliary winding and holding a predetermined constant voltage. Control circuit.
上記可飽和リアクトル制御回路は、上記第２の可飽和リアクトルの第２の補助巻線の一端と上記トランジスタの第１の端子との間に接続された第２の整流素子をさらに備え、
上記第２の補助巻線の他端は、上記インピーダンス素子を介して上記トランジスタの第２の端子に接続されたことを特徴とする請求項１記載の磁気増幅器のための可飽和リアクトル制御回路。 The magnetic amplifier includes a second rectifier connected in series to a second main winding of a second saturable reactor and a voltage from the secondary winding of the second transformer to the first rectifier circuit. Output through the circuit and the smoothing circuit,
The saturable reactor control circuit further includes a second rectifying element connected between one end of the second auxiliary winding of the second saturable reactor and the first terminal of the transistor,
2. The saturable reactor control circuit for a magnetic amplifier according to claim 1, wherein the other end of the second auxiliary winding is connected to the second terminal of the transistor via the impedance element.
上記制御端子はゲートであり、
上記第１の端子はドレインであり、
上記第２の端子はソースであることを特徴とする請求項１乃至５のうちのいずれか１つに記載の磁気増幅器の可飽和リアクトル制御回路。 The transistor is a field effect transistor,
The control terminal is a gate,
The first terminal is a drain;
The saturable reactor control circuit for a magnetic amplifier according to any one of claims 1 to 5, wherein the second terminal is a source.
上記制御端子はゲートであり、
上記第１の端子はコレクタであり、
上記第２の端子はエミッタであることを特徴とする請求項１乃至５のうちのいずれか１つに記載の磁気増幅器の可飽和リアクトル制御回路。 The transistor is an insulated gate bipolar transistor,
The control terminal is a gate,
The first terminal is a collector;
The saturable reactor control circuit for a magnetic amplifier according to any one of claims 1 to 5, wherein the second terminal is an emitter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010289991A JP5539850B2 (en) | 2010-12-27 | 2010-12-27 | A saturable reactor control circuit for a magnetic amplifier. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010289991A JP5539850B2 (en) | 2010-12-27 | 2010-12-27 | A saturable reactor control circuit for a magnetic amplifier. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012139042A true JP2012139042A (en) | 2012-07-19 |
| JP5539850B2 JP5539850B2 (en) | 2014-07-02 |
Family
ID=46676011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010289991A Active JP5539850B2 (en) | 2010-12-27 | 2010-12-27 | A saturable reactor control circuit for a magnetic amplifier. |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5539850B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289478A (en) * | 1985-02-12 | 1987-04-23 | Hitachi Metals Ltd | Dc/dc converter |
| JPS6412860A (en) * | 1987-07-02 | 1989-01-17 | Shindengen Electric Mfg | Switching regulator |
| JPH1052037A (en) * | 1996-07-31 | 1998-02-20 | Mels Corp | Small-loss output circuit |
-
2010
- 2010-12-27 JP JP2010289991A patent/JP5539850B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289478A (en) * | 1985-02-12 | 1987-04-23 | Hitachi Metals Ltd | Dc/dc converter |
| JPS6412860A (en) * | 1987-07-02 | 1989-01-17 | Shindengen Electric Mfg | Switching regulator |
| JPH1052037A (en) * | 1996-07-31 | 1998-02-20 | Mels Corp | Small-loss output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5539850B2 (en) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010036092A1 (en) | Switching power supply circuit | |
| JP6559081B2 (en) | Power converter | |
| US9866136B2 (en) | Isolated power supply with input voltage monitor | |
| TW201535943A (en) | Method of forming a power supply controller and structure therefor | |
| JP2017028987A (en) | Circuits and methods for synchronous rectification in resonant converters | |
| JP2007185072A (en) | Dc-dc converter | |
| JP4782459B2 (en) | Power supply | |
| CN104272572A (en) | Switching power supply circuit and led illumination device | |
| KR20190016479A (en) | DC / DC converter | |
| JP6908849B2 (en) | Synchronous rectifier circuit and switching power supply | |
| US20100128499A1 (en) | Step-down voltage converter | |
| JP5143095B2 (en) | Switching power supply | |
| US10447141B2 (en) | Waveform shaping circuit, semiconductor device, and switching power supply device | |
| KR101969117B1 (en) | Active Clamp Forward Converter And Method Of Driving The Same | |
| JP5539850B2 (en) | A saturable reactor control circuit for a magnetic amplifier. | |
| TWI586092B (en) | Single-stage ac-to-dc converter | |
| JP5011620B2 (en) | Switching power supply | |
| US7894217B2 (en) | DC to DC converter | |
| JP4329450B2 (en) | DC converter | |
| KR101492621B1 (en) | Resonant fly-back converter with multi-output | |
| JP5829970B2 (en) | Step-down voltage converter | |
| JP6876482B2 (en) | Insulated switching power supply | |
| JP2008245387A (en) | Switching power supply | |
| Mamat et al. | A Low Cost Self-Driven Synchronous Rectification Converter for 20V Portable Instrument | |
| JP2020137320A (en) | Step-down converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5539850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140501 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |