JPH104364A - ディジタル受信器の位相ノイズの補正装置 - Google Patents
ディジタル受信器の位相ノイズの補正装置Info
- Publication number
- JPH104364A JPH104364A JP9028646A JP2864697A JPH104364A JP H104364 A JPH104364 A JP H104364A JP 9028646 A JP9028646 A JP 9028646A JP 2864697 A JP2864697 A JP 2864697A JP H104364 A JPH104364 A JP H104364A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplier
- stage
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ディジタル受信器のＰＬＬ回路に
より発生させられた位相ノイズを除去することを目的と
する。 【解決手段】 本発明は、搬送波Ｓ（ｔ）を受け、中間
周波信号ＳFI（ｔ）を復調段（１２）に伝達し、所定の
周波数の信号を発生させるためのＰＬＬ回路（４）が設
けられたミキサ段（２）を含むディジタル受信器に関す
る。本発明によるディジタル受信器は、ミキサ段（２）
内のＰＬＬ回路（４）により発生させられたノイズ信号
φn （ｔ）をタップで分岐し、復調段（１２）内のノイ
ズφn （ｔ）を補償するための位相ノイズディジタル補
正段（１４）を更に有する。
より発生させられた位相ノイズを除去することを目的と
する。 【解決手段】 本発明は、搬送波Ｓ（ｔ）を受け、中間
周波信号ＳFI（ｔ）を復調段（１２）に伝達し、所定の
周波数の信号を発生させるためのＰＬＬ回路（４）が設
けられたミキサ段（２）を含むディジタル受信器に関す
る。本発明によるディジタル受信器は、ミキサ段（２）
内のＰＬＬ回路（４）により発生させられたノイズ信号
φn （ｔ）をタップで分岐し、復調段（１２）内のノイ
ズφn （ｔ）を補償するための位相ノイズディジタル補
正段（１４）を更に有する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報のディジタル
伝送の分野に係り、特に、搬送波Ｓ（ｔ）を受け、受信
された搬送波と、ＰＬＬ（位相ロックドループ）回路に
より発生させられた角周波数ωLOの信号ＳLO（ｔ）とを
合成することにより得られた中間周波信号ＳFI（ｔ）を
復調段に伝達するミキサ段を有するディジタル受信器に
関する。
伝送の分野に係り、特に、搬送波Ｓ（ｔ）を受け、受信
された搬送波と、ＰＬＬ（位相ロックドループ）回路に
より発生させられた角周波数ωLOの信号ＳLO（ｔ）とを
合成することにより得られた中間周波信号ＳFI（ｔ）を
復調段に伝達するミキサ段を有するディジタル受信器に
関する。
【０００２】
【従来の技術】上記のタイプの受信器において、ＰＬＬ
回路は、一般的に、信号ＳFI（ｔ）に付加され、伝送さ
れた情報の品質の劣化を生じさせる位相ノイズのソース
である。かくして、過度な位相ノイズは、特に、ＱＰＳ
Ｋ変調（四分割相シフトキーイング）又はＱＡＭタイプ
の変調（直交振幅変調）を使用する伝送装置内で復調さ
れた信号の誤り率を増大させる。
回路は、一般的に、信号ＳFI（ｔ）に付加され、伝送さ
れた情報の品質の劣化を生じさせる位相ノイズのソース
である。かくして、過度な位相ノイズは、特に、ＱＰＳ
Ｋ変調（四分割相シフトキーイング）又はＱＡＭタイプ
の変調（直交振幅変調）を使用する伝送装置内で復調さ
れた信号の誤り率を増大させる。
【０００３】図１には、従来の受信器に使用される位相
ロックドループ回路が概略的に示される。かかる回路に
より発生させられる総位相ノイズは、基準発振器、電圧
制御発振器、位相検波器、フィルタリング演算増幅器及
び場合によっては分周器のような構成素子からの寄与に
より生じる。一般的に言うと、ＶＣＯ（電圧制御発振
器）は、位相ノイズの主たるソースを構成していると考
えられる。したがって、この素子は、等価抵抗を有する
可変容量ダイオード（又はバラクタ）を含み、その等価
抵抗は、上記バラクタの端子間の電圧の変調を生成する
ノイズ電圧を生じさせる。このノイズは、発振の周波数
の広範囲に亘って電圧制御発振器内に行き渡る。
ロックドループ回路が概略的に示される。かかる回路に
より発生させられる総位相ノイズは、基準発振器、電圧
制御発振器、位相検波器、フィルタリング演算増幅器及
び場合によっては分周器のような構成素子からの寄与に
より生じる。一般的に言うと、ＶＣＯ（電圧制御発振
器）は、位相ノイズの主たるソースを構成していると考
えられる。したがって、この素子は、等価抵抗を有する
可変容量ダイオード（又はバラクタ）を含み、その等価
抵抗は、上記バラクタの端子間の電圧の変調を生成する
ノイズ電圧を生じさせる。このノイズは、発振の周波数
の広範囲に亘って電圧制御発振器内に行き渡る。
【０００４】
【発明が解決しようとする課題】本発明の目的は、ディ
ジタル受信器においてＰＬＬ回路により発生させられた
位相ノイズを除去することである。
ジタル受信器においてＰＬＬ回路により発生させられた
位相ノイズを除去することである。
【０００５】
【課題を解決するための手段】本発明によれば、ディジ
タル受信器は、ミキサ段においてＰＬＬ回路により発生
させられたノイズ信号φn （ｔ）をタップで分岐させ、
復調段内の上記φn （ｔ）を補償する目的のための位相
ノイズディジタル補正段からなる。ノイズ補正段のため
に、復調された信号は、誤りが無いので、伝送された情
報の品質を改善させることが可能である。
タル受信器は、ミキサ段においてＰＬＬ回路により発生
させられたノイズ信号φn （ｔ）をタップで分岐させ、
復調段内の上記φn （ｔ）を補償する目的のための位相
ノイズディジタル補正段からなる。ノイズ補正段のため
に、復調された信号は、誤りが無いので、伝送された情
報の品質を改善させることが可能である。
【０００６】本発明の他の特徴及び利点は、添付図面を
参照して、その例に限定されることのない例によって行
われた以下の説明から明らかになる。
参照して、その例に限定されることのない例によって行
われた以下の説明から明らかになる。
【０００７】
【発明の実施の形態】図３及び図４に示されているよう
に、ディジタル受信器は、位相ロックドループ回路４が
設けられたミキサ段２を含む。上記ミキサ段２の入力６
は、アンテナ７により伝達された復調された搬送波Ｓ
（ｔ）を受け、ミキサ段２の第１の出力８は、中間周波
信号ＳFI（ｔ）を復調段１２の第１の入力１０に伝達す
る。
に、ディジタル受信器は、位相ロックドループ回路４が
設けられたミキサ段２を含む。上記ミキサ段２の入力６
は、アンテナ７により伝達された復調された搬送波Ｓ
（ｔ）を受け、ミキサ段２の第１の出力８は、中間周波
信号ＳFI（ｔ）を復調段１２の第１の入力１０に伝達す
る。
【０００８】本発明の第１の本質的な特徴によれば、デ
ィジタル受信器は、ミキサ段２内のＰＬＬ回路４により
発生させられたノイズ信号φn （ｔ）をタップで分岐さ
せ、復調段１２内の上記φn （ｔ）を補償する目的のた
めの位相ノイズ補正段１４を更に有する。図１及び図２
は、ＰＬＬ回路４の各構成素子の寄与を表わしている。
図２に概略的に示された回路の開ループ伝達関数をＨlo
（ω）で表わすことにより、総位相ノイズは、以下の式
ィジタル受信器は、ミキサ段２内のＰＬＬ回路４により
発生させられたノイズ信号φn （ｔ）をタップで分岐さ
せ、復調段１２内の上記φn （ｔ）を補償する目的のた
めの位相ノイズ補正段１４を更に有する。図１及び図２
は、ＰＬＬ回路４の各構成素子の寄与を表わしている。
図２に概略的に示された回路の開ループ伝達関数をＨlo
（ω）で表わすことにより、総位相ノイズは、以下の式
【０００９】
【数１】
【００１０】により与えられる。式中、θref （ｊω）
Ｎ2 ｜Ｈlo（ｊω）｜2 は基準発振器２０からの寄与を
表わし、θpd（ｊω）｜Ｋvco Ｆ（ｊω）｜2 ／ω2 は
位相検波器２２からの寄与を表わし、θamp （ｊω）
（Ｋvco ／ω2 ）はフィルタリング演算増幅器２４から
の寄与を表わし、θvco （ｊω）はＶＣＯ（電圧制御発
振器）２６からの寄与を表わし、θdiv （ｊω）｜Ｈlo
（ｊω）｜2 は分周器２８からの寄与を表わす。Ｈ
lo（ｊω）は、
Ｎ2 ｜Ｈlo（ｊω）｜2 は基準発振器２０からの寄与を
表わし、θpd（ｊω）｜Ｋvco Ｆ（ｊω）｜2 ／ω2 は
位相検波器２２からの寄与を表わし、θamp （ｊω）
（Ｋvco ／ω2 ）はフィルタリング演算増幅器２４から
の寄与を表わし、θvco （ｊω）はＶＣＯ（電圧制御発
振器）２６からの寄与を表わし、θdiv （ｊω）｜Ｈlo
（ｊω）｜2 は分周器２８からの寄与を表わす。Ｈ
lo（ｊω）は、
【００１１】
【数２】
【００１２】であり、ここで、Ｋpd及びＫvco は、夫
々、位相検波器２２の増幅率及び電圧制御発振器２６の
増幅率を表わし、Ｆ（ｊω）はフィルタリング増幅器２
４の伝達関数を表わす。総位相ノイズが、本質的に電圧
制御発振器２６からの寄与により生じた場合を考える
と、上記の式は簡単化され、
々、位相検波器２２の増幅率及び電圧制御発振器２６の
増幅率を表わし、Ｆ（ｊω）はフィルタリング増幅器２
４の伝達関数を表わす。総位相ノイズが、本質的に電圧
制御発振器２６からの寄与により生じた場合を考える
と、上記の式は簡単化され、
【００１３】
【数３】
【００１４】により置換される。上記の式を解析するこ
とにより、位相検波器２２の後で測定可能な総位相ノイ
ズは、以下の式：
とにより、位相検波器２２の後で測定可能な総位相ノイ
ズは、以下の式：
【００１５】
【数４】
【００１６】により与えられることが分かる。上記の位
相ノイズθ”tot （ｊω）は、上記位相検波器２２の増
幅率Ｋpdと分周比Ｎとを考慮に入れることにより、検波
器２２の出力２３で測定される。
相ノイズθ”tot （ｊω）は、上記位相検波器２２の増
幅率Ｋpdと分周比Ｎとを考慮に入れることにより、検波
器２２の出力２３で測定される。
【００１７】
【実施例】図３及び図４に示された本発明の好ましい一
実施例によれば、位相ノイズ補正段１４は、ミキサ段２
の第２の出力３０と、復調段１２の第２の入力３２との
間に設けられた第１のアナログ／ディジタル変換器３４
を含み、上記第１のアナログ／ディジタル変換器３４の
入力３６は、ＰＬＬ回路４と共に一体化された位相検波
器２２の出力２３に接続され、上記第１のアナログ／デ
ィジタル変換器３４の出力４２は、復調段１２に位相ノ
イズφn （ｔ）を補償する信号φc （ｔ）を供給する目
的のための第１の計算モジュール４４に接続される。
実施例によれば、位相ノイズ補正段１４は、ミキサ段２
の第２の出力３０と、復調段１２の第２の入力３２との
間に設けられた第１のアナログ／ディジタル変換器３４
を含み、上記第１のアナログ／ディジタル変換器３４の
入力３６は、ＰＬＬ回路４と共に一体化された位相検波
器２２の出力２３に接続され、上記第１のアナログ／デ
ィジタル変換器３４の出力４２は、復調段１２に位相ノ
イズφn （ｔ）を補償する信号φc （ｔ）を供給する目
的のための第１の計算モジュール４４に接続される。
【００１８】第１の計算モジュール４４は、位相信号
θ’n （ｔ）と等価な補償信号θc （ｔ）をその出力４
５に発生させるため、アナログ／ディジタル変換器３４
より伝達された値を、比Ｎ／Ｋpdで乗算する。図４に示
されているように、復調段１２は、ミキサ段２から受け
た信号ＳFI（ｔ）の位相ωｔを判定する目的に向けられ
た第２の計算モジュール５０を含む。第２の計算モジュ
ール５０は、同期復調ブロック５６の第１の入力５４に
接続された第１の出力５２と、減算器６０に接続された
第２の出力５８とを有し、上記第２の出力５８は、補償
信号φc （ｔ）をその入力６２に同時に受け、復調ブロ
ック５６に式： Δφ＝ωFI・ｔ−φc （ｔ） で与えられる差Δφを伝達する減算器６０に接続された
第２の出力５８とを有する。
θ’n （ｔ）と等価な補償信号θc （ｔ）をその出力４
５に発生させるため、アナログ／ディジタル変換器３４
より伝達された値を、比Ｎ／Ｋpdで乗算する。図４に示
されているように、復調段１２は、ミキサ段２から受け
た信号ＳFI（ｔ）の位相ωｔを判定する目的に向けられ
た第２の計算モジュール５０を含む。第２の計算モジュ
ール５０は、同期復調ブロック５６の第１の入力５４に
接続された第１の出力５２と、減算器６０に接続された
第２の出力５８とを有し、上記第２の出力５８は、補償
信号φc （ｔ）をその入力６２に同時に受け、復調ブロ
ック５６に式： Δφ＝ωFI・ｔ−φc （ｔ） で与えられる差Δφを伝達する減算器６０に接続された
第２の出力５８とを有する。
【００１９】計算モジュール５０は、瞬時的な信号の位
相の補償を行うことができる本質的に知られているフィ
ルタ６８が関連した第２のアナログ／ディジタル変換器
６４を含む。図４に示されているように、受信器のミキ
サ段２は第１の乗算器７２を含み、第１の乗算器７２の
第１の入力７４は、アンテナ７から増幅／フィルタリン
グ手段７６を介して、以下の式： ＳRF（ｔ）＝Ｓp （ｔ）Ｃｏｓω0 ．ｔ＋Ｓq （ｔ）Ｓ
ｉｎω0 ．ｔ により表わされた無線周波数搬送波ＳRF（ｔ）を受け
る。式中、Ｓp （ｔ）及びＳq （ｔ）は、夫々、ＱＡＭ
信号のＱＰＳＫ信号の同相成分及び直角位相成分を表わ
す。第１の乗算器７２の第２の入力７８は、ＰＬＬ回路
４により発生させられた信号Ｓlo（ｔ）を受け、一方、
第１の乗算器７２の出力８０は、第１のローパスフィル
タ８２を介して復調段１２に信号ＳFI（ｔ）を伝達す
る。
相の補償を行うことができる本質的に知られているフィ
ルタ６８が関連した第２のアナログ／ディジタル変換器
６４を含む。図４に示されているように、受信器のミキ
サ段２は第１の乗算器７２を含み、第１の乗算器７２の
第１の入力７４は、アンテナ７から増幅／フィルタリン
グ手段７６を介して、以下の式： ＳRF（ｔ）＝Ｓp （ｔ）Ｃｏｓω0 ．ｔ＋Ｓq （ｔ）Ｓ
ｉｎω0 ．ｔ により表わされた無線周波数搬送波ＳRF（ｔ）を受け
る。式中、Ｓp （ｔ）及びＳq （ｔ）は、夫々、ＱＡＭ
信号のＱＰＳＫ信号の同相成分及び直角位相成分を表わ
す。第１の乗算器７２の第２の入力７８は、ＰＬＬ回路
４により発生させられた信号Ｓlo（ｔ）を受け、一方、
第１の乗算器７２の出力８０は、第１のローパスフィル
タ８２を介して復調段１２に信号ＳFI（ｔ）を伝達す
る。
【００２０】図４に示されているように、復調ブロック
５６は、第２のアナログ／ディジタル変換器５６に接続
された半ナイキストフィルタ８３と、第２の乗算器８４
と、第３の乗算器８６とを含む。上記第２の乗算器８４
及び上記第３の乗算器８６は、一方で、上記半ナイキス
トフィルタ８３の出力９２に接続された第１の入力８８
及び第１の入力９０を夫々に有し、他方で、位相差Δφ
を記憶する目的のための記憶手段１００に接続された第
２の入力９４及び第２の入力９６を夫々に有する。第２
の乗算器８４は、ローパスフィルタ１０２を介して、復
調された同相成分： ＳId（ｔ）＝ＳFI（ｔ）×２Ｃｏｓ（ωFI（ｔ）−φc
（ｔ）） を伝達し、一方、第３の増幅器８６は、第２のローパス
フィルタ１０４を介して、復調された直角位相成分： ＳQd（ｔ）＝ＳFI（ｔ）×２Ｓｉｎ（ωFI（ｔ）−φc
（ｔ）） を伝達する。
５６は、第２のアナログ／ディジタル変換器５６に接続
された半ナイキストフィルタ８３と、第２の乗算器８４
と、第３の乗算器８６とを含む。上記第２の乗算器８４
及び上記第３の乗算器８６は、一方で、上記半ナイキス
トフィルタ８３の出力９２に接続された第１の入力８８
及び第１の入力９０を夫々に有し、他方で、位相差Δφ
を記憶する目的のための記憶手段１００に接続された第
２の入力９４及び第２の入力９６を夫々に有する。第２
の乗算器８４は、ローパスフィルタ１０２を介して、復
調された同相成分： ＳId（ｔ）＝ＳFI（ｔ）×２Ｃｏｓ（ωFI（ｔ）−φc
（ｔ）） を伝達し、一方、第３の増幅器８６は、第２のローパス
フィルタ１０４を介して、復調された直角位相成分： ＳQd（ｔ）＝ＳFI（ｔ）×２Ｓｉｎ（ωFI（ｔ）−φc
（ｔ）） を伝達する。
【００２１】かくして、変調された搬送波ＳRF（ｔ）が
ミキサ段２により受けられたとき、その搬送波は、以下
の式：
ミキサ段２により受けられたとき、その搬送波は、以下
の式：
【００２２】
【数５】
【００２３】により表わされた中間周波信号ＳFI（ｔ）
に変換される。フィルタリング後、得られた信号は以下
の式：
に変換される。フィルタリング後、得られた信号は以下
の式：
【００２４】
【数６】
【００２５】により表され、或いは、ω0 −ωl0＝ωFI
と置くことにより、
と置くことにより、
【００２６】
【数７】
【００２７】である。信号ＳFFI （ｔ）は、復調された
同相成分ＳId（ｔ）と、復調された直角位相成分とを得
るため、次に復調段１２に供給される。復調された同相
成分は、以下の式：
同相成分ＳId（ｔ）と、復調された直角位相成分とを得
るため、次に復調段１２に供給される。復調された同相
成分は、以下の式：
【００２８】
【数８】
【００２９】により与えられ、即ち、ローパスフィルタ
１０２によるフィルタリング後に：
１０２によるフィルタリング後に：
【００３０】
【数９】
【００３１】により表わされる。同様に復調された直角
位相成分は、以下の式：
位相成分は、以下の式：
【００３２】
【数１０】
【００３３】により与えられ、即ち、ローパスフィルタ
１０４によるフィルタリング後に：
１０４によるフィルタリング後に：
【００３４】
【数１１】
【００３５】により表され、 Δφ＝φn （ｔ）−φc （ｔ） であるので、 ＳFId (t) ＝Ｓp (t) Ｃｏｓ（Δφ(t) ）＋Ｓq (t) Ｓ
ｉｎ（Δφ(t) ） 及び ＳFQd (t) ＝−Ｓp (t) Ｓｉｎ（Δφ(t) ）＋Ｓq (t)
Ｃｏｓ（Δφ(t) ） が得られる。
ｉｎ（Δφ(t) ） 及び ＳFQd (t) ＝−Ｓp (t) Ｓｉｎ（Δφ(t) ）＋Ｓq (t)
Ｃｏｓ（Δφ(t) ） が得られる。
【００３６】理想的に、位相ノイズφn （ｔ）は、補正
段１４で計算された補償ノイズφc（ｔ）に一致する。
その場合、 ＳFId （ｔ）＝Ｓp （ｔ） 及び ＳFQd （ｔ）＝Ｓq (t) が得られる。
段１４で計算された補償ノイズφc（ｔ）に一致する。
その場合、 ＳFId （ｔ）＝Ｓp （ｔ） 及び ＳFQd （ｔ）＝Ｓq (t) が得られる。
【図１】先行技術の受信器に使用される位相ロックドル
ープ回路の概要図である。
ープ回路の概要図である。
【図２】図１の回路の等価回路図である。
【図３】本発明による受信器のブロック図である。
【図４】本発明の好ましい一実施例による受信器を表わ
す図である。
す図である。
２ ミキサ段 ４ 位相ロックドループ ６ ミキサ段の入力 ７ アンテナ ８ ミキサ段の第１の出力 １０ 復調段の第１の入力 １２ 復調段 １４ 位相ノイズ補正段 ２０ 基準発振器 ２２ 位相検波器 ２３ 位相検波器の出力 ２４ フィルタリング演算増幅器 ２６ 電圧制御発振器 ２８ 分周器 ３０ ミキサ段の第２の出力 ３２ 復調段の第２の入力 ３４ 第１のアナログ／ディジタル変換器 ３６ アナログ／ディジタル変換器の入力 ４２ アナログ／ディジタル変換器の出力 ４４ 第１の計算モジュール ４５ 第１の計算モジュールの出力 ５０ 第２の計算モジュール ５２ 第２の計算モジュールの第１の出力 ５４ 復調ブロックの第１の入力 ５６ 復調ブロック ５８ 第２の計算モジュールの第２の出力 ６０ 減算器 ６２ 減算器の入力 ６４ 第２のアナログ／ディジタル変換器 ６８ フィルタ ７２ 第１の乗算器 ７４ 第１の乗算器の第１の入力 ７６ 増幅／フィルタリング手段 ７８ 第１の乗算器の第２の入力 ８０ 第１の乗算器の出力 ８２ 第１のローパスフィルタ ８３ 半ナイキストフィルタ ８４ 第２の乗算器 ８６ 第３の乗算器 ８８ 第２の乗算器の第１の入力 ９０ 第３の乗算器の第１の入力 ９２ 半ナイキストフィルタの出力 ９４ 第２の乗算器の第２の入力 ９６ 第３の乗算器の第２の入力 １００ 記憶手段 １０２ ローパスフィルタ １０４ 第２のローパスフィルタ
Claims (6)
- 【請求項１】 搬送波Ｓ（ｔ）を受け、上記受けられた
搬送波と、ＰＬＬ回路（４）によって発生させられた信
号とを合成することにより得られた中間周波信号Ｓ
FI（ｔ）を復調段（１２）に伝達するミキサ段（２）を
含むディジタル受信器であって、 上記ミキサ段（２）内の上記ＰＬＬ回路（４）により発
生させられたノイズ信号φn （ｔ）をタップで分岐さ
せ、上記復調段（１２）内の上記ノイズφn （ｔ）を補
償する目的のための位相ノイズディジタル補正段（１
４）を更に有することを特徴とする受信器。 - 【請求項２】 上記位相ノイズ補正段（１４）は、入力
（３６）が上記ＰＬＬ回路（４）と共に一体化された位
相検波器（２２）の出力（２３）に接続され、出力が上
記復調段（１２）に上記位相ノイズφn （ｔ）を補償す
る信号φc （ｔ）を供給する目的のための計算モジュー
ル（４４）に接続された第１のアナログ／ディジタル変
換器（３４）を有することを特徴とする請求項１記載の
受信器。 - 【請求項３】 上記復調段（１２）は、復調ブロック
（５６）の第１の入力（５４）に接続された第１の出力
（５２）と、減算器（６０）に接続された第２の出力
（５８）とを有する上記信号ＳFI（ｔ）の位相ωFI．ｔ
を判定する目的のための第２の計算モジュール（５０）
を含み、 上記減算器（６０）は、入力（６２）に信号φc （ｔ）
を受け、差 Δφ＝ωFI．ｔ−φc （ｔ） を上記復調ブロック（５６）に伝達することを特徴とす
る請求項２記載の受信器。 - 【請求項４】 上記第２の計算モジュール（５０）は、
フィルタ（６８）と関連した第２のアナログ／ディジタ
ル変換器（６４）を含むことを特徴とする請求項３記載
の受信器。 - 【請求項５】 上記ミキサ段（２）は乗算器（７２）を
有し、 上記乗算器（７２）の第１の入力（７４）は、Ｓ
p （ｔ）及びＳq （ｔ）が夫々ＱＰＳＫ信号又はＱＡＭ
信号の同相及び直角位相成分を表わす場合に、以下の
式： ＳRF（ｔ）＝Ｓp （ｔ）Ｃｏｓω．ｔ＋Ｓq （ｔ）Ｓｉ
ｎω．ｔ により表わされた無線搬送波を受けるアンテナ（７）に
接続され、 上記乗算器（７２）の第２の入力（７８）は、角速度ω
Loの信号Ｓlo（ｔ）を伝達する上記ＰＬＬ回路（４）に
接続され、 上記乗算器（７２）は上記信号ＳFI（ｔ）をフィルタリ
ング手段（８２）を介して伝達することを特徴とする請
求項１乃至４のうちいずれか１項記載の受信器。 - 【請求項６】 上記復調ブロック（５６）は、一方で第
２のアナログ／ディジタル変換器（６４）に接続され、
他方で第１の乗算器（８４）及び第２の乗算器（８６）
に接続された半ナイキストフィルタ（８３）を有し、 上記各乗算器は記憶手段（１００）に接続され、 上記第１の乗算器は、ローパスフィルタを介して、復調
された同相成分： ＳId（ｔ）＝ＳFI（ｔ）×２Ｃｏｓ（ωFI．ｔ−φ
c （ｔ）） を伝達し、 上記第２の乗算器は、ローパスフィルタを介して、復調
された直角位相成分： ＳQd（ｔ）＝ＳFI（ｔ）×２Ｓｉｎ（ωFI．ｔ−φ
c （ｔ）） を伝達することを特徴とする請求項３記載の受信器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9601923A FR2745138B1 (fr) | 1996-02-16 | 1996-02-16 | Dispositif de correction de bruit de phase dans un recepteur numerique |
| FR9601923 | 1996-02-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104364A true JPH104364A (ja) | 1998-01-06 |
Family
ID=9489268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9028646A Pending JPH104364A (ja) | 1996-02-16 | 1997-02-13 | ディジタル受信器の位相ノイズの補正装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5930306A (ja) |
| EP (1) | EP0790729B1 (ja) |
| JP (1) | JPH104364A (ja) |
| CN (1) | CN1110177C (ja) |
| DE (1) | DE69736756T2 (ja) |
| FR (1) | FR2745138B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675999B2 (en) * | 2006-03-16 | 2010-03-09 | Intel Corporation | Multicarrier receiver and method with phase noise reduced signal |
| CN101478524B (zh) * | 2009-01-22 | 2011-06-15 | 清华大学 | 一种多天线正交频分复用***接收端相位噪声的校正方法 |
| US8824988B2 (en) * | 2012-11-19 | 2014-09-02 | Broadcom Corporation | Using direct phase noise measurement and blocker recovery to cancel reciprocal mixing noise |
| US8712361B1 (en) * | 2012-11-21 | 2014-04-29 | Broadcom Corporation | Method and system for reciprocal mixing cancellation of wideband modulated blockers |
| GB2538226B (en) * | 2015-04-20 | 2021-08-04 | Robert Connor Frank | Active noise filter |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3787775A (en) * | 1973-03-28 | 1974-01-22 | Trw Inc | Phase correction circuit |
| US4359692A (en) * | 1980-11-07 | 1982-11-16 | Motorola Inc. | Rapid acquisition shift keyed signal demodulator |
| US4689804A (en) * | 1985-08-14 | 1987-08-25 | Racal Data Communications Inc. | Method and apparatus for reduction of sinusoidal phase jitter in a high speed data modem |
| US4785260A (en) * | 1986-03-18 | 1988-11-15 | International Mobile Machines Corporation | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels |
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| JPS63119306A (ja) * | 1986-11-07 | 1988-05-24 | Hitachi Ltd | 同期検波回路 |
| US4918748A (en) * | 1987-11-09 | 1990-04-17 | Hughes Aircraft Company | Apparatus and method for phase noise and post tuning drift cancellation |
| US5109532A (en) * | 1990-01-30 | 1992-04-28 | General Instrument Corporation | Elimination of phase noise and drift incident to up and down conversion in a broadcast communication system |
| US5584062A (en) * | 1994-01-24 | 1996-12-10 | Motorola, Inc. | Method and apparatus for compensating phase locked receivers |
-
1996
- 1996-02-16 FR FR9601923A patent/FR2745138B1/fr not_active Expired - Fee Related
-
1997
- 1997-02-10 US US08/797,910 patent/US5930306A/en not_active Expired - Fee Related
- 1997-02-13 JP JP9028646A patent/JPH104364A/ja active Pending
- 1997-02-14 EP EP97400332A patent/EP0790729B1/fr not_active Expired - Lifetime
- 1997-02-14 CN CN97102534A patent/CN1110177C/zh not_active Expired - Fee Related
- 1997-02-14 DE DE69736756T patent/DE69736756T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2745138B1 (fr) | 1998-05-07 |
| EP0790729A1 (fr) | 1997-08-20 |
| DE69736756T2 (de) | 2007-08-16 |
| DE69736756D1 (de) | 2006-11-16 |
| CN1110177C (zh) | 2003-05-28 |
| EP0790729B1 (fr) | 2006-10-04 |
| US5930306A (en) | 1999-07-27 |
| FR2745138A1 (fr) | 1997-08-22 |
| CN1167387A (zh) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317589B1 (en) | Radio receiver and method of operation | |
| US7362826B2 (en) | Receiver including an oscillation circuit for generating an image rejection calibration tone | |
| JP3268138B2 (ja) | 通信装置、周波数シンセサイザ及びシンセサイズ方法 | |
| JP3226577B2 (ja) | ベクトル変調システム、ベクトル変調器 | |
| US20090131006A1 (en) | Apparatus, integrated circuit, and method of compensating iq phase mismatch | |
| JPH07506952A (ja) | ホモダイン受信器および直接変換方法 | |
| US4599743A (en) | Baseband demodulator for FM and/or AM signals | |
| US8165554B2 (en) | Quadrature correction method for analog television reception using direct-conversion tuners | |
| US4677690A (en) | Baseband demodulator for FM and/or AM signals | |
| JPH0685710A (ja) | 受信機 | |
| JPH104364A (ja) | ディジタル受信器の位相ノイズの補正装置 | |
| EP0883237A1 (en) | Radio receiver and method of operation | |
| US4864640A (en) | Directly mixing synchronous receiver | |
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| US6725023B2 (en) | Radio FM receiver | |
| US7227912B2 (en) | Receiver with mirror frequency suppression | |
| JP2004518382A (ja) | ２点変調を有するトランシーバのトリミング法 | |
| GB2350948A (en) | Frequency changer and digital tuner | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| US7079598B2 (en) | Complex phase-locked loop demodulator for low-IF and zero-IF radio receivers | |
| US6549763B1 (en) | Receiving apparatus and method | |
| JP3809703B2 (ja) | テレビジョン信号受信回路 | |
| JP3227358B2 (ja) | チューナ装置 | |
| JP3919343B2 (ja) | 受信機 | |
| JP3861119B2 (ja) | 受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |