JPH104364A - ディジタル受信器の位相ノイズの補正装置 - Google Patents
ディジタル受信器の位相ノイズの補正装置Info
- Publication number
- JPH104364A JPH104364A JP9028646A JP2864697A JPH104364A JP H104364 A JPH104364 A JP H104364A JP 9028646 A JP9028646 A JP 9028646A JP 2864697 A JP2864697 A JP 2864697A JP H104364 A JPH104364 A JP H104364A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplier
- stage
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ディジタル受信器のPLL回路に
より発生させられた位相ノイズを除去することを目的と
する。 【解決手段】 本発明は、搬送波S(t)を受け、中間
周波信号SFI(t)を復調段(12)に伝達し、所定の
周波数の信号を発生させるためのPLL回路(4)が設
けられたミキサ段(2)を含むディジタル受信器に関す
る。本発明によるディジタル受信器は、ミキサ段(2)
内のPLL回路(4)により発生させられたノイズ信号
φn (t)をタップで分岐し、復調段(12)内のノイ
ズφn (t)を補償するための位相ノイズディジタル補
正段(14)を更に有する。
より発生させられた位相ノイズを除去することを目的と
する。 【解決手段】 本発明は、搬送波S(t)を受け、中間
周波信号SFI(t)を復調段(12)に伝達し、所定の
周波数の信号を発生させるためのPLL回路(4)が設
けられたミキサ段(2)を含むディジタル受信器に関す
る。本発明によるディジタル受信器は、ミキサ段(2)
内のPLL回路(4)により発生させられたノイズ信号
φn (t)をタップで分岐し、復調段(12)内のノイ
ズφn (t)を補償するための位相ノイズディジタル補
正段(14)を更に有する。
Description
【0001】
【発明の属する技術分野】本発明は、情報のディジタル
伝送の分野に係り、特に、搬送波S(t)を受け、受信
された搬送波と、PLL(位相ロックドループ)回路に
より発生させられた角周波数ωLOの信号SLO(t)とを
合成することにより得られた中間周波信号SFI(t)を
復調段に伝達するミキサ段を有するディジタル受信器に
関する。
伝送の分野に係り、特に、搬送波S(t)を受け、受信
された搬送波と、PLL(位相ロックドループ)回路に
より発生させられた角周波数ωLOの信号SLO(t)とを
合成することにより得られた中間周波信号SFI(t)を
復調段に伝達するミキサ段を有するディジタル受信器に
関する。
【0002】
【従来の技術】上記のタイプの受信器において、PLL
回路は、一般的に、信号SFI(t)に付加され、伝送さ
れた情報の品質の劣化を生じさせる位相ノイズのソース
である。かくして、過度な位相ノイズは、特に、QPS
K変調(四分割相シフトキーイング)又はQAMタイプ
の変調(直交振幅変調)を使用する伝送装置内で復調さ
れた信号の誤り率を増大させる。
回路は、一般的に、信号SFI(t)に付加され、伝送さ
れた情報の品質の劣化を生じさせる位相ノイズのソース
である。かくして、過度な位相ノイズは、特に、QPS
K変調(四分割相シフトキーイング)又はQAMタイプ
の変調(直交振幅変調)を使用する伝送装置内で復調さ
れた信号の誤り率を増大させる。
【0003】図1には、従来の受信器に使用される位相
ロックドループ回路が概略的に示される。かかる回路に
より発生させられる総位相ノイズは、基準発振器、電圧
制御発振器、位相検波器、フィルタリング演算増幅器及
び場合によっては分周器のような構成素子からの寄与に
より生じる。一般的に言うと、VCO(電圧制御発振
器)は、位相ノイズの主たるソースを構成していると考
えられる。したがって、この素子は、等価抵抗を有する
可変容量ダイオード(又はバラクタ)を含み、その等価
抵抗は、上記バラクタの端子間の電圧の変調を生成する
ノイズ電圧を生じさせる。このノイズは、発振の周波数
の広範囲に亘って電圧制御発振器内に行き渡る。
ロックドループ回路が概略的に示される。かかる回路に
より発生させられる総位相ノイズは、基準発振器、電圧
制御発振器、位相検波器、フィルタリング演算増幅器及
び場合によっては分周器のような構成素子からの寄与に
より生じる。一般的に言うと、VCO(電圧制御発振
器)は、位相ノイズの主たるソースを構成していると考
えられる。したがって、この素子は、等価抵抗を有する
可変容量ダイオード(又はバラクタ)を含み、その等価
抵抗は、上記バラクタの端子間の電圧の変調を生成する
ノイズ電圧を生じさせる。このノイズは、発振の周波数
の広範囲に亘って電圧制御発振器内に行き渡る。
【0004】
【発明が解決しようとする課題】本発明の目的は、ディ
ジタル受信器においてPLL回路により発生させられた
位相ノイズを除去することである。
ジタル受信器においてPLL回路により発生させられた
位相ノイズを除去することである。
【0005】
【課題を解決するための手段】本発明によれば、ディジ
タル受信器は、ミキサ段においてPLL回路により発生
させられたノイズ信号φn (t)をタップで分岐させ、
復調段内の上記φn (t)を補償する目的のための位相
ノイズディジタル補正段からなる。ノイズ補正段のため
に、復調された信号は、誤りが無いので、伝送された情
報の品質を改善させることが可能である。
タル受信器は、ミキサ段においてPLL回路により発生
させられたノイズ信号φn (t)をタップで分岐させ、
復調段内の上記φn (t)を補償する目的のための位相
ノイズディジタル補正段からなる。ノイズ補正段のため
に、復調された信号は、誤りが無いので、伝送された情
報の品質を改善させることが可能である。
【0006】本発明の他の特徴及び利点は、添付図面を
参照して、その例に限定されることのない例によって行
われた以下の説明から明らかになる。
参照して、その例に限定されることのない例によって行
われた以下の説明から明らかになる。
【0007】
【発明の実施の形態】図3及び図4に示されているよう
に、ディジタル受信器は、位相ロックドループ回路4が
設けられたミキサ段2を含む。上記ミキサ段2の入力6
は、アンテナ7により伝達された復調された搬送波S
(t)を受け、ミキサ段2の第1の出力8は、中間周波
信号SFI(t)を復調段12の第1の入力10に伝達す
る。
に、ディジタル受信器は、位相ロックドループ回路4が
設けられたミキサ段2を含む。上記ミキサ段2の入力6
は、アンテナ7により伝達された復調された搬送波S
(t)を受け、ミキサ段2の第1の出力8は、中間周波
信号SFI(t)を復調段12の第1の入力10に伝達す
る。
【0008】本発明の第1の本質的な特徴によれば、デ
ィジタル受信器は、ミキサ段2内のPLL回路4により
発生させられたノイズ信号φn (t)をタップで分岐さ
せ、復調段12内の上記φn (t)を補償する目的のた
めの位相ノイズ補正段14を更に有する。図1及び図2
は、PLL回路4の各構成素子の寄与を表わしている。
図2に概略的に示された回路の開ループ伝達関数をHlo
(ω)で表わすことにより、総位相ノイズは、以下の式
ィジタル受信器は、ミキサ段2内のPLL回路4により
発生させられたノイズ信号φn (t)をタップで分岐さ
せ、復調段12内の上記φn (t)を補償する目的のた
めの位相ノイズ補正段14を更に有する。図1及び図2
は、PLL回路4の各構成素子の寄与を表わしている。
図2に概略的に示された回路の開ループ伝達関数をHlo
(ω)で表わすことにより、総位相ノイズは、以下の式
【0009】
【数1】
【0010】により与えられる。式中、θref (jω)
N2 |Hlo(jω)|2 は基準発振器20からの寄与を
表わし、θpd(jω)|Kvco F(jω)|2 /ω2 は
位相検波器22からの寄与を表わし、θamp (jω)
(Kvco /ω2 )はフィルタリング演算増幅器24から
の寄与を表わし、θvco (jω)はVCO(電圧制御発
振器)26からの寄与を表わし、θdiv (jω)|Hlo
(jω)|2 は分周器28からの寄与を表わす。H
lo(jω)は、
N2 |Hlo(jω)|2 は基準発振器20からの寄与を
表わし、θpd(jω)|Kvco F(jω)|2 /ω2 は
位相検波器22からの寄与を表わし、θamp (jω)
(Kvco /ω2 )はフィルタリング演算増幅器24から
の寄与を表わし、θvco (jω)はVCO(電圧制御発
振器)26からの寄与を表わし、θdiv (jω)|Hlo
(jω)|2 は分周器28からの寄与を表わす。H
lo(jω)は、
【0011】
【数2】
【0012】であり、ここで、Kpd及びKvco は、夫
々、位相検波器22の増幅率及び電圧制御発振器26の
増幅率を表わし、F(jω)はフィルタリング増幅器2
4の伝達関数を表わす。総位相ノイズが、本質的に電圧
制御発振器26からの寄与により生じた場合を考える
と、上記の式は簡単化され、
々、位相検波器22の増幅率及び電圧制御発振器26の
増幅率を表わし、F(jω)はフィルタリング増幅器2
4の伝達関数を表わす。総位相ノイズが、本質的に電圧
制御発振器26からの寄与により生じた場合を考える
と、上記の式は簡単化され、
【0013】
【数3】
【0014】により置換される。上記の式を解析するこ
とにより、位相検波器22の後で測定可能な総位相ノイ
ズは、以下の式:
とにより、位相検波器22の後で測定可能な総位相ノイ
ズは、以下の式:
【0015】
【数4】
【0016】により与えられることが分かる。上記の位
相ノイズθ”tot (jω)は、上記位相検波器22の増
幅率Kpdと分周比Nとを考慮に入れることにより、検波
器22の出力23で測定される。
相ノイズθ”tot (jω)は、上記位相検波器22の増
幅率Kpdと分周比Nとを考慮に入れることにより、検波
器22の出力23で測定される。
【0017】
【実施例】図3及び図4に示された本発明の好ましい一
実施例によれば、位相ノイズ補正段14は、ミキサ段2
の第2の出力30と、復調段12の第2の入力32との
間に設けられた第1のアナログ/ディジタル変換器34
を含み、上記第1のアナログ/ディジタル変換器34の
入力36は、PLL回路4と共に一体化された位相検波
器22の出力23に接続され、上記第1のアナログ/デ
ィジタル変換器34の出力42は、復調段12に位相ノ
イズφn (t)を補償する信号φc (t)を供給する目
的のための第1の計算モジュール44に接続される。
実施例によれば、位相ノイズ補正段14は、ミキサ段2
の第2の出力30と、復調段12の第2の入力32との
間に設けられた第1のアナログ/ディジタル変換器34
を含み、上記第1のアナログ/ディジタル変換器34の
入力36は、PLL回路4と共に一体化された位相検波
器22の出力23に接続され、上記第1のアナログ/デ
ィジタル変換器34の出力42は、復調段12に位相ノ
イズφn (t)を補償する信号φc (t)を供給する目
的のための第1の計算モジュール44に接続される。
【0018】第1の計算モジュール44は、位相信号
θ’n (t)と等価な補償信号θc (t)をその出力4
5に発生させるため、アナログ/ディジタル変換器34
より伝達された値を、比N/Kpdで乗算する。図4に示
されているように、復調段12は、ミキサ段2から受け
た信号SFI(t)の位相ωtを判定する目的に向けられ
た第2の計算モジュール50を含む。第2の計算モジュ
ール50は、同期復調ブロック56の第1の入力54に
接続された第1の出力52と、減算器60に接続された
第2の出力58とを有し、上記第2の出力58は、補償
信号φc (t)をその入力62に同時に受け、復調ブロ
ック56に式: Δφ=ωFI・t−φc (t) で与えられる差Δφを伝達する減算器60に接続された
第2の出力58とを有する。
θ’n (t)と等価な補償信号θc (t)をその出力4
5に発生させるため、アナログ/ディジタル変換器34
より伝達された値を、比N/Kpdで乗算する。図4に示
されているように、復調段12は、ミキサ段2から受け
た信号SFI(t)の位相ωtを判定する目的に向けられ
た第2の計算モジュール50を含む。第2の計算モジュ
ール50は、同期復調ブロック56の第1の入力54に
接続された第1の出力52と、減算器60に接続された
第2の出力58とを有し、上記第2の出力58は、補償
信号φc (t)をその入力62に同時に受け、復調ブロ
ック56に式: Δφ=ωFI・t−φc (t) で与えられる差Δφを伝達する減算器60に接続された
第2の出力58とを有する。
【0019】計算モジュール50は、瞬時的な信号の位
相の補償を行うことができる本質的に知られているフィ
ルタ68が関連した第2のアナログ/ディジタル変換器
64を含む。図4に示されているように、受信器のミキ
サ段2は第1の乗算器72を含み、第1の乗算器72の
第1の入力74は、アンテナ7から増幅/フィルタリン
グ手段76を介して、以下の式: SRF(t)=Sp (t)Cosω0 .t+Sq (t)S
inω0 .t により表わされた無線周波数搬送波SRF(t)を受け
る。式中、Sp (t)及びSq (t)は、夫々、QAM
信号のQPSK信号の同相成分及び直角位相成分を表わ
す。第1の乗算器72の第2の入力78は、PLL回路
4により発生させられた信号Slo(t)を受け、一方、
第1の乗算器72の出力80は、第1のローパスフィル
タ82を介して復調段12に信号SFI(t)を伝達す
る。
相の補償を行うことができる本質的に知られているフィ
ルタ68が関連した第2のアナログ/ディジタル変換器
64を含む。図4に示されているように、受信器のミキ
サ段2は第1の乗算器72を含み、第1の乗算器72の
第1の入力74は、アンテナ7から増幅/フィルタリン
グ手段76を介して、以下の式: SRF(t)=Sp (t)Cosω0 .t+Sq (t)S
inω0 .t により表わされた無線周波数搬送波SRF(t)を受け
る。式中、Sp (t)及びSq (t)は、夫々、QAM
信号のQPSK信号の同相成分及び直角位相成分を表わ
す。第1の乗算器72の第2の入力78は、PLL回路
4により発生させられた信号Slo(t)を受け、一方、
第1の乗算器72の出力80は、第1のローパスフィル
タ82を介して復調段12に信号SFI(t)を伝達す
る。
【0020】図4に示されているように、復調ブロック
56は、第2のアナログ/ディジタル変換器56に接続
された半ナイキストフィルタ83と、第2の乗算器84
と、第3の乗算器86とを含む。上記第2の乗算器84
及び上記第3の乗算器86は、一方で、上記半ナイキス
トフィルタ83の出力92に接続された第1の入力88
及び第1の入力90を夫々に有し、他方で、位相差Δφ
を記憶する目的のための記憶手段100に接続された第
2の入力94及び第2の入力96を夫々に有する。第2
の乗算器84は、ローパスフィルタ102を介して、復
調された同相成分: SId(t)=SFI(t)×2Cos(ωFI(t)−φc
(t)) を伝達し、一方、第3の増幅器86は、第2のローパス
フィルタ104を介して、復調された直角位相成分: SQd(t)=SFI(t)×2Sin(ωFI(t)−φc
(t)) を伝達する。
56は、第2のアナログ/ディジタル変換器56に接続
された半ナイキストフィルタ83と、第2の乗算器84
と、第3の乗算器86とを含む。上記第2の乗算器84
及び上記第3の乗算器86は、一方で、上記半ナイキス
トフィルタ83の出力92に接続された第1の入力88
及び第1の入力90を夫々に有し、他方で、位相差Δφ
を記憶する目的のための記憶手段100に接続された第
2の入力94及び第2の入力96を夫々に有する。第2
の乗算器84は、ローパスフィルタ102を介して、復
調された同相成分: SId(t)=SFI(t)×2Cos(ωFI(t)−φc
(t)) を伝達し、一方、第3の増幅器86は、第2のローパス
フィルタ104を介して、復調された直角位相成分: SQd(t)=SFI(t)×2Sin(ωFI(t)−φc
(t)) を伝達する。
【0021】かくして、変調された搬送波SRF(t)が
ミキサ段2により受けられたとき、その搬送波は、以下
の式:
ミキサ段2により受けられたとき、その搬送波は、以下
の式:
【0022】
【数5】
【0023】により表わされた中間周波信号SFI(t)
に変換される。フィルタリング後、得られた信号は以下
の式:
に変換される。フィルタリング後、得られた信号は以下
の式:
【0024】
【数6】
【0025】により表され、或いは、ω0 −ωl0=ωFI
と置くことにより、
と置くことにより、
【0026】
【数7】
【0027】である。信号SFFI (t)は、復調された
同相成分SId(t)と、復調された直角位相成分とを得
るため、次に復調段12に供給される。復調された同相
成分は、以下の式:
同相成分SId(t)と、復調された直角位相成分とを得
るため、次に復調段12に供給される。復調された同相
成分は、以下の式:
【0028】
【数8】
【0029】により与えられ、即ち、ローパスフィルタ
102によるフィルタリング後に:
102によるフィルタリング後に:
【0030】
【数9】
【0031】により表わされる。同様に復調された直角
位相成分は、以下の式:
位相成分は、以下の式:
【0032】
【数10】
【0033】により与えられ、即ち、ローパスフィルタ
104によるフィルタリング後に:
104によるフィルタリング後に:
【0034】
【数11】
【0035】により表され、 Δφ=φn (t)−φc (t) であるので、 SFId (t) =Sp (t) Cos(Δφ(t) )+Sq (t) S
in(Δφ(t) ) 及び SFQd (t) =−Sp (t) Sin(Δφ(t) )+Sq (t)
Cos(Δφ(t) ) が得られる。
in(Δφ(t) ) 及び SFQd (t) =−Sp (t) Sin(Δφ(t) )+Sq (t)
Cos(Δφ(t) ) が得られる。
【0036】理想的に、位相ノイズφn (t)は、補正
段14で計算された補償ノイズφc(t)に一致する。
その場合、 SFId (t)=Sp (t) 及び SFQd (t)=Sq (t) が得られる。
段14で計算された補償ノイズφc(t)に一致する。
その場合、 SFId (t)=Sp (t) 及び SFQd (t)=Sq (t) が得られる。
【図1】先行技術の受信器に使用される位相ロックドル
ープ回路の概要図である。
ープ回路の概要図である。
【図2】図1の回路の等価回路図である。
【図3】本発明による受信器のブロック図である。
【図4】本発明の好ましい一実施例による受信器を表わ
す図である。
す図である。
2 ミキサ段 4 位相ロックドループ 6 ミキサ段の入力 7 アンテナ 8 ミキサ段の第1の出力 10 復調段の第1の入力 12 復調段 14 位相ノイズ補正段 20 基準発振器 22 位相検波器 23 位相検波器の出力 24 フィルタリング演算増幅器 26 電圧制御発振器 28 分周器 30 ミキサ段の第2の出力 32 復調段の第2の入力 34 第1のアナログ/ディジタル変換器 36 アナログ/ディジタル変換器の入力 42 アナログ/ディジタル変換器の出力 44 第1の計算モジュール 45 第1の計算モジュールの出力 50 第2の計算モジュール 52 第2の計算モジュールの第1の出力 54 復調ブロックの第1の入力 56 復調ブロック 58 第2の計算モジュールの第2の出力 60 減算器 62 減算器の入力 64 第2のアナログ/ディジタル変換器 68 フィルタ 72 第1の乗算器 74 第1の乗算器の第1の入力 76 増幅/フィルタリング手段 78 第1の乗算器の第2の入力 80 第1の乗算器の出力 82 第1のローパスフィルタ 83 半ナイキストフィルタ 84 第2の乗算器 86 第3の乗算器 88 第2の乗算器の第1の入力 90 第3の乗算器の第1の入力 92 半ナイキストフィルタの出力 94 第2の乗算器の第2の入力 96 第3の乗算器の第2の入力 100 記憶手段 102 ローパスフィルタ 104 第2のローパスフィルタ
Claims (6)
- 【請求項1】 搬送波S(t)を受け、上記受けられた
搬送波と、PLL回路(4)によって発生させられた信
号とを合成することにより得られた中間周波信号S
FI(t)を復調段(12)に伝達するミキサ段(2)を
含むディジタル受信器であって、 上記ミキサ段(2)内の上記PLL回路(4)により発
生させられたノイズ信号φn (t)をタップで分岐さ
せ、上記復調段(12)内の上記ノイズφn (t)を補
償する目的のための位相ノイズディジタル補正段(1
4)を更に有することを特徴とする受信器。 - 【請求項2】 上記位相ノイズ補正段(14)は、入力
(36)が上記PLL回路(4)と共に一体化された位
相検波器(22)の出力(23)に接続され、出力が上
記復調段(12)に上記位相ノイズφn (t)を補償す
る信号φc (t)を供給する目的のための計算モジュー
ル(44)に接続された第1のアナログ/ディジタル変
換器(34)を有することを特徴とする請求項1記載の
受信器。 - 【請求項3】 上記復調段(12)は、復調ブロック
(56)の第1の入力(54)に接続された第1の出力
(52)と、減算器(60)に接続された第2の出力
(58)とを有する上記信号SFI(t)の位相ωFI.t
を判定する目的のための第2の計算モジュール(50)
を含み、 上記減算器(60)は、入力(62)に信号φc (t)
を受け、差 Δφ=ωFI.t−φc (t) を上記復調ブロック(56)に伝達することを特徴とす
る請求項2記載の受信器。 - 【請求項4】 上記第2の計算モジュール(50)は、
フィルタ(68)と関連した第2のアナログ/ディジタ
ル変換器(64)を含むことを特徴とする請求項3記載
の受信器。 - 【請求項5】 上記ミキサ段(2)は乗算器(72)を
有し、 上記乗算器(72)の第1の入力(74)は、S
p (t)及びSq (t)が夫々QPSK信号又はQAM
信号の同相及び直角位相成分を表わす場合に、以下の
式: SRF(t)=Sp (t)Cosω.t+Sq (t)Si
nω.t により表わされた無線搬送波を受けるアンテナ(7)に
接続され、 上記乗算器(72)の第2の入力(78)は、角速度ω
Loの信号Slo(t)を伝達する上記PLL回路(4)に
接続され、 上記乗算器(72)は上記信号SFI(t)をフィルタリ
ング手段(82)を介して伝達することを特徴とする請
求項1乃至4のうちいずれか1項記載の受信器。 - 【請求項6】 上記復調ブロック(56)は、一方で第
2のアナログ/ディジタル変換器(64)に接続され、
他方で第1の乗算器(84)及び第2の乗算器(86)
に接続された半ナイキストフィルタ(83)を有し、 上記各乗算器は記憶手段(100)に接続され、 上記第1の乗算器は、ローパスフィルタを介して、復調
された同相成分: SId(t)=SFI(t)×2Cos(ωFI.t−φ
c (t)) を伝達し、 上記第2の乗算器は、ローパスフィルタを介して、復調
された直角位相成分: SQd(t)=SFI(t)×2Sin(ωFI.t−φ
c (t)) を伝達することを特徴とする請求項3記載の受信器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9601923A FR2745138B1 (fr) | 1996-02-16 | 1996-02-16 | Dispositif de correction de bruit de phase dans un recepteur numerique |
FR9601923 | 1996-02-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH104364A true JPH104364A (ja) | 1998-01-06 |
Family
ID=9489268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9028646A Pending JPH104364A (ja) | 1996-02-16 | 1997-02-13 | ディジタル受信器の位相ノイズの補正装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5930306A (ja) |
EP (1) | EP0790729B1 (ja) |
JP (1) | JPH104364A (ja) |
CN (1) | CN1110177C (ja) |
DE (1) | DE69736756T2 (ja) |
FR (1) | FR2745138B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675999B2 (en) * | 2006-03-16 | 2010-03-09 | Intel Corporation | Multicarrier receiver and method with phase noise reduced signal |
CN101478524B (zh) * | 2009-01-22 | 2011-06-15 | 清华大学 | 一种多天线正交频分复用***接收端相位噪声的校正方法 |
US8824988B2 (en) * | 2012-11-19 | 2014-09-02 | Broadcom Corporation | Using direct phase noise measurement and blocker recovery to cancel reciprocal mixing noise |
US8712361B1 (en) * | 2012-11-21 | 2014-04-29 | Broadcom Corporation | Method and system for reciprocal mixing cancellation of wideband modulated blockers |
GB2538226B (en) * | 2015-04-20 | 2021-08-04 | Robert Connor Frank | Active noise filter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3787775A (en) * | 1973-03-28 | 1974-01-22 | Trw Inc | Phase correction circuit |
US4359692A (en) * | 1980-11-07 | 1982-11-16 | Motorola Inc. | Rapid acquisition shift keyed signal demodulator |
US4689804A (en) * | 1985-08-14 | 1987-08-25 | Racal Data Communications Inc. | Method and apparatus for reduction of sinusoidal phase jitter in a high speed data modem |
US4785260A (en) * | 1986-03-18 | 1988-11-15 | International Mobile Machines Corporation | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels |
US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
JPS63119306A (ja) * | 1986-11-07 | 1988-05-24 | Hitachi Ltd | 同期検波回路 |
US4918748A (en) * | 1987-11-09 | 1990-04-17 | Hughes Aircraft Company | Apparatus and method for phase noise and post tuning drift cancellation |
US5109532A (en) * | 1990-01-30 | 1992-04-28 | General Instrument Corporation | Elimination of phase noise and drift incident to up and down conversion in a broadcast communication system |
US5584062A (en) * | 1994-01-24 | 1996-12-10 | Motorola, Inc. | Method and apparatus for compensating phase locked receivers |
-
1996
- 1996-02-16 FR FR9601923A patent/FR2745138B1/fr not_active Expired - Fee Related
-
1997
- 1997-02-10 US US08/797,910 patent/US5930306A/en not_active Expired - Fee Related
- 1997-02-13 JP JP9028646A patent/JPH104364A/ja active Pending
- 1997-02-14 EP EP97400332A patent/EP0790729B1/fr not_active Expired - Lifetime
- 1997-02-14 CN CN97102534A patent/CN1110177C/zh not_active Expired - Fee Related
- 1997-02-14 DE DE69736756T patent/DE69736756T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2745138B1 (fr) | 1998-05-07 |
EP0790729A1 (fr) | 1997-08-20 |
DE69736756T2 (de) | 2007-08-16 |
DE69736756D1 (de) | 2006-11-16 |
CN1110177C (zh) | 2003-05-28 |
EP0790729B1 (fr) | 2006-10-04 |
US5930306A (en) | 1999-07-27 |
FR2745138A1 (fr) | 1997-08-22 |
CN1167387A (zh) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6317589B1 (en) | Radio receiver and method of operation | |
US7362826B2 (en) | Receiver including an oscillation circuit for generating an image rejection calibration tone | |
JP3268138B2 (ja) | 通信装置、周波数シンセサイザ及びシンセサイズ方法 | |
JP3226577B2 (ja) | ベクトル変調システム、ベクトル変調器 | |
US20090131006A1 (en) | Apparatus, integrated circuit, and method of compensating iq phase mismatch | |
JPH07506952A (ja) | ホモダイン受信器および直接変換方法 | |
US4599743A (en) | Baseband demodulator for FM and/or AM signals | |
US8165554B2 (en) | Quadrature correction method for analog television reception using direct-conversion tuners | |
US4677690A (en) | Baseband demodulator for FM and/or AM signals | |
JPH0685710A (ja) | 受信機 | |
JPH104364A (ja) | ディジタル受信器の位相ノイズの補正装置 | |
EP0883237A1 (en) | Radio receiver and method of operation | |
US4864640A (en) | Directly mixing synchronous receiver | |
JPH0720017B2 (ja) | Fm復調器 | |
US6725023B2 (en) | Radio FM receiver | |
US7227912B2 (en) | Receiver with mirror frequency suppression | |
JP2004518382A (ja) | 2点変調を有するトランシーバのトリミング法 | |
GB2350948A (en) | Frequency changer and digital tuner | |
US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
US7079598B2 (en) | Complex phase-locked loop demodulator for low-IF and zero-IF radio receivers | |
US6549763B1 (en) | Receiving apparatus and method | |
JP3809703B2 (ja) | テレビジョン信号受信回路 | |
JP3227358B2 (ja) | チューナ装置 | |
JP3919343B2 (ja) | 受信機 | |
JP3861119B2 (ja) | 受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |