JPH10339863A - Tft−lcdのゲート駆動回路 - Google Patents
Tft−lcdのゲート駆動回路Info
- Publication number
- JPH10339863A JPH10339863A JP14955198A JP14955198A JPH10339863A JP H10339863 A JPH10339863 A JP H10339863A JP 14955198 A JP14955198 A JP 14955198A JP 14955198 A JP14955198 A JP 14955198A JP H10339863 A JPH10339863 A JP H10339863A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- control signal
- signal
- lcd
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
いて、ゲート駆動部の電力消耗を低減し得るTFT−L
CDの低電力ゲート駆動回路を提供する。 【解決手段】 ゲート駆動部30とゲートラインGLと
の間に、ゲートラインGLをフローティング状態にする
第1スイッチング部40を設け、ゲートラインGLに充
電された電荷を再活用するための第2スイッチング部6
0を互いに隣接するゲートラインGL間に設け、制御信
号発生器50から発せられる制御信号CR1〜CR4に
より、第2スイッチング部60を作動させ、ゲートライ
ンのキャパシタに充電された電荷を他のゲートラインの
キャパシタに放電させて再活用する。
Description
(Thin Film Transistor:以下、TFTと称す)の液
晶表示装置(Liquid Crysatal Display :以下、LC
Dと称す)に係るもので、詳しくは、ゲートラインのキ
ャパシタに充電された電荷を他のゲートラインのキャパ
シタに放電させて再活用し、ゲート駆動部の電力消耗を
低減し得るTFT−LCDのゲート駆動回路に関するも
のである。
たように、ゲートラインGLとデータラインDLとの交
叉点毎に形成された複数の画素10′を有する液晶パネ
ル10と、各データラインDLを介して液晶パネル10
に映像信号を提供するデータ駆動部20と、各ゲートラ
インGLを駆動して画素10′をオンさせるゲート駆動
部30と、を備えて構成されていた。
T)1と、該薄膜トランジスタ1に並列に接続される貯
蔵キャパシタCS及び液晶キャパシタClcと、を備え
ている。以下、このように構成された従来のTFT−L
CDの動作を図面を用いて説明する。
されず)は、一画素毎の映像データを順次受けて、各デ
ータラインDLに対応する映像データを貯蔵する。そし
て、ゲート駆動部30は、図12に示したような波形の
信号を出力して複数のゲートラインGLを順次駆動する
が、各ゲートラインは、それぞれ抵抗及びキャパシタン
スによりモデリング(Modeling)することができる。
画面の大きさ及びゲートラインの構成物質によって異な
り、通常の抵抗値は、数〜数十KΩ、キャパシタンス値
は、数十〜数百pfとなる。ゲート駆動部30は、O/
A(Office/Automation)に適用する場合には、図12
(A)に示したような波形の信号を出力する。また、A
/V(Audio/Video)に適用する場合には、図12(B)
に示したような波形の信号を偶数のフィールドに、図1
2(C)に示したような波形の信号を奇数のフィールド
にそれぞれ出力してゲートラインGLを駆動する。
合、ゲート駆動部30は、図12(A)に示したような
パターンの信号によりゲートラインGLのキャパシタ
(図示されず)を充電させ、該充電された電荷を再びグ
ラウンドGND(電圧VSS)に放電して複数の各ゲー
トラインGLを駆動する。又、二重ライン同時走査方式
をA/Vに適用する場合の偶数のフィールドにおいて
は、ゲート駆動部30は、図12(B)に示したよう
に、第1、第2ゲートラインGL1、GL2に同様な信
号を印加した後、第3、第4ゲートラインGL3、GL
4に同様な信号を印加するパターンを反復して行い、複
数のゲートラインGLを駆動する。
適用する場合の奇数のフィールドにおいては、ゲート駆
動部30は、図12(C)に示したように、第1ゲート
ラインGL1に信号を印加した後、第2,第3ゲートラ
インGL2、GL3に同様な信号を印加し、第4、第5
ゲートラインGL4、GL5にも同様な信号を印加する
パターンを反復して行い、ゲートラインGLのキャパシ
タ(図示されず)を充電し、該充電された電荷を再びグ
ラウンドGND(電圧VSS)に放電して複数のゲート
ラインGLをそれぞれ駆動する。
接続された複数の薄膜トランジスタ1がターンオンし、
データ駆動部20のシフトレジスタ(図示されず)に貯
蔵された映像データが複数の薄膜トランジスタ1に印加
され、映像データが液晶パネル10に表示される。その
後、このような動作が反復され、映像データが継続して
液晶パネル10に表示される。
般に、電源電圧VDDからグラウンド電圧VSSまで、
又は、VSSからVDDまでスイング(Swing)を行う。
このとき、ゲート駆動部30がn番目のゲートラインG
Lを駆動すると仮定すると、ゲート駆動部30が消費す
るパワー(Power)P1は、次のようである。 P1=VDD×Iav =VDD×(Cn×Vswing ×フレーム周波数) ・・・ (1) ここで、Cnはn番目のゲートラインGLのキャパシタ
で、Iavは平均電流で、Vswing はスキャニング(Scan
nig)パルスの電圧スイング(Swing) である。
来のTFT−LCDにおいては、ゲート駆動部は、ゲー
トラインGLのキャパシタを充電/放電するために、V
DDからVSSまで、又は、VSSからVDDまでスイ
ングする信号を出力するので、充電/放電する過程にお
いて、Vswing が乗じられたVDDの値に比例して、パ
ワーを消耗するため、パワーの消耗が多いという不都合
な点があった。
に鑑みてなされたもので、薄膜トランジスタからなる液
晶表示装置におけるゲート駆動部の電力消費量を低減し
得るTFT−LCDのゲート駆動回路を提供することを
目的とする。
を達成するため、請求項1は、薄膜トランジスタ、液晶
キャパシタ及び貯蔵キャパシタを有し、データラインと
ゲートライン(GL1〜GLn)との交叉点毎に設けら
れる複数の画素を有し伝送された映像信号を表示する液
晶パネルと、前記データラインを介して前記映像信号を
前記各画素の液晶キャパシタ及び貯蔵キャパシタに伝送
するデータ駆動部と、前記ゲートラインを介して一行毎
の前記画素の薄膜トランジスタに駆動信号を供給するゲ
ート駆動部と、を備えたTFT−LCDのゲート駆動回
路において、前記ゲート駆動部の各出力端と前記各ゲー
トライン(GL1〜GLn)との間に介装され、1水平
周期の水平ブランキング時間の間に入力される第1の制
御信号(CR0)により、前記ゲート駆動部から前記ゲ
ートライン(GL1〜GLn)をフローティング状態に
維持する第1スイッチング部と、2水平周期の間に、交
互に入力される第1、第2パルス信号(PUL1、PU
L2)及び電源電圧(VDD)の入力を受け、順次走査
方式及び二重ライン同時走査方式に応じた第2の制御信
号(CR1〜CR4)を出力する制御信号発生器と、互
いに隣接する各ゲートライン(GL1〜GLn)間に位
置する複数のスイッチング手段を有し、水平ブランキン
グ時間の間、前記制御信号発生器から出力された前記第
2の制御信号(CR1〜CR4)により所定位置の前記
スイッチング手段がオン/オフ制御されて、各ゲートラ
イン(GL1〜GLn)に充電された電荷を隣接するゲ
ートライン側に放電させて再活用する第2スイッチング
部とを備える構成とした。
ン間にスイッチング手段をそれぞれ設け、水平ブランキ
ング時間の間に該スイッチング手段を制御し、ゲートラ
インのキャパシタに充電された電荷を他のゲートライン
のキャパシタに放電させることにより、ゲートライン間
の電荷を再活用する。これによって、ゲート駆動部が消
費するエネルギーは従来のゲート駆動部と比較して減少
させることができる。
二重ライン同時走査方式の何れにも適用することができ
る。第2スイッチング部の複数のスイッチング手段は、
請求項2に記載のように、伝送ゲートで構成することも
できるし、請求項3に記載のように、パストランジスタ
で構成することもできる。
ように、複数の伝送ゲートから構成することできる。ま
た、請求項5に記載のように、前記第1スイッチング部
及びゲート駆動部内の各バッファは複数のトリステート
(Tri-state)バッファから構成する。請求項6に記載の
ように、前記制御信号発生器は、二重ライン同時走査方
式で偶数のフィールドの場合においては、水平ブランキ
ング時間の間、奇数番目の各スイッチング手段にVDD
レベルの前記第2の制御信号を出力し、偶数番目の各ス
イッチング手段には2水平周期毎に交互にパルス状態の
前記第2の制御信号をそれぞれ出力する構成である。
信号発生器は、二重ライン同時走査方式で奇数のフィー
ルドの場合においては、水平ブランキング時間の間、偶
数番目の各スイッチング手段に、VDDレベルの各第2
の制御信号を出力し、奇数番目の各スイッチング手段に
は、2水平周期毎に交互にパルス状態の第2の制御信号
をそれぞれ出力する構成である。
チング部は、水平ブランキング時間の間、オフされる構
成である。請求項9に記載のように、前記第2スイッチ
ング部による電荷の再活用は、水平ブランキング時間の
間に行われる構成である。前記制御信号発生器は、具体
的には請求項10に記載のように、第1入力信号(FL
D)により第2パルス信号(PUL2)及び電源電圧
(VDD)を選択的に出力する第1マルチプレクサと、
前記第1入力信号(FLD)により第1パルス信号(P
UL1)及び電源電圧(VDD)を選択的に出力する第
2マルチプレクサと、第2入力信号(INT)により前
記第1マルチプレクサの出力と前記第2パルス信号(P
UL2)とのうちの何れか一つを制御信号(CR4)と
して出力する第3マルチプレクサと、前記第2入力信号
(INT)により前記第1マルチプレクサの出力とパル
ス信号(PUL1)とのうちの何れか一つを制御信号
(CR3)として出力する第4マルチプレクサと、前記
第2入力信号(INT)により前記第2マルチプレクサ
の出力と前記第2パルス信号(PUL2)とのうちの何
れか一つを制御信号(CR2)として出力する第5マル
チプレクサと、前記第2入力信号(INT)により前記
第2マルチプレクサの出力と前記第1パルス信号(PU
L1)とのうちの何れか一つを制御信号(CR1)とし
て出力する第6マルチプレクサとを備えて構成される。
信号(FLD)は、その入力値が0である場合には偶数
のフィールドであり、その入力値が1である場合には奇
数のフィールドであることを示すフィールド制御信号で
ある。請求項12に記載のように、前記第2入力信号
(INT)は、その入力値が1である場合には前記液晶
パネルがO/A用であり、その入力値が0である場合に
は前記液晶パネルがA/V用であることを示す制御信号
である。
発生器は、前記第2入力信号の値が1であるとき、前記
第1入力信号の値に拘らず、O/Aに適用される順次走
査方式の出力形態の前記第2の制御信号を発生する。請
求項14に記載のように、前記制御信号発生器は、前記
第2入力信号の値が0、かつ、前記第1入力信号の値が
0であるとき、A/Vに適用される二重ライン同時走査
方式の偶数のフィールドの出力形態の第2の制御信号を
発生する。
発生器は、前記第2入力信号の値が0、かつ、前記第1
入力信号の値が1であるとき、A/Vに適用される二重
ライン同時走査方式の奇数のフィールドの出力形態の前
記第2の制御信号を発生する。
を用いて説明する。本実施形態に係るTFT−LCDの
ゲート駆動回路の一実施形態は、図1に示したように、
ゲートラインGL1〜GLnとデータラインDL1〜D
Lnとの交叉点毎に形成された複数の画素(図示せず)
を有する液晶パネル10と、各データラインDL1〜D
Lnを介して液晶パネル10に映像信号を提供するデー
タ駆動部20と、各ゲートラインGL1〜GLnを駆動
して画素をオンさせるゲート駆動部30と、ゲート駆動
部30と液晶パネル10との間に位置され、水平ブラン
キング時間の間、第1の制御信号CR0により、ゲート
駆動部30から各ゲートラインGL1〜GLnをフロー
ティングの状態にする第1スイッチング部40と、第1
入力信号FLD、第2入力信号INT、電源電圧VDD
及びパルス信号PUL1、PUL2を受けて第2の制御
信号CR1〜CR4を出力する制御信号発生器50と、
互いに隣接する各ゲートラインGL1〜GLn間に位置
し、制御信号発生器50から発せられる制御信号CR1
〜CR4により制御されてゲートラインGLに充電され
た電荷を再活用するための第2スイッチング部60と、
を備えて構成されている。尚、前記液晶パネル10、デ
ータ駆動部20及びゲート駆動部30の構成は、従来と
同様である。
信号CR0により制御されて、ゲート駆動部30のバッ
ファBF1〜BFnの各出力端と各ゲートラインGL1
〜GLnとを接続又は遮断する各スイッチS1〜Snを
備えている。第2スイッチング部60は、各ゲートライ
ンGL1〜GLn間に位置され、制御信号発生器50か
ら出力された制御信号CR1〜CR4により隣接するゲ
ートラインGL1〜GLn間を相互に接続又は遮断させ
るスイッチング手段としての複数のスイッチSW1〜S
Wn−1から構成されている。これら複数のスイッチS
W1〜SWn−1は、例えば、伝送ゲート又はパストラ
ンジスタを用いて構成することができる。
F1〜BFnを用いるが、それらバッファ及び第1スイ
ッチング部のバッファの代わりに、トリステート(Tri-s
tate)バッファを用いることもできる。制御信号発生器
50は、図2に示したように、第1入力信号FLDによ
り第2パルス信号PUL2及び電源電圧VDDを選択的
に出力する一対の第1マルチプレクサ51、52と、第
1入力信号FLDにより第1パルス信号PUL1及び電
源電圧VDDを選択的に出力する一対の第2マルチプレ
クサ53、54と、第2入力信号INTにより第1マル
チプレクサ51の出力と第2パルス信号PUL2とのう
ちの何れか一つを制御信号CR4として出力する第3マ
ルチプレクサ55と、第2入力信号INTにより第1マ
ルチプレクサ52の出力と第1パルス信号PUL1との
うちの何れか一つを制御信号CR3として出力する第4
マルチプレクサ56と、第2入力信号INTにより第2
マルチプレクサ53の出力と第2パルス信号PUL2と
のうちの何れか一つを制御信号CR2として出力する第
5マルチプレクサ57と、第2入力信号INTにより第
2マルチプレクサ54の出力と第1パルス信号PUL1
とのうちの何れか一つを制御信号CR1として出力する
第6マルチプレクサ58と、を備えて構成されている。
クチプレクサ53、54は、FLD=1の時、A端子を
選択し、FLD=0の時、B端子を選択する。また、第
3〜第6マルチプレクサ55〜58は、INT=1の
時、A端子を選択し、INT=0の時、B端子を選択す
るものである。以下、このように構成された本実施形態
に係るTFT−LCDのゲート駆動回路の動作を説明す
る。
とフレーム間、ゲートラインGLとゲートラインGL間
にそれぞれ映像信号の入力のないブランキング時間(Bl
ankTime)を有する。このとき、各ゲートラインGL間の
ブランキング時間は水平ブランキング時間、フレーム間
のブランキング時間は垂直ブランキング時間といい、一
般に、水平ブランキング時間は5.72μsec、垂直
ブランキング時間は約10μsecとなる。
順次走査方式及びA/Vに適用する二重ライン同時走査
方式を全て支援するため、制御信号発生器50を用い
て、水平ブランキングされる所定時間の間、一定のパル
ス幅を有する制御信号CR1〜CR4を第2スイッチン
グ部60に出力し、ターンオンされた複数のスイッチS
W1〜SWn−1を利用して、各ゲートラインGLに充
電された電荷を再活用している。
せずに、図2に示したような制御信号発生器50を用い
ることによって、入力ピン数を減少させることができ
る。先ず、データ駆動部20は、映像データを各画素か
ら順次受け、複数のデータラインDLにそれぞれ対応す
る映像信号を出力する。一方、ゲート駆動部30は、ゲ
ートライン選択信号を出力し、複数のゲートラインGL
を一つずつ順次選択する。
示したように、それぞれ抵抗R及びキャパシタCとして
モデリングすることができ、通常、約R=3.5KΩ〜
6.5KΩ、C=100pfとなる。制御信号発生器5
0は、外部電源VDD及び図3(A)に示したような第
1、第2パルス信号PUL1、PUL2を受信し、第2
入力信号INTが1であると、第1入力信号FLDの値
に拘らず、図3(B)に示したようなO/Aに適用する
順次走査方式に用いられる制御信号を発生する。また、
制御信号発生器50は、第2入力信号INTが0、第1
入力信号FLDが0であると、図3(C)に示したよう
に、A/Vに適用する二重ライン同時走査方式の偶数の
フィールドに用いられる制御信号を発生し、第2入力信
号INTが0、第1入力信号FLDが1であると、図3
(D)に示したように、A/Vに適用する二重ライン同
時走査方式の奇数のフィールドに用いられる制御信号を
発生する。
A/V用であるか、又は、O/A用であるかを決定する
信号であって、第2入力信号INTが1であると、液晶
パネル10はO/A用であり、第2入力信号INTが0
であると、液晶パネル10はA/V用であることを意味
する。又、O/Aに適用する順次走査方式の場合は、次
のようである。
チS1〜Snが、図4(A)に示したようなハイレベル
の制御信号CR0によりターンオンされると、ゲート駆
動部30は、最終出力端のバッファBF1を経てVDD
レベルの信号を出力し、第1ゲートラインGL1のキャ
パシタを駆動(充電)させる。次いで、制御信号発生器
50は、水平ブランキング時間の間、第2入力信号IN
Tが1であると、第1入力信号FLDの値に拘らず、図
4(B)に示したように、順次走査方式に用いられる制
御信号CR1を出力して第2スイッチング部60のスイ
ッチSW1をターンオンさせる。
しくは、図5に示したように、第1ゲートラインGL1
のキャパシタに充電されていた電荷が第2ゲートライン
GL2のキャパシタに放電されるため、第2ゲートライ
ンGL2のキャパシタは、外部電源(ゲート駆動部のバ
ッファ)から電荷の供給がされなくても、第1ゲートラ
インGL1からの電荷を再活用することにより、VDD
/2レベルまで上昇する。
が駆動された後、第2スイッチング部60のスイッチS
W1、SW2が同時にターンオンされると、第2ゲート
ラインGL2のキャパシタに充電された電荷は、第3ゲ
ートラインGL3のキャパシタのみならず、第1ゲート
ラインGL1のキャパシタにも伝送されてしまうことと
なる。
実施形態においては、図4(B)〜図4(E)に示した
ように、第2スイッチング部60の奇数番目のスイッチ
SW1、SW3の制御信号CR1、CR3及び偶数番目
のスイッチSW2、SW4の制御信号CR2、CR4を
それぞれ2H(Hは、水平走査周期)毎に交互に供給し
ている。
ラインGL間に電荷が伝送される間は、第1スイッチン
グ部40の各スイッチS1〜Snは制御信号CR0によ
りターンオフされるようなっている。ここで、もし、第
1スイッチング40の各スイッチS1〜Snが存在しな
いか、又は、ターンオン状態であると、例えば、図9に
示したように、第1スイッチング部40のゲートライン
GLn−1のキャパシタCn−1に充電された総電荷が
ゲート駆動部30内のバッファBFn内のターンオンさ
れたプルダウントランジスタに放電されるため、ゲート
ラインGLnから伝送された電荷によりゲートラインG
LnのキャパシタCnの電位は、VDD/2までは上昇
しない。
タCnの充電は、ゲート駆動部30内の最終端のバッフ
ァBFnにより、即ち、外部電源VDDから供給された
電荷により全て行われるという問題点が発生する。本実
施形態においては、スイッチS1〜Snを設け、更に、
それらのスイッチS1〜SnがゲートラインGL間に電
荷が伝送される間においてはターンオフの状態にするこ
とによって、このような問題の発生を防止している。
時走査方式において、偶数のフィールドの場合を説明す
ると、次のようである。先ず、ゲート駆動部30は、図
6に示したように、第1、第2ゲートラインGL1、G
L2に同様な信号を、更に、第3、第4ゲートラインG
L3、GL4に同様な信号を、第5、第6ゲートライン
GL5、GL6に同様な信号を印加するパターンを反復
する。
力信号INT=0、かつ、第1入力信号FLD=0であ
ると、水平ブランキング時間の間、図6(B)〜図6
(E)に示したように、第2スイッチング部60の奇数
番目のスイッチSW1、…、SW2m−1(m=1〜n
−1)からは、VDDレベルの制御信号CR1、CR3
を出力し、第2スイッチング部60の偶数番目のスイッ
チSW2、…、SW2mからは、クロック信号形態の制
御信号CR2とCR4をそれぞれ2H毎に交互に出力す
る。
荷が再活用され、図6(F)〜図6(K)に示したよう
に、第1、第2ゲートラインGL1、GL2と、第3、
第4ゲートラインGL3、GL4と、第5、第6ゲート
ラインGL5、GL6と、がそれぞれ同電位を維持し、
ゲートラインGL2mとゲートラインGL2m+1間
で、電荷の再活用が行われるようになる。
時走査方式において、奇数フィールドの場合を説明する
と、次のようである。先ず、ゲート駆動部30は、図7
に示したように、第1ゲートラインGL1にターンオン
信号を印加した後、第2、第3ゲートラインGL2、G
L3にも同様な信号、更に、第4、第5ゲートラインG
L4、GL5にも同様な信号を印加するパターンを反復
する。
(B)〜図7(E)に示したように、第2入力信号IN
T=0、かつ、第1入力信号FLD=1であると、第2
スイッチング部60の偶数番目のスイッチSW2、…、
SW2mにVDDレベルの制御信号CR2とCR4を印
加してターンオンさせ、第2スイッチング部60の奇数
番目のスイッチSW1、…、SW2m−1には2H毎に
交互に水平ブランキングの間、クロック形態の制御信号
CR1とCR3を印加するため、図7(F)〜図7
(K)に示したように、第2、第3ゲートラインGL
2、GL3と、第4、第5ゲートラインGL4、GL5
と、がそれぞれ同電位を維持し、ゲートラインGL2m
−1とゲートラインGL2m間で、電荷の再活用が行わ
れる。
においては、ゲート駆動部30の出力信号がVDDから
VSSまでスイング(Swing)していたが、本実施形態に
おいては、電荷を再活用するため、VSSからVDD/
2までスイングし、再び、外部電源により、VDD/2
からVDDまでスイングするようになる。従って、ゲー
ト駆動部30が消費するパワーP2は、 P2=VDD×[Cn×(Vswing /2)×フレーム周波数] =P1/2 ・・・(2) となる。
タである。即ち、本実施形態に係る前記ゲート駆動部3
0では、消費パワーP2が、従来の場合よりも1/2に
減少されている。そして、第1スイッチング部40の各
スイッチS1〜Sn及びゲート駆動部30の各バッファ
BFnは、図10に示したように、トライステートバッ
ファを用いて構成することもできるし、第2スイッチン
グ部60の各スイッチは、複数の伝送ゲート又は複数の
パストランジスタを用いて構成することもできる。
のでなく、請求範囲の内で多様な形態に応用することも
できる。
T−LCDのゲート駆動回路においては、水平ブランキ
ング時間の間、互いに隣接するゲートライン間に接続さ
れたスイッチを制御してゲートライン間の電荷を再活用
(Recycling )するようになっているため、順次走査方
式及び二重ライン同時走査方式に共に適用し得るという
効果がある。そして、ゲートライン間の電荷の再活用に
よって、消費電力を1/2に低減し得るという効果があ
る。
熱の発生が低減されるため、多結晶シリコン薄膜トラン
ジスタ(Poly-Si TFT)を用いて液晶表示装置を製造する
場合、熱による液晶及びTFTの特性劣化を低減し得る
という効果がある。
施形態を示すブロック図である。
図である。
出力信号波形図である
制御信号発生器の出力及び電荷再活用するゲート駆動部
の出力信号波形図である。
ライン同時走査方式による偶数フィールドの動作中にお
ける制御信号発生器の出力及び電荷再活用するゲート駆
動部の出力信号波形図である。
ライン同時走査方式による奇数フィールドの動作中にお
ける制御信号発生器の出力及び電荷再活用するゲート駆
動部の出力信号波形図である。
回路図である。
及びバッファの代わりに用いるトライステートバッファ
の回路図である。
ある。
T−LCDのゲート駆動部の出力波形図である。
Claims (15)
- 【請求項1】 薄膜トランジスタ、液晶キャパシタ及び
貯蔵キャパシタを有し、データラインとゲートライン
(GL1〜GLn)との交叉点毎に設けられる複数の画
素を有し伝送された映像信号を表示する液晶パネルと、
前記データラインを介して前記映像信号を前記各画素の
液晶キャパシタ及び貯蔵キャパシタに伝送するデータ駆
動部と、前記ゲートラインを介して一行毎の前記画素の
薄膜トランジスタに駆動信号を供給するゲート駆動部
と、を備えたTFT−LCDの駆動回路において、 前記ゲート駆動部の各出力端と前記各ゲートライン(G
L1〜GLn)との間に介装され、1水平周期の水平ブ
ランキング時間の間に入力される第1の制御信号(CR
0)により、前記ゲート駆動部から前記ゲートライン
(GL1〜GLn)をフローティング状態に維持する第
1スイッチング部と、 2水平周期の間に、交互に入力される第1、第2パルス
信号(PUL1、PUL2)及び電源電圧(VDD)の
入力を受け、順次走査方式及び二重ライン同時走査方式
に応じた第2の制御信号(CR1〜CR4)を出力する
制御信号発生器と、 互いに隣接する各ゲートライン(GL1〜GLn)間に
位置する複数のスイッチング手段を有し、水平ブランキ
ング時間の間、前記制御信号発生器から出力された前記
第2の制御信号(CR1〜CR4)により所定位置の前
記スイッチング手段がオン/オフ制御されて、各ゲート
ライン(GL1〜GLn)に充電された電荷を隣接する
ゲートライン側に放電させて再活用する第2スイッチン
グ部と、 を備えることを特徴とするTFT−LCDのゲート駆動
回路。 - 【請求項2】 前記第2スイッチング部の複数のスイッ
チング手段は、伝送ゲートから構成されたことを特徴と
する請求項1記載のTFT−LCDのゲート駆動回路。 - 【請求項3】 前記第2スイッチング部の複数のスイッ
チング手段は、パストランジスタから構成されたことを
特徴とする請求項1記載のTFT−LCDのゲート駆動
回路。 - 【請求項4】 前記第1スイッチング部は、複数の伝送
ゲートから構成されたことを特徴とする請求項1記載の
TFT−LCDのゲート駆動回路。 - 【請求項5】 前記第1スイッチング部及びゲート駆動
部内の各バッファは複数のトリステート(Tri-state)バ
ッファから構成されたことを特徴とする請求項1記載の
TFT−LCDのゲート駆動回路。 - 【請求項6】 前記制御信号発生器は、二重ライン同時
走査方式で偶数のフィールドの場合においては、水平ブ
ランキング時間の間、奇数番目の各スイッチング手段に
VDDレベルの前記第2の制御信号を出力し、偶数番目
の各スイッチング手段には2水平周期毎に交互にパルス
状態の前記第2の制御信号をそれぞれ出力することを特
徴とする請求項1記載のTFT−LCDのゲート駆動回
路。 - 【請求項7】 前記制御信号発生器は、二重ライン同時
走査方式で奇数のフィールドの場合においては、水平ブ
ランキング時間の間、偶数番目の各スイッチング手段
に、VDDレベルの各第2の制御信号を出力し、奇数番
目の各スイッチング手段には、2水平周期毎に交互にパ
ルス状態の第2の制御信号をそれぞれ出力することを特
徴とする請求項1記載のTFT−LCDのゲート駆動回
路。 - 【請求項8】 前記第1スイッチング部は、水平ブラン
キング時間の間、オフされることを特徴とする請求項1
記載のTFT−LCDのゲート駆動回路。 - 【請求項9】 前記第2スイッチング部による電荷の再
活用は、水平ブランキング時間の間に行われることを特
徴とする請求項1記載のTFT−LCDのゲート駆動回
路。 - 【請求項10】 前記制御信号発生器は、 第1入力信号(FLD)により第2パルス信号(PUL
2)及び電源電圧(VDD)を選択的に出力する第1マ
ルチプレクサと、 前記第1入力信号(FLD)により第1パルス信号(P
UL1)及び電源電圧(VDD)を選択的に出力する第
2マルチプレクサと、 第2入力信号(INT)により前記第1マルチプレクサ
の出力と前記第2パルス信号(PUL2)とのうちの何
れか一つを制御信号(CR4)として出力する第3マル
チプレクサと、 前記第2入力信号(INT)により前記第1マルチプレ
クサの出力とパルス信号(PUL1)とのうちの何れか
一つを制御信号(CR3)として出力する第4マルチプ
レクサと、 前記第2入力信号(INT)により前記第2マルチプレ
クサの出力と前記第2パルス信号(PUL2)とのうち
の何れか一つを制御信号(CR2)として出力する第5
マルチプレクサと、 前記第2入力信号(INT)により前記第2マルチプレ
クサの出力と前記第1パルス信号(PUL1)とのうち
の何れか一つを制御信号(CR1)として出力する第6
マルチプレクサと、 を備えて構成されたことを特徴とする請求項1記載のT
FT−LCDのゲート駆動回路。 - 【請求項11】 前記第1入力信号(FLD)は、その
入力値が0である場合には偶数のフィールドであり、そ
の入力値が1である場合には奇数のフィールドであるこ
とを示すフィールド制御信号であることを特徴とする請
求項10記載のTFT−LCDのゲート駆動回路。 - 【請求項12】 前記第2入力信号(INT)は、その
入力値が1である場合には前記液晶パネルがO/A用で
あり、その入力値が0である場合には前記液晶パネルが
A/V用であることを示す制御信号であることを特徴と
する請求項10記載のTFT−LCDのゲート駆動回
路。 - 【請求項13】 前記制御信号発生器は、前記第2入力
信号の値が1であるとき、前記第1入力信号の値に拘ら
ず、O/Aに適用される順次走査方式の出力形態の前記
第2の制御信号を発生することを特徴とする請求項10
記載のTFT−LCDのゲート駆動回路。 - 【請求項14】 前記制御信号発生器は、前記第2入力
信号の値が0、かつ、前記第1入力信号の値が0である
とき、A/Vに適用される二重ライン同時走査方式の偶
数のフィールドの出力形態の第2の制御信号を発生する
ことを特徴とする請求項10記載のTFT−LCDのゲ
ート駆動回路。 - 【請求項15】 前記制御信号発生器は、前記第2入力
信号の値が0、かつ、前記第1入力信号の値が1である
とき、A/Vに適用される二重ライン同時走査方式の奇
数のフィールドの出力形態の前記第2の制御信号を発生
することを特徴とする請求項10記載のTFT−LCD
のゲート駆動回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR22565/1997 | 1997-05-31 | ||
KR1019970022565A KR100218375B1 (ko) | 1997-05-31 | 1997-05-31 | 전하 재활용을 이용한 티에프티-엘씨디의 저전력 게이트드라이버회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10339863A true JPH10339863A (ja) | 1998-12-22 |
JP2879681B2 JP2879681B2 (ja) | 1999-04-05 |
Family
ID=19508262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10149551A Expired - Fee Related JP2879681B2 (ja) | 1997-05-31 | 1998-05-29 | Tft−lcdのゲート駆動回路 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2879681B2 (ja) |
KR (1) | KR100218375B1 (ja) |
DE (1) | DE19801263C2 (ja) |
GB (1) | GB2326013B (ja) |
TW (1) | TW374149B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300930B1 (en) | 1998-01-05 | 2001-10-09 | Nec Corporation | Low-power-consumption liquid crystal display driver |
JP2002090771A (ja) * | 2000-08-29 | 2002-03-27 | Samsung Electronics Co Ltd | 制御信号部の構造及び液晶表示装置 |
JP2002215103A (ja) * | 2001-01-15 | 2002-07-31 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2004361915A (ja) * | 2003-05-31 | 2004-12-24 | Hynix Semiconductor Inc | 有機電界発光ディスプレイパネルの駆動方法 |
JP2006504131A (ja) * | 2002-10-25 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電荷共有を有するディスプレイ装置 |
JP2008116917A (ja) * | 2006-10-10 | 2008-05-22 | Seiko Epson Corp | ゲートドライバ、電気光学装置、電子機器及び駆動方法 |
JP2008216349A (ja) * | 2007-02-28 | 2008-09-18 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
CN100460939C (zh) * | 2007-04-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器及其脉波调整电路 |
JP2009075537A (ja) * | 2007-09-21 | 2009-04-09 | Samsung Electronics Co Ltd | ゲート駆動回路及びこれを備える表示装置の駆動方法 |
US8232554B2 (en) | 2010-10-29 | 2012-07-31 | Chunghwa Picture Tubes, Ltd. | Transistor array substrate |
US8902203B2 (en) | 2007-03-15 | 2014-12-02 | Au Optronics Corp. | Liquid crystal display and pulse adjustment circuit thereof |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010040569A1 (en) * | 2000-01-21 | 2001-11-15 | Liang Jemm Yue | System for driving a liquid crystal display with power saving and other improved features |
JP2002221939A (ja) * | 2001-01-24 | 2002-08-09 | Hitachi Ltd | 液晶表示装置 |
KR100465539B1 (ko) * | 2001-12-27 | 2005-01-13 | 매그나칩 반도체 유한회사 | 에스티엔 엘시디 패널 구동 회로 |
JP3659250B2 (ja) * | 2002-07-11 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器 |
CN100412630C (zh) * | 2002-07-11 | 2008-08-20 | 精工爱普生株式会社 | 电光器件及其驱动装置、驱动方法和电子装置 |
KR100796298B1 (ko) | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
KR101133763B1 (ko) * | 2005-02-02 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 |
US9478180B2 (en) | 2012-06-20 | 2016-10-25 | Hisense Electric Co., Ltd. | Signal processing method |
KR102643465B1 (ko) | 2017-01-17 | 2024-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN106782287B (zh) * | 2017-03-09 | 2019-08-30 | 深圳市华星光电半导体显示技术有限公司 | 具有电荷共享的扫描驱动电路及显示面板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0776866B2 (ja) * | 1986-03-27 | 1995-08-16 | 株式会社東芝 | 液晶表示装置における駆動回路 |
DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
US5298913A (en) * | 1987-05-29 | 1994-03-29 | Sharp Kabushiki Kaisha | Ferroelectric liquid crystal display device and driving system thereof for driving the display by an integrated scanning method |
US5206634A (en) * | 1990-10-01 | 1993-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
JPH04194896A (ja) * | 1990-11-28 | 1992-07-14 | Internatl Business Mach Corp <Ibm> | 階調表示方法及び装置 |
JP2820336B2 (ja) * | 1991-10-22 | 1998-11-05 | シャープ株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
EP0909975B1 (en) * | 1992-12-10 | 2003-05-02 | Sharp Kabushiki Kaisha | Flat type display device and driving method and assembling method therefore |
DE19540146B4 (de) * | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
-
1997
- 1997-05-31 KR KR1019970022565A patent/KR100218375B1/ko active IP Right Grant
- 1997-11-17 TW TW086117126A patent/TW374149B/zh not_active IP Right Cessation
-
1998
- 1998-01-15 DE DE1998101263 patent/DE19801263C2/de not_active Expired - Lifetime
- 1998-05-29 GB GB9811665A patent/GB2326013B/en not_active Expired - Lifetime
- 1998-05-29 JP JP10149551A patent/JP2879681B2/ja not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6300930B1 (en) | 1998-01-05 | 2001-10-09 | Nec Corporation | Low-power-consumption liquid crystal display driver |
JP2002090771A (ja) * | 2000-08-29 | 2002-03-27 | Samsung Electronics Co Ltd | 制御信号部の構造及び液晶表示装置 |
JP2002215103A (ja) * | 2001-01-15 | 2002-07-31 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2006504131A (ja) * | 2002-10-25 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電荷共有を有するディスプレイ装置 |
JP2004361915A (ja) * | 2003-05-31 | 2004-12-24 | Hynix Semiconductor Inc | 有機電界発光ディスプレイパネルの駆動方法 |
JP2008116917A (ja) * | 2006-10-10 | 2008-05-22 | Seiko Epson Corp | ゲートドライバ、電気光学装置、電子機器及び駆動方法 |
JP2008216349A (ja) * | 2007-02-28 | 2008-09-18 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
US8902203B2 (en) | 2007-03-15 | 2014-12-02 | Au Optronics Corp. | Liquid crystal display and pulse adjustment circuit thereof |
CN100460939C (zh) * | 2007-04-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器及其脉波调整电路 |
JP2009075537A (ja) * | 2007-09-21 | 2009-04-09 | Samsung Electronics Co Ltd | ゲート駆動回路及びこれを備える表示装置の駆動方法 |
US8232554B2 (en) | 2010-10-29 | 2012-07-31 | Chunghwa Picture Tubes, Ltd. | Transistor array substrate |
Also Published As
Publication number | Publication date |
---|---|
GB2326013B (en) | 1999-11-24 |
JP2879681B2 (ja) | 1999-04-05 |
GB9811665D0 (en) | 1998-07-29 |
KR19980086264A (ko) | 1998-12-05 |
KR100218375B1 (ko) | 1999-09-01 |
TW374149B (en) | 1999-11-11 |
DE19801263C2 (de) | 2003-08-21 |
GB2326013A (en) | 1998-12-09 |
DE19801263A1 (de) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2879681B2 (ja) | Tft−lcdのゲート駆動回路 | |
US6124840A (en) | Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique | |
KR100312344B1 (ko) | 다단계 전하 재활용을 이용한 tft-lcd 및 그 방법 | |
JP2955851B2 (ja) | Tft−lcd駆動回路 | |
KR101165842B1 (ko) | 모바일용 액정 표시 장치 및 그 구동 방법 | |
CN100369102C (zh) | 液晶显示器及其驱动方法 | |
JP3621982B2 (ja) | 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 | |
US6947034B2 (en) | Impulse driving method and apparatus for LCD | |
US7643003B2 (en) | Liquid crystal display device having a shift register | |
JP5377822B2 (ja) | 表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法 | |
JP2001100713A (ja) | 液晶表示装置のソース駆動回路及びソース駆動方法 | |
JP2002055325A (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
JP2006039542A (ja) | アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法 | |
JP2005031202A (ja) | 容量性負荷の駆動回路および駆動方法 | |
JP4152627B2 (ja) | ドット反転方式の液晶パネルの駆動方法及びその装置 | |
JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
KR101264691B1 (ko) | 쉬프트 레지스터 | |
KR100745404B1 (ko) | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 | |
KR100863502B1 (ko) | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 | |
US20110227894A1 (en) | Display and method of driving the same | |
US6593905B1 (en) | Liquid crystal display panel and the control method thereof | |
KR100943631B1 (ko) | 액정 패널의 게이트 구동 장치 및 방법 | |
JP2005128153A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
KR20050000991A (ko) | 액정표시장치 및 그 구동방법 | |
JPH05188885A (ja) | 液晶表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |