JP2879681B2 - Ｔｆｔ−ｌｃｄのゲート駆動回路 - Google Patents
Ｔｆｔ−ｌｃｄのゲート駆動回路Info
- Publication number
- JP2879681B2 JP2879681B2 JP10149551A JP14955198A JP2879681B2 JP 2879681 B2 JP2879681 B2 JP 2879681B2 JP 10149551 A JP10149551 A JP 10149551A JP 14955198 A JP14955198 A JP 14955198A JP 2879681 B2 JP2879681 B2 JP 2879681B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- gate
- signal
- lcd
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（Thin Film Transistor：以下、ＴＦＴと称す）の液
晶表示装置（Liquid Crysatal Display ：以下、ＬＣ
Ｄと称す）に係るもので、詳しくは、ゲートラインのキ
ャパシタに充電された電荷を他のゲートラインのキャパ
シタに放電させて再活用し、ゲート駆動部の電力消耗を
低減し得るＴＦＴ−ＬＣＤのゲート駆動回路に関するも
のである。
（Thin Film Transistor：以下、ＴＦＴと称す）の液
晶表示装置（Liquid Crysatal Display ：以下、ＬＣ
Ｄと称す）に係るもので、詳しくは、ゲートラインのキ
ャパシタに充電された電荷を他のゲートラインのキャパ
シタに放電させて再活用し、ゲート駆動部の電力消耗を
低減し得るＴＦＴ−ＬＣＤのゲート駆動回路に関するも
のである。
【０００２】
【従来の技術】従来のＴＦＴ−ＬＣＤは、図１１に示し
たように、ゲートラインＧＬとデータラインＤＬとの交
叉点毎に形成された複数の画素１０′を有する液晶パネ
ル１０と、各データラインＤＬを介して液晶パネル１０
に映像信号を提供するデータ駆動部２０と、各ゲートラ
インＧＬを駆動して画素１０′をオンさせるゲート駆動
部３０と、を備えて構成されていた。
たように、ゲートラインＧＬとデータラインＤＬとの交
叉点毎に形成された複数の画素１０′を有する液晶パネ
ル１０と、各データラインＤＬを介して液晶パネル１０
に映像信号を提供するデータ駆動部２０と、各ゲートラ
インＧＬを駆動して画素１０′をオンさせるゲート駆動
部３０と、を備えて構成されていた。
【０００３】各画素１０′は、薄膜トランジスタ（ＴＦ
Ｔ）１と、該薄膜トランジスタ１に並列に接続される貯
蔵キャパシタＣＳ及び液晶キャパシタＣｌｃと、を備え
ている。以下、このように構成された従来のＴＦＴ−Ｌ
ＣＤの動作を図面を用いて説明する。
Ｔ）１と、該薄膜トランジスタ１に並列に接続される貯
蔵キャパシタＣＳ及び液晶キャパシタＣｌｃと、を備え
ている。以下、このように構成された従来のＴＦＴ−Ｌ
ＣＤの動作を図面を用いて説明する。
【０００４】データ駆動部２０のシフトレジスタ（図示
されず）は、一画素毎の映像データを順次受けて、各デ
ータラインＤＬに対応する映像データを貯蔵する。そし
て、ゲート駆動部３０は、図１２に示したような波形の
信号を出力して複数のゲートラインＧＬを順次駆動する
が、各ゲートラインは、それぞれ抵抗及びキャパシタン
スによりモデリング（Modeling）することができる。
されず）は、一画素毎の映像データを順次受けて、各デ
ータラインＤＬに対応する映像データを貯蔵する。そし
て、ゲート駆動部３０は、図１２に示したような波形の
信号を出力して複数のゲートラインＧＬを順次駆動する
が、各ゲートラインは、それぞれ抵抗及びキャパシタン
スによりモデリング（Modeling）することができる。
【０００５】このとき、抵抗及びキャパシタンス値は、
画面の大きさ及びゲートラインの構成物質によって異な
り、通常の抵抗値は、数〜数十ＫΩ、キャパシタンス値
は、数十〜数百ｐｆとなる。ゲート駆動部３０は、Ｏ／
Ａ（Office/Automation)に適用する場合には、図１２
（Ａ）に示したような波形の信号を出力する。また、Ａ
／Ｖ（Audio/Video)に適用する場合には、図１２（Ｂ）
に示したような波形の信号を偶数のフィールドに、図１
２（Ｃ）に示したような波形の信号を奇数のフィールド
にそれぞれ出力してゲートラインＧＬを駆動する。
画面の大きさ及びゲートラインの構成物質によって異な
り、通常の抵抗値は、数〜数十ＫΩ、キャパシタンス値
は、数十〜数百ｐｆとなる。ゲート駆動部３０は、Ｏ／
Ａ（Office/Automation)に適用する場合には、図１２
（Ａ）に示したような波形の信号を出力する。また、Ａ
／Ｖ（Audio/Video)に適用する場合には、図１２（Ｂ）
に示したような波形の信号を偶数のフィールドに、図１
２（Ｃ）に示したような波形の信号を奇数のフィールド
にそれぞれ出力してゲートラインＧＬを駆動する。
【０００６】即ち、順次走査方式をＯ／Ａに適用する場
合、ゲート駆動部３０は、図１２（Ａ）に示したような
パターンの信号によりゲートラインＧＬのキャパシタ
（図示されず）を充電させ、該充電された電荷を再びグ
ラウンドＧＮＤ（電圧ＶＳＳ）に放電して複数の各ゲー
トラインＧＬを駆動する。又、二重ライン同時走査方式
をＡ／Ｖに適用する場合の偶数のフィールドにおいて
は、ゲート駆動部３０は、図１２（Ｂ）に示したよう
に、第１、第２ゲートラインＧＬ１、ＧＬ２に同様な信
号を印加した後、第３、第４ゲートラインＧＬ３、ＧＬ
４に同様な信号を印加するパターンを反復して行い、複
数のゲートラインＧＬを駆動する。
合、ゲート駆動部３０は、図１２（Ａ）に示したような
パターンの信号によりゲートラインＧＬのキャパシタ
（図示されず）を充電させ、該充電された電荷を再びグ
ラウンドＧＮＤ（電圧ＶＳＳ）に放電して複数の各ゲー
トラインＧＬを駆動する。又、二重ライン同時走査方式
をＡ／Ｖに適用する場合の偶数のフィールドにおいて
は、ゲート駆動部３０は、図１２（Ｂ）に示したよう
に、第１、第２ゲートラインＧＬ１、ＧＬ２に同様な信
号を印加した後、第３、第４ゲートラインＧＬ３、ＧＬ
４に同様な信号を印加するパターンを反復して行い、複
数のゲートラインＧＬを駆動する。
【０００７】更に、二重ライン同時走査方式をＡ／Ｖに
適用する場合の奇数のフィールドにおいては、ゲート駆
動部３０は、図１２（Ｃ）に示したように、第１ゲート
ラインＧＬ１に信号を印加した後、第２，第３ゲートラ
インＧＬ２、ＧＬ３に同様な信号を印加し、第４、第５
ゲートラインＧＬ４、ＧＬ５にも同様な信号を印加する
パターンを反復して行い、ゲートラインＧＬのキャパシ
タ（図示されず）を充電し、該充電された電荷を再びグ
ラウンドＧＮＤ（電圧ＶＳＳ）に放電して複数のゲート
ラインＧＬをそれぞれ駆動する。
適用する場合の奇数のフィールドにおいては、ゲート駆
動部３０は、図１２（Ｃ）に示したように、第１ゲート
ラインＧＬ１に信号を印加した後、第２，第３ゲートラ
インＧＬ２、ＧＬ３に同様な信号を印加し、第４、第５
ゲートラインＧＬ４、ＧＬ５にも同様な信号を印加する
パターンを反復して行い、ゲートラインＧＬのキャパシ
タ（図示されず）を充電し、該充電された電荷を再びグ
ラウンドＧＮＤ（電圧ＶＳＳ）に放電して複数のゲート
ラインＧＬをそれぞれ駆動する。
【０００８】その結果、選択されたゲートラインＧＬに
接続された複数の薄膜トランジスタ１がターンオンし、
データ駆動部２０のシフトレジスタ（図示されず）に貯
蔵された映像データが複数の薄膜トランジスタ１に印加
され、映像データが液晶パネル１０に表示される。その
後、このような動作が反復され、映像データが継続して
液晶パネル１０に表示される。
接続された複数の薄膜トランジスタ１がターンオンし、
データ駆動部２０のシフトレジスタ（図示されず）に貯
蔵された映像データが複数の薄膜トランジスタ１に印加
され、映像データが液晶パネル１０に表示される。その
後、このような動作が反復され、映像データが継続して
液晶パネル１０に表示される。
【０００９】一方、ゲート駆動部３０の出力信号は、一
般に、電源電圧ＶＤＤからグラウンド電圧ＶＳＳまで、
又は、ＶＳＳからＶＤＤまでスイング（Swing)を行う。
このとき、ゲート駆動部３０がｎ番目のゲートラインＧ
Ｌを駆動すると仮定すると、ゲート駆動部３０が消費す
るパワー（Power)Ｐ１は、次のようである。 Ｐ１＝ＶＤＤ×Ｉav ＝ＶＤＤ×（Ｃｎ×Ｖswing ×フレーム周波数） ・・・ （１） ここで、Ｃｎはｎ番目のゲートラインＧＬのキャパシタ
で、Ｉavは平均電流で、Ｖswing はスキャニング（Scan
nig)パルスの電圧スイング(Swing) である。
般に、電源電圧ＶＤＤからグラウンド電圧ＶＳＳまで、
又は、ＶＳＳからＶＤＤまでスイング（Swing)を行う。
このとき、ゲート駆動部３０がｎ番目のゲートラインＧ
Ｌを駆動すると仮定すると、ゲート駆動部３０が消費す
るパワー（Power)Ｐ１は、次のようである。 Ｐ１＝ＶＤＤ×Ｉav ＝ＶＤＤ×（Ｃｎ×Ｖswing ×フレーム周波数） ・・・ （１） ここで、Ｃｎはｎ番目のゲートラインＧＬのキャパシタ
で、Ｉavは平均電流で、Ｖswing はスキャニング（Scan
nig)パルスの電圧スイング(Swing) である。
【００１０】
【発明が解決しようとする課題】然るに、このような従
来のＴＦＴ−ＬＣＤにおいては、ゲート駆動部は、ゲー
トラインＧＬのキャパシタを充電／放電するために、Ｖ
ＤＤからＶＳＳまで、又は、ＶＳＳからＶＤＤまでスイ
ングする信号を出力するので、充電／放電する過程にお
いて、Ｖswing が乗じられたＶＤＤの値に比例して、パ
ワーを消耗するため、パワーの消耗が多いという不都合
な点があった。
来のＴＦＴ−ＬＣＤにおいては、ゲート駆動部は、ゲー
トラインＧＬのキャパシタを充電／放電するために、Ｖ
ＤＤからＶＳＳまで、又は、ＶＳＳからＶＤＤまでスイ
ングする信号を出力するので、充電／放電する過程にお
いて、Ｖswing が乗じられたＶＤＤの値に比例して、パ
ワーを消耗するため、パワーの消耗が多いという不都合
な点があった。
【００１１】そこで、本発明は、このような従来の課題
に鑑みてなされたもので、薄膜トランジスタからなる液
晶表示装置におけるゲート駆動部の電力消費量を低減し
得るＴＦＴ−ＬＣＤのゲート駆動回路を提供することを
目的とする。
に鑑みてなされたもので、薄膜トランジスタからなる液
晶表示装置におけるゲート駆動部の電力消費量を低減し
得るＴＦＴ−ＬＣＤのゲート駆動回路を提供することを
目的とする。
【００１２】
【課題を解決するための手段】このような本発明の目的
を達成するため、請求項１は、薄膜トランジスタ、液晶
キャパシタ及び貯蔵キャパシタを有し、データラインと
ゲートライン（ＧＬ１〜ＧＬｎ）との交叉点毎に設けら
れる複数の画素を有し伝送された映像信号を表示する液
晶パネルと、前記データラインを介して前記映像信号を
前記各画素の液晶キャパシタ及び貯蔵キャパシタに伝送
するデータ駆動部と、前記ゲートラインを介して一行毎
の前記画素の薄膜トランジスタに駆動信号を供給するゲ
ート駆動部と、を備えたＴＦＴ−ＬＣＤのゲート駆動回
路において、前記ゲート駆動部の各出力端と前記各ゲー
トライン（ＧＬ１〜ＧＬｎ）との間に介装され、１水平
周期の水平ブランキング時間の間に入力される第１の制
御信号（ＣＲ０）により、前記ゲート駆動部から前記ゲ
ートライン（ＧＬ１〜ＧＬｎ）をフローティング状態に
維持する第１スイッチング部と、２水平周期の間に、交
互に入力される第１、第２パルス信号（ＰＵＬ１、ＰＵ
Ｌ２）及び電源電圧（ＶＤＤ）の入力を受け、順次走査
方式及び二重ライン同時走査方式に応じた第２の制御信
号（ＣＲ１〜ＣＲ４）を出力する制御信号発生器と、互
いに隣接する各ゲートライン（ＧＬ１〜ＧＬｎ）間に位
置する複数のスイッチング手段を有し、水平ブランキン
グ時間の間、前記制御信号発生器から出力された前記第
２の制御信号（ＣＲ１〜ＣＲ４）により所定位置の前記
スイッチング手段がオン／オフ制御されて、各ゲートラ
イン（ＧＬ１〜ＧＬｎ）に充電された電荷を隣接するゲ
ートライン側に放電させて再活用する第２スイッチング
部とを備える構成とした。
を達成するため、請求項１は、薄膜トランジスタ、液晶
キャパシタ及び貯蔵キャパシタを有し、データラインと
ゲートライン（ＧＬ１〜ＧＬｎ）との交叉点毎に設けら
れる複数の画素を有し伝送された映像信号を表示する液
晶パネルと、前記データラインを介して前記映像信号を
前記各画素の液晶キャパシタ及び貯蔵キャパシタに伝送
するデータ駆動部と、前記ゲートラインを介して一行毎
の前記画素の薄膜トランジスタに駆動信号を供給するゲ
ート駆動部と、を備えたＴＦＴ−ＬＣＤのゲート駆動回
路において、前記ゲート駆動部の各出力端と前記各ゲー
トライン（ＧＬ１〜ＧＬｎ）との間に介装され、１水平
周期の水平ブランキング時間の間に入力される第１の制
御信号（ＣＲ０）により、前記ゲート駆動部から前記ゲ
ートライン（ＧＬ１〜ＧＬｎ）をフローティング状態に
維持する第１スイッチング部と、２水平周期の間に、交
互に入力される第１、第２パルス信号（ＰＵＬ１、ＰＵ
Ｌ２）及び電源電圧（ＶＤＤ）の入力を受け、順次走査
方式及び二重ライン同時走査方式に応じた第２の制御信
号（ＣＲ１〜ＣＲ４）を出力する制御信号発生器と、互
いに隣接する各ゲートライン（ＧＬ１〜ＧＬｎ）間に位
置する複数のスイッチング手段を有し、水平ブランキン
グ時間の間、前記制御信号発生器から出力された前記第
２の制御信号（ＣＲ１〜ＣＲ４）により所定位置の前記
スイッチング手段がオン／オフ制御されて、各ゲートラ
イン（ＧＬ１〜ＧＬｎ）に充電された電荷を隣接するゲ
ートライン側に放電させて再活用する第２スイッチング
部とを備える構成とした。
【００１３】本ゲート駆動回路によれば、各ゲートライ
ン間にスイッチング手段をそれぞれ設け、水平ブランキ
ング時間の間に該スイッチング手段を制御し、ゲートラ
インのキャパシタに充電された電荷を他のゲートライン
のキャパシタに放電させることにより、ゲートライン間
の電荷を再活用する。これによって、ゲート駆動部が消
費するエネルギーは従来のゲート駆動部と比較して減少
させることができる。
ン間にスイッチング手段をそれぞれ設け、水平ブランキ
ング時間の間に該スイッチング手段を制御し、ゲートラ
インのキャパシタに充電された電荷を他のゲートライン
のキャパシタに放電させることにより、ゲートライン間
の電荷を再活用する。これによって、ゲート駆動部が消
費するエネルギーは従来のゲート駆動部と比較して減少
させることができる。
【００１４】また、本ゲート駆動回路は順次走査方式と
二重ライン同時走査方式の何れにも適用することができ
る。第２スイッチング部の複数のスイッチング手段は、
請求項２に記載のように、伝送ゲートで構成することも
できるし、請求項３に記載のように、パストランジスタ
で構成することもできる。
二重ライン同時走査方式の何れにも適用することができ
る。第２スイッチング部の複数のスイッチング手段は、
請求項２に記載のように、伝送ゲートで構成することも
できるし、請求項３に記載のように、パストランジスタ
で構成することもできる。
【００１５】第１スイッチング部は、請求項４に記載の
ように、複数の伝送ゲートから構成することできる。ま
た、請求項５に記載のように、前記第１スイッチング部
及びゲート駆動部内の各バッファは複数のトリステート
（Tri-state)バッファから構成する。請求項６に記載の
ように、前記制御信号発生器は、二重ライン同時走査方
式で偶数のフィールドの場合においては、水平ブランキ
ング時間の間、奇数番目の各スイッチング手段にＶＤＤ
レベルの前記第２の制御信号を出力し、偶数番目の各ス
イッチング手段には２水平周期毎に交互にパルス状態の
前記第２の制御信号をそれぞれ出力する構成である。
ように、複数の伝送ゲートから構成することできる。ま
た、請求項５に記載のように、前記第１スイッチング部
及びゲート駆動部内の各バッファは複数のトリステート
（Tri-state)バッファから構成する。請求項６に記載の
ように、前記制御信号発生器は、二重ライン同時走査方
式で偶数のフィールドの場合においては、水平ブランキ
ング時間の間、奇数番目の各スイッチング手段にＶＤＤ
レベルの前記第２の制御信号を出力し、偶数番目の各ス
イッチング手段には２水平周期毎に交互にパルス状態の
前記第２の制御信号をそれぞれ出力する構成である。
【００１６】また、請求項７に記載のように、前記制御
信号発生器は、二重ライン同時走査方式で奇数のフィー
ルドの場合においては、水平ブランキング時間の間、偶
数番目の各スイッチング手段に、ＶＤＤレベルの各第２
の制御信号を出力し、奇数番目の各スイッチング手段に
は、２水平周期毎に交互にパルス状態の第２の制御信号
をそれぞれ出力する構成である。
信号発生器は、二重ライン同時走査方式で奇数のフィー
ルドの場合においては、水平ブランキング時間の間、偶
数番目の各スイッチング手段に、ＶＤＤレベルの各第２
の制御信号を出力し、奇数番目の各スイッチング手段に
は、２水平周期毎に交互にパルス状態の第２の制御信号
をそれぞれ出力する構成である。
【００１７】請求項８に記載のように、前記第１スイッ
チング部は、水平ブランキング時間の間、オフされる構
成である。請求項９に記載のように、前記第２スイッチ
ング部による電荷の再活用は、水平ブランキング時間の
間に行われる構成である。前記制御信号発生器は、具体
的には請求項１０に記載のように、第１入力信号（ＦＬ
Ｄ）により第２パルス信号（ＰＵＬ２）及び電源電圧
（ＶＤＤ）を選択的に出力する第１マルチプレクサと、
前記第１入力信号（ＦＬＤ）により第１パルス信号（Ｐ
ＵＬ１）及び電源電圧（ＶＤＤ）を選択的に出力する第
２マルチプレクサと、第２入力信号（ＩＮＴ）により前
記第１マルチプレクサの出力と前記第２パルス信号（Ｐ
ＵＬ２）とのうちの何れか一つを制御信号（ＣＲ４）と
して出力する第３マルチプレクサと、前記第２入力信号
（ＩＮＴ）により前記第１マルチプレクサの出力とパル
ス信号（ＰＵＬ１）とのうちの何れか一つを制御信号
（ＣＲ３）として出力する第４マルチプレクサと、前記
第２入力信号（ＩＮＴ）により前記第２マルチプレクサ
の出力と前記第２パルス信号（ＰＵＬ２）とのうちの何
れか一つを制御信号（ＣＲ２）として出力する第５マル
チプレクサと、前記第２入力信号（ＩＮＴ）により前記
第２マルチプレクサの出力と前記第１パルス信号（ＰＵ
Ｌ１）とのうちの何れか一つを制御信号（ＣＲ１）とし
て出力する第６マルチプレクサとを備えて構成される。
チング部は、水平ブランキング時間の間、オフされる構
成である。請求項９に記載のように、前記第２スイッチ
ング部による電荷の再活用は、水平ブランキング時間の
間に行われる構成である。前記制御信号発生器は、具体
的には請求項１０に記載のように、第１入力信号（ＦＬ
Ｄ）により第２パルス信号（ＰＵＬ２）及び電源電圧
（ＶＤＤ）を選択的に出力する第１マルチプレクサと、
前記第１入力信号（ＦＬＤ）により第１パルス信号（Ｐ
ＵＬ１）及び電源電圧（ＶＤＤ）を選択的に出力する第
２マルチプレクサと、第２入力信号（ＩＮＴ）により前
記第１マルチプレクサの出力と前記第２パルス信号（Ｐ
ＵＬ２）とのうちの何れか一つを制御信号（ＣＲ４）と
して出力する第３マルチプレクサと、前記第２入力信号
（ＩＮＴ）により前記第１マルチプレクサの出力とパル
ス信号（ＰＵＬ１）とのうちの何れか一つを制御信号
（ＣＲ３）として出力する第４マルチプレクサと、前記
第２入力信号（ＩＮＴ）により前記第２マルチプレクサ
の出力と前記第２パルス信号（ＰＵＬ２）とのうちの何
れか一つを制御信号（ＣＲ２）として出力する第５マル
チプレクサと、前記第２入力信号（ＩＮＴ）により前記
第２マルチプレクサの出力と前記第１パルス信号（ＰＵ
Ｌ１）とのうちの何れか一つを制御信号（ＣＲ１）とし
て出力する第６マルチプレクサとを備えて構成される。
【００１８】請求項１１に記載のように、前記第１入力
信号（ＦＬＤ）は、その入力値が０である場合には偶数
のフィールドであり、その入力値が１である場合には奇
数のフィールドであることを示すフィールド制御信号で
ある。請求項１２に記載のように、前記第２入力信号
（ＩＮＴ）は、その入力値が１である場合には前記液晶
パネルがＯ／Ａ用であり、その入力値が０である場合に
は前記液晶パネルがＡ／Ｖ用であることを示す制御信号
である。
信号（ＦＬＤ）は、その入力値が０である場合には偶数
のフィールドであり、その入力値が１である場合には奇
数のフィールドであることを示すフィールド制御信号で
ある。請求項１２に記載のように、前記第２入力信号
（ＩＮＴ）は、その入力値が１である場合には前記液晶
パネルがＯ／Ａ用であり、その入力値が０である場合に
は前記液晶パネルがＡ／Ｖ用であることを示す制御信号
である。
【００１９】請求項１３に記載のように、前記制御信号
発生器は、前記第２入力信号の値が１であるとき、前記
第１入力信号の値に拘らず、Ｏ／Ａに適用される順次走
査方式の出力形態の前記第２の制御信号を発生する。請
求項１４に記載のように、前記制御信号発生器は、前記
第２入力信号の値が０、かつ、前記第１入力信号の値が
０であるとき、Ａ／Ｖに適用される二重ライン同時走査
方式の偶数のフィールドの出力形態の第２の制御信号を
発生する。
発生器は、前記第２入力信号の値が１であるとき、前記
第１入力信号の値に拘らず、Ｏ／Ａに適用される順次走
査方式の出力形態の前記第２の制御信号を発生する。請
求項１４に記載のように、前記制御信号発生器は、前記
第２入力信号の値が０、かつ、前記第１入力信号の値が
０であるとき、Ａ／Ｖに適用される二重ライン同時走査
方式の偶数のフィールドの出力形態の第２の制御信号を
発生する。
【００２０】請求項１５に記載のように、前記制御信号
発生器は、前記第２入力信号の値が０、かつ、前記第１
入力信号の値が１であるとき、Ａ／Ｖに適用される二重
ライン同時走査方式の奇数のフィールドの出力形態の前
記第２の制御信号を発生する。
発生器は、前記第２入力信号の値が０、かつ、前記第１
入力信号の値が１であるとき、Ａ／Ｖに適用される二重
ライン同時走査方式の奇数のフィールドの出力形態の前
記第２の制御信号を発生する。
【００２１】
【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明する。本実施形態に係るＴＦＴ−ＬＣＤの
ゲート駆動回路の一実施形態は、図１に示したように、
ゲートラインＧＬ１〜ＧＬｎとデータラインＤＬ１〜Ｄ
Ｌｎとの交叉点毎に形成された複数の画素（図示せず）
を有する液晶パネル１０と、各データラインＤＬ１〜Ｄ
Ｌｎを介して液晶パネル１０に映像信号を提供するデー
タ駆動部２０と、各ゲートラインＧＬ１〜ＧＬｎを駆動
して画素をオンさせるゲート駆動部３０と、ゲート駆動
部３０と液晶パネル１０との間に位置され、水平ブラン
キング時間の間、第１の制御信号ＣＲ０により、ゲート
駆動部３０から各ゲートラインＧＬ１〜ＧＬｎをフロー
ティングの状態にする第１スイッチング部４０と、第１
入力信号ＦＬＤ、第２入力信号ＩＮＴ、電源電圧ＶＤＤ
及びパルス信号ＰＵＬ１、ＰＵＬ２を受けて第２の制御
信号ＣＲ１〜ＣＲ４を出力する制御信号発生器５０と、
互いに隣接する各ゲートラインＧＬ１〜ＧＬｎ間に位置
し、制御信号発生器５０から発せられる制御信号ＣＲ１
〜ＣＲ４により制御されてゲートラインＧＬに充電され
た電荷を再活用するための第２スイッチング部６０と、
を備えて構成されている。尚、前記液晶パネル１０、デ
ータ駆動部２０及びゲート駆動部３０の構成は、従来と
同様である。
を用いて説明する。本実施形態に係るＴＦＴ−ＬＣＤの
ゲート駆動回路の一実施形態は、図１に示したように、
ゲートラインＧＬ１〜ＧＬｎとデータラインＤＬ１〜Ｄ
Ｌｎとの交叉点毎に形成された複数の画素（図示せず）
を有する液晶パネル１０と、各データラインＤＬ１〜Ｄ
Ｌｎを介して液晶パネル１０に映像信号を提供するデー
タ駆動部２０と、各ゲートラインＧＬ１〜ＧＬｎを駆動
して画素をオンさせるゲート駆動部３０と、ゲート駆動
部３０と液晶パネル１０との間に位置され、水平ブラン
キング時間の間、第１の制御信号ＣＲ０により、ゲート
駆動部３０から各ゲートラインＧＬ１〜ＧＬｎをフロー
ティングの状態にする第１スイッチング部４０と、第１
入力信号ＦＬＤ、第２入力信号ＩＮＴ、電源電圧ＶＤＤ
及びパルス信号ＰＵＬ１、ＰＵＬ２を受けて第２の制御
信号ＣＲ１〜ＣＲ４を出力する制御信号発生器５０と、
互いに隣接する各ゲートラインＧＬ１〜ＧＬｎ間に位置
し、制御信号発生器５０から発せられる制御信号ＣＲ１
〜ＣＲ４により制御されてゲートラインＧＬに充電され
た電荷を再活用するための第２スイッチング部６０と、
を備えて構成されている。尚、前記液晶パネル１０、デ
ータ駆動部２０及びゲート駆動部３０の構成は、従来と
同様である。
【００２２】そして、第１スイッチング部４０は、制御
信号ＣＲ０により制御されて、ゲート駆動部３０のバッ
ファＢＦ１〜ＢＦｎの各出力端と各ゲートラインＧＬ１
〜ＧＬｎとを接続又は遮断する各スイッチＳ１〜Ｓｎを
備えている。第２スイッチング部６０は、各ゲートライ
ンＧＬ１〜ＧＬｎ間に位置され、制御信号発生器５０か
ら出力された制御信号ＣＲ１〜ＣＲ４により隣接するゲ
ートラインＧＬ１〜ＧＬｎ間を相互に接続又は遮断させ
るスイッチング手段としての複数のスイッチＳＷ１〜Ｓ
Ｗｎ−１から構成されている。これら複数のスイッチＳ
Ｗ１〜ＳＷｎ−１は、例えば、伝送ゲート又はパストラ
ンジスタを用いて構成することができる。
信号ＣＲ０により制御されて、ゲート駆動部３０のバッ
ファＢＦ１〜ＢＦｎの各出力端と各ゲートラインＧＬ１
〜ＧＬｎとを接続又は遮断する各スイッチＳ１〜Ｓｎを
備えている。第２スイッチング部６０は、各ゲートライ
ンＧＬ１〜ＧＬｎ間に位置され、制御信号発生器５０か
ら出力された制御信号ＣＲ１〜ＣＲ４により隣接するゲ
ートラインＧＬ１〜ＧＬｎ間を相互に接続又は遮断させ
るスイッチング手段としての複数のスイッチＳＷ１〜Ｓ
Ｗｎ−１から構成されている。これら複数のスイッチＳ
Ｗ１〜ＳＷｎ−１は、例えば、伝送ゲート又はパストラ
ンジスタを用いて構成することができる。
【００２３】ゲート駆動部３０は、複数個のバッファＢ
Ｆ１〜ＢＦｎを用いるが、それらバッファ及び第１スイ
ッチング部のバッファの代わりに、トリステート(Tri-s
tate）バッファを用いることもできる。制御信号発生器
５０は、図２に示したように、第１入力信号ＦＬＤによ
り第２パルス信号ＰＵＬ２及び電源電圧ＶＤＤを選択的
に出力する一対の第１マルチプレクサ５１、５２と、第
１入力信号ＦＬＤにより第１パルス信号ＰＵＬ１及び電
源電圧ＶＤＤを選択的に出力する一対の第２マルチプレ
クサ５３、５４と、第２入力信号ＩＮＴにより第１マル
チプレクサ５１の出力と第２パルス信号ＰＵＬ２とのう
ちの何れか一つを制御信号ＣＲ４として出力する第３マ
ルチプレクサ５５と、第２入力信号ＩＮＴにより第１マ
ルチプレクサ５２の出力と第１パルス信号ＰＵＬ１との
うちの何れか一つを制御信号ＣＲ３として出力する第４
マルチプレクサ５６と、第２入力信号ＩＮＴにより第２
マルチプレクサ５３の出力と第２パルス信号ＰＵＬ２と
のうちの何れか一つを制御信号ＣＲ２として出力する第
５マルチプレクサ５７と、第２入力信号ＩＮＴにより第
２マルチプレクサ５４の出力と第１パルス信号ＰＵＬ１
とのうちの何れか一つを制御信号ＣＲ１として出力する
第６マルチプレクサ５８と、を備えて構成されている。
Ｆ１〜ＢＦｎを用いるが、それらバッファ及び第１スイ
ッチング部のバッファの代わりに、トリステート(Tri-s
tate）バッファを用いることもできる。制御信号発生器
５０は、図２に示したように、第１入力信号ＦＬＤによ
り第２パルス信号ＰＵＬ２及び電源電圧ＶＤＤを選択的
に出力する一対の第１マルチプレクサ５１、５２と、第
１入力信号ＦＬＤにより第１パルス信号ＰＵＬ１及び電
源電圧ＶＤＤを選択的に出力する一対の第２マルチプレ
クサ５３、５４と、第２入力信号ＩＮＴにより第１マル
チプレクサ５１の出力と第２パルス信号ＰＵＬ２とのう
ちの何れか一つを制御信号ＣＲ４として出力する第３マ
ルチプレクサ５５と、第２入力信号ＩＮＴにより第１マ
ルチプレクサ５２の出力と第１パルス信号ＰＵＬ１との
うちの何れか一つを制御信号ＣＲ３として出力する第４
マルチプレクサ５６と、第２入力信号ＩＮＴにより第２
マルチプレクサ５３の出力と第２パルス信号ＰＵＬ２と
のうちの何れか一つを制御信号ＣＲ２として出力する第
５マルチプレクサ５７と、第２入力信号ＩＮＴにより第
２マルチプレクサ５４の出力と第１パルス信号ＰＵＬ１
とのうちの何れか一つを制御信号ＣＲ１として出力する
第６マルチプレクサ５８と、を備えて構成されている。
【００２４】第１マクチプレクサ５１、５２及び第２マ
クチプレクサ５３、５４は、ＦＬＤ＝１の時、Ａ端子を
選択し、ＦＬＤ＝０の時、Ｂ端子を選択する。また、第
３〜第６マルチプレクサ５５〜５８は、ＩＮＴ＝１の
時、Ａ端子を選択し、ＩＮＴ＝０の時、Ｂ端子を選択す
るものである。以下、このように構成された本実施形態
に係るＴＦＴ−ＬＣＤのゲート駆動回路の動作を説明す
る。
クチプレクサ５３、５４は、ＦＬＤ＝１の時、Ａ端子を
選択し、ＦＬＤ＝０の時、Ｂ端子を選択する。また、第
３〜第６マルチプレクサ５５〜５８は、ＩＮＴ＝１の
時、Ａ端子を選択し、ＩＮＴ＝０の時、Ｂ端子を選択す
るものである。以下、このように構成された本実施形態
に係るＴＦＴ−ＬＣＤのゲート駆動回路の動作を説明す
る。
【００２５】外部から入力される映像信号は、フレーム
とフレーム間、ゲートラインＧＬとゲートラインＧＬ間
にそれぞれ映像信号の入力のないブランキング時間（Bl
ankTime)を有する。このとき、各ゲートラインＧＬ間の
ブランキング時間は水平ブランキング時間、フレーム間
のブランキング時間は垂直ブランキング時間といい、一
般に、水平ブランキング時間は５．７２μｓｅｃ、垂直
ブランキング時間は約１０μｓｅｃとなる。
とフレーム間、ゲートラインＧＬとゲートラインＧＬ間
にそれぞれ映像信号の入力のないブランキング時間（Bl
ankTime)を有する。このとき、各ゲートラインＧＬ間の
ブランキング時間は水平ブランキング時間、フレーム間
のブランキング時間は垂直ブランキング時間といい、一
般に、水平ブランキング時間は５．７２μｓｅｃ、垂直
ブランキング時間は約１０μｓｅｃとなる。
【００２６】本実施形態においては、Ｏ／Ａに適用する
順次走査方式及びＡ／Ｖに適用する二重ライン同時走査
方式を全て支援するため、制御信号発生器５０を用い
て、水平ブランキングされる所定時間の間、一定のパル
ス幅を有する制御信号ＣＲ１〜ＣＲ４を第２スイッチン
グ部６０に出力し、ターンオンされた複数のスイッチＳ
Ｗ１〜ＳＷｎ−１を利用して、各ゲートラインＧＬに充
電された電荷を再活用している。
順次走査方式及びＡ／Ｖに適用する二重ライン同時走査
方式を全て支援するため、制御信号発生器５０を用い
て、水平ブランキングされる所定時間の間、一定のパル
ス幅を有する制御信号ＣＲ１〜ＣＲ４を第２スイッチン
グ部６０に出力し、ターンオンされた複数のスイッチＳ
Ｗ１〜ＳＷｎ−１を利用して、各ゲートラインＧＬに充
電された電荷を再活用している。
【００２７】そして、制御信号ＣＲを全て外部から供給
せずに、図２に示したような制御信号発生器５０を用い
ることによって、入力ピン数を減少させることができ
る。先ず、データ駆動部２０は、映像データを各画素か
ら順次受け、複数のデータラインＤＬにそれぞれ対応す
る映像信号を出力する。一方、ゲート駆動部３０は、ゲ
ートライン選択信号を出力し、複数のゲートラインＧＬ
を一つずつ順次選択する。
せずに、図２に示したような制御信号発生器５０を用い
ることによって、入力ピン数を減少させることができ
る。先ず、データ駆動部２０は、映像データを各画素か
ら順次受け、複数のデータラインＤＬにそれぞれ対応す
る映像信号を出力する。一方、ゲート駆動部３０は、ゲ
ートライン選択信号を出力し、複数のゲートラインＧＬ
を一つずつ順次選択する。
【００２８】このとき、各ゲートラインＧＬは、図８に
示したように、それぞれ抵抗Ｒ及びキャパシタＣとして
モデリングすることができ、通常、約Ｒ＝３．５ＫΩ〜
６．５ＫΩ、Ｃ＝１００ｐｆとなる。制御信号発生器５
０は、外部電源ＶＤＤ及び図３（Ａ）に示したような第
１、第２パルス信号ＰＵＬ１、ＰＵＬ２を受信し、第２
入力信号ＩＮＴが１であると、第１入力信号ＦＬＤの値
に拘らず、図３（Ｂ）に示したようなＯ／Ａに適用する
順次走査方式に用いられる制御信号を発生する。また、
制御信号発生器５０は、第２入力信号ＩＮＴが０、第１
入力信号ＦＬＤが０であると、図３（Ｃ）に示したよう
に、Ａ／Ｖに適用する二重ライン同時走査方式の偶数の
フィールドに用いられる制御信号を発生し、第２入力信
号ＩＮＴが０、第１入力信号ＦＬＤが１であると、図３
（Ｄ）に示したように、Ａ／Ｖに適用する二重ライン同
時走査方式の奇数のフィールドに用いられる制御信号を
発生する。
示したように、それぞれ抵抗Ｒ及びキャパシタＣとして
モデリングすることができ、通常、約Ｒ＝３．５ＫΩ〜
６．５ＫΩ、Ｃ＝１００ｐｆとなる。制御信号発生器５
０は、外部電源ＶＤＤ及び図３（Ａ）に示したような第
１、第２パルス信号ＰＵＬ１、ＰＵＬ２を受信し、第２
入力信号ＩＮＴが１であると、第１入力信号ＦＬＤの値
に拘らず、図３（Ｂ）に示したようなＯ／Ａに適用する
順次走査方式に用いられる制御信号を発生する。また、
制御信号発生器５０は、第２入力信号ＩＮＴが０、第１
入力信号ＦＬＤが０であると、図３（Ｃ）に示したよう
に、Ａ／Ｖに適用する二重ライン同時走査方式の偶数の
フィールドに用いられる制御信号を発生し、第２入力信
号ＩＮＴが０、第１入力信号ＦＬＤが１であると、図３
（Ｄ）に示したように、Ａ／Ｖに適用する二重ライン同
時走査方式の奇数のフィールドに用いられる制御信号を
発生する。
【００２９】第２入力信号ＩＮＴは、液晶パネル１０が
Ａ／Ｖ用であるか、又は、Ｏ／Ａ用であるかを決定する
信号であって、第２入力信号ＩＮＴが１であると、液晶
パネル１０はＯ／Ａ用であり、第２入力信号ＩＮＴが０
であると、液晶パネル１０はＡ／Ｖ用であることを意味
する。又、Ｏ／Ａに適用する順次走査方式の場合は、次
のようである。
Ａ／Ｖ用であるか、又は、Ｏ／Ａ用であるかを決定する
信号であって、第２入力信号ＩＮＴが１であると、液晶
パネル１０はＯ／Ａ用であり、第２入力信号ＩＮＴが０
であると、液晶パネル１０はＡ／Ｖ用であることを意味
する。又、Ｏ／Ａに適用する順次走査方式の場合は、次
のようである。
【００３０】先ず、第１スイッチング部４０の各スイッ
チＳ１〜Ｓｎが、図４（Ａ）に示したようなハイレベル
の制御信号ＣＲ０によりターンオンされると、ゲート駆
動部３０は、最終出力端のバッファＢＦ１を経てＶＤＤ
レベルの信号を出力し、第１ゲートラインＧＬ１のキャ
パシタを駆動（充電）させる。次いで、制御信号発生器
５０は、水平ブランキング時間の間、第２入力信号ＩＮ
Ｔが１であると、第１入力信号ＦＬＤの値に拘らず、図
４（Ｂ）に示したように、順次走査方式に用いられる制
御信号ＣＲ１を出力して第２スイッチング部６０のスイ
ッチＳＷ１をターンオンさせる。
チＳ１〜Ｓｎが、図４（Ａ）に示したようなハイレベル
の制御信号ＣＲ０によりターンオンされると、ゲート駆
動部３０は、最終出力端のバッファＢＦ１を経てＶＤＤ
レベルの信号を出力し、第１ゲートラインＧＬ１のキャ
パシタを駆動（充電）させる。次いで、制御信号発生器
５０は、水平ブランキング時間の間、第２入力信号ＩＮ
Ｔが１であると、第１入力信号ＦＬＤの値に拘らず、図
４（Ｂ）に示したように、順次走査方式に用いられる制
御信号ＣＲ１を出力して第２スイッチング部６０のスイ
ッチＳＷ１をターンオンさせる。
【００３１】その結果、図４（Ｆ）及び図４（Ｇ）、詳
しくは、図５に示したように、第１ゲートラインＧＬ１
のキャパシタに充電されていた電荷が第２ゲートライン
ＧＬ２のキャパシタに放電されるため、第２ゲートライ
ンＧＬ２のキャパシタは、外部電源（ゲート駆動部のバ
ッファ）から電荷の供給がされなくても、第１ゲートラ
インＧＬ１からの電荷を再活用することにより、ＶＤＤ
／２レベルまで上昇する。
しくは、図５に示したように、第１ゲートラインＧＬ１
のキャパシタに充電されていた電荷が第２ゲートライン
ＧＬ２のキャパシタに放電されるため、第２ゲートライ
ンＧＬ２のキャパシタは、外部電源（ゲート駆動部のバ
ッファ）から電荷の供給がされなくても、第１ゲートラ
インＧＬ１からの電荷を再活用することにより、ＶＤＤ
／２レベルまで上昇する。
【００３２】このとき、もし、第２ゲートラインＧＬ２
が駆動された後、第２スイッチング部６０のスイッチＳ
Ｗ１、ＳＷ２が同時にターンオンされると、第２ゲート
ラインＧＬ２のキャパシタに充電された電荷は、第３ゲ
ートラインＧＬ３のキャパシタのみならず、第１ゲート
ラインＧＬ１のキャパシタにも伝送されてしまうことと
なる。
が駆動された後、第２スイッチング部６０のスイッチＳ
Ｗ１、ＳＷ２が同時にターンオンされると、第２ゲート
ラインＧＬ２のキャパシタに充電された電荷は、第３ゲ
ートラインＧＬ３のキャパシタのみならず、第１ゲート
ラインＧＬ１のキャパシタにも伝送されてしまうことと
なる。
【００３３】そこで、このような状況を避けるため、本
実施形態においては、図４（Ｂ）〜図４（Ｅ）に示した
ように、第２スイッチング部６０の奇数番目のスイッチ
ＳＷ１、ＳＷ３の制御信号ＣＲ１、ＣＲ３及び偶数番目
のスイッチＳＷ２、ＳＷ４の制御信号ＣＲ２、ＣＲ４を
それぞれ２Ｈ（Ｈは、水平走査周期）毎に交互に供給し
ている。
実施形態においては、図４（Ｂ）〜図４（Ｅ）に示した
ように、第２スイッチング部６０の奇数番目のスイッチ
ＳＷ１、ＳＷ３の制御信号ＣＲ１、ＣＲ３及び偶数番目
のスイッチＳＷ２、ＳＷ４の制御信号ＣＲ２、ＣＲ４を
それぞれ２Ｈ（Ｈは、水平走査周期）毎に交互に供給し
ている。
【００３４】次いで、水平ブランキング時間中、ゲート
ラインＧＬ間に電荷が伝送される間は、第１スイッチン
グ部４０の各スイッチＳ１〜Ｓｎは制御信号ＣＲ０によ
りターンオフされるようなっている。ここで、もし、第
１スイッチング４０の各スイッチＳ１〜Ｓｎが存在しな
いか、又は、ターンオン状態であると、例えば、図９に
示したように、第１スイッチング部４０のゲートライン
ＧＬｎ−１のキャパシタＣｎ−１に充電された総電荷が
ゲート駆動部３０内のバッファＢＦｎ内のターンオンさ
れたプルダウントランジスタに放電されるため、ゲート
ラインＧＬｎから伝送された電荷によりゲートラインＧ
ＬｎのキャパシタＣｎの電位は、ＶＤＤ／２までは上昇
しない。
ラインＧＬ間に電荷が伝送される間は、第１スイッチン
グ部４０の各スイッチＳ１〜Ｓｎは制御信号ＣＲ０によ
りターンオフされるようなっている。ここで、もし、第
１スイッチング４０の各スイッチＳ１〜Ｓｎが存在しな
いか、又は、ターンオン状態であると、例えば、図９に
示したように、第１スイッチング部４０のゲートライン
ＧＬｎ−１のキャパシタＣｎ−１に充電された総電荷が
ゲート駆動部３０内のバッファＢＦｎ内のターンオンさ
れたプルダウントランジスタに放電されるため、ゲート
ラインＧＬｎから伝送された電荷によりゲートラインＧ
ＬｎのキャパシタＣｎの電位は、ＶＤＤ／２までは上昇
しない。
【００３５】その結果、ゲートラインＧＬｎのキャパシ
タＣｎの充電は、ゲート駆動部３０内の最終端のバッフ
ァＢＦｎにより、即ち、外部電源ＶＤＤから供給された
電荷により全て行われるという問題点が発生する。本実
施形態においては、スイッチＳ１〜Ｓｎを設け、更に、
それらのスイッチＳ１〜ＳｎがゲートラインＧＬ間に電
荷が伝送される間においてはターンオフの状態にするこ
とによって、このような問題の発生を防止している。
タＣｎの充電は、ゲート駆動部３０内の最終端のバッフ
ァＢＦｎにより、即ち、外部電源ＶＤＤから供給された
電荷により全て行われるという問題点が発生する。本実
施形態においては、スイッチＳ１〜Ｓｎを設け、更に、
それらのスイッチＳ１〜ＳｎがゲートラインＧＬ間に電
荷が伝送される間においてはターンオフの状態にするこ
とによって、このような問題の発生を防止している。
【００３６】次いで、Ａ／Ｖに適用される二重ライン同
時走査方式において、偶数のフィールドの場合を説明す
ると、次のようである。先ず、ゲート駆動部３０は、図
６に示したように、第１、第２ゲートラインＧＬ１、Ｇ
Ｌ２に同様な信号を、更に、第３、第４ゲートラインＧ
Ｌ３、ＧＬ４に同様な信号を、第５、第６ゲートライン
ＧＬ５、ＧＬ６に同様な信号を印加するパターンを反復
する。
時走査方式において、偶数のフィールドの場合を説明す
ると、次のようである。先ず、ゲート駆動部３０は、図
６に示したように、第１、第２ゲートラインＧＬ１、Ｇ
Ｌ２に同様な信号を、更に、第３、第４ゲートラインＧ
Ｌ３、ＧＬ４に同様な信号を、第５、第６ゲートライン
ＧＬ５、ＧＬ６に同様な信号を印加するパターンを反復
する。
【００３７】このとき、制御信号発生器５０は、第２入
力信号ＩＮＴ＝０、かつ、第１入力信号ＦＬＤ＝０であ
ると、水平ブランキング時間の間、図６（Ｂ）〜図６
（Ｅ）に示したように、第２スイッチング部６０の奇数
番目のスイッチＳＷ１、…、ＳＷ２ｍ−１（ｍ＝１〜ｎ
−１）からは、ＶＤＤレベルの制御信号ＣＲ１、ＣＲ３
を出力し、第２スイッチング部６０の偶数番目のスイッ
チＳＷ２、…、ＳＷ２ｍからは、クロック信号形態の制
御信号ＣＲ２とＣＲ４をそれぞれ２Ｈ毎に交互に出力す
る。
力信号ＩＮＴ＝０、かつ、第１入力信号ＦＬＤ＝０であ
ると、水平ブランキング時間の間、図６（Ｂ）〜図６
（Ｅ）に示したように、第２スイッチング部６０の奇数
番目のスイッチＳＷ１、…、ＳＷ２ｍ−１（ｍ＝１〜ｎ
−１）からは、ＶＤＤレベルの制御信号ＣＲ１、ＣＲ３
を出力し、第２スイッチング部６０の偶数番目のスイッ
チＳＷ２、…、ＳＷ２ｍからは、クロック信号形態の制
御信号ＣＲ２とＣＲ４をそれぞれ２Ｈ毎に交互に出力す
る。
【００３８】その結果、各ゲートラインＧＬの間で、電
荷が再活用され、図６（Ｆ）〜図６（Ｋ）に示したよう
に、第１、第２ゲートラインＧＬ１、ＧＬ２と、第３、
第４ゲートラインＧＬ３、ＧＬ４と、第５、第６ゲート
ラインＧＬ５、ＧＬ６と、がそれぞれ同電位を維持し、
ゲートラインＧＬ２ｍとゲートラインＧＬ２ｍ＋１間
で、電荷の再活用が行われるようになる。
荷が再活用され、図６（Ｆ）〜図６（Ｋ）に示したよう
に、第１、第２ゲートラインＧＬ１、ＧＬ２と、第３、
第４ゲートラインＧＬ３、ＧＬ４と、第５、第６ゲート
ラインＧＬ５、ＧＬ６と、がそれぞれ同電位を維持し、
ゲートラインＧＬ２ｍとゲートラインＧＬ２ｍ＋１間
で、電荷の再活用が行われるようになる。
【００３９】次いで、Ａ／Ｖに適用される二重ライン同
時走査方式において、奇数フィールドの場合を説明する
と、次のようである。先ず、ゲート駆動部３０は、図７
に示したように、第１ゲートラインＧＬ１にターンオン
信号を印加した後、第２、第３ゲートラインＧＬ２、Ｇ
Ｌ３にも同様な信号、更に、第４、第５ゲートラインＧ
Ｌ４、ＧＬ５にも同様な信号を印加するパターンを反復
する。
時走査方式において、奇数フィールドの場合を説明する
と、次のようである。先ず、ゲート駆動部３０は、図７
に示したように、第１ゲートラインＧＬ１にターンオン
信号を印加した後、第２、第３ゲートラインＧＬ２、Ｇ
Ｌ３にも同様な信号、更に、第４、第５ゲートラインＧ
Ｌ４、ＧＬ５にも同様な信号を印加するパターンを反復
する。
【００４０】このとき、制御信号発生器５０は、図７
（Ｂ）〜図７（Ｅ）に示したように、第２入力信号ＩＮ
Ｔ＝０、かつ、第１入力信号ＦＬＤ＝１であると、第２
スイッチング部６０の偶数番目のスイッチＳＷ２、…、
ＳＷ２ｍにＶＤＤレベルの制御信号ＣＲ２とＣＲ４を印
加してターンオンさせ、第２スイッチング部６０の奇数
番目のスイッチＳＷ１、…、ＳＷ２ｍ−１には２Ｈ毎に
交互に水平ブランキングの間、クロック形態の制御信号
ＣＲ１とＣＲ３を印加するため、図７（Ｆ）〜図７
（Ｋ）に示したように、第２、第３ゲートラインＧＬ
２、ＧＬ３と、第４、第５ゲートラインＧＬ４、ＧＬ５
と、がそれぞれ同電位を維持し、ゲートラインＧＬ２ｍ
−１とゲートラインＧＬ２ｍ間で、電荷の再活用が行わ
れる。
（Ｂ）〜図７（Ｅ）に示したように、第２入力信号ＩＮ
Ｔ＝０、かつ、第１入力信号ＦＬＤ＝１であると、第２
スイッチング部６０の偶数番目のスイッチＳＷ２、…、
ＳＷ２ｍにＶＤＤレベルの制御信号ＣＲ２とＣＲ４を印
加してターンオンさせ、第２スイッチング部６０の奇数
番目のスイッチＳＷ１、…、ＳＷ２ｍ−１には２Ｈ毎に
交互に水平ブランキングの間、クロック形態の制御信号
ＣＲ１とＣＲ３を印加するため、図７（Ｆ）〜図７
（Ｋ）に示したように、第２、第３ゲートラインＧＬ
２、ＧＬ３と、第４、第５ゲートラインＧＬ４、ＧＬ５
と、がそれぞれ同電位を維持し、ゲートラインＧＬ２ｍ
−１とゲートラインＧＬ２ｍ間で、電荷の再活用が行わ
れる。
【００４１】従って、従来のＴＦＴ−ＬＣＤの駆動回路
においては、ゲート駆動部３０の出力信号がＶＤＤから
ＶＳＳまでスイング（Swing)していたが、本実施形態に
おいては、電荷を再活用するため、ＶＳＳからＶＤＤ／
２までスイングし、再び、外部電源により、ＶＤＤ／２
からＶＤＤまでスイングするようになる。従って、ゲー
ト駆動部３０が消費するパワーＰ２は、 Ｐ２＝ＶＤＤ×［Ｃｎ×（Ｖswing ／２）×フレーム周波数］ ＝Ｐ１／２ ・・・（２） となる。
においては、ゲート駆動部３０の出力信号がＶＤＤから
ＶＳＳまでスイング（Swing)していたが、本実施形態に
おいては、電荷を再活用するため、ＶＳＳからＶＤＤ／
２までスイングし、再び、外部電源により、ＶＤＤ／２
からＶＤＤまでスイングするようになる。従って、ゲー
ト駆動部３０が消費するパワーＰ２は、 Ｐ２＝ＶＤＤ×［Ｃｎ×（Ｖswing ／２）×フレーム周波数］ ＝Ｐ１／２ ・・・（２） となる。
【００４２】 ＝ＶＤＤ× ・・・ （１） ここで、Ｃｎは、ｎ番目のゲートラインＧＬのキャパシ
タである。即ち、本実施形態に係る前記ゲート駆動部３
０では、消費パワーＰ２が、従来の場合よりも１／２に
減少されている。そして、第１スイッチング部４０の各
スイッチＳ１〜Ｓｎ及びゲート駆動部３０の各バッファ
ＢＦｎは、図１０に示したように、トライステートバッ
ファを用いて構成することもできるし、第２スイッチン
グ部６０の各スイッチは、複数の伝送ゲート又は複数の
パストランジスタを用いて構成することもできる。
タである。即ち、本実施形態に係る前記ゲート駆動部３
０では、消費パワーＰ２が、従来の場合よりも１／２に
減少されている。そして、第１スイッチング部４０の各
スイッチＳ１〜Ｓｎ及びゲート駆動部３０の各バッファ
ＢＦｎは、図１０に示したように、トライステートバッ
ファを用いて構成することもできるし、第２スイッチン
グ部６０の各スイッチは、複数の伝送ゲート又は複数の
パストランジスタを用いて構成することもできる。
【００４３】尚、本発明は、本実施形態に限定されるも
のでなく、請求範囲の内で多様な形態に応用することも
できる。
のでなく、請求範囲の内で多様な形態に応用することも
できる。
【００４４】
【発明の効果】以上説明したように、本発明に係るＴＦ
Ｔ−ＬＣＤのゲート駆動回路においては、水平ブランキ
ング時間の間、互いに隣接するゲートライン間に接続さ
れたスイッチを制御してゲートライン間の電荷を再活用
（Recycling ）するようになっているため、順次走査方
式及び二重ライン同時走査方式に共に適用し得るという
効果がある。そして、ゲートライン間の電荷の再活用に
よって、消費電力を１／２に低減し得るという効果があ
る。
Ｔ−ＬＣＤのゲート駆動回路においては、水平ブランキ
ング時間の間、互いに隣接するゲートライン間に接続さ
れたスイッチを制御してゲートライン間の電荷を再活用
（Recycling ）するようになっているため、順次走査方
式及び二重ライン同時走査方式に共に適用し得るという
効果がある。そして、ゲートライン間の電荷の再活用に
よって、消費電力を１／２に低減し得るという効果があ
る。
【００４５】又、ゲート駆動部の電力の消耗が減少して
熱の発生が低減されるため、多結晶シリコン薄膜トラン
ジスタ（Poly-Si TFT)を用いて液晶表示装置を製造する
場合、熱による液晶及びＴＦＴの特性劣化を低減し得る
という効果がある。
熱の発生が低減されるため、多結晶シリコン薄膜トラン
ジスタ（Poly-Si TFT)を用いて液晶表示装置を製造する
場合、熱による液晶及びＴＦＴの特性劣化を低減し得る
という効果がある。
【図１】本発明に係るＴＦＴ−ＬＣＤの駆動回路の一実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図２】図１の実施形態に用いた制御信号発生器の回路
図である。
図である。
【図３】（Ａ）〜（Ｄ）は図２の制御信号発生器の入／
出力信号波形図である
出力信号波形図である
【図４】Ｏ／Ａに適用するときの順次走査方式における
制御信号発生器の出力及び電荷再活用するゲート駆動部
の出力信号波形図である。
制御信号発生器の出力及び電荷再活用するゲート駆動部
の出力信号波形図である。
【図５】図４の電荷再活用区間の拡大図である。
【図６】（Ａ）〜（Ｋ）はＡ／Ｖに適用するときの二重
ライン同時走査方式による偶数フィールドの動作中にお
ける制御信号発生器の出力及び電荷再活用するゲート駆
動部の出力信号波形図である。
ライン同時走査方式による偶数フィールドの動作中にお
ける制御信号発生器の出力及び電荷再活用するゲート駆
動部の出力信号波形図である。
【図７】（Ａ）〜（Ｋ）はＡ／Ｖに適用するときの二重
ライン同時走査方式による奇数フィールドの動作中にお
ける制御信号発生器の出力及び電荷再活用するゲート駆
動部の出力信号波形図である。
ライン同時走査方式による奇数フィールドの動作中にお
ける制御信号発生器の出力及び電荷再活用するゲート駆
動部の出力信号波形図である。
【図８】ゲートライン及び第１，第２スイッチング部の
回路図である。
回路図である。
【図９】図１のスイッチング部の動作説明図である。
【図１０】図１の第１スイッチング部の複数のスイッチ
及びバッファの代わりに用いるトライステートバッファ
の回路図である。
及びバッファの代わりに用いるトライステートバッファ
の回路図である。
【図１１】従来のＴＦＴ−ＬＣＤを示したブロック図で
ある。
ある。
【図１２】（Ａ）〜（Ｃ）は図１１に示した従来のＴＦ
Ｔ−ＬＣＤのゲート駆動部の出力波形図である。
Ｔ−ＬＣＤのゲート駆動部の出力波形図である。
１０：液晶パネル ２０：データ駆動部 ３０：ゲート駆動部 ４０：第１スイッチング部 ５０：制御信号発生器 ６０：第２スイッチング部 ＳＷ１〜ＳＷｎ−１：スイッチ ＢＦ１〜ＢＦｎ：ゲートライン駆動バッファ
Claims (15)
- 【請求項１】 薄膜トランジスタ、液晶キャパシタ及び
貯蔵キャパシタを有し、データラインとゲートライン
（ＧＬ１〜ＧＬｎ）との交叉点毎に設けられる複数の画
素を有し伝送された映像信号を表示する液晶パネルと、
前記データラインを介して前記映像信号を前記各画素の
液晶キャパシタ及び貯蔵キャパシタに伝送するデータ駆
動部と、前記ゲートラインを介して一行毎の前記画素の
薄膜トランジスタに駆動信号を供給するゲート駆動部
と、を備えたＴＦＴ−ＬＣＤの駆動回路において、 前記ゲート駆動部の各出力端と前記各ゲートライン（Ｇ
Ｌ１〜ＧＬｎ）との間に介装され、１水平周期の水平ブ
ランキング時間の間に入力される第１の制御信号（ＣＲ
０）により、前記ゲート駆動部から前記ゲートライン
（ＧＬ１〜ＧＬｎ）をフローティング状態に維持する第
１スイッチング部と、 ２水平周期の間に、交互に入力される第１、第２パルス
信号（ＰＵＬ１、ＰＵＬ２）及び電源電圧（ＶＤＤ）の
入力を受け、順次走査方式及び二重ライン同時走査方式
に応じた第２の制御信号（ＣＲ１〜ＣＲ４）を出力する
制御信号発生器と、 互いに隣接する各ゲートライン（ＧＬ１〜ＧＬｎ）間に
位置する複数のスイッチング手段を有し、水平ブランキ
ング時間の間、前記制御信号発生器から出力された前記
第２の制御信号（ＣＲ１〜ＣＲ４）により所定位置の前
記スイッチング手段がオン／オフ制御されて、各ゲート
ライン（ＧＬ１〜ＧＬｎ）に充電された電荷を隣接する
ゲートライン側に放電させて再活用する第２スイッチン
グ部と、 を備えることを特徴とするＴＦＴ−ＬＣＤのゲート駆動
回路。 - 【請求項２】 前記第２スイッチング部の複数のスイッ
チング手段は、伝送ゲートから構成されたことを特徴と
する請求項１記載のＴＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項３】 前記第２スイッチング部の複数のスイッ
チング手段は、パストランジスタから構成されたことを
特徴とする請求項１記載のＴＦＴ−ＬＣＤのゲート駆動
回路。 - 【請求項４】 前記第１スイッチング部は、複数の伝送
ゲートから構成されたことを特徴とする請求項１記載の
ＴＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項５】 前記第１スイッチング部及びゲート駆動
部内の各バッファは複数のトリステート（Tri-state)バ
ッファから構成されたことを特徴とする請求項１記載の
ＴＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項６】 前記制御信号発生器は、二重ライン同時
走査方式で偶数のフィールドの場合においては、水平ブ
ランキング時間の間、奇数番目の各スイッチング手段に
ＶＤＤレベルの前記第２の制御信号を出力し、偶数番目
の各スイッチング手段には２水平周期毎に交互にパルス
状態の前記第２の制御信号をそれぞれ出力することを特
徴とする請求項１記載のＴＦＴ−ＬＣＤのゲート駆動回
路。 - 【請求項７】 前記制御信号発生器は、二重ライン同時
走査方式で奇数のフィールドの場合においては、水平ブ
ランキング時間の間、偶数番目の各スイッチング手段
に、ＶＤＤレベルの各第２の制御信号を出力し、奇数番
目の各スイッチング手段には、２水平周期毎に交互にパ
ルス状態の第２の制御信号をそれぞれ出力することを特
徴とする請求項１記載のＴＦＴ−ＬＣＤのゲート駆動回
路。 - 【請求項８】 前記第１スイッチング部は、水平ブラン
キング時間の間、オフされることを特徴とする請求項１
記載のＴＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項９】 前記第２スイッチング部による電荷の再
活用は、水平ブランキング時間の間に行われることを特
徴とする請求項１記載のＴＦＴ−ＬＣＤのゲート駆動回
路。 - 【請求項１０】 前記制御信号発生器は、 第１入力信号（ＦＬＤ）により第２パルス信号（ＰＵＬ
２）及び電源電圧（ＶＤＤ）を選択的に出力する第１マ
ルチプレクサと、 前記第１入力信号（ＦＬＤ）により第１パルス信号（Ｐ
ＵＬ１）及び電源電圧（ＶＤＤ）を選択的に出力する第
２マルチプレクサと、 第２入力信号（ＩＮＴ）により前記第１マルチプレクサ
の出力と前記第２パルス信号（ＰＵＬ２）とのうちの何
れか一つを制御信号（ＣＲ４）として出力する第３マル
チプレクサと、 前記第２入力信号（ＩＮＴ）により前記第１マルチプレ
クサの出力とパルス信号（ＰＵＬ１）とのうちの何れか
一つを制御信号（ＣＲ３）として出力する第４マルチプ
レクサと、 前記第２入力信号（ＩＮＴ）により前記第２マルチプレ
クサの出力と前記第２パルス信号（ＰＵＬ２）とのうち
の何れか一つを制御信号（ＣＲ２）として出力する第５
マルチプレクサと、 前記第２入力信号（ＩＮＴ）により前記第２マルチプレ
クサの出力と前記第１パルス信号（ＰＵＬ１）とのうち
の何れか一つを制御信号（ＣＲ１）として出力する第６
マルチプレクサと、 を備えて構成されたことを特徴とする請求項１記載のＴ
ＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項１１】 前記第１入力信号（ＦＬＤ）は、その
入力値が０である場合には偶数のフィールドであり、そ
の入力値が１である場合には奇数のフィールドであるこ
とを示すフィールド制御信号であることを特徴とする請
求項１０記載のＴＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項１２】 前記第２入力信号（ＩＮＴ）は、その
入力値が１である場合には前記液晶パネルがＯ／Ａ用で
あり、その入力値が０である場合には前記液晶パネルが
Ａ／Ｖ用であることを示す制御信号であることを特徴と
する請求項１０記載のＴＦＴ−ＬＣＤのゲート駆動回
路。 - 【請求項１３】 前記制御信号発生器は、前記第２入力
信号の値が１であるとき、前記第１入力信号の値に拘ら
ず、Ｏ／Ａに適用される順次走査方式の出力形態の前記
第２の制御信号を発生することを特徴とする請求項１０
記載のＴＦＴ−ＬＣＤのゲート駆動回路。 - 【請求項１４】 前記制御信号発生器は、前記第２入力
信号の値が０、かつ、前記第１入力信号の値が０である
とき、Ａ／Ｖに適用される二重ライン同時走査方式の偶
数のフィールドの出力形態の第２の制御信号を発生する
ことを特徴とする請求項１０記載のＴＦＴ−ＬＣＤのゲ
ート駆動回路。 - 【請求項１５】 前記制御信号発生器は、前記第２入力
信号の値が０、かつ、前記第１入力信号の値が１である
とき、Ａ／Ｖに適用される二重ライン同時走査方式の奇
数のフィールドの出力形態の前記第２の制御信号を発生
することを特徴とする請求項１０記載のＴＦＴ−ＬＣＤ
のゲート駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022565A KR100218375B1 (ko) | 1997-05-31 | 1997-05-31 | 전하 재활용을 이용한 티에프티-엘씨디의 저전력 게이트드라이버회로 |
| KR22565/1997 | 1997-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10339863A JPH10339863A (ja) | 1998-12-22 |
| JP2879681B2 true JP2879681B2 (ja) | 1999-04-05 |
Family
ID=19508262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10149551A Expired - Fee Related JP2879681B2 (ja) | 1997-05-31 | 1998-05-29 | Ｔｆｔ−ｌｃｄのゲート駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2879681B2 (ja) |
| KR (1) | KR100218375B1 (ja) |
| DE (1) | DE19801263C2 (ja) |
| GB (1) | GB2326013B (ja) |
| TW (1) | TW374149B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3150098B2 (ja) | 1998-01-05 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動装置 |
| AU2001231014A1 (en) * | 2000-01-21 | 2001-07-31 | Ultrachip, Inc. | System for driving a liquid crystal display with power saving and other improved features |
| KR20020017322A (ko) * | 2000-08-29 | 2002-03-07 | 윤종용 | 제어 신호부 구조 및 이를 포함하는 액정 표시 장치 |
| JP2002215103A (ja) * | 2001-01-15 | 2002-07-31 | Matsushita Electric Ind Co Ltd | 表示装置 |
| JP2002221939A (ja) * | 2001-01-24 | 2002-08-09 | Hitachi Ltd | 液晶表示装置 |
| KR100465539B1 (ko) * | 2001-12-27 | 2005-01-13 | 매그나칩 반도체 유한회사 | 에스티엔 엘시디 패널 구동 회로 |
| JP3659250B2 (ja) | 2002-07-11 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器 |
| CN100412630C (zh) * | 2002-07-11 | 2008-08-20 | 精工爱普生株式会社 | 电光器件及其驱动装置、驱动方法和电子装置 |
| KR100796298B1 (ko) | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
| WO2004038688A2 (en) | 2002-10-25 | 2004-05-06 | Koninklijke Philips Electronics N.V. | Display device with charge sharing |
| KR100537545B1 (ko) * | 2003-05-31 | 2005-12-16 | 매그나칩 반도체 유한회사 | 유기전계 발광 디스플레이 패널의 구동방법 |
| KR101133763B1 (ko) * | 2005-02-02 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 |
| JP2008116917A (ja) * | 2006-10-10 | 2008-05-22 | Seiko Epson Corp | ゲートドライバ、電気光学装置、電子機器及び駆動方法 |
| JP2008216349A (ja) * | 2007-02-28 | 2008-09-18 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
| TWI336461B (en) | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
| CN100460939C (zh) * | 2007-04-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器及其脉波调整电路 |
| KR101475298B1 (ko) * | 2007-09-21 | 2014-12-23 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비하는 표시 장치의 구동 방법 |
| TWM402437U (en) | 2010-10-29 | 2011-04-21 | Chunghwa Picture Tubes Ltd | Transistor array substrate |
| US9478180B2 (en) | 2012-06-20 | 2016-10-25 | Hisense Electric Co., Ltd. | Signal processing method |
| KR102643465B1 (ko) | 2017-01-17 | 2024-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN106782287B (zh) * | 2017-03-09 | 2019-08-30 | 深圳市华星光电半导体显示技术有限公司 | 具有电荷共享的扫描驱动电路及显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776866B2 (ja) * | 1986-03-27 | 1995-08-16 | 株式会社東芝 | 液晶表示装置における駆動回路 |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| US5298913A (en) * | 1987-05-29 | 1994-03-29 | Sharp Kabushiki Kaisha | Ferroelectric liquid crystal display device and driving system thereof for driving the display by an integrated scanning method |
| US5206634A (en) * | 1990-10-01 | 1993-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| JPH04194896A (ja) * | 1990-11-28 | 1992-07-14 | Internatl Business Mach Corp <Ibm> | 階調表示方法及び装置 |
| JP2820336B2 (ja) * | 1991-10-22 | 1998-11-05 | シャープ株式会社 | アクティブマトリクス型液晶表示装置の駆動方法 |
| EP0601869B1 (en) * | 1992-12-10 | 1999-09-15 | Sharp Kabushiki Kaisha | Flat type display device and assembling method therefor |
| DE19540146B4 (de) * | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
-
1997
- 1997-05-31 KR KR1019970022565A patent/KR100218375B1/ko active IP Right Grant
- 1997-11-17 TW TW086117126A patent/TW374149B/zh not_active IP Right Cessation
-
1998
- 1998-01-15 DE DE1998101263 patent/DE19801263C2/de not_active Expired - Lifetime
- 1998-05-29 JP JP10149551A patent/JP2879681B2/ja not_active Expired - Fee Related
- 1998-05-29 GB GB9811665A patent/GB2326013B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10339863A (ja) | 1998-12-22 |
| KR100218375B1 (ko) | 1999-09-01 |
| DE19801263A1 (de) | 1999-02-18 |
| TW374149B (en) | 1999-11-11 |
| GB9811665D0 (en) | 1998-07-29 |
| GB2326013A (en) | 1998-12-09 |
| GB2326013B (en) | 1999-11-24 |
| DE19801263C2 (de) | 2003-08-21 |
| KR19980086264A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2879681B2 (ja) | Ｔｆｔ−ｌｃｄのゲート駆動回路 | |
| US6124840A (en) | Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique | |
| KR100312344B1 (ko) | 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법 | |
| JP2955851B2 (ja) | Ｔｆｔ−ｌｃｄ駆動回路 | |
| CN100369102C (zh) | 液晶显示器及其驱动方法 | |
| KR101165842B1 (ko) | 모바일용 액정 표시 장치 및 그 구동 방법 | |
| US6947034B2 (en) | Impulse driving method and apparatus for LCD | |
| US7643003B2 (en) | Liquid crystal display device having a shift register | |
| KR100864922B1 (ko) | 액정표시장치 | |
| JP2002055325A (ja) | スイング共通電極を利用した液晶表示装置及びその駆動方法 | |
| JP2006039542A (ja) | アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法 | |
| JP2001100713A (ja) | 液晶表示装置のソース駆動回路及びソース駆動方法 | |
| JP2005031202A (ja) | 容量性負荷の駆動回路および駆動方法 | |
| JP2002149127A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
| US7079096B2 (en) | Image display device and display driving method | |
| KR101264691B1 (ko) | 쉬프트 레지스터 | |
| JP2005092176A (ja) | 液晶表示装置 | |
| KR100863502B1 (ko) | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 | |
| US8884862B2 (en) | Display and method of driving the same | |
| KR102276247B1 (ko) | 쉬프트 레지스터 및 이를 이용한 액정표시장치 | |
| US6593905B1 (en) | Liquid crystal display panel and the control method thereof | |
| JP2005128153A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
| US20040263453A1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100943631B1 (ko) | 액정 패널의 게이트 구동 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |