JP3019556B2 - リードフレームの製造方法と半導体装置の製造方法 - Google Patents
リードフレームの製造方法と半導体装置の製造方法Info
- Publication number
- JP3019556B2 JP3019556B2 JP30666991A JP30666991A JP3019556B2 JP 3019556 B2 JP3019556 B2 JP 3019556B2 JP 30666991 A JP30666991 A JP 30666991A JP 30666991 A JP30666991 A JP 30666991A JP 3019556 B2 JP3019556 B2 JP 3019556B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- lead frame
- etching
- lead
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームの製造
方法、特にインナーリードをきわめて微細なパターンに
形成することができる新規なリードフレームの製造方法
と半導体装置の製造方法に関する。
方法、特にインナーリードをきわめて微細なパターンに
形成することができる新規なリードフレームの製造方法
と半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置として、リードフレームを用
い、半導体装置の電極とリードフレームのインナーリー
ド先端部との間を金からなるワイヤを介して接続したタ
イプの半導体装置がある。また、ポリイミドフィルムを
ベースとしてその表面に銅箔からなるリードを形成した
ＴＡＢリードをリードフレームに代えて用い、ＴＡＢリ
ードのインナーリードを半導体素子のパッドに直接接続
したタイプの半導体装置もある。更に、インナーリード
にバンプを形成したリードフレームを用い、そのバンプ
を半導体素子の電極パッドに接続し、ワイヤを用いない
タイプの半導体装置もある。また、バンプを半導体素子
の電極側に形成しインナーリードにはパッドを形成しな
いものがあるが、この場合もワイヤを用いない。
い、半導体装置の電極とリードフレームのインナーリー
ド先端部との間を金からなるワイヤを介して接続したタ
イプの半導体装置がある。また、ポリイミドフィルムを
ベースとしてその表面に銅箔からなるリードを形成した
ＴＡＢリードをリードフレームに代えて用い、ＴＡＢリ
ードのインナーリードを半導体素子のパッドに直接接続
したタイプの半導体装置もある。更に、インナーリード
にバンプを形成したリードフレームを用い、そのバンプ
を半導体素子の電極パッドに接続し、ワイヤを用いない
タイプの半導体装置もある。また、バンプを半導体素子
の電極側に形成しインナーリードにはパッドを形成しな
いものがあるが、この場合もワイヤを用いない。
【０００３】ところで、リードフレームを用い、インナ
ーリードと半導体素子の電極パッドとの間を金ワイヤを
介して接続したタイプの半導体装置には、ワイヤの撓み
によりパッケージの薄型化が制約され、金ワイヤの使用
により低コスト化が制約されるという問題があると共
に、インナーリードの配置ピッチを１２０μｍ以下にす
ることが難しく、多ピン化に応えることが難しいという
問題がある。また、ＴＡＢリードを用いた半導体装置に
は、アウターリードがインナーリードと同じ厚さの銅箔
からなり、アウターリードの必要な強度にすることが難
しく、また、ポリイミドベースに貼り合せる銅箔を薄く
することが難しく、ファインピッチが難しいという問題
がある。
ーリードと半導体素子の電極パッドとの間を金ワイヤを
介して接続したタイプの半導体装置には、ワイヤの撓み
によりパッケージの薄型化が制約され、金ワイヤの使用
により低コスト化が制約されるという問題があると共
に、インナーリードの配置ピッチを１２０μｍ以下にす
ることが難しく、多ピン化に応えることが難しいという
問題がある。また、ＴＡＢリードを用いた半導体装置に
は、アウターリードがインナーリードと同じ厚さの銅箔
からなり、アウターリードの必要な強度にすることが難
しく、また、ポリイミドベースに貼り合せる銅箔を薄く
することが難しく、ファインピッチが難しいという問題
がある。
【０００４】そこで、薄型化、ファインピッチ化、アウ
ターリードの強度確保等の面で優れたものが得られるで
あろうと考えられるのがリードフレームを用いつつワイ
ヤを用いないタイプの半導体装置である。かかるタイプ
の半導体装置においても多端子化の要求が厳しく、その
要求に応えるにはリードフレームのインナーリードのフ
ァインパターン化が不可欠である。ところで、ファイン
ピッチのリードフレームの製造方法の一つの例として特
開平３−１４８８５６号公報に紹介された技術がある。
このリードフレームの製造方法は、エッチングストップ
層をその両面から金属層で挟んだ三層構造のリードフレ
ーム材の両面にフォトレジスト膜を選択的に形成し、該
フォトレジスト膜をマスクとして両面の金属層をエッチ
ングすることによりアウターリードとインナーリードを
同時に形成し、その後、上記エッチングストップ層の不
要部分を除去するものである。尚、本明細書において、
アウターリードとはエッチングストップ層の一方の面に
形成された厚いリードを指し、インナーリードとは他方
の面に形成された微細なパターンの薄いリードを指す。
ターリードの強度確保等の面で優れたものが得られるで
あろうと考えられるのがリードフレームを用いつつワイ
ヤを用いないタイプの半導体装置である。かかるタイプ
の半導体装置においても多端子化の要求が厳しく、その
要求に応えるにはリードフレームのインナーリードのフ
ァインパターン化が不可欠である。ところで、ファイン
ピッチのリードフレームの製造方法の一つの例として特
開平３−１４８８５６号公報に紹介された技術がある。
このリードフレームの製造方法は、エッチングストップ
層をその両面から金属層で挟んだ三層構造のリードフレ
ーム材の両面にフォトレジスト膜を選択的に形成し、該
フォトレジスト膜をマスクとして両面の金属層をエッチ
ングすることによりアウターリードとインナーリードを
同時に形成し、その後、上記エッチングストップ層の不
要部分を除去するものである。尚、本明細書において、
アウターリードとはエッチングストップ層の一方の面に
形成された厚いリードを指し、インナーリードとは他方
の面に形成された微細なパターンの薄いリードを指す。
【０００５】
【発明が解決しようとする課題】ところで、特開平３−
１４８８５６号公報のリードフレームの製造方法にも、
インナーリードのファインピッチ化に限界があった。と
いうのは、確かにエッチングストップ層の一方の面の金
属層をインナーリード形成用として薄く形成すれば、そ
のパターニングのためのエッチングにおいて生じるサイ
ドエッチング量を小さくできるが、インナーリードを薄
くすることには限界があるからである。従って、インナ
ーリード形成のためのエッチングのときにサイドエッチ
ングが生じることは避け得ず、それ故にインナーリード
のピッチは８０μｍが限界であった。
１４８８５６号公報のリードフレームの製造方法にも、
インナーリードのファインピッチ化に限界があった。と
いうのは、確かにエッチングストップ層の一方の面の金
属層をインナーリード形成用として薄く形成すれば、そ
のパターニングのためのエッチングにおいて生じるサイ
ドエッチング量を小さくできるが、インナーリードを薄
くすることには限界があるからである。従って、インナ
ーリード形成のためのエッチングのときにサイドエッチ
ングが生じることは避け得ず、それ故にインナーリード
のピッチは８０μｍが限界であった。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、インナーリードをサイドエッチング
を伴うことなく形成できるようにしてインナーリードの
より一層の微細化を図り、更にはバンプを微細にあるい
は簡単に形成できるようにすることを目的とする。
されたものであり、インナーリードをサイドエッチング
を伴うことなく形成できるようにしてインナーリードの
より一層の微細化を図り、更にはバンプを微細にあるい
は簡単に形成できるようにすることを目的とする。
【０００７】
【課題を解決するための手段】請求項１のリードフレー
ムの製造方法は、第１と第２の金属層を積層した二層構
造のリードフレーム材の第２の金属層上に微細なパター
ンの第３の金属層を選択的メッキにより形成し、その
後、第１の金属層をパターニングし、しかる後第１の金
属層及び第３の金属層をマスクとして第２の金属層をエ
ッチングすることを特徴とする。請求項２のリードフレ
ームの製造方法は、請求項１のリードフレームの製造方
法において、第３の金属層の表面に選択的メッキにより
第４の金属層からなるバンプを形成することを特徴とす
る。請求項３のリードフレームの製造方法は、請求項１
のリードフレームの製造方法において、第２の金属層を
エッチングするとき第２の金属層の一部をマスクしてお
き、第２の金属層からなるパンプを形成することを特徴
とする。請求項４の半導体装置の製造方法は、第１の金
属層上に、これと材質の異なる第２の金属層を積層した
リードフレーム材の該第２の金属層上に、第３の金属で
パターンを選択メッキにより形成してリードとし、上記
第１の金属層を、上記第２の金属層をエッチングストッ
パとして選択的にエッチングし、この選択的にエッチン
グされた第１の金属層と上記リードをマスクとして第２
の金属層をエッチングした後、上記リードと半導体チッ
プの電極とを電気的に接続させることを特徴とする。
ムの製造方法は、第１と第２の金属層を積層した二層構
造のリードフレーム材の第２の金属層上に微細なパター
ンの第３の金属層を選択的メッキにより形成し、その
後、第１の金属層をパターニングし、しかる後第１の金
属層及び第３の金属層をマスクとして第２の金属層をエ
ッチングすることを特徴とする。請求項２のリードフレ
ームの製造方法は、請求項１のリードフレームの製造方
法において、第３の金属層の表面に選択的メッキにより
第４の金属層からなるバンプを形成することを特徴とす
る。請求項３のリードフレームの製造方法は、請求項１
のリードフレームの製造方法において、第２の金属層を
エッチングするとき第２の金属層の一部をマスクしてお
き、第２の金属層からなるパンプを形成することを特徴
とする。請求項４の半導体装置の製造方法は、第１の金
属層上に、これと材質の異なる第２の金属層を積層した
リードフレーム材の該第２の金属層上に、第３の金属で
パターンを選択メッキにより形成してリードとし、上記
第１の金属層を、上記第２の金属層をエッチングストッ
パとして選択的にエッチングし、この選択的にエッチン
グされた第１の金属層と上記リードをマスクとして第２
の金属層をエッチングした後、上記リードと半導体チッ
プの電極とを電気的に接続させることを特徴とする。
【０００８】
【作用】請求項１のリードフレームの製造方法によれ
ば、第２の金属層上に第３の金属層からなる微細なパタ
ーンを選択的メッキにより形成するので、サイドエッチ
ングを伴うことなく微細パターンを形成でき、サイドエ
ッチングにより微細化が阻まれることがなくなる。請求
項２のリードフレームの製造方法によれば、選択メッキ
によりバンプを形成するので、サイドエッチングを伴う
ことなくバンプを形成でき、サイドエッチングにより微
細化が阻まれることがない。従って、微細なバンプが形
成できる。請求項３のリードフレームの製造方法によれ
ば、マスクを形成する工程を付加するだけでリードフレ
ームに第２の金属層からなるバンプを形成することがで
きる。請求項４の半導体装置の製造方法によれば、サイ
ドエッチングにより微細化が阻まれることがないリード
フレームを使用して半導体チップを実装することにより
半導体装置を得ることができるので、半導体装置の高集
積化を高めることが容易に為し得る。
ば、第２の金属層上に第３の金属層からなる微細なパタ
ーンを選択的メッキにより形成するので、サイドエッチ
ングを伴うことなく微細パターンを形成でき、サイドエ
ッチングにより微細化が阻まれることがなくなる。請求
項２のリードフレームの製造方法によれば、選択メッキ
によりバンプを形成するので、サイドエッチングを伴う
ことなくバンプを形成でき、サイドエッチングにより微
細化が阻まれることがない。従って、微細なバンプが形
成できる。請求項３のリードフレームの製造方法によれ
ば、マスクを形成する工程を付加するだけでリードフレ
ームに第２の金属層からなるバンプを形成することがで
きる。請求項４の半導体装置の製造方法によれば、サイ
ドエッチングにより微細化が阻まれることがないリード
フレームを使用して半導体チップを実装することにより
半導体装置を得ることができるので、半導体装置の高集
積化を高めることが容易に為し得る。
【０００９】
【実施例】以下、本発明リードフレームの製造方法を図
示実施例に従って詳細に説明する。図１（Ａ）乃至
（Ｆ）は本発明リードフレームの製造方法の一つの実施
例を工程順に示す断面図である。 （Ａ）先ず、図１（Ａ）に示すような例えば厚さ８０〜
１５０μｍの銅からなる第１の金属層１と、例えば厚さ
１０〜５０μｍのアルミニウムからなる第２の金属層２
とを積層した二層構造のリードフレーム材３を用意す
る。このリードフレーム材３は例えば冷間圧延加工によ
り形成しても良いし、あるいはアルミニウム箔上に銅を
メッキするという方法により形成するようにしても良
い。
示実施例に従って詳細に説明する。図１（Ａ）乃至
（Ｆ）は本発明リードフレームの製造方法の一つの実施
例を工程順に示す断面図である。 （Ａ）先ず、図１（Ａ）に示すような例えば厚さ８０〜
１５０μｍの銅からなる第１の金属層１と、例えば厚さ
１０〜５０μｍのアルミニウムからなる第２の金属層２
とを積層した二層構造のリードフレーム材３を用意す
る。このリードフレーム材３は例えば冷間圧延加工によ
り形成しても良いし、あるいはアルミニウム箔上に銅を
メッキするという方法により形成するようにしても良
い。
【００１０】（Ｂ）次に、リードフレーム材３の両面
に、厚さ例えば１０〜２０μｍのフォトレジスト膜４を
塗布し、第２の金属層２表面上のフォトレジスト膜４
を、露光、現像処理により微細なパターンを有するイン
ナーリードを形成すべき部分が凹部５となって金属層２
表面が選択的に露出するようにパターニングする。
に、厚さ例えば１０〜２０μｍのフォトレジスト膜４を
塗布し、第２の金属層２表面上のフォトレジスト膜４
を、露光、現像処理により微細なパターンを有するイン
ナーリードを形成すべき部分が凹部５となって金属層２
表面が選択的に露出するようにパターニングする。
【００１１】即ち、形成すべきインナーリードに対して
ネガティブなパターンのフォトレジスト膜４を第２の金
属層２の表面に形成し、第１の金属層１の表面にはフォ
トレジスト膜４を全面的に形成する。尚、フォトレジス
ト膜４としてはドライフィルムタイプ、液状フィルムタ
イプ、電着フォトレジスト等を用いることができる。図
１（Ｂ）はフォトレジスト膜４パターニング後の状態を
示す。
ネガティブなパターンのフォトレジスト膜４を第２の金
属層２の表面に形成し、第１の金属層１の表面にはフォ
トレジスト膜４を全面的に形成する。尚、フォトレジス
ト膜４としてはドライフィルムタイプ、液状フィルムタ
イプ、電着フォトレジスト等を用いることができる。図
１（Ｂ）はフォトレジスト膜４パターニング後の状態を
示す。
【００１２】（Ｃ）次に、第２の金属層２はアルミニウ
ムからなるので、第２の金属層２の露出する部分に対す
る亜鉛置換処理を施し、その後、例えば銅からなる第３
の金属層６を電解メッキにより形成する。メッキする厚
さは例えば２０μｍである。電解メッキにより金属層６
はフォトレジスト膜４が形成されていない凹部５の部分
のみに形成される。即ち、フォトレジスト膜４をマスク
として電解メッキすることにより選択メッキを行って第
３の金属層６を形成する。そして、この第３の金属層６
が微細なパターンのインナーリードを成すのである。
ムからなるので、第２の金属層２の露出する部分に対す
る亜鉛置換処理を施し、その後、例えば銅からなる第３
の金属層６を電解メッキにより形成する。メッキする厚
さは例えば２０μｍである。電解メッキにより金属層６
はフォトレジスト膜４が形成されていない凹部５の部分
のみに形成される。即ち、フォトレジスト膜４をマスク
として電解メッキすることにより選択メッキを行って第
３の金属層６を形成する。そして、この第３の金属層６
が微細なパターンのインナーリードを成すのである。
【００１３】この電解メッキは、例えばＣｕＳＯ４（８
Ｏｇ／ｌ）、Ｈ２ＳＯ４（１６０ｇ／ｌ）、塩素イオン
８０ｐｐｍからなるメッキ液を用い、電流密度が２×１
０ ２ Ａ／ｍ２、温度が２５℃の条件下で行う。本実施例
においては第３の金属層６として銅が選ばれているが、
他の金属材料、例えばニッケルＮｉ、半田、金Ａｕを選
んでも良いことはいうまでもない。
Ｏｇ／ｌ）、Ｈ２ＳＯ４（１６０ｇ／ｌ）、塩素イオン
８０ｐｐｍからなるメッキ液を用い、電流密度が２×１
０ ２ Ａ／ｍ２、温度が２５℃の条件下で行う。本実施例
においては第３の金属層６として銅が選ばれているが、
他の金属材料、例えばニッケルＮｉ、半田、金Ａｕを選
んでも良いことはいうまでもない。
【００１４】このように、インナーリードを成す第３の
金属層６を、金属層の形成及び選択エッチングによって
形成するのではなく、フォトレジスト膜４をマスクとし
ての選択メッキにより形成するので、選択エッチングの
ときにサイドエッチングが生じてインナーリードの微細
化が制約されたという従来の問題がなくなる。従って、
従来よりもインナーリードの微細化を図ることができ、
従来８０μｍ以下にできなかったリードピッチを６０μ
ｍに、更には３０〜４０μｍにすることも可能になっ
た。
金属層６を、金属層の形成及び選択エッチングによって
形成するのではなく、フォトレジスト膜４をマスクとし
ての選択メッキにより形成するので、選択エッチングの
ときにサイドエッチングが生じてインナーリードの微細
化が制約されたという従来の問題がなくなる。従って、
従来よりもインナーリードの微細化を図ることができ、
従来８０μｍ以下にできなかったリードピッチを６０μ
ｍに、更には３０〜４０μｍにすることも可能になっ
た。
【００１５】（Ｄ）次に、フォトレジスト膜４を剥離し
て改めてフォトレジスト膜７をリードフレーム材１の両
面に形成し、第１の金属層１上のフォトレジスト膜７に
対して露光、現像してアウターリード形成のためのマス
クとする。尚、フォトレジスト膜７として工程（Ｂ）で
用いたフォトレジスト膜４と同じ材料のものを用いるこ
とができる。但し、第３の金属層６が選択的に形成され
た第２の金属層２上を覆うフォトレジスト膜７は、下地
に凹凸があっても略均一に覆うことができる電着レジス
トが好適である。図１（Ｄ）は第１の金属層１上のフォ
トレジスト膜７に対するパターニング後の状態を示す。
て改めてフォトレジスト膜７をリードフレーム材１の両
面に形成し、第１の金属層１上のフォトレジスト膜７に
対して露光、現像してアウターリード形成のためのマス
クとする。尚、フォトレジスト膜７として工程（Ｂ）で
用いたフォトレジスト膜４と同じ材料のものを用いるこ
とができる。但し、第３の金属層６が選択的に形成され
た第２の金属層２上を覆うフォトレジスト膜７は、下地
に凹凸があっても略均一に覆うことができる電着レジス
トが好適である。図１（Ｄ）は第１の金属層１上のフォ
トレジスト膜７に対するパターニング後の状態を示す。
【００１６】（Ｅ）次に、フォトレジスト膜７をマスク
とするエッチングにより第１の金属層１をパターニング
することによってアウターリードを形成する。この場
合、エッチング液として第２の金属層２を侵さないもの
を使用する。例えば、過酸化物系のエッチング液を用い
ると、銅をエッチングすることができるが、アルミニウ
ムはエッチングできない。従って、実際に第１の金属層
１からなるアウターリードを形成することができると共
に第２の金属層２がエッチングストッパ（バリア）とな
ってインナーリードを成す第３の金属層６が侵蝕される
のを阻むことができる。
とするエッチングにより第１の金属層１をパターニング
することによってアウターリードを形成する。この場
合、エッチング液として第２の金属層２を侵さないもの
を使用する。例えば、過酸化物系のエッチング液を用い
ると、銅をエッチングすることができるが、アルミニウ
ムはエッチングできない。従って、実際に第１の金属層
１からなるアウターリードを形成することができると共
に第２の金属層２がエッチングストッパ（バリア）とな
ってインナーリードを成す第３の金属層６が侵蝕される
のを阻むことができる。
【００１７】（Ｆ）その後、第３の金属層６及び第１の
金属層１をマスクとして第２の金属層２をエッチングす
ることにより第２の金属層２の不要部分を除去する。こ
れによりリードフレームが出来上る。エッチング液とし
ては、例えばＨ3 ＰＯ4 、ＨＮＯ3 、ＣＨ3 ＣＯＯＨ、
Ｈ2Ｏを１６：１：２：１の比で混合した溶液あるいは
ＦｅＣｌ3 の３７％水溶液を用いる。図１（Ｆ）はこの
第２の金属層２に対するエッチング終了後の状態を示
す。しかる後、リードフレーム表面をスズメッキ又は半
田メッキする。
金属層１をマスクとして第２の金属層２をエッチングす
ることにより第２の金属層２の不要部分を除去する。こ
れによりリードフレームが出来上る。エッチング液とし
ては、例えばＨ3 ＰＯ4 、ＨＮＯ3 、ＣＨ3 ＣＯＯＨ、
Ｈ2Ｏを１６：１：２：１の比で混合した溶液あるいは
ＦｅＣｌ3 の３７％水溶液を用いる。図１（Ｆ）はこの
第２の金属層２に対するエッチング終了後の状態を示
す。しかる後、リードフレーム表面をスズメッキ又は半
田メッキする。
【００１８】図２（Ａ）乃至（Ｄ）は図１に示した実施
例を工程順に示す斜視図であり、（Ａ）は用意したリー
ドフレーム材３を示し、（Ｂ）は第３の金属層６からな
るインナーリードを形成した後の状態を示し、（Ｃ）は
第１の金属層１からなるアウターリードを形成した後の
状態を示し、（Ｄ）は第２の金属層２の不要部分を除去
してリードフレームが完成した状態を示す。
例を工程順に示す斜視図であり、（Ａ）は用意したリー
ドフレーム材３を示し、（Ｂ）は第３の金属層６からな
るインナーリードを形成した後の状態を示し、（Ｃ）は
第１の金属層１からなるアウターリードを形成した後の
状態を示し、（Ｄ）は第２の金属層２の不要部分を除去
してリードフレームが完成した状態を示す。
【００１９】本リードフレームの製造方法によれば、イ
ンナーリードを成す第３の金属層６を、金属層の形成及
び選択エッチングによって形成するのではなく、フォト
レジスト膜４をマスクとしての選択メッキにより形成す
るので、選択エッチングによりインナーリードを形成し
た場合におけるサイドエッチングに起因してインナーリ
ードの微細化が制約されるという虞れの生じる余地がな
くなる。従って、従来よりもインナーリードの微細化を
図ることができる。
ンナーリードを成す第３の金属層６を、金属層の形成及
び選択エッチングによって形成するのではなく、フォト
レジスト膜４をマスクとしての選択メッキにより形成す
るので、選択エッチングによりインナーリードを形成し
た場合におけるサイドエッチングに起因してインナーリ
ードの微細化が制約されるという虞れの生じる余地がな
くなる。従って、従来よりもインナーリードの微細化を
図ることができる。
【００２０】図３（Ａ）乃至（Ｃ）は本発明リードフレ
ームの製造方法の別の実施例の要部を工程順に示す斜視
図である。本実施例はインナーリードの表面にバンプを
形成するものである。 （Ａ）図３（Ａ）は図１に示した実施例の工程（Ｃ）が
終了［図１（Ｃ）参照］したときの状態を示す。
ームの製造方法の別の実施例の要部を工程順に示す斜視
図である。本実施例はインナーリードの表面にバンプを
形成するものである。 （Ａ）図３（Ａ）は図１に示した実施例の工程（Ｃ）が
終了［図１（Ｃ）参照］したときの状態を示す。
【００２１】（Ｂ）次に、フォトレジスト膜４を除去す
ることなく更に別のフォトレジスト膜８を塗布し、該フ
ォトレジスト膜８に対して露光、現像処理を施すことに
より該フォトレジスト膜８に各インナーリード６のバン
プを形成すべき部分６ａを露出させる凹部９を形成す
る。図３（Ｂ）はかかるフォトレジスト膜８に対する露
光、現像処理の終了後の状態を示す。
ることなく更に別のフォトレジスト膜８を塗布し、該フ
ォトレジスト膜８に対して露光、現像処理を施すことに
より該フォトレジスト膜８に各インナーリード６のバン
プを形成すべき部分６ａを露出させる凹部９を形成す
る。図３（Ｂ）はかかるフォトレジスト膜８に対する露
光、現像処理の終了後の状態を示す。
【００２２】（Ｃ）その後、電解メッキにより第４の金
属層、例えば金属層からなるバンプ１０を形成する。こ
の電解メッキにおいてはフォトレジスト膜４、８がマス
クとなり、第３の金属層６からなるインナーリードのバ
ンプを形成すべき部分６ａにのみ選択的にメッキされる
のである。図３（Ｃ）は該バンプ１０形成後の状態を示
す。その後は、図１（Ｄ）に示す工程（Ｄ）に移り、以
後は図１に示す実施例と同様の方法でリードフレームの
製造を続ける。
属層、例えば金属層からなるバンプ１０を形成する。こ
の電解メッキにおいてはフォトレジスト膜４、８がマス
クとなり、第３の金属層６からなるインナーリードのバ
ンプを形成すべき部分６ａにのみ選択的にメッキされる
のである。図３（Ｃ）は該バンプ１０形成後の状態を示
す。その後は、図１（Ｄ）に示す工程（Ｄ）に移り、以
後は図１に示す実施例と同様の方法でリードフレームの
製造を続ける。
【００２３】このようなリードフレームの製造方法によ
れば、エッチングによってではなく選択的メッキにより
バンプ１０を形成するので、サイドエッチングによる微
細化に対しての制約がない。従って、きわめて微細なバ
ンプ１０を下地であるインナーリード６から食み出さな
いように形成することができ、バンプを有するリードフ
レームの微細化に寄与することができる。
れば、エッチングによってではなく選択的メッキにより
バンプ１０を形成するので、サイドエッチングによる微
細化に対しての制約がない。従って、きわめて微細なバ
ンプ１０を下地であるインナーリード６から食み出さな
いように形成することができ、バンプを有するリードフ
レームの微細化に寄与することができる。
【００２４】図４（Ａ）、（Ｂ）は本発明リードフレー
ムの製造方法の更に別の実施例の要部を工程順に示す断
面図である。本実施例もインナーリードの表面にバンプ
を形成するものである。
ムの製造方法の更に別の実施例の要部を工程順に示す断
面図である。本実施例もインナーリードの表面にバンプ
を形成するものである。
【００２５】（Ａ）図１に示す実施例の工程（Ｅ）の終
了後、即ち第２の金属層２の両面に第１の金属層１から
なるアウターリード及び第３の金属層６からなるインナ
ーリードを形成した後、図４（Ａ）に示すように、第２
の金属層２の第１の金属層１が形成された面にフォトレ
ジスト膜１１を選択的に形成する。具体的には、フォト
レジスト膜１１の塗布、露光、現像処理により金属層２
の表面のバンプを形成すべき部分上にフォトレジスト膜
１１が残存するようにする。
了後、即ち第２の金属層２の両面に第１の金属層１から
なるアウターリード及び第３の金属層６からなるインナ
ーリードを形成した後、図４（Ａ）に示すように、第２
の金属層２の第１の金属層１が形成された面にフォトレ
ジスト膜１１を選択的に形成する。具体的には、フォト
レジスト膜１１の塗布、露光、現像処理により金属層２
の表面のバンプを形成すべき部分上にフォトレジスト膜
１１が残存するようにする。
【００２６】（Ｂ）その後、第１の金属層１、第３の金
属層６及び該フォトレジスト膜１１をマスクとして第２
の金属層２をエッチングすることにより第２の金属層２
の不要部分を除去し、その後、フォトレジスト膜１１を
除去する。すると、図４（Ｂ）に示すように第２の金属
層２からなるバンプ２ａが形成される。
属層６及び該フォトレジスト膜１１をマスクとして第２
の金属層２をエッチングすることにより第２の金属層２
の不要部分を除去し、その後、フォトレジスト膜１１を
除去する。すると、図４（Ｂ）に示すように第２の金属
層２からなるバンプ２ａが形成される。
【００２７】このようなリードフレームの製造方法によ
れば、フォトレジスト膜からなるマスクを形成する工程
を付加するだけでリードフレームに第２の金属層からな
るバンプを形成することができる。
れば、フォトレジスト膜からなるマスクを形成する工程
を付加するだけでリードフレームに第２の金属層からな
るバンプを形成することができる。
【００２８】図５（Ａ）、（Ｂ）はリードフレームにバ
ンプが無い場合のリードフレームと半導体チップとの関
係を示すもので、（Ａ）は斜視図、（Ｂ）は断面図であ
る。１２は半導体チップ、１３はバンプである。
ンプが無い場合のリードフレームと半導体チップとの関
係を示すもので、（Ａ）は斜視図、（Ｂ）は断面図であ
る。１２は半導体チップ、１３はバンプである。
【００２９】図６（Ａ）、（Ｂ）はリードフレームにバ
ンプが有る場合のリードフレームと半導体チップとの関
係を示すもので、（Ａ）は斜視図、（Ｂ）は断面図であ
る。１４は電極パッドである。
ンプが有る場合のリードフレームと半導体チップとの関
係を示すもので、（Ａ）は斜視図、（Ｂ）は断面図であ
る。１４は電極パッドである。
【００３０】このように、バンプを半導体チップ１２に
形成する場合と、リードフレームにバンプを形成する場
合があり、前者の場合にはリードフレームを図１に示す
方法により製造すれば良い。また、後者の場合にはリー
ドフレームを図３または図４に示す方法により製造すれ
ば良い。
形成する場合と、リードフレームにバンプを形成する場
合があり、前者の場合にはリードフレームを図１に示す
方法により製造すれば良い。また、後者の場合にはリー
ドフレームを図３または図４に示す方法により製造すれ
ば良い。
【００３１】
【発明の効果】以上に述べたように、本発明リードフレ
ームの製造方法によれば、インナーリードをサイドエッ
チングを伴うことなく形成できるようにしてインナーリ
ードのより一層の微細化を図る。また、マスクを形成す
る工程を付加するだけでリードフレームに第２の金属層
からなるバンプを簡単に形成することができ、あるいは
選択メッキにより微細なバンプを形成することができ
る。本発明半導体装置の製造方法によれば、インナーリ
ードをサイドエッチングのおそれを伴うことなく形成す
ることのでき、従って微細化が容易なるリードフレーム
を用いて半導体チップを実装することにより半導体装置
を製造するので、半導体装置のより一層の高集積化、微
細化が可能となる。
ームの製造方法によれば、インナーリードをサイドエッ
チングを伴うことなく形成できるようにしてインナーリ
ードのより一層の微細化を図る。また、マスクを形成す
る工程を付加するだけでリードフレームに第２の金属層
からなるバンプを簡単に形成することができ、あるいは
選択メッキにより微細なバンプを形成することができ
る。本発明半導体装置の製造方法によれば、インナーリ
ードをサイドエッチングのおそれを伴うことなく形成す
ることのでき、従って微細化が容易なるリードフレーム
を用いて半導体チップを実装することにより半導体装置
を製造するので、半導体装置のより一層の高集積化、微
細化が可能となる。
【図１】（Ａ）乃至（Ｆ）は本発明リードフレームの製
造方法の一つの実施例を工程順に示す断面図である。
造方法の一つの実施例を工程順に示す断面図である。
【図２】（Ａ）乃至（Ｄ）は図１に示した実施例を工程
順に示す斜視図である。
順に示す斜視図である。
【図３】（Ａ）乃至（Ｃ）は本発明リードフレームの製
造方法の別の実施例を工程順に示す斜視図である。
造方法の別の実施例を工程順に示す斜視図である。
【図４】（Ａ）、（Ｂ）は本発明リードフレームの製造
方法の更に別の実施例を工程順に示す斜視図である。
方法の更に別の実施例を工程順に示す斜視図である。
【図５】（Ａ）、（Ｂ）はリードフレームにバンプが無
い場合のリードフレームと半導体チップとの関係を示す
もので、（Ａ）は斜視図、（Ｂ）は断面図である。
い場合のリードフレームと半導体チップとの関係を示す
もので、（Ａ）は斜視図、（Ｂ）は断面図である。
【図６】（Ａ）、（Ｂ）はリードフレームにバンプが有
る場合のリードフレームと半導体チップとの関係を示す
もので、（Ａ）は斜視図、（Ｂ）は断面図である。
る場合のリードフレームと半導体チップとの関係を示す
もので、（Ａ）は斜視図、（Ｂ）は断面図である。
１ 第１の金属層（アウターリード） ２ 第２の金属層 ３ リードフレーム材 ６ 第３の金属層（インナーリード） １０ 第４の金属層（バンプ） ２ａ 第２の金属層からなるバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 和明 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50
Claims (4)
- 【請求項１】 第１の金属層上に、これと材質の異なる
第２の金属層を形成した二層構造のリードフレーム材を
用意し、第２の金属層上に微細パターンの第３の金属層
を選択的メッキにより形成する工程と、 上記第１の金属層を、上記第２の金属層がエッチングバ
リアとなるエッチングにより選択的にエッチングする工
程と、 上記選択的にエッチングされた第１の金属層と上記選択
的メッキにより形成された第３の金属層をマスクとして
第２の金属層をエッチングする工程と、 からなることを特徴とするリードフレームの製造方法 - 【請求項２】 第３の金属層の表面に選択的メッキによ
り第４の金属層からなるバンプを形成する工程を有する
ことを特徴とする請求項１記載のリードフレームの製造
方法 - 【請求項３】 第１の金属層と第３の金属層をマスクと
して第２の金属層をエッチングする工程において、第２
に金属層のバンプを形成すべき部分をマスクした状態で
エッチングを行うことにより第２の金属層からなるバン
プを形成することを特徴とする請求項１記載のリードフ
レームの製造方法 - 【請求項４】 第１の金属層上に、これと材質の異なる
第２の金属層を積層したリードフレーム材の該第２の金
属層上に、第３の金属でパターンを選択メッキにより形
成してリードとする工程と、 上記第１の金属層を、上記第２の金属層をエッチングス
トッパとして選択的にエッチングする工程と、 上記選択的にエッチングされた第１の金属層と上記リー
ドをマスクとして第２の金属層をエッチングする工程
と、 上記リードと半導体チップの電極とを電気的に接続させ
る工程と、 を有することを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30666991A JP3019556B2 (ja) | 1991-10-25 | 1991-10-25 | リードフレームの製造方法と半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30666991A JP3019556B2 (ja) | 1991-10-25 | 1991-10-25 | リードフレームの製造方法と半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121617A JPH05121617A (ja) | 1993-05-18 |
| JP3019556B2 true JP3019556B2 (ja) | 2000-03-13 |
Family
ID=17959896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30666991A Expired - Fee Related JP3019556B2 (ja) | 1991-10-25 | 1991-10-25 | リードフレームの製造方法と半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019556B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2856061B2 (ja) * | 1994-01-19 | 1999-02-10 | ソニー株式会社 | リードフレームとその製造方法 |
| JP4865686B2 (ja) * | 2007-11-27 | 2012-02-01 | セイコーインスツル株式会社 | 加速度センサの製造方法および加速度センサ |
-
1991
- 1991-10-25 JP JP30666991A patent/JP3019556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121617A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2797542B2 (ja) | リードフレームの製造方法 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| US7307347B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
| JP3044872B2 (ja) | 半導体装置 | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| JP2006278551A (ja) | 半導体装置及びその製造方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| US20020086514A1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP3119927B2 (ja) | 半導体装置 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3019556B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP3323091B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| JP3016305B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JP2002110849A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| JPH05183083A (ja) | リードフレーム及びその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |