JPH05152292A

JPH05152292A - 配線形成方法

Info

Publication number: JPH05152292A
Application number: JP34232791A
Authority: JP
Inventors: Takaaki Miyamoto; 孝章宮本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-11-30
Filing date: 1991-11-30
Publication date: 1993-06-18

Abstract

(57)【要約】【目的】ブランケットＣＶＤ法においてＷ層による接
続孔の埋め込み特性を改善し、原料ガスによる基板の浸
食を防止する。【構成】ＳｉＯ₂層間絶縁膜５にコンタクト・ホール
７を開口し、全面にＣＶＤ法によりコンフォーマルなＣ
ＶＤ−ＴｉＮ層を成膜した後、これをエッチバックして
側壁面上にサイドウォール８ａを形成する。続いてＳｉ
Ｈ₄還元法でＷ核を成長させ、低ＷＦ₆流量Ｈ₂還元法
でＷの中間バリヤ層１０を形成し、さらに高ＷＦ₆流量
Ｈ₂還元法でＷ埋め込み層１１を形成し、Ｂｌｋ−Ｗ層
１２を完成する。コンタクト・ホール７の開口端が予め
サイドウォール８ａによりラウンド形状とされているの
で、中間バリヤ層１０のカバレッジの低さをカバーでき
る。ウェハが最初から大流量のＷＦ₆に曝されないの
で、Ｓｉ基板１の浸食も防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にブランケットＣＶ
Ｄ法により接続孔を高融点金属層で埋め込む際の埋め込
み特性を改善し、かつ基板の浸食を防止する方法に関す
る。

【０００２】

【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、デバイス・チップ上では配線部分の占める割合
が増大する傾向にあるが、これによるチップ面積の大幅
な増大を防止するために多層配線が今や必須の技術とな
っている。従来、配線形成方法としては、アルミニウム
等からなる金属薄膜をスパッタリング法により成膜する
ことが広く行われてきた。しかし、上述のように配線の
多層化が進行し、その結果として基体の表面段差や接続
孔のアスペクト比が増大している状況下では、スパッタ
リング法におけるステップ・カバレージの不足により上
層配線と半導体基板との間の接続不良や配線間における
接続不良がすでに重大な問題となっている。

【０００３】そこで近年、タングステン（Ｗ），モリブ
デン（Ｍｏ），タンタル（Ｔａ）等の高融点金属、ある
いはアルミニウム（Ａｌ），銅（Ｃｕ）等の金属を接続
孔内に選択的に成長させることによりアスペクト比の高
い接続孔を埋め込む技術が提案されている。かかる選択
成長の手法としては、金属フッ化物や有機金属化合物等
のガスを下層配線材料により還元して金属を析出させる
選択ＣＶＤ法がその代表的なものである。

【０００４】しかし、選択ＣＶＤ法は研究レベルではか
なり良い結果を得ているものの、次第に選択性が劣化す
ること、あるいはネイルヘッドと通称される過剰成長部
のエッチバック除去の際の制御性が乏しいこと等の難点
があり、当初の期待に反して量産への導入の見通しが立
っていないのが現状である。

【０００５】この選択ＣＶＤに代わって改めて注目を集
めているのが、ブランケットＣＶＤ法である。これは、
接続孔が開口された絶縁膜の全面を被覆して該接続孔を
埋め込むごとく基体の全面に金属または合金を析出させ
る技術である。たとえば、ＷＦ₆を水素（Ｈ₂），シラ
ン（ＳｉＨ₄）等で還元しながらＷ層を成膜するプロセ
スは、その代表例である。Ｈ₂還元法およびＳｉＨ₄還
元法による反応式は、それぞれ次式［１］，［２］で表
されるとおりである。

【０００６】ＷＦ₆＋３Ｈ₂→ Ｗ＋６ＨＦ［１］ＳＦ₆＋ 3/2ＳｉＨ₄→ Ｗ＋ 3/2ＳｉＦ₄＋３Ｈ₂ ［２］以下の明細書中では、このＷ層の形成プロセスを代表例
として説明し、ブランケットＣＶＤ法により成膜される
Ｗ層をＢｌｋ−Ｗ層と略記することにする。

【０００７】ところで、ブランケットＣＶＤ法において
は、良好なステップ・カバレッジ（段差被覆性）を達成
するため、成膜時には原料ガスの供給量で成膜速度が制
限される供給律速条件ではなく、原料ガスの反応性で成
膜速度が制限される表面反応律速条件を達成する必要が
ある。この観点からは、表面反応律速が支配的なＨ₂還
元法の方が、供給律速が支配的なＳｉＨ₄還元法よりも
有利である。

【０００８】しかし、Ｈ₂還元法には、ワーム・ホール
（ｗｏｒｍｈｏｌｅ）と呼ばれる空洞部の形成、およ
びＳｉ基板へのＷの食い込みという大きな問題がある。
この問題を、図１７を参照しながら説明する。

【０００９】図１７（ａ）は、予め下層配線として不純
物拡散領域２２が形成されたＳｉ基板２１上にＳｉＯ₂
層間絶縁膜２３が形成され、このＳｉＯ₂層間絶縁膜２
３に前述の不純物拡散領域２２に臨んでコンタクト・ホ
ール２４が開口されたウェハの状態を示している。この
ウェハの全面は、スパッタリング法により形成されるＴ
ｉＮ層２５で被覆されている。このＴｉＮ層２５には、
ＳｉＯ₂層間絶縁膜２３と後述のＢｌｋ−Ｗ層２６との
密着性を向上させる密着層としての機能と、かつＢｌｋ
−Ｗ層２６のＳｉ基板２１への食い込みを防止するため
のバリヤ層としての機能が期待されている。ただし、コ
ンタクト・ホール２４のコーナー部におけるＴｉＮ層２
５は、スパッタリング法によるステップ・カバレッジの
限界から膜厚が極めて薄くなっており、十分なバリヤ性
を有しているとは言えない。

【００１０】かかるウェハ上でＨ₂還元法を実施しよう
とすると、ＴｉＮ層２５の薄いコーナー部からＳｉ基板
２１側へ向けてＷＦ₆が浸入し、次式［３］で表される
ようなＳｉ基板２１によるＷＦ₆の還元反応が起こる。ＷＦ₆＋ 3/2Ｓｉ→ Ｗ＋ 3/2ＳｉＦ₄ ［３］つまり、Ｗが１ｍｏｌ析出する間にＳｉが１．５ｍｏｌ
消費され、この結果として図１７（ｂ）に示されるよう
なワーム・ホール２７が形成されてしまう。この過程に
は、式［１］において生成するＨＦの触媒作用も関与し
ていると言われている。また、上述のようなＳｉの消費
にともなって体積収縮が生じ、Ｗの食い込み部２８が形
成されることもある。これらのワーム・ホール２７や食
い込み部２８の発生は、スループットを向上させる目的
でＷＦ₆の流量比を高めた場合に特に顕著となる。いず
れも、接合リーク電流を増大させ、デバイス特性の劣化
させる原因となるので好ましくない。

【００１１】一方、ＳｉＨ₄還元法ではこのような不都
合は生じない。それは、ＳｉＨ₄の還元性が極めて大き
く、基板中のＳｉが消費される前にＳｉＨ₄がＷＦ₆を
還元してしまうからである。ただし、ＳｉＨ₄還元法は
供給律速に支配される部分が大きく、ステップ・カバレ
ッジには劣っている。そこで、通常のプロセスでは、ま
ずＳｉ基板を浸食する虞れのないＳｉＨ₄還元法により
Ｗの核成長を行った後、ＷＦ₆流量を下げたＨ₂還元法
（低ＷＦ₆流量Ｈ₂還元法）により薄いＢｌｋ−Ｗ層を
中間バリヤ層として形成し、さらにＷＦ₆流量を高めた
Ｈ₂還元法（高ＷＦ₆流量Ｈ₂還元法）によりＢｌｋ−
Ｗ層を所望の厚さまで高速に形成する３段階成膜法が採
用されている。

【００１２】

【発明が解決しようとする課題】しかし、上述の３段階
成膜法をもってしても、今後の微細なデザイン・ルール
に対応するに十分なステップ・カバレッジを達成するこ
とはできない。これは、上述の中間バリヤ層の成膜工程
でステップ・カバレッジが劣化するからである。この問
題を、図１８を参照しながら説明する。

【００１３】この図は、前述の図１７（ａ）に示すウェ
ハ上に、低ＷＦ₆流量Ｈ₂還元法により薄いＢｌｋ−Ｗ
層、すなわち中間バリヤ層２９が形成された状態を示し
ている。Ｈ₂還元法は本来、表面反応律速が支配的な過
程であるが、ＷＦ₆流量が一定以上に低くなれば供給律
速の支配が強まり、ステップ・カバレッジが低下してし
まう。特に、図１８に示されるように、コンタクト・ホ
ール２４の開口端において中間バリヤ層２９が庇のよう
に突き出し、いわゆるオーバーハング形状となると、後
工程においてＢｌｋ−Ｗ層によるコンタクト・ホール２
４の均一な埋め込みが著しく阻害される。このような場
合、仮にバリヤ性を高める必要が生じても、そのために
中間バリヤ層２９の膜厚を増大させることはまず不可能
である。

【００１４】あるいは、近年ＴｉＮ層２５の成膜方法と
して、従来のスパッタリング法に比べてステップ・カバ
レッジに優れるＣＶＤ法が提案されているので、これに
よるＴｉＮ中間層２５のステップ・カバレッジの改善を
通じて中間バリヤ層２９のステップ・カバレッジを改善
することも考えられる。しかし、中間バリヤ層２９その
もののステップ・カバレッジが元来低いため、この方法
も解決策としては余り有効ではない。

【００１５】そこで本発明は、ブランケットＣＶＤ法に
より高融点金属層を成膜する際に、接続孔の埋め込み特
性を向上させると共に、原料ガスによる基板の浸食を防
止することが可能な配線形成方法を提供することを目的
とする。

【００１６】本発明の配線形成方法は、上述の目的を達
成するために提案されるものであり、基板上の絶縁膜に
接続孔を開口する工程と、ＣＶＤ法により少なくとも前
記接続孔の内壁面を被覆するごとく窒化チタン層を成膜
する工程と、前記窒化チタン層をエッチバックすること
により該窒化チタン層を少なくとも前記接続孔の側壁面
上に残す工程と、前記接続孔を高融点金属層で充填する
工程とを有することを特徴とする。

【００１７】

【作用】本発明者は、Ｂｌｋ−Ｗ層の成膜工程において
ＷＦ₆に対する基板のバリヤ性を高めるためには、低Ｗ
Ｆ₆流量Ｈ₂還元法による中間バリヤ層を厚膜化するこ
とがやはり必要であると考えた。ただしそのためには、
中間バリヤ層のステップ・カバレッジの低さをカバーで
きるだけの形状上の工夫が、中間バリヤ層の形成前まで
の段階でウェハに施されていなければならない。本発明
者はこの問題を、接続孔の開口端近傍を丸めた形状（ラ
ウンド形状）とすることで解決する方針を立てた。

【００１８】本発明において、密着層とバリヤ層を兼ね
るＴｉＮ層をＣＶＤ法によりコンフォーマルに形成した
後、これをエッチバックして少なくとも接続孔の側壁面
上に残すのは、このラウンド形状を達成するためであ
る。ＴｉＮ層は、ＣＶＤ法により成膜された段階でも接
続孔の開口端をある程度は丸めることができるが、これ
をエッチバックすると、接続孔の深さ方向におけるエッ
チング速度の分布に起因して開口端がさらになだらかと
なるのである。このエッチバックは、ＴｉＮ層が接続孔
の側壁面上にのみサイドウォール状に残るように徹底的
に行っても、あるいはＴｉＮ層が絶縁膜の上面や接続孔
の底面にも若干残る程度に途中まで行っても、どちらで
も構わない。

【００１９】このように接続孔の開口端がラウンド化さ
れることにより、中間バリヤ層そのもののステップ・カ
バレッジの低さをカバーすることができる。したがっ
て、後工程においてＢｌｋ−Ｗ層による接続孔の埋め込
みを円滑に行うことができる。また、接続孔の開口端が
後退している分、中間バリヤ層を従来よりも厚く形成し
てもオーバーハングが形成される虞れがない。しかも、
下地のＴｉＮ層はＣＶＤ法によりコンフォーマルに形成
されているので、接続孔のコーナー部における膜厚も十
分に厚い。したがって、従来のプロセスに比べて大幅に
ＷＦ₆に対する基板のバリヤ性を高めることができる。

【００２０】なお、ＣＶＤ法により成膜されるＴｉＮ層
をエッチバックしてサイドウォールを形成するプロセス
については、たとえばＩＥＥＥＥｌｅｃｔｒｏｎＤ
ｅｖｉｃｅＬｅｔｔｅｒｓ，Ｖｏｌ．１１，Ｎｏ．
７，ｐ．３１８〜３２０（１９９０）にＬＤＤ構造を有
するＣＭＯＳの製造に適用した例が報告されており、実
用性に何ら問題はない。

【００２１】また、本発明の作用は、Ｗ以外の高融点金
属についても同様に当てはまる。

【００２２】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００２３】実施例１本実施例は、ＣＶＤ法により形成されたＴｉＮ層をエッ
チバックしてコンタクト・ホールの側壁面上に選択的に
サイドウォールを形成した後、この接続孔をＢｌｋ−Ｗ
層で埋め込んだ例である。このプロセスを、図１ないし
図８を参照しながら説明する。

【００２４】まず、図１に示されるように、Ｓｉ基板１
内の不純物拡散領域２の表層部に、シート抵抗の低減お
よびバリヤ性の向上を目的としてＴｉＳｉ_x層３および
第１のＴｉＮバリヤ層４を順次、自己整合的に形成し
た。続いて、このＳｉ基板１上にＣＶＤ法等により厚さ
約８００ｎｍのＳｉＯ₂層間絶縁膜５を形成し、続いて
スパッタリング法により厚さ約５０〜１００ｎｍのＴｉ
Ｎ密着層６を形成した。このＴｉＮ密着層６は、ＳｉＯ
₂層間絶縁膜５の上表面において、後工程において形成
されるＢｌｋ−Ｗ層との密着性を向上させることを目的
とするものである。

【００２５】次に、図示されないレジスト・マスクを用
いて上記ＴｉＮ密着層６とＳｉＯ₂層間絶縁膜５をエッ
チングし、図２に示されるようにコンタクト・ホール７
を開口した。エッチング・ガスは、ＴｉＮ密着層６につ
いてはＣｌ₂、ＳｉＯ₂層間絶縁膜５についてはＣＨＦ
₃を使用した。コンタクト・ホール７の開口径は４００
ｎｍとし、アスペクト比は２となった。

【００２６】次に、図３に示されるように、ＣＶＤ法に
より上記のウェハの全面に厚さ５０〜１００ｎｍのＣＶ
Ｄ−ＴｉＮ層８を成膜した。このときの条件は、一例と
してＴｉＣｌ₄流量９ＳＣＣＭ，ＮＨ₃流量９００ＳＣ
ＣＭ，ガス圧０．２７Ｐａ（２ｍＴｏｒｒ），ウェハ温
度６００〜７００℃とした。上記ＣＶＤ−ＴｉＮ層８
は、極めてコンフォーマルに形成された。

【００２７】次に、上記のウェハをＲＩＥ（反応性イオ
ン・エッチング）装置にセットし、ＣＶＤ−ＴｉＮ層８
をエッチバックした。このときのエッチング条件は、一
例としてＣｌ₂流量５０ＳＣＣＭ，Ａｒ流量２５ＳＣＣ
Ｍ，ガス圧２０Ｐａ（１５０ｍＴｏｒｒ），ＲＦパワー
２５０Ｗ（１３．５６ＭＨｚ）とした。このエッチバッ
クにより、図４に示されるように、イオンの垂直入射面
においてＣＶＤ−ＴｉＮ層８が除去され、コンタクト・
ホール７の側壁面上にサイドウォール８ａが形成され
た。さらに、若干のオーバーエッチングを行うことによ
り、コンタクト・ホール７の底面に露出した第１のＴｉ
Ｎバリヤ層４の一部も除去された。ただし、このオーバ
ーエッチングによっても、ＳｉＯ₂層間絶縁膜５の上表
面のＴｉＮ密着層６は除去されない。

【００２８】なお、このサイドウォール８ａの形成によ
り、コンタクト・ホール７の開口端の形状は、ＣＶＤ−
ＴｉＮ層８を成膜した直後の状態（図３参照。）よりも
さらになだらかなラウンド形状となった。これは、狭隘
なパターン部におけるイオンの入射確率やエッチング反
応生成物の脱離速度等の差に起因して、コンタクト・ホ
ール７の開口端付近の方がエッチング速度が高くなって
いるためである。かかるコンタクト・ホール７の断面形
状の改善が、本発明の最大のポイントである。

【００２９】次に、コンタクト・ホール７の底面にＴｉ
Ｎを再生させるため、上記ウェハをランプ・アニール装
置にセットし、１００％ＮＨ₃雰囲気中、８００℃，３
０秒間のアニールを行った。このアニールにより、図５
に示されるように、ＴｉＳｉ_x層３の露出面の表層部に
自己整合的に第２のＴｉＮバリヤ層９が形成された。Ｔ
ｉＳｉ_x膜をＮＨ₃雰囲気中にてアニールすると表層部
にＴｉＮ膜が形成されることは、たとえばＥｘｔｅｎｄ
ｅｄＡｂｓｔｒａｃｔｏｆＥＣＳＦａｌｌＭ
ｅｅｔｉｎｇ，Ｖｏｌ．８７−２（１９８７）等に報告
されている。また、上記アニールには、ＣＶＤの過程で
ＴｉＮ密着層６やサイドウォール８ａに取り込まれてい
る残留塩素を脱離させる効果もある。

【００３０】次に、ブランケットＣＶＤ法によるＢｌｋ
−Ｗ層の成膜を行った。この成膜は、ＳｉＨ₄還元法に
よるＷ核形成、低ＷＦ₆流量Ｈ₂還元法による中間バリ
ヤ層の成膜、高ＷＦ₆流量Ｈ₂還元法による埋め込み、
の３段階成膜法により行った。最初のＳｉＨ₄還元法に
よるＷ核形成は、一例としてＷＦ₆流量７ＳＣＣＭ，Ｓ
ｉＨ₄流量５ＳＣＣＭ，ガス圧５３２Ｐａ（４Ｔｏｒ
ｒ）、ウェハ温度４５０℃の条件で行った。

【００３１】続いて、低ＷＦ₆流量Ｈ₂還元法を一例と
してＷＦ₆流量３０ＳＣＣＭ，Ｈ₂流量１８００ＳＣＣ
Ｍ，ガス圧１．０６×１０⁴Ｐａ（８０Ｔｏｒｒ），ウ
ェハ温度４５０℃の条件で実施し、図６に示されるよう
に、ウェハの全面に中間バリヤ層１０を形成した。この
過程は供給律速に支配されるため、中間バリヤ層１０の
ステップ・カバレッジは本来それほど良好ではないが、
本発明ではコンタクト・ホール７の開口端がサイドウォ
ール８ａの形成によりラウンド形状とされているため、
中間バリヤ層１０はほぼコンフォーマルに形成された。

【００３２】なお、このようにコンタクト・ホール７の
埋め込みの初期においてＳｉＨ₄還元法と低ＷＦ₆流量
Ｈ₂還元法が併用されることにより、Ｓｉ基板１側への
Ｗの食い込みやワームホール等は発生しなかった。

【００３３】続いて、高ＷＦ₆流量Ｈ₂還元法を一例と
してＷＦ₆流量９５ＳＣＣＭ，Ｈ₂流量５５０ＳＣＣ
Ｍ，ガス圧１，０６×１０⁴Ｐａ（８０Ｔｏｒｒ），ウ
ェハ温度４５０℃の条件で実施し、図７に示されるよう
に、コンタクト・ホール７をＷ埋め込み層１１で埋め込
んだ。このＷ埋め込み層１１と上記の中間バリヤ層１０
とを、Ｂｌｋ−Ｗ層１２と総称することにする。

【００３４】上記Ｂｌｋ−Ｗ層１２は、このままパター
ニングして配線層として使用することもできるが、Ａｌ
系材料層等と比較すると比抵抗が高い。そこで、コンタ
クト・ホール７の内部にのみ残していわゆるプラグを形
成するため、上記Ｂｌｋ−Ｗ層１２をＲＩＥによりエッ
チバックした。このときの条件は、一例としてＳＦ₆流
量１４０ＳＣＣＭ，Ａｒ流量７０ＳＣＣＭ，ガス圧２
６．６Ｐａ（２００ｍＴｏｒｒ），ＲＦパワー４７５Ｗ
（１３．５６ＭＨｚ）とした。このエッチバックによ
り、図８に示されるようにＷプラグ１２ａが形成され
た。なお、エッチング後の中間バリヤ層１０とＷ埋め込
み層１１は、もとの符号に添字ａを付して表してある。

【００３５】なお、図８に示される例では、エッチバッ
クをＴｉＮ密着層６が露出したところで終了したが、さ
らに配線抵抗を低下させるために必要に応じてＴｉＮ密
着層６もエッチバックにより除去しても良い。この場
合、Ｂｌｋ−Ｗ層１２のエッチバックを、プラグ１２ａ
の表面がＳｉＯ₂層間絶縁膜５と同程度の高さとなるま
で行っておき、続いてエッチング条件を一例としてＣｌ
₂流量１０ＳＣＣＭ，Ａｒ流量１１５ＳＣＣＭ，ガス圧
１１．３Ｐａ（８５ｍＴｏｒｒ），ＲＦパワー１５０Ｗ
（１３．５６ＭＨｚ）と切り替えて、ＴｉＮ密着層６お
よびサイドウォール８ａの一部をエッチバックすれば良
い。

【００３６】実施例２本実施例では、実施例１と異なり、ＳｉＯ₂層間絶縁膜
５とＢｌｋ−Ｗ層１２の密着性を高めるためのＴｉＮ密
着層を、コンタクト・ホール７の開口およびサイドウォ
ール８ａの形成後に行った。このプロセスを、図９ない
し図１４を参照しながら説明する。なお、これらの図面
における参照符号は、共通部分については前出の図１な
いし図８と同一とした。

【００３７】まず、図９に示されるように、不純物拡散
領域２の形成されたＳｉ基板１上にＳｉＯ₂層間絶縁膜
５を形成し、図示されないレジスト・マスクを用いてエ
ッチングを行うことによりコンタクト・ホール７を開口
した。不純物拡散領域２の表層部におけるＴｉＳｉ_x層
３、第１のＴｉＮバリヤ層４等の構成は、実施例１と同
様である。

【００３８】次に、図１０に示されるようにウェハの全
面にＣＶＤ−ＴｉＮ層８を成膜し、さらにこれをエッチ
バックして図１１に示されるようにサイドウォール８ａ
を形成した。ＣＶＤ条件、エッチバック条件等は、実施
例１と同様である。

【００３９】次に、図１２に示されるように、スパッリ
ング法によりＴｉＮ密着層１３を５〜１０ｎｍの厚さに
堆積させた。このとき、ＴｉＮ密着層１３の厚さが薄
く、しかもコンタクト・ホール７の開口端がラウンド形
状とされているため、開口端にオーバーハングが形成さ
れることはなかった。また、スパッタリング法はステッ
プ・カバレッジに劣るため、上述のような少量のスパッ
タ量では微細なコンタクト・ホール７の側壁面や底面に
は十分な膜厚のＴｉＮ密着層１３が形成されないが、本
実施例では一向に差し支えない。

【００４０】次に、ＮＨ₃雰囲気中においてランプ・ア
ニールを行うことにより、図１３に示されるように、コ
ンタクト・ホール７底面のＴｉＳｉ_x層３の表面に自己
整合的に第２のＴｉＮ層９を再生させた。さらに、実施
例１と同様に３段階成膜法を実施してＢｌｋ−Ｗ層１２
を形成した後、これをエッチバックし、図１４に示され
るようにＷプラグ１２ａを形成した。

【００４１】実施例３本実施例では、実施例２と異なり、ＣＶＤ−ＴｉＮ層８
を途中までエッチバックすることにより、ＳｉＯ₂層間
絶縁膜５の上表面におけるＴｉＮ密着層１３の形成工程
と、コンタクト・ホール７の底面における第２のＴｉＮ
バリヤ層９の再生工程とを省略した例である。このプロ
セスを、図１５および図１６を参照しながら説明する。
なお、これらの図面における参照符号は、前出の各図面
と共通部分については同一である。

【００４２】まず、前出の図１０に示されるように、厚
さ約５０〜１００ｎｍのＣＶＤ−ＴｉＮ層８をウェハの
全面に形成した後、このＣＶＤ−ＴｉＮ層８をエッチバ
ックした。このエッチバックは、コンタクト・ホール７
の底面におけるＣＶＤ−ＴｉＮ層８の膜厚が１０〜１５
ｎｍとなったところで終了した。これにより、ウェハの
全面はエッチバックＣＶＤ−ＴｉＮ層８ｂで被覆された
状態となった。このとき、コンタクト・ホール７の開口
端にはラウンド形状が達成された。

【００４３】さらに、実施例１と同様に３段階成膜法を
実施してＢｌｋ−Ｗ層１２を形成した後、これをエッチ
バックし、図１６に示されるようにＷプラグ１２ａを形
成した。

【００４４】以上、本発明を３つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば、高融点金属としては上述のＷ
以外にも、Ｍｏ，Ｔａ，Ｔｉ等を使用することができ
る。また、ウェハの構成、各層の成膜条件、エッチング
条件等は適宜変更可能であることは言うまでもない。

【００４５】

【発明の効果】以上の説明からも明らかなように、本発
明によれば接続孔の開口端がラウンド形状とされるの
で、ブランケットＣＶＤ法の初期においてステップ・カ
バレッジにやや劣る条件が採用された場合にも、均一な
接続孔の埋め込みを実現することができる。また、成膜
条件の選択幅が広がることにより、成膜の初期に基板の
浸食を低減できる条件を採用することが可能となり、基
板への高融点金属層の食い込みやワームホール等の発生
を防止することができる。

【００４６】したがって、本発明は微細なデザイン・ル
ールにもとづき設計され高集積度、高性能、高信頼性を
有する半導体装置の製造に極めて好適である。

【図面の簡単な説明】

【図１】本発明を適用したプロセス例において、Ｓｉ基
板上のＳｉＯ₂層間絶縁膜上にＴｉＮ密着層が成膜され
た状態を示す概略断面図である。

【図２】図１のＴｉＮ密着層とＳｉＯ₂層間絶縁膜とを
エッチングしてコンタクト・ホールが開口された状態を
示す概略断面図である。

【図３】図２のウェハの全面にＣＶＤ−ＴｉＮ層が成膜
された状態を示す概略断面図である。

【図４】図３のＣＶＤ−ＴｉＮ層がエッチバックされ、
サイドウォールが形成された状態を示す概略断面図であ
る。

【図５】図４のコンタクト・ホールの底面において、ラ
ンプ・アニールにより第２のＴｉＮバリヤ層が再生され
た状態を示す概略断面図である。

【図６】図５のウェハの全面にＷからなる中間バリヤ層
が成膜された状態を示す概略断面図である。

【図７】図６のウェハの全面にＷからなる埋め込み層が
形成され、Ｂｌｋ−Ｗ層が完成された状態を示す概略断
面図である。

【図８】図７のＢｌｋ−Ｗ層をエッチバックし、Ｗプラ
グが形成された状態を示す概略断面図である。

【図９】本発明を適用した他のプロセス例において、Ｓ
ｉ基板上のＳｉＯ₂層間絶縁膜にコンタクト・ホールが
開口された状態を示す概略断面図である。

【図１０】図９のウェハの全面にＣＶＤ−ＴｉＮ層が成
膜された状態を示す概略断面図である。

【図１１】図１０のＣＶＤ−ＴｉＮ層がエッチバックさ
れ、サイドウォールが形成された状態を示す概略断面図
である。

【図１２】図１１の少なくともＳｉＯ₂層間絶縁膜の上
表面にＴｉＮ密着層が形成された状態を示す概略断面図
である。

【図１３】図１２のコンタクト・ホールの底面におい
て、ランプ・アニールにより第２のＴｉＮバリヤ層が再
生された状態を示す概略断面図である。

【図１４】図１３のコンタクト・ホールの内部がＷプラ
グで埋め込まれた状態を示す概略断面図である。

【図１５】本発明を適用したさらに他のプロセス例にお
いて、ＣＶＤ−ＴｉＮ層が途中までエッチバックされた
状態を示す概略断面図である。

【図１６】図１５のコンタクト・ホールの内部がＷプラ
グで埋め込まれた状態を示す概略断面図である。

【図１７】従来の配線形成方法における問題点を説明す
るための概略断面図であり、（ａ）はコンタクト・ホー
ルがステップ・カバレッジに劣るＴｉＮ層で被覆された
状態、（ｂ）はコンタクト・ホールがＢｌｋ−Ｗ層で埋
め込まれる際に、Ｓｉ基板側へワーム・ホールやＷの食
い込み部が発生した状態をそれぞれ表す。

【図１８】従来の配線形成方法において、コンタクト・
ホールを被覆するＴｉＮ層の上に、ステップ・カバレッ
ジに劣るＷの中間バリヤ層が形成され、開口端がオーバ
ーハング形状となった状態を示す概略断面図である。

【符号の説明】

１・・・Ｓｉ基板２・・・不純物拡散領域３・・・ＴｉＳｉ_x層４・・・第１のＴｉＮバリヤ層５・・・ＳｉＯ₂層間絶縁膜６，１３・・・ＴｉＮ密着層７・・・コンタクト・ホール８・・・ＣＶＤ−ＴｉＮ層８ａ・・・サイドウォール８ｂ・・・エッチバックＣＶＤ−ＴｉＮ層９・・・第２のＴｉＮバリヤ層１０・・・中間バリヤ層（Ｗ）１１・・・Ｗ埋め込み層１２・・・Ｂｌｋ−Ｗ層１２ａ・・・Ｗプラグ

Claims

【特許請求の範囲】

【請求項１】基板上の絶縁膜に接続孔を開口する工程
と、ＣＶＤ法により少なくとも前記接続孔の内壁面を被覆す
るごとく窒化チタン層を成膜する工程と、前記窒化チタン層をエッチバックすることにより該窒化
チタン層を少なくとも前記接続孔の側壁面上に残す工程
と、前記接続孔を高融点金属層で充填する工程とを有するこ
とを特徴とする配線形成方法。