JPH05152292A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH05152292A JPH05152292A JP34232791A JP34232791A JPH05152292A JP H05152292 A JPH05152292 A JP H05152292A JP 34232791 A JP34232791 A JP 34232791A JP 34232791 A JP34232791 A JP 34232791A JP H05152292 A JPH05152292 A JP H05152292A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- flow rate
- cvd
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ブランケットCVD法においてW層による接
続孔の埋め込み特性を改善し、原料ガスによる基板の浸
食を防止する。 【構成】 SiO2 層間絶縁膜5にコンタクト・ホール
7を開口し、全面にCVD法によりコンフォーマルなC
VD−TiN層を成膜した後、これをエッチバックして
側壁面上にサイドウォール8aを形成する。続いてSi
H4 還元法でW核を成長させ、低WF6 流量H2 還元法
でWの中間バリヤ層10を形成し、さらに高WF6 流量
H2 還元法でW埋め込み層11を形成し、Blk−W層
12を完成する。コンタクト・ホール7の開口端が予め
サイドウォール8aによりラウンド形状とされているの
で、中間バリヤ層10のカバレッジの低さをカバーでき
る。ウェハが最初から大流量のWF6 に曝されないの
で、Si基板1の浸食も防止できる。
続孔の埋め込み特性を改善し、原料ガスによる基板の浸
食を防止する。 【構成】 SiO2 層間絶縁膜5にコンタクト・ホール
7を開口し、全面にCVD法によりコンフォーマルなC
VD−TiN層を成膜した後、これをエッチバックして
側壁面上にサイドウォール8aを形成する。続いてSi
H4 還元法でW核を成長させ、低WF6 流量H2 還元法
でWの中間バリヤ層10を形成し、さらに高WF6 流量
H2 還元法でW埋め込み層11を形成し、Blk−W層
12を完成する。コンタクト・ホール7の開口端が予め
サイドウォール8aによりラウンド形状とされているの
で、中間バリヤ層10のカバレッジの低さをカバーでき
る。ウェハが最初から大流量のWF6 に曝されないの
で、Si基板1の浸食も防止できる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にブランケットCV
D法により接続孔を高融点金属層で埋め込む際の埋め込
み特性を改善し、かつ基板の浸食を防止する方法に関す
る。
適用される配線形成方法に関し、特にブランケットCV
D法により接続孔を高融点金属層で埋め込む際の埋め込
み特性を改善し、かつ基板の浸食を防止する方法に関す
る。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、デバイス・チップ上では配線部分の占める割合
が増大する傾向にあるが、これによるチップ面積の大幅
な増大を防止するために多層配線が今や必須の技術とな
っている。従来、配線形成方法としては、アルミニウム
等からなる金属薄膜をスパッタリング法により成膜する
ことが広く行われてきた。しかし、上述のように配線の
多層化が進行し、その結果として基体の表面段差や接続
孔のアスペクト比が増大している状況下では、スパッタ
リング法におけるステップ・カバレージの不足により上
層配線と半導体基板との間の接続不良や配線間における
接続不良がすでに重大な問題となっている。
ように半導体装置の高集積化および高性能化が進展する
に伴い、デバイス・チップ上では配線部分の占める割合
が増大する傾向にあるが、これによるチップ面積の大幅
な増大を防止するために多層配線が今や必須の技術とな
っている。従来、配線形成方法としては、アルミニウム
等からなる金属薄膜をスパッタリング法により成膜する
ことが広く行われてきた。しかし、上述のように配線の
多層化が進行し、その結果として基体の表面段差や接続
孔のアスペクト比が増大している状況下では、スパッタ
リング法におけるステップ・カバレージの不足により上
層配線と半導体基板との間の接続不良や配線間における
接続不良がすでに重大な問題となっている。
【0003】そこで近年、タングステン(W),モリブ
デン(Mo),タンタル(Ta)等の高融点金属、ある
いはアルミニウム(Al),銅(Cu)等の金属を接続
孔内に選択的に成長させることによりアスペクト比の高
い接続孔を埋め込む技術が提案されている。かかる選択
成長の手法としては、金属フッ化物や有機金属化合物等
のガスを下層配線材料により還元して金属を析出させる
選択CVD法がその代表的なものである。
デン(Mo),タンタル(Ta)等の高融点金属、ある
いはアルミニウム(Al),銅(Cu)等の金属を接続
孔内に選択的に成長させることによりアスペクト比の高
い接続孔を埋め込む技術が提案されている。かかる選択
成長の手法としては、金属フッ化物や有機金属化合物等
のガスを下層配線材料により還元して金属を析出させる
選択CVD法がその代表的なものである。
【0004】しかし、選択CVD法は研究レベルではか
なり良い結果を得ているものの、次第に選択性が劣化す
ること、あるいはネイルヘッドと通称される過剰成長部
のエッチバック除去の際の制御性が乏しいこと等の難点
があり、当初の期待に反して量産への導入の見通しが立
っていないのが現状である。
なり良い結果を得ているものの、次第に選択性が劣化す
ること、あるいはネイルヘッドと通称される過剰成長部
のエッチバック除去の際の制御性が乏しいこと等の難点
があり、当初の期待に反して量産への導入の見通しが立
っていないのが現状である。
【0005】この選択CVDに代わって改めて注目を集
めているのが、ブランケットCVD法である。これは、
接続孔が開口された絶縁膜の全面を被覆して該接続孔を
埋め込むごとく基体の全面に金属または合金を析出させ
る技術である。たとえば、WF6 を水素(H2 ),シラ
ン(SiH4 )等で還元しながらW層を成膜するプロセ
スは、その代表例である。H2 還元法およびSiH4 還
元法による反応式は、それぞれ次式[1],[2]で表
されるとおりである。
めているのが、ブランケットCVD法である。これは、
接続孔が開口された絶縁膜の全面を被覆して該接続孔を
埋め込むごとく基体の全面に金属または合金を析出させ
る技術である。たとえば、WF6 を水素(H2 ),シラ
ン(SiH4 )等で還元しながらW層を成膜するプロセ
スは、その代表例である。H2 還元法およびSiH4 還
元法による反応式は、それぞれ次式[1],[2]で表
されるとおりである。
【0006】 WF6 +3H2 → W+6HF [1] SF6 + 3/2SiH4 → W+ 3/2SiF4 +3H2 [2] 以下の明細書中では、このW層の形成プロセスを代表例
として説明し、ブランケットCVD法により成膜される
W層をBlk−W層と略記することにする。
として説明し、ブランケットCVD法により成膜される
W層をBlk−W層と略記することにする。
【0007】ところで、ブランケットCVD法において
は、良好なステップ・カバレッジ(段差被覆性)を達成
するため、成膜時には原料ガスの供給量で成膜速度が制
限される供給律速条件ではなく、原料ガスの反応性で成
膜速度が制限される表面反応律速条件を達成する必要が
ある。この観点からは、表面反応律速が支配的なH2 還
元法の方が、供給律速が支配的なSiH4 還元法よりも
有利である。
は、良好なステップ・カバレッジ(段差被覆性)を達成
するため、成膜時には原料ガスの供給量で成膜速度が制
限される供給律速条件ではなく、原料ガスの反応性で成
膜速度が制限される表面反応律速条件を達成する必要が
ある。この観点からは、表面反応律速が支配的なH2 還
元法の方が、供給律速が支配的なSiH4 還元法よりも
有利である。
【0008】しかし、H2 還元法には、ワーム・ホール
(worm hole)と呼ばれる空洞部の形成、およ
びSi基板へのWの食い込みという大きな問題がある。
この問題を、図17を参照しながら説明する。
(worm hole)と呼ばれる空洞部の形成、およ
びSi基板へのWの食い込みという大きな問題がある。
この問題を、図17を参照しながら説明する。
【0009】図17(a)は、予め下層配線として不純
物拡散領域22が形成されたSi基板21上にSiO2
層間絶縁膜23が形成され、このSiO2 層間絶縁膜2
3に前述の不純物拡散領域22に臨んでコンタクト・ホ
ール24が開口されたウェハの状態を示している。この
ウェハの全面は、スパッタリング法により形成されるT
iN層25で被覆されている。このTiN層25には、
SiO2 層間絶縁膜23と後述のBlk−W層26との
密着性を向上させる密着層としての機能と、かつBlk
−W層26のSi基板21への食い込みを防止するため
のバリヤ層としての機能が期待されている。ただし、コ
ンタクト・ホール24のコーナー部におけるTiN層2
5は、スパッタリング法によるステップ・カバレッジの
限界から膜厚が極めて薄くなっており、十分なバリヤ性
を有しているとは言えない。
物拡散領域22が形成されたSi基板21上にSiO2
層間絶縁膜23が形成され、このSiO2 層間絶縁膜2
3に前述の不純物拡散領域22に臨んでコンタクト・ホ
ール24が開口されたウェハの状態を示している。この
ウェハの全面は、スパッタリング法により形成されるT
iN層25で被覆されている。このTiN層25には、
SiO2 層間絶縁膜23と後述のBlk−W層26との
密着性を向上させる密着層としての機能と、かつBlk
−W層26のSi基板21への食い込みを防止するため
のバリヤ層としての機能が期待されている。ただし、コ
ンタクト・ホール24のコーナー部におけるTiN層2
5は、スパッタリング法によるステップ・カバレッジの
限界から膜厚が極めて薄くなっており、十分なバリヤ性
を有しているとは言えない。
【0010】かかるウェハ上でH2 還元法を実施しよう
とすると、TiN層25の薄いコーナー部からSi基板
21側へ向けてWF6 が浸入し、次式[3]で表される
ようなSi基板21によるWF6 の還元反応が起こる。 WF6 + 3/2Si→ W+ 3/2SiF4 [3] つまり、Wが1mol析出する間にSiが1.5mol
消費され、この結果として図17(b)に示されるよう
なワーム・ホール27が形成されてしまう。この過程に
は、式[1]において生成するHFの触媒作用も関与し
ていると言われている。また、上述のようなSiの消費
にともなって体積収縮が生じ、Wの食い込み部28が形
成されることもある。これらのワーム・ホール27や食
い込み部28の発生は、スループットを向上させる目的
でWF6 の流量比を高めた場合に特に顕著となる。いず
れも、接合リーク電流を増大させ、デバイス特性の劣化
させる原因となるので好ましくない。
とすると、TiN層25の薄いコーナー部からSi基板
21側へ向けてWF6 が浸入し、次式[3]で表される
ようなSi基板21によるWF6 の還元反応が起こる。 WF6 + 3/2Si→ W+ 3/2SiF4 [3] つまり、Wが1mol析出する間にSiが1.5mol
消費され、この結果として図17(b)に示されるよう
なワーム・ホール27が形成されてしまう。この過程に
は、式[1]において生成するHFの触媒作用も関与し
ていると言われている。また、上述のようなSiの消費
にともなって体積収縮が生じ、Wの食い込み部28が形
成されることもある。これらのワーム・ホール27や食
い込み部28の発生は、スループットを向上させる目的
でWF6 の流量比を高めた場合に特に顕著となる。いず
れも、接合リーク電流を増大させ、デバイス特性の劣化
させる原因となるので好ましくない。
【0011】一方、SiH4 還元法ではこのような不都
合は生じない。それは、SiH4 の還元性が極めて大き
く、基板中のSiが消費される前にSiH4 がWF6 を
還元してしまうからである。ただし、SiH4 還元法は
供給律速に支配される部分が大きく、ステップ・カバレ
ッジには劣っている。そこで、通常のプロセスでは、ま
ずSi基板を浸食する虞れのないSiH4 還元法により
Wの核成長を行った後、WF6 流量を下げたH2 還元法
(低WF6 流量H2 還元法)により薄いBlk−W層を
中間バリヤ層として形成し、さらにWF6 流量を高めた
H2 還元法(高WF6 流量H2 還元法)によりBlk−
W層を所望の厚さまで高速に形成する3段階成膜法が採
用されている。
合は生じない。それは、SiH4 の還元性が極めて大き
く、基板中のSiが消費される前にSiH4 がWF6 を
還元してしまうからである。ただし、SiH4 還元法は
供給律速に支配される部分が大きく、ステップ・カバレ
ッジには劣っている。そこで、通常のプロセスでは、ま
ずSi基板を浸食する虞れのないSiH4 還元法により
Wの核成長を行った後、WF6 流量を下げたH2 還元法
(低WF6 流量H2 還元法)により薄いBlk−W層を
中間バリヤ層として形成し、さらにWF6 流量を高めた
H2 還元法(高WF6 流量H2 還元法)によりBlk−
W層を所望の厚さまで高速に形成する3段階成膜法が採
用されている。
【0012】
【発明が解決しようとする課題】しかし、上述の3段階
成膜法をもってしても、今後の微細なデザイン・ルール
に対応するに十分なステップ・カバレッジを達成するこ
とはできない。これは、上述の中間バリヤ層の成膜工程
でステップ・カバレッジが劣化するからである。この問
題を、図18を参照しながら説明する。
成膜法をもってしても、今後の微細なデザイン・ルール
に対応するに十分なステップ・カバレッジを達成するこ
とはできない。これは、上述の中間バリヤ層の成膜工程
でステップ・カバレッジが劣化するからである。この問
題を、図18を参照しながら説明する。
【0013】この図は、前述の図17(a)に示すウェ
ハ上に、低WF6 流量H2 還元法により薄いBlk−W
層、すなわち中間バリヤ層29が形成された状態を示し
ている。H2 還元法は本来、表面反応律速が支配的な過
程であるが、WF6 流量が一定以上に低くなれば供給律
速の支配が強まり、ステップ・カバレッジが低下してし
まう。特に、図18に示されるように、コンタクト・ホ
ール24の開口端において中間バリヤ層29が庇のよう
に突き出し、いわゆるオーバーハング形状となると、後
工程においてBlk−W層によるコンタクト・ホール2
4の均一な埋め込みが著しく阻害される。このような場
合、仮にバリヤ性を高める必要が生じても、そのために
中間バリヤ層29の膜厚を増大させることはまず不可能
である。
ハ上に、低WF6 流量H2 還元法により薄いBlk−W
層、すなわち中間バリヤ層29が形成された状態を示し
ている。H2 還元法は本来、表面反応律速が支配的な過
程であるが、WF6 流量が一定以上に低くなれば供給律
速の支配が強まり、ステップ・カバレッジが低下してし
まう。特に、図18に示されるように、コンタクト・ホ
ール24の開口端において中間バリヤ層29が庇のよう
に突き出し、いわゆるオーバーハング形状となると、後
工程においてBlk−W層によるコンタクト・ホール2
4の均一な埋め込みが著しく阻害される。このような場
合、仮にバリヤ性を高める必要が生じても、そのために
中間バリヤ層29の膜厚を増大させることはまず不可能
である。
【0014】あるいは、近年TiN層25の成膜方法と
して、従来のスパッタリング法に比べてステップ・カバ
レッジに優れるCVD法が提案されているので、これに
よるTiN中間層25のステップ・カバレッジの改善を
通じて中間バリヤ層29のステップ・カバレッジを改善
することも考えられる。しかし、中間バリヤ層29その
もののステップ・カバレッジが元来低いため、この方法
も解決策としては余り有効ではない。
して、従来のスパッタリング法に比べてステップ・カバ
レッジに優れるCVD法が提案されているので、これに
よるTiN中間層25のステップ・カバレッジの改善を
通じて中間バリヤ層29のステップ・カバレッジを改善
することも考えられる。しかし、中間バリヤ層29その
もののステップ・カバレッジが元来低いため、この方法
も解決策としては余り有効ではない。
【0015】そこで本発明は、ブランケットCVD法に
より高融点金属層を成膜する際に、接続孔の埋め込み特
性を向上させると共に、原料ガスによる基板の浸食を防
止することが可能な配線形成方法を提供することを目的
とする。
より高融点金属層を成膜する際に、接続孔の埋め込み特
性を向上させると共に、原料ガスによる基板の浸食を防
止することが可能な配線形成方法を提供することを目的
とする。
【0016】本発明の配線形成方法は、上述の目的を達
成するために提案されるものであり、基板上の絶縁膜に
接続孔を開口する工程と、CVD法により少なくとも前
記接続孔の内壁面を被覆するごとく窒化チタン層を成膜
する工程と、前記窒化チタン層をエッチバックすること
により該窒化チタン層を少なくとも前記接続孔の側壁面
上に残す工程と、前記接続孔を高融点金属層で充填する
工程とを有することを特徴とする。
成するために提案されるものであり、基板上の絶縁膜に
接続孔を開口する工程と、CVD法により少なくとも前
記接続孔の内壁面を被覆するごとく窒化チタン層を成膜
する工程と、前記窒化チタン層をエッチバックすること
により該窒化チタン層を少なくとも前記接続孔の側壁面
上に残す工程と、前記接続孔を高融点金属層で充填する
工程とを有することを特徴とする。
【0017】
【作用】本発明者は、Blk−W層の成膜工程において
WF6 に対する基板のバリヤ性を高めるためには、低W
F6 流量H2 還元法による中間バリヤ層を厚膜化するこ
とがやはり必要であると考えた。ただしそのためには、
中間バリヤ層のステップ・カバレッジの低さをカバーで
きるだけの形状上の工夫が、中間バリヤ層の形成前まで
の段階でウェハに施されていなければならない。本発明
者はこの問題を、接続孔の開口端近傍を丸めた形状(ラ
ウンド形状)とすることで解決する方針を立てた。
WF6 に対する基板のバリヤ性を高めるためには、低W
F6 流量H2 還元法による中間バリヤ層を厚膜化するこ
とがやはり必要であると考えた。ただしそのためには、
中間バリヤ層のステップ・カバレッジの低さをカバーで
きるだけの形状上の工夫が、中間バリヤ層の形成前まで
の段階でウェハに施されていなければならない。本発明
者はこの問題を、接続孔の開口端近傍を丸めた形状(ラ
ウンド形状)とすることで解決する方針を立てた。
【0018】本発明において、密着層とバリヤ層を兼ね
るTiN層をCVD法によりコンフォーマルに形成した
後、これをエッチバックして少なくとも接続孔の側壁面
上に残すのは、このラウンド形状を達成するためであ
る。TiN層は、CVD法により成膜された段階でも接
続孔の開口端をある程度は丸めることができるが、これ
をエッチバックすると、接続孔の深さ方向におけるエッ
チング速度の分布に起因して開口端がさらになだらかと
なるのである。このエッチバックは、TiN層が接続孔
の側壁面上にのみサイドウォール状に残るように徹底的
に行っても、あるいはTiN層が絶縁膜の上面や接続孔
の底面にも若干残る程度に途中まで行っても、どちらで
も構わない。
るTiN層をCVD法によりコンフォーマルに形成した
後、これをエッチバックして少なくとも接続孔の側壁面
上に残すのは、このラウンド形状を達成するためであ
る。TiN層は、CVD法により成膜された段階でも接
続孔の開口端をある程度は丸めることができるが、これ
をエッチバックすると、接続孔の深さ方向におけるエッ
チング速度の分布に起因して開口端がさらになだらかと
なるのである。このエッチバックは、TiN層が接続孔
の側壁面上にのみサイドウォール状に残るように徹底的
に行っても、あるいはTiN層が絶縁膜の上面や接続孔
の底面にも若干残る程度に途中まで行っても、どちらで
も構わない。
【0019】このように接続孔の開口端がラウンド化さ
れることにより、中間バリヤ層そのもののステップ・カ
バレッジの低さをカバーすることができる。したがっ
て、後工程においてBlk−W層による接続孔の埋め込
みを円滑に行うことができる。また、接続孔の開口端が
後退している分、中間バリヤ層を従来よりも厚く形成し
てもオーバーハングが形成される虞れがない。しかも、
下地のTiN層はCVD法によりコンフォーマルに形成
されているので、接続孔のコーナー部における膜厚も十
分に厚い。したがって、従来のプロセスに比べて大幅に
WF6 に対する基板のバリヤ性を高めることができる。
れることにより、中間バリヤ層そのもののステップ・カ
バレッジの低さをカバーすることができる。したがっ
て、後工程においてBlk−W層による接続孔の埋め込
みを円滑に行うことができる。また、接続孔の開口端が
後退している分、中間バリヤ層を従来よりも厚く形成し
てもオーバーハングが形成される虞れがない。しかも、
下地のTiN層はCVD法によりコンフォーマルに形成
されているので、接続孔のコーナー部における膜厚も十
分に厚い。したがって、従来のプロセスに比べて大幅に
WF6 に対する基板のバリヤ性を高めることができる。
【0020】なお、CVD法により成膜されるTiN層
をエッチバックしてサイドウォールを形成するプロセス
については、たとえばIEEE Electron D
evice Letters,Vol.11,No.
7,p.318〜320(1990)にLDD構造を有
するCMOSの製造に適用した例が報告されており、実
用性に何ら問題はない。
をエッチバックしてサイドウォールを形成するプロセス
については、たとえばIEEE Electron D
evice Letters,Vol.11,No.
7,p.318〜320(1990)にLDD構造を有
するCMOSの製造に適用した例が報告されており、実
用性に何ら問題はない。
【0021】また、本発明の作用は、W以外の高融点金
属についても同様に当てはまる。
属についても同様に当てはまる。
【0022】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【0023】実施例1 本実施例は、CVD法により形成されたTiN層をエッ
チバックしてコンタクト・ホールの側壁面上に選択的に
サイドウォールを形成した後、この接続孔をBlk−W
層で埋め込んだ例である。このプロセスを、図1ないし
図8を参照しながら説明する。
チバックしてコンタクト・ホールの側壁面上に選択的に
サイドウォールを形成した後、この接続孔をBlk−W
層で埋め込んだ例である。このプロセスを、図1ないし
図8を参照しながら説明する。
【0024】まず、図1に示されるように、Si基板1
内の不純物拡散領域2の表層部に、シート抵抗の低減お
よびバリヤ性の向上を目的としてTiSix層3および
第1のTiNバリヤ層4を順次、自己整合的に形成し
た。続いて、このSi基板1上にCVD法等により厚さ
約800nmのSiO2 層間絶縁膜5を形成し、続いて
スパッタリング法により厚さ約50〜100nmのTi
N密着層6を形成した。このTiN密着層6は、SiO
2 層間絶縁膜5の上表面において、後工程において形成
されるBlk−W層との密着性を向上させることを目的
とするものである。
内の不純物拡散領域2の表層部に、シート抵抗の低減お
よびバリヤ性の向上を目的としてTiSix層3および
第1のTiNバリヤ層4を順次、自己整合的に形成し
た。続いて、このSi基板1上にCVD法等により厚さ
約800nmのSiO2 層間絶縁膜5を形成し、続いて
スパッタリング法により厚さ約50〜100nmのTi
N密着層6を形成した。このTiN密着層6は、SiO
2 層間絶縁膜5の上表面において、後工程において形成
されるBlk−W層との密着性を向上させることを目的
とするものである。
【0025】次に、図示されないレジスト・マスクを用
いて上記TiN密着層6とSiO2 層間絶縁膜5をエッ
チングし、図2に示されるようにコンタクト・ホール7
を開口した。エッチング・ガスは、TiN密着層6につ
いてはCl2 、SiO2 層間絶縁膜5についてはCHF
3 を使用した。コンタクト・ホール7の開口径は400
nmとし、アスペクト比は2となった。
いて上記TiN密着層6とSiO2 層間絶縁膜5をエッ
チングし、図2に示されるようにコンタクト・ホール7
を開口した。エッチング・ガスは、TiN密着層6につ
いてはCl2 、SiO2 層間絶縁膜5についてはCHF
3 を使用した。コンタクト・ホール7の開口径は400
nmとし、アスペクト比は2となった。
【0026】次に、図3に示されるように、CVD法に
より上記のウェハの全面に厚さ50〜100nmのCV
D−TiN層8を成膜した。このときの条件は、一例と
してTiCl4 流量9SCCM,NH3 流量900SC
CM,ガス圧0.27Pa(2mTorr),ウェハ温
度600〜700℃とした。上記CVD−TiN層8
は、極めてコンフォーマルに形成された。
より上記のウェハの全面に厚さ50〜100nmのCV
D−TiN層8を成膜した。このときの条件は、一例と
してTiCl4 流量9SCCM,NH3 流量900SC
CM,ガス圧0.27Pa(2mTorr),ウェハ温
度600〜700℃とした。上記CVD−TiN層8
は、極めてコンフォーマルに形成された。
【0027】次に、上記のウェハをRIE(反応性イオ
ン・エッチング)装置にセットし、CVD−TiN層8
をエッチバックした。このときのエッチング条件は、一
例としてCl2 流量50SCCM,Ar流量25SCC
M,ガス圧20Pa(150mTorr),RFパワー
250W(13.56MHz)とした。このエッチバッ
クにより、図4に示されるように、イオンの垂直入射面
においてCVD−TiN層8が除去され、コンタクト・
ホール7の側壁面上にサイドウォール8aが形成され
た。さらに、若干のオーバーエッチングを行うことによ
り、コンタクト・ホール7の底面に露出した第1のTi
Nバリヤ層4の一部も除去された。ただし、このオーバ
ーエッチングによっても、SiO2 層間絶縁膜5の上表
面のTiN密着層6は除去されない。
ン・エッチング)装置にセットし、CVD−TiN層8
をエッチバックした。このときのエッチング条件は、一
例としてCl2 流量50SCCM,Ar流量25SCC
M,ガス圧20Pa(150mTorr),RFパワー
250W(13.56MHz)とした。このエッチバッ
クにより、図4に示されるように、イオンの垂直入射面
においてCVD−TiN層8が除去され、コンタクト・
ホール7の側壁面上にサイドウォール8aが形成され
た。さらに、若干のオーバーエッチングを行うことによ
り、コンタクト・ホール7の底面に露出した第1のTi
Nバリヤ層4の一部も除去された。ただし、このオーバ
ーエッチングによっても、SiO2 層間絶縁膜5の上表
面のTiN密着層6は除去されない。
【0028】なお、このサイドウォール8aの形成によ
り、コンタクト・ホール7の開口端の形状は、CVD−
TiN層8を成膜した直後の状態(図3参照。)よりも
さらになだらかなラウンド形状となった。これは、狭隘
なパターン部におけるイオンの入射確率やエッチング反
応生成物の脱離速度等の差に起因して、コンタクト・ホ
ール7の開口端付近の方がエッチング速度が高くなって
いるためである。かかるコンタクト・ホール7の断面形
状の改善が、本発明の最大のポイントである。
り、コンタクト・ホール7の開口端の形状は、CVD−
TiN層8を成膜した直後の状態(図3参照。)よりも
さらになだらかなラウンド形状となった。これは、狭隘
なパターン部におけるイオンの入射確率やエッチング反
応生成物の脱離速度等の差に起因して、コンタクト・ホ
ール7の開口端付近の方がエッチング速度が高くなって
いるためである。かかるコンタクト・ホール7の断面形
状の改善が、本発明の最大のポイントである。
【0029】次に、コンタクト・ホール7の底面にTi
Nを再生させるため、上記ウェハをランプ・アニール装
置にセットし、100%NH3 雰囲気中、800℃,3
0秒間のアニールを行った。このアニールにより、図5
に示されるように、TiSix 層3の露出面の表層部に
自己整合的に第2のTiNバリヤ層9が形成された。T
iSix 膜をNH3 雰囲気中にてアニールすると表層部
にTiN膜が形成されることは、たとえばExtend
ed Abstract of ECS Fall M
eeting,Vol.87−2(1987)等に報告
されている。また、上記アニールには、CVDの過程で
TiN密着層6やサイドウォール8aに取り込まれてい
る残留塩素を脱離させる効果もある。
Nを再生させるため、上記ウェハをランプ・アニール装
置にセットし、100%NH3 雰囲気中、800℃,3
0秒間のアニールを行った。このアニールにより、図5
に示されるように、TiSix 層3の露出面の表層部に
自己整合的に第2のTiNバリヤ層9が形成された。T
iSix 膜をNH3 雰囲気中にてアニールすると表層部
にTiN膜が形成されることは、たとえばExtend
ed Abstract of ECS Fall M
eeting,Vol.87−2(1987)等に報告
されている。また、上記アニールには、CVDの過程で
TiN密着層6やサイドウォール8aに取り込まれてい
る残留塩素を脱離させる効果もある。
【0030】次に、ブランケットCVD法によるBlk
−W層の成膜を行った。この成膜は、SiH4 還元法に
よるW核形成、低WF6 流量H2 還元法による中間バリ
ヤ層の成膜、高WF6 流量H2 還元法による埋め込み、
の3段階成膜法により行った。最初のSiH4 還元法に
よるW核形成は、一例としてWF6 流量7SCCM,S
iH4 流量5SCCM,ガス圧532Pa(4Tor
r)、ウェハ温度450℃の条件で行った。
−W層の成膜を行った。この成膜は、SiH4 還元法に
よるW核形成、低WF6 流量H2 還元法による中間バリ
ヤ層の成膜、高WF6 流量H2 還元法による埋め込み、
の3段階成膜法により行った。最初のSiH4 還元法に
よるW核形成は、一例としてWF6 流量7SCCM,S
iH4 流量5SCCM,ガス圧532Pa(4Tor
r)、ウェハ温度450℃の条件で行った。
【0031】続いて、低WF6 流量H2 還元法を一例と
してWF6 流量30SCCM,H2 流量1800SCC
M,ガス圧1.06×104 Pa(80Torr),ウ
ェハ温度450℃の条件で実施し、図6に示されるよう
に、ウェハの全面に中間バリヤ層10を形成した。この
過程は供給律速に支配されるため、中間バリヤ層10の
ステップ・カバレッジは本来それほど良好ではないが、
本発明ではコンタクト・ホール7の開口端がサイドウォ
ール8aの形成によりラウンド形状とされているため、
中間バリヤ層10はほぼコンフォーマルに形成された。
してWF6 流量30SCCM,H2 流量1800SCC
M,ガス圧1.06×104 Pa(80Torr),ウ
ェハ温度450℃の条件で実施し、図6に示されるよう
に、ウェハの全面に中間バリヤ層10を形成した。この
過程は供給律速に支配されるため、中間バリヤ層10の
ステップ・カバレッジは本来それほど良好ではないが、
本発明ではコンタクト・ホール7の開口端がサイドウォ
ール8aの形成によりラウンド形状とされているため、
中間バリヤ層10はほぼコンフォーマルに形成された。
【0032】なお、このようにコンタクト・ホール7の
埋め込みの初期においてSiH4 還元法と低WF6 流量
H2 還元法が併用されることにより、Si基板1側への
Wの食い込みやワームホール等は発生しなかった。
埋め込みの初期においてSiH4 還元法と低WF6 流量
H2 還元法が併用されることにより、Si基板1側への
Wの食い込みやワームホール等は発生しなかった。
【0033】続いて、高WF6 流量H2 還元法を一例と
してWF6 流量95SCCM,H2 流量550SCC
M,ガス圧1,06×104 Pa(80Torr),ウ
ェハ温度450℃の条件で実施し、図7に示されるよう
に、コンタクト・ホール7をW埋め込み層11で埋め込
んだ。このW埋め込み層11と上記の中間バリヤ層10
とを、Blk−W層12と総称することにする。
してWF6 流量95SCCM,H2 流量550SCC
M,ガス圧1,06×104 Pa(80Torr),ウ
ェハ温度450℃の条件で実施し、図7に示されるよう
に、コンタクト・ホール7をW埋め込み層11で埋め込
んだ。このW埋め込み層11と上記の中間バリヤ層10
とを、Blk−W層12と総称することにする。
【0034】上記Blk−W層12は、このままパター
ニングして配線層として使用することもできるが、Al
系材料層等と比較すると比抵抗が高い。そこで、コンタ
クト・ホール7の内部にのみ残していわゆるプラグを形
成するため、上記Blk−W層12をRIEによりエッ
チバックした。このときの条件は、一例としてSF6 流
量140SCCM,Ar流量70SCCM,ガス圧2
6.6Pa(200mTorr),RFパワー475W
(13.56MHz)とした。このエッチバックによ
り、図8に示されるようにWプラグ12aが形成され
た。なお、エッチング後の中間バリヤ層10とW埋め込
み層11は、もとの符号に添字aを付して表してある。
ニングして配線層として使用することもできるが、Al
系材料層等と比較すると比抵抗が高い。そこで、コンタ
クト・ホール7の内部にのみ残していわゆるプラグを形
成するため、上記Blk−W層12をRIEによりエッ
チバックした。このときの条件は、一例としてSF6 流
量140SCCM,Ar流量70SCCM,ガス圧2
6.6Pa(200mTorr),RFパワー475W
(13.56MHz)とした。このエッチバックによ
り、図8に示されるようにWプラグ12aが形成され
た。なお、エッチング後の中間バリヤ層10とW埋め込
み層11は、もとの符号に添字aを付して表してある。
【0035】なお、図8に示される例では、エッチバッ
クをTiN密着層6が露出したところで終了したが、さ
らに配線抵抗を低下させるために必要に応じてTiN密
着層6もエッチバックにより除去しても良い。この場
合、Blk−W層12のエッチバックを、プラグ12a
の表面がSiO2 層間絶縁膜5と同程度の高さとなるま
で行っておき、続いてエッチング条件を一例としてCl
2 流量10SCCM,Ar流量115SCCM,ガス圧
11.3Pa(85mTorr),RFパワー150W
(13.56MHz)と切り替えて、TiN密着層6お
よびサイドウォール8aの一部をエッチバックすれば良
い。
クをTiN密着層6が露出したところで終了したが、さ
らに配線抵抗を低下させるために必要に応じてTiN密
着層6もエッチバックにより除去しても良い。この場
合、Blk−W層12のエッチバックを、プラグ12a
の表面がSiO2 層間絶縁膜5と同程度の高さとなるま
で行っておき、続いてエッチング条件を一例としてCl
2 流量10SCCM,Ar流量115SCCM,ガス圧
11.3Pa(85mTorr),RFパワー150W
(13.56MHz)と切り替えて、TiN密着層6お
よびサイドウォール8aの一部をエッチバックすれば良
い。
【0036】実施例2 本実施例では、実施例1と異なり、SiO2 層間絶縁膜
5とBlk−W層12の密着性を高めるためのTiN密
着層を、コンタクト・ホール7の開口およびサイドウォ
ール8aの形成後に行った。このプロセスを、図9ない
し図14を参照しながら説明する。なお、これらの図面
における参照符号は、共通部分については前出の図1な
いし図8と同一とした。
5とBlk−W層12の密着性を高めるためのTiN密
着層を、コンタクト・ホール7の開口およびサイドウォ
ール8aの形成後に行った。このプロセスを、図9ない
し図14を参照しながら説明する。なお、これらの図面
における参照符号は、共通部分については前出の図1な
いし図8と同一とした。
【0037】まず、図9に示されるように、不純物拡散
領域2の形成されたSi基板1上にSiO2 層間絶縁膜
5を形成し、図示されないレジスト・マスクを用いてエ
ッチングを行うことによりコンタクト・ホール7を開口
した。不純物拡散領域2の表層部におけるTiSix 層
3、第1のTiNバリヤ層4等の構成は、実施例1と同
様である。
領域2の形成されたSi基板1上にSiO2 層間絶縁膜
5を形成し、図示されないレジスト・マスクを用いてエ
ッチングを行うことによりコンタクト・ホール7を開口
した。不純物拡散領域2の表層部におけるTiSix 層
3、第1のTiNバリヤ層4等の構成は、実施例1と同
様である。
【0038】次に、図10に示されるようにウェハの全
面にCVD−TiN層8を成膜し、さらにこれをエッチ
バックして図11に示されるようにサイドウォール8a
を形成した。CVD条件、エッチバック条件等は、実施
例1と同様である。
面にCVD−TiN層8を成膜し、さらにこれをエッチ
バックして図11に示されるようにサイドウォール8a
を形成した。CVD条件、エッチバック条件等は、実施
例1と同様である。
【0039】次に、図12に示されるように、スパッリ
ング法によりTiN密着層13を5〜10nmの厚さに
堆積させた。このとき、TiN密着層13の厚さが薄
く、しかもコンタクト・ホール7の開口端がラウンド形
状とされているため、開口端にオーバーハングが形成さ
れることはなかった。また、スパッタリング法はステッ
プ・カバレッジに劣るため、上述のような少量のスパッ
タ量では微細なコンタクト・ホール7の側壁面や底面に
は十分な膜厚のTiN密着層13が形成されないが、本
実施例では一向に差し支えない。
ング法によりTiN密着層13を5〜10nmの厚さに
堆積させた。このとき、TiN密着層13の厚さが薄
く、しかもコンタクト・ホール7の開口端がラウンド形
状とされているため、開口端にオーバーハングが形成さ
れることはなかった。また、スパッタリング法はステッ
プ・カバレッジに劣るため、上述のような少量のスパッ
タ量では微細なコンタクト・ホール7の側壁面や底面に
は十分な膜厚のTiN密着層13が形成されないが、本
実施例では一向に差し支えない。
【0040】次に、NH3 雰囲気中においてランプ・ア
ニールを行うことにより、図13に示されるように、コ
ンタクト・ホール7底面のTiSix 層3の表面に自己
整合的に第2のTiN層9を再生させた。さらに、実施
例1と同様に3段階成膜法を実施してBlk−W層12
を形成した後、これをエッチバックし、図14に示され
るようにWプラグ12aを形成した。
ニールを行うことにより、図13に示されるように、コ
ンタクト・ホール7底面のTiSix 層3の表面に自己
整合的に第2のTiN層9を再生させた。さらに、実施
例1と同様に3段階成膜法を実施してBlk−W層12
を形成した後、これをエッチバックし、図14に示され
るようにWプラグ12aを形成した。
【0041】実施例3 本実施例では、実施例2と異なり、CVD−TiN層8
を途中までエッチバックすることにより、SiO2 層間
絶縁膜5の上表面におけるTiN密着層13の形成工程
と、コンタクト・ホール7の底面における第2のTiN
バリヤ層9の再生工程とを省略した例である。このプロ
セスを、図15および図16を参照しながら説明する。
なお、これらの図面における参照符号は、前出の各図面
と共通部分については同一である。
を途中までエッチバックすることにより、SiO2 層間
絶縁膜5の上表面におけるTiN密着層13の形成工程
と、コンタクト・ホール7の底面における第2のTiN
バリヤ層9の再生工程とを省略した例である。このプロ
セスを、図15および図16を参照しながら説明する。
なお、これらの図面における参照符号は、前出の各図面
と共通部分については同一である。
【0042】まず、前出の図10に示されるように、厚
さ約50〜100nmのCVD−TiN層8をウェハの
全面に形成した後、このCVD−TiN層8をエッチバ
ックした。このエッチバックは、コンタクト・ホール7
の底面におけるCVD−TiN層8の膜厚が10〜15
nmとなったところで終了した。これにより、ウェハの
全面はエッチバックCVD−TiN層8bで被覆された
状態となった。このとき、コンタクト・ホール7の開口
端にはラウンド形状が達成された。
さ約50〜100nmのCVD−TiN層8をウェハの
全面に形成した後、このCVD−TiN層8をエッチバ
ックした。このエッチバックは、コンタクト・ホール7
の底面におけるCVD−TiN層8の膜厚が10〜15
nmとなったところで終了した。これにより、ウェハの
全面はエッチバックCVD−TiN層8bで被覆された
状態となった。このとき、コンタクト・ホール7の開口
端にはラウンド形状が達成された。
【0043】さらに、実施例1と同様に3段階成膜法を
実施してBlk−W層12を形成した後、これをエッチ
バックし、図16に示されるようにWプラグ12aを形
成した。
実施してBlk−W層12を形成した後、これをエッチ
バックし、図16に示されるようにWプラグ12aを形
成した。
【0044】以上、本発明を3つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば、高融点金属としては上述のW
以外にも、Mo,Ta,Ti等を使用することができ
る。また、ウェハの構成、各層の成膜条件、エッチング
条件等は適宜変更可能であることは言うまでもない。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば、高融点金属としては上述のW
以外にも、Mo,Ta,Ti等を使用することができ
る。また、ウェハの構成、各層の成膜条件、エッチング
条件等は適宜変更可能であることは言うまでもない。
【0045】
【発明の効果】以上の説明からも明らかなように、本発
明によれば接続孔の開口端がラウンド形状とされるの
で、ブランケットCVD法の初期においてステップ・カ
バレッジにやや劣る条件が採用された場合にも、均一な
接続孔の埋め込みを実現することができる。また、成膜
条件の選択幅が広がることにより、成膜の初期に基板の
浸食を低減できる条件を採用することが可能となり、基
板への高融点金属層の食い込みやワームホール等の発生
を防止することができる。
明によれば接続孔の開口端がラウンド形状とされるの
で、ブランケットCVD法の初期においてステップ・カ
バレッジにやや劣る条件が採用された場合にも、均一な
接続孔の埋め込みを実現することができる。また、成膜
条件の選択幅が広がることにより、成膜の初期に基板の
浸食を低減できる条件を採用することが可能となり、基
板への高融点金属層の食い込みやワームホール等の発生
を防止することができる。
【0046】したがって、本発明は微細なデザイン・ル
ールにもとづき設計され高集積度、高性能、高信頼性を
有する半導体装置の製造に極めて好適である。
ールにもとづき設計され高集積度、高性能、高信頼性を
有する半導体装置の製造に極めて好適である。
【図1】本発明を適用したプロセス例において、Si基
板上のSiO2 層間絶縁膜上にTiN密着層が成膜され
た状態を示す概略断面図である。
板上のSiO2 層間絶縁膜上にTiN密着層が成膜され
た状態を示す概略断面図である。
【図2】図1のTiN密着層とSiO2 層間絶縁膜とを
エッチングしてコンタクト・ホールが開口された状態を
示す概略断面図である。
エッチングしてコンタクト・ホールが開口された状態を
示す概略断面図である。
【図3】図2のウェハの全面にCVD−TiN層が成膜
された状態を示す概略断面図である。
された状態を示す概略断面図である。
【図4】図3のCVD−TiN層がエッチバックされ、
サイドウォールが形成された状態を示す概略断面図であ
る。
サイドウォールが形成された状態を示す概略断面図であ
る。
【図5】図4のコンタクト・ホールの底面において、ラ
ンプ・アニールにより第2のTiNバリヤ層が再生され
た状態を示す概略断面図である。
ンプ・アニールにより第2のTiNバリヤ層が再生され
た状態を示す概略断面図である。
【図6】図5のウェハの全面にWからなる中間バリヤ層
が成膜された状態を示す概略断面図である。
が成膜された状態を示す概略断面図である。
【図7】図6のウェハの全面にWからなる埋め込み層が
形成され、Blk−W層が完成された状態を示す概略断
面図である。
形成され、Blk−W層が完成された状態を示す概略断
面図である。
【図8】図7のBlk−W層をエッチバックし、Wプラ
グが形成された状態を示す概略断面図である。
グが形成された状態を示す概略断面図である。
【図9】本発明を適用した他のプロセス例において、S
i基板上のSiO2層間絶縁膜にコンタクト・ホールが
開口された状態を示す概略断面図である。
i基板上のSiO2層間絶縁膜にコンタクト・ホールが
開口された状態を示す概略断面図である。
【図10】図9のウェハの全面にCVD−TiN層が成
膜された状態を示す概略断面図である。
膜された状態を示す概略断面図である。
【図11】図10のCVD−TiN層がエッチバックさ
れ、サイドウォールが形成された状態を示す概略断面図
である。
れ、サイドウォールが形成された状態を示す概略断面図
である。
【図12】図11の少なくともSiO2 層間絶縁膜の上
表面にTiN密着層が形成された状態を示す概略断面図
である。
表面にTiN密着層が形成された状態を示す概略断面図
である。
【図13】図12のコンタクト・ホールの底面におい
て、ランプ・アニールにより第2のTiNバリヤ層が再
生された状態を示す概略断面図である。
て、ランプ・アニールにより第2のTiNバリヤ層が再
生された状態を示す概略断面図である。
【図14】図13のコンタクト・ホールの内部がWプラ
グで埋め込まれた状態を示す概略断面図である。
グで埋め込まれた状態を示す概略断面図である。
【図15】本発明を適用したさらに他のプロセス例にお
いて、CVD−TiN層が途中までエッチバックされた
状態を示す概略断面図である。
いて、CVD−TiN層が途中までエッチバックされた
状態を示す概略断面図である。
【図16】図15のコンタクト・ホールの内部がWプラ
グで埋め込まれた状態を示す概略断面図である。
グで埋め込まれた状態を示す概略断面図である。
【図17】従来の配線形成方法における問題点を説明す
るための概略断面図であり、(a)はコンタクト・ホー
ルがステップ・カバレッジに劣るTiN層で被覆された
状態、(b)はコンタクト・ホールがBlk−W層で埋
め込まれる際に、Si基板側へワーム・ホールやWの食
い込み部が発生した状態をそれぞれ表す。
るための概略断面図であり、(a)はコンタクト・ホー
ルがステップ・カバレッジに劣るTiN層で被覆された
状態、(b)はコンタクト・ホールがBlk−W層で埋
め込まれる際に、Si基板側へワーム・ホールやWの食
い込み部が発生した状態をそれぞれ表す。
【図18】従来の配線形成方法において、コンタクト・
ホールを被覆するTiN層の上に、ステップ・カバレッ
ジに劣るWの中間バリヤ層が形成され、開口端がオーバ
ーハング形状となった状態を示す概略断面図である。
ホールを被覆するTiN層の上に、ステップ・カバレッ
ジに劣るWの中間バリヤ層が形成され、開口端がオーバ
ーハング形状となった状態を示す概略断面図である。
1 ・・・Si基板 2 ・・・不純物拡散領域 3 ・・・TiSix 層 4 ・・・第1のTiNバリヤ層 5 ・・・SiO2 層間絶縁膜 6,13 ・・・TiN密着層 7 ・・・コンタクト・ホール 8 ・・・CVD−TiN層 8a ・・・サイドウォール 8b ・・・エッチバックCVD−TiN層 9 ・・・第2のTiNバリヤ層 10 ・・・中間バリヤ層(W) 11 ・・・W埋め込み層 12 ・・・Blk−W層 12a ・・・Wプラグ
Claims (1)
- 【請求項1】 基板上の絶縁膜に接続孔を開口する工程
と、 CVD法により少なくとも前記接続孔の内壁面を被覆す
るごとく窒化チタン層を成膜する工程と、 前記窒化チタン層をエッチバックすることにより該窒化
チタン層を少なくとも前記接続孔の側壁面上に残す工程
と、 前記接続孔を高融点金属層で充填する工程とを有するこ
とを特徴とする配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34232791A JPH05152292A (ja) | 1991-11-30 | 1991-11-30 | 配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34232791A JPH05152292A (ja) | 1991-11-30 | 1991-11-30 | 配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05152292A true JPH05152292A (ja) | 1993-06-18 |
Family
ID=18352872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34232791A Withdrawn JPH05152292A (ja) | 1991-11-30 | 1991-11-30 | 配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05152292A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
US5747384A (en) * | 1994-12-26 | 1998-05-05 | Sony Corporation | Process of forming a refractory metal thin film |
US5770519A (en) * | 1995-06-05 | 1998-06-23 | Advanced Micro Devices, Inc. | Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device |
US5874360A (en) * | 1992-09-11 | 1999-02-23 | Sgs-Thomson Microelectronics Limited | Manufacture of semiconductor devices |
US5985767A (en) * | 1996-01-31 | 1999-11-16 | Micron Technology, Inc. | Facet etch for improved step coverage of integrated circuit contacts |
JP2013131653A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
-
1991
- 1991-11-30 JP JP34232791A patent/JPH05152292A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874360A (en) * | 1992-09-11 | 1999-02-23 | Sgs-Thomson Microelectronics Limited | Manufacture of semiconductor devices |
US5747384A (en) * | 1994-12-26 | 1998-05-05 | Sony Corporation | Process of forming a refractory metal thin film |
US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
EP0720211A3 (en) * | 1994-12-30 | 1997-03-05 | At & T Corp | Process for the deposition of tungsten |
US5770519A (en) * | 1995-06-05 | 1998-06-23 | Advanced Micro Devices, Inc. | Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device |
US5985767A (en) * | 1996-01-31 | 1999-11-16 | Micron Technology, Inc. | Facet etch for improved step coverage of integrated circuit contacts |
JP2013131653A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946387B2 (en) | Semiconductor device and method for manufacturing the same | |
US6686278B2 (en) | Method for forming a plug metal layer | |
US20090081863A1 (en) | Method of forming metal wiring layer of semiconductor device | |
US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
JP2578192B2 (ja) | 半導体装置の製造方法 | |
US11967525B2 (en) | Selective tungsten deposition at low temperatures | |
JP2005322882A (ja) | 低温バリア金属層を用いた半導体素子の金属配線製造方法 | |
JPH05152292A (ja) | 配線形成方法 | |
JP4149546B2 (ja) | 半導体装置の製造方法 | |
JPH1032248A (ja) | タングステン膜形成法 | |
US6048794A (en) | Selective W CVD plug process with a RTA self-aligned W-silicide barrier layer | |
US6087259A (en) | Method for forming bit lines of semiconductor devices | |
JPH05347269A (ja) | 半導体装置の製造方法 | |
EP0926741A2 (en) | Gate structure and method of forming same | |
JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
JP3608515B2 (ja) | 半導体装置における配線構造及びmos型トランジスタ | |
JPH05144951A (ja) | 配線形成方法 | |
JPH05206081A (ja) | ドライエッチング方法 | |
KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
JPH0745554A (ja) | 配線形成方法 | |
JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
KR100578213B1 (ko) | 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법 | |
KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
JPH079893B2 (ja) | 半導体装置の製造方法 | |
KR100470944B1 (ko) | 반도체소자의비트라인형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |