JPH10304650A - Gate drive circuit of voltage-driven switching device - Google Patents
Gate drive circuit of voltage-driven switching deviceInfo
- Publication number
- JPH10304650A JPH10304650A JP10408697A JP10408697A JPH10304650A JP H10304650 A JPH10304650 A JP H10304650A JP 10408697 A JP10408697 A JP 10408697A JP 10408697 A JP10408697 A JP 10408697A JP H10304650 A JPH10304650 A JP H10304650A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- switch element
- turned
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は電圧駆動形スイッチ
素子のゲート駆動回路に係り、特に電圧駆動形スイッチ
素子のゲート入力容量によるゲート電圧の遅れを小さく
してターンオフ後の状態を安定に維持するようにした電
圧駆動形スイッチ素子のゲート駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate drive circuit for a voltage-driven switch element, and more particularly to a gate drive circuit for a voltage-driven switch element which reduces a gate voltage delay due to a gate input capacitance and stably maintains a state after turn-off. The present invention relates to a gate drive circuit for a voltage-driven switch element as described above.
【0002】[0002]
【従来の技術】直流電力を交流電力に変換して誘導電動
機を駆動するインバータなどの電力変換装置を構成する
スイッチ素子として絶縁ゲート形トランジスタ(以下I
GBTと称する)等の電圧駆動形スイッチ素子が用いら
れ、そのゲート駆動回路として図9に示す回路が用いら
れている。2. Description of the Related Art An insulated gate transistor (hereinafter referred to as I) is used as a switch element in a power converter such as an inverter for driving an induction motor by converting DC power into AC power.
A voltage-driven switch element such as a GBT) is used, and the circuit shown in FIG. 9 is used as a gate drive circuit.
【0003】このゲート駆動回路は、IGBT7を導通
状態(オン)或いは非導通状態(オフ)とするためのス
イッチング指令vinが入力されると、トランジスタ3、
4及びゲート抵抗6を介してIGBT7のゲート・エミ
ッタ間にスイッチング指令vinに対応したゲート電圧v
geが加えられ、IGBT7がターンオン或いはターンオ
フ等のスイッチング動作が行われる。When a switching command vin for turning the IGBT 7 into a conductive state (ON) or a non-conductive state (OFF) is input to the gate drive circuit, the transistor 3,
4 and a gate voltage v corresponding to a switching command vin between the gate and the emitter of the IGBT 7 via the gate resistor 6.
ge is added, and a switching operation such as turning on or turning off the IGBT 7 is performed.
【0004】すなわち、ゲート制御回路(図示なし)か
ら、図10に示すように正のスイッチング指令vinが入
力されるとトランジスタ3がオン、トランジスタ4がオ
フしてその出力電圧vg が正電圧になり、ゲート抵抗6
を介して与えられるゲート電圧vgeが正バイアスされて
IGBT7がターンオンする。また、スイッチング指令
vinが負になるとトランジスタ3がオフ、トランジスタ
4がオンしてその出力電圧vg が負電圧になり、ゲート
電圧vgeが負バイアスされてIGBT7がターンオフす
る。That is, when a positive switching command vin is input from a gate control circuit (not shown) as shown in FIG. 10, the transistor 3 is turned on, the transistor 4 is turned off, and the output voltage vg becomes a positive voltage. , Gate resistance 6
Is positively biased, and the IGBT 7 is turned on. When the switching command vin becomes negative, the transistor 3 is turned off, the transistor 4 is turned on, the output voltage vg becomes negative, the gate voltage vge is negatively biased, and the IGBT 7 is turned off.
【0005】なお、1は電圧Ep の順バイアス用ゲート
電源、2は電圧En の負バイアス用ゲート電源、5は制
限抵抗である。制限抵抗5はゲート電源2とトランジス
タ4間に接続、或いは両方に接続される場合もある。Reference numeral 1 denotes a forward bias gate power supply of a voltage Ep, 2 denotes a negative bias gate power supply of a voltage En, and 5 denotes a limiting resistor. The limiting resistor 5 may be connected between the gate power supply 2 and the transistor 4, or both.
【0006】[0006]
【発明が解決しようとする課題】IGBTは、一般的に
図11に示すようにゲート、エミッタ、コレクタの各端
子間にCge,Ccg,Cceの等価静電容量8〜10が存在
((株)東芝発行の半導体データブック「IGBT」編
(1996年度版)を参照)し、コレクタとエミッタ間は外
部回路で高周波的に短絡状態となるので、IGBTのゲ
ート・エミッタ間の入力容量CiesとしてCcg+Cgeが
存在する。従って、IGBTをスイッチング動作させる
ためにはゲート抵抗6を介して入力容量Ciesの電荷の
充放電を行う必要があり、従来のゲート駆動回路(図
9)ではゲート抵抗6と入力容量Ciesで定まる時定数
(R6 ・Cies)の遅れが生じ、IGBTのスイッチン
グ動作に不具合を生じる場合がある。As shown in FIG. 11, an IGBT generally has equivalent capacitances 8 to 10 of Cge, Ccg, and Cce between the gate, emitter, and collector terminals. According to Toshiba's semiconductor data book “IGBT” (1996 edition), since the collector and emitter are short-circuited at high frequency by an external circuit, the input capacitance Cies between the gate and emitter of the IGBT is Ccg + Cge. Exists. Therefore, in order to perform the switching operation of the IGBT, it is necessary to charge and discharge the charge of the input capacitance Cies via the gate resistor 6. In the conventional gate drive circuit (FIG. 9), when the charge is determined by the gate resistance 6 and the input capacitance Cies. A delay of the constant (R6.Cies) may occur, which may cause a failure in the switching operation of the IGBT.
【0007】例えば、図12(a)に示すように、IG
BT25と26が直流電圧源にブリッジ接続され、IG
BT25と26が交互にオン、オフするPWMインバー
タが構成され、出力側から還流する電流I0 が図示のよ
うに流れ、ダイオード27を介して直流電源側に回生し
ている状態においてIGBT26をターンオンさせたと
きIGBT25が誤点弧して過大な短絡電流が流れIG
BTに損傷を与える場合がある。For example, as shown in FIG.
The BTs 25 and 26 are bridged to a DC voltage source,
A PWM inverter in which the BTs 25 and 26 are turned on and off alternately is formed, and the IGBT 26 is turned on in a state where the current I0 circulating from the output side flows as shown in the figure and is regenerated to the DC power supply side via the diode 27. IGBT 25 erroneously fires and an excessive short-circuit current flows,
The BT may be damaged.
【0008】すなわち、このような状態でIGBT25
に負のゲート電圧vgu、IGBT26に正のゲート電圧
vgxが与えられ、IGBT26がターンオンして電流I
0 がダイオード27からIGBT26へ転流するとき、
図12(b)に示すように、IGBT25に与えられる
ゲート電圧vguが十分な負バイアス状態に移行するまで
に前述した時定数による時間遅れが生じ、IGBT26
が高速にターンオンすると、IGBT25のコレクタ・
エミッタ間電圧vu が急速に上昇しそのdv/dtによ
ってゲート電圧vguに静電結合による誘導電圧が発生し
てIGBT25が再点弧(誤点弧)する場合がある。That is, in such a state, the IGBT 25
IGBT 26 is supplied with a negative gate voltage vgu, and IGBT 26 is supplied with a positive gate voltage vgx.
When 0 is commutated from the diode 27 to the IGBT 26,
As shown in FIG. 12B, a time delay occurs due to the above-described time constant until the gate voltage vgu applied to the IGBT 25 shifts to a sufficient negative bias state, and the IGBT 26
Turns on quickly, the collector of IGBT25
The emitter-to-emitter voltage vu rapidly rises, and an induced voltage due to electrostatic coupling is generated in the gate voltage vgu by the dv / dt, so that the IGBT 25 may be re-ignited (misfired).
【0009】この遅れを小さくするためには、ゲート抵
抗6の値を小さくして時定数(R6・Cies)を短くす
るか、負バイアスを与えるゲート電源2の電圧En を高
くすることが考えられる。しかし、ゲート抵抗6の値を
小さくした場合、IGBT7のターンオフ速度が速くな
ってサージ電圧が大きくなり、IGBTが過電圧で損傷
する危険がある。また、ゲート電源2の電圧En を高く
しても同様の問題が発生する。In order to reduce the delay, it is conceivable to reduce the value of the gate resistor 6 to shorten the time constant (R6 · Cies), or to increase the voltage En of the gate power supply 2 for giving a negative bias. . However, when the value of the gate resistor 6 is reduced, the turn-off speed of the IGBT 7 increases, the surge voltage increases, and the IGBT may be damaged by an overvoltage. Further, the same problem occurs even when the voltage En of the gate power supply 2 is increased.
【0010】本発明は上記の問題に鑑みてなされたもの
で、その目的は、IGBT等の電圧駆動形スイッチ素子
のゲート入力容量によるゲート電圧の遅れを小さくして
安定にターンオフ制御するゲート駆動回路を提供するこ
とにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to reduce the delay of the gate voltage due to the gate input capacitance of a voltage-driven switch element such as an IGBT and to perform a stable turn-off control. Is to provide.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電圧駆動形スイッチング素子のゲート駆動
回路は、ゲート・エミッタ間のゲート電圧に基づいて導
通状態或いは非導通状態となる電圧駆動形スイッチ素子
にゲート抵抗を介して導通状態或いは非導通状態とする
ためのゲート電圧を与えスイッチング制御を行う場合
に、前記ゲート電圧に基づいて前記電圧駆動形スイッチ
素子のターンオフ完了を判定し、前記電圧駆動形スイッ
チング素子のゲート・エミッタ間に第2のゲート抵抗を
介して負の電圧を与えるゲート制御手段を備え、ターン
オフ後の状態を安定に維持する。In order to achieve the above object, a gate drive circuit of a voltage-driven switching element according to the present invention is provided with a voltage which becomes conductive or non-conductive based on a gate voltage between a gate and an emitter. When performing a switching control by applying a gate voltage to a conductive state or a non-conductive state via a gate resistor to the drive-type switch element, determine turn-off completion of the voltage-driven switch element based on the gate voltage, Gate control means for applying a negative voltage between the gate and the emitter of the voltage-driven switching element via a second gate resistor is provided, and the state after the turn-off is stably maintained.
【0012】[0012]
【発明の実施の形態】本発明の請求項1に係る実施例
(基本形)を図1に示す。図1において、11は第2の
ゲート抵抗、14は判定信号Sに基づいて導通して第2
のゲート抵抗11に負の電圧(−En )を加えるスイッ
チ、30はIGBT7のゲート・エミッタ間電圧vgeに
基づいてIGBT7のターンオフ完了を判定し判定信号
Sを出力するターンオフ判定部である。その他は従来
(図9)と同じものであり同符号で示している。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment (basic form) according to claim 1 of the present invention. In FIG. 1, reference numeral 11 denotes a second gate resistance, and 14 denotes a second
A switch 30 for applying a negative voltage (-En) to the gate resistance 11 of the IGBT 7, and a turn-off determining unit 30 for determining the completion of the turn-off of the IGBT 7 based on the gate-emitter voltage vge of the IGBT 7 and outputting a determination signal S. The other components are the same as those of the related art (FIG. 9), and are denoted by the same reference numerals.
【0013】上記構成において、ゲート制御回路(図示
なし)から、正或いは負の電圧のスイッチング指令vin
が入力されるとトランジスタ3或いはトランジスタ4を
介してスイッチング指令vinに対応した電圧vg が出力
され、ゲート抵抗6を介してIGBT7のゲート・エミ
ッタ間に正或いは負のゲート電圧vgeが与えられ、IG
BT7がターンオン或いはターンオフするスイッチング
制御が従来と同様に行われる。In the above configuration, a switching command vin of a positive or negative voltage is issued from a gate control circuit (not shown).
Is input, a voltage vg corresponding to the switching command vin is output via the transistor 3 or the transistor 4, a positive or negative gate voltage vge is applied between the gate and the emitter of the IGBT 7 via the gate resistor 6, and
Switching control for turning on or off the BT 7 is performed in the same manner as in the related art.
【0014】この場合、負の電圧のスイッチング指令v
inが入力され、トランジスタ4が導通してゲート電源2
の負の電圧に対応した電圧vg が出力され、IGBT7
がターンオフ動作を開始すると、IGBT7のターンオ
フ時の特性によりゲート・エミッタ間電圧vgeは、図2
に示すように、コレクタに流れる電流がゼロになるまで
ミラー電圧と呼ばれるレベル(通常5V程度)に維持さ
れ、コレクタ電流がゼロになると急速に負バイアスの状
態に移行する。ターンオフ時は所定の電流変化率di/
dtでコレクタ電流が減少するので遮断電流が大きいほ
どミラー電圧の発生期間が長くなり遮断電流が小さけれ
ば点線で示すようにミラー電圧の発生期間が短くなる。
そしてゲート電圧vgeが負バイアスの状態に移行する
と、ターンオフ判定部30からターンオフ完了の判定信
号Sが出力されスイッチ14が導通状態となり、ゲート
電源2の負の電圧(−En )が第2のゲート抵抗11を
介してIGBT7のゲート・エミッタ間に並列的に供給
される。これにより、ゲート電圧vgeは急速に負側へシ
フトバイアスされる。従って、IGBT7のコレクタ・
エミッタ間電圧が急速に上昇し、大きなdv/dtが印
加されても再点弧することなくターンオフ状態を維持す
ることができ安定にターンオフ動作を完了させることが
できる。In this case, a negative voltage switching command v
is input, the transistor 4 is turned on and the gate power supply 2
A voltage vg corresponding to the negative voltage of the IGBT 7 is output.
Starts the turn-off operation, the gate-emitter voltage vge changes according to the characteristics of the IGBT 7 at the time of turn-off.
As shown in (2), the current flowing through the collector is maintained at a level called mirror voltage (usually about 5 V) until it becomes zero, and when the collector current becomes zero, the state rapidly shifts to a negative bias state. At the time of turn-off, a predetermined current change rate di /
Since the collector current decreases at dt, the larger the interruption current, the longer the mirror voltage generation period. If the interruption current is small, the shorter the mirror voltage generation period, as indicated by the dotted line.
When the gate voltage vge shifts to a negative bias state, a turn-off completion determination signal S is output from the turn-off determination unit 30, the switch 14 is turned on, and the negative voltage (-En) of the gate power supply 2 is changed to the second gate. It is supplied in parallel between the gate and emitter of the IGBT 7 via the resistor 11. As a result, the gate voltage vge is rapidly shifted to the negative side. Therefore, the collector of IGBT7
Even when the emitter-to-emitter voltage rises rapidly and a large dv / dt is applied, the turn-off state can be maintained without re-ignition, and the turn-off operation can be stably completed.
【0015】図3は本発明のゲート駆動回路の具体的な
実施例を示したもので、請求項2、3に対応するもので
ある。図3において、12、13、14はトランジス
タ、15、16、17は抵抗、18はダイオードであ
る。その他は従来(図9)と同じものであり同符号で示
している。FIG. 3 shows a specific embodiment of the gate drive circuit according to the present invention, and corresponds to claims 2 and 3. In FIG. 3, 12, 13, and 14 are transistors, 15, 16, and 17 are resistors, and 18 is a diode. The other components are the same as those of the related art (FIG. 9), and are denoted by the same reference numerals.
【0016】図3の構成において、ゲート制御回路(図
示なし)から、負の電圧のスイッチング指令vinが入力
されると、トランジスタ3がオフしトランジスタ4がオ
ンしてゲート抵抗6に−En の電圧が入力され、トラン
ジスタ12がオフし、トランジスタ13とトランジスタ
14がオンして第2のゲート抵抗11に−En の電圧が
入力され、ゲート抵抗6から供給されるゲート電圧vge
と共に第2のゲート抵抗11からも並列的にゲート電圧
vgeが供給される。In the configuration shown in FIG. 3, when a negative voltage switching command vin is input from a gate control circuit (not shown), the transistor 3 is turned off, the transistor 4 is turned on, and the voltage of -En is applied to the gate resistor 6. Is input, the transistor 12 is turned off, the transistor 13 and the transistor 14 are turned on, a voltage of −En is input to the second gate resistor 11, and the gate voltage vge supplied from the gate resistor 6 is input.
At the same time, the gate voltage vge is supplied in parallel from the second gate resistor 11.
【0017】この状態からスイッチング指令vinが正の
電圧に変化すると、トランジスタ4がオフしてトランジ
スタ3がオンし、ゲート抵抗6の入力電圧vg が−En
から+Ep に変化し、また同時に、トランジスタ12が
オフからオンに変化しトランジスタ14がオフして第2
のゲート抵抗11の入力電圧は−En からゼロ電圧に変
化し、ゲート電圧vgeが時定数(R6 ・Cies)の変化
率で正方向に変化し始める。(図4を参照) そして、ゲート電圧vgeが負から正に変化する時点でト
ランジスタ13がオフし、更にゲート電圧vgeが増大し
IGBT7はターンオン状態に制御される。When the switching command vin changes to a positive voltage from this state, the transistor 4 turns off and the transistor 3 turns on, and the input voltage vg of the gate resistor 6 becomes -En.
To + Ep, and at the same time, the transistor 12 changes from off to on, the transistor 14 turns off, and the second
The input voltage of the gate resistor 11 changes from -En to zero voltage, and the gate voltage vge starts to change in the positive direction at the rate of change of the time constant (R6.Cies). (Refer to FIG. 4.) When the gate voltage vge changes from negative to positive, the transistor 13 is turned off, the gate voltage vge further increases, and the IGBT 7 is controlled to be turned on.
【0018】その後、IGBT7のコレクタに電流が流
れている状態において、スイッチング指令vinが正から
負の電圧に変化すると、トランジスタ3がオフしトラン
ジスタ4がオンしてゲート抵抗6に−En の電圧が入力
され、同時にトランジスタ12がオフ状態となる。しか
し、IGBT7のコレクタに電流が流れていると、図4
に示すように、ゲート・エミッタ間電圧vgeは直ぐには
負電圧にならず前述したミラー電圧に維持されるのでト
ランジスタ13は直ちにオン状態に移行せず、トランジ
スタ12がオフしてもトランジスタ14はベース電流が
流れずオフ状態が維持される。従って、IGBT7はゲ
ート抵抗6から供給されるゲート電圧vgeのみによって
ターンオフ制御される。コレクタ電流がゼロになりミラ
ー電圧が消滅してゲート・エミッタ電圧vgeが負になる
とトランジスタ13がオンし、トランジスタ14がオン
して第2のゲート抵抗11に入力される電圧はゼロ電圧
から−En に変化し、ゲート抵抗6と第2のゲート抵抗
11から並列的に負のゲート電圧vgeが供給される。Thereafter, when the switching command vin changes from a positive voltage to a negative voltage while a current is flowing through the collector of the IGBT 7, the transistor 3 is turned off, the transistor 4 is turned on, and the voltage of -En is applied to the gate resistor 6. And the transistor 12 is turned off at the same time. However, when a current flows through the collector of the IGBT 7, FIG.
As shown in the figure, the gate-emitter voltage vge does not immediately become a negative voltage but is maintained at the above-mentioned mirror voltage, so that the transistor 13 does not immediately shift to the on state, and the transistor 14 remains at the base even when the transistor 12 turns off. No current flows and the off state is maintained. Therefore, the IGBT 7 is turned off only by the gate voltage vge supplied from the gate resistor 6. When the collector current becomes zero, the Miller voltage disappears and the gate-emitter voltage vge becomes negative, the transistor 13 turns on, the transistor 14 turns on and the voltage input to the second gate resistor 11 changes from zero voltage to −En. , And a negative gate voltage vge is supplied in parallel from the gate resistor 6 and the second gate resistor 11.
【0019】従って、本実施例によれば、IGBT7が
ターンオフ動作を完了した後、ゲート電圧vgeが従来
(点線)より短い時定数[Cge・(Rg1・Rg2/(Rg1
+Rg2))]で急速に負側にバイアスされる。これによ
り、IGBT7のコレクタ・エミッタ間電圧のdv/d
tによる再点弧を防止することができる。Therefore, according to the present embodiment, after the IGBT 7 completes the turn-off operation, the gate voltage vge has a shorter time constant [Cge. (Rg1.Rg2 / Rg1) than the conventional (dotted line).
+ Rg2))] and is rapidly biased to the negative side. Thereby, the dv / d of the collector-emitter voltage of the IGBT 7 is
Re-ignition due to t can be prevented.
【0020】なお、本実施例ではIGBT7のターンオ
フ完了を検知してゲート電圧を制御するのでIGBT7
の遮断電流による特性の変化あるいは個体差によるバラ
ツキなどは効果に影響しない。In this embodiment, since the gate voltage is controlled by detecting the completion of turn-off of the IGBT 7, the IGBT 7 is controlled.
The change in characteristics due to the breaking current or the variation due to individual differences does not affect the effect.
【0021】図5は本発明のゲート駆動回路の別の具体
的な実施例を示したもので、請求項4、5に対応するも
のである。図5において、19、20はダイオード、2
1、22は抵抗である。その他は前述実施例(図3)及
び従来(図9)と同じものであり同符号で示している。FIG. 5 shows another specific embodiment of the gate drive circuit of the present invention, which corresponds to claims 4 and 5. In FIG. 5, 19 and 20 are diodes, 2
Reference numerals 1 and 22 are resistors. Others are the same as those in the above-described embodiment (FIG. 3) and the conventional (FIG. 9), and are denoted by the same reference numerals.
【0022】この実施例は、ゲート抵抗6の入力側の電
圧vg と出力側の電圧vgeの高い方の電圧によってトラ
ンジスタ13をオン、オフさせるようにしたものであ
る。図5の構成において、ゲート制御回路(図示なし)
から、負の電圧のスイッチング指令vinが入力される
と、トランジスタ3がオフしトランジスタ4がオンして
ゲート抵抗6に−En の電圧が入力され、トランジスタ
13とトランジスタ14がオンして第2のゲート抵抗1
1に−En の電圧が入力され、IGBT7に負のゲート
電圧vgeが並列的に供給される。In this embodiment, the transistor 13 is turned on and off by the higher of the input side voltage vg and the output side voltage vge of the gate resistor 6. In the configuration of FIG. 5, a gate control circuit (not shown)
, A switching command vin of a negative voltage is input, the transistor 3 is turned off, the transistor 4 is turned on, a voltage of −En is input to the gate resistor 6, and the transistors 13 and 14 are turned on and the second Gate resistance 1
1 is supplied with the voltage -En, and the negative gate voltage vge is supplied to the IGBT 7 in parallel.
【0023】この状態からスイッチング指令vinが正の
電圧に変化すると、トランジスタ4がオフしてトランジ
スタ3がオンし、ゲート抵抗6の入力電圧vg が−En
から+Ep に変化し、また同時に、トランジスタ13が
オンからオフに変化しトランジスタ14がオフして第2
のゲート抵抗11の入力側が開放され、ゲート電圧vge
が時定数(R6 ・Cies)の変化率で正方向に増大し、
IGBT7はターンオン状態に制御される。(図6参
照) その後、IGBT7のコレクタに電流が流れている状態
において、スイッチング指令vinが負の電圧に変化する
と、再びトランジスタ3がオフしトランジスタ4がオン
してゲート抵抗6に−En の電圧が入力される。しか
し、IGBT7のコレクタに電流が流れているとゲート
・エミッタ間電圧vgeは直ぐには負電圧にならずミラー
電圧に維持されるので、図6に示すように、トランジス
タ13は直ちにオン状態に移行せず、トランジスタ14
はオフ状態が維持される。従って、IGBT7はゲート
抵抗6から供給されるゲート電圧vgeのみによってター
ンオフ制御される。コレクタ電流がゼロになりミラー電
圧が消滅してゲート電圧vgeが負になるとトランジスタ
13がオンし、トランジスタ14がオンして第2のゲー
ト抵抗11に入力される電圧はゼロ電圧から−En に変
化し、ゲート抵抗6と第2のゲート抵抗11から並列的
に負のゲート電圧vgeが供給される。When the switching command vin changes to a positive voltage from this state, the transistor 4 is turned off and the transistor 3 is turned on, and the input voltage vg of the gate resistor 6 becomes -En.
To + Ep, and at the same time, the transistor 13 changes from on to off, and the transistor 14 turns off.
The input side of the gate resistor 11 is opened, and the gate voltage vge
Increases in the positive direction at the rate of change of the time constant (R6 · Cies),
The IGBT 7 is controlled to be turned on. Then, when the switching command vin changes to a negative voltage in a state where a current flows through the collector of the IGBT 7, the transistor 3 is turned off again, the transistor 4 is turned on, and the voltage of −En is applied to the gate resistor 6. Is entered. However, when a current flows through the collector of the IGBT 7, the gate-emitter voltage vge does not immediately become a negative voltage but is maintained at the mirror voltage, so that the transistor 13 immediately shifts to the on state as shown in FIG. And transistor 14
Are kept off. Therefore, the IGBT 7 is turned off only by the gate voltage vge supplied from the gate resistor 6. When the collector current becomes zero, the Miller voltage disappears, and the gate voltage vge becomes negative, the transistor 13 turns on, the transistor 14 turns on, and the voltage input to the second gate resistor 11 changes from zero voltage to -En. Then, a negative gate voltage vge is supplied in parallel from the gate resistor 6 and the second gate resistor 11.
【0024】従って、本実施例によれば、IGBT7が
ターンオフ動作を完了した後、ゲート電圧vgeが前述実
施例と同様に急速に負側にシフトバイアスされ、これに
より、IGBT7のコレクタ・エミッタ間電圧のdv/
dtによる再点弧を防止することができる。Therefore, according to the present embodiment, after the IGBT 7 completes the turn-off operation, the gate voltage vge is rapidly shifted to the negative side similarly to the above-described embodiment, whereby the collector-emitter voltage of the IGBT 7 is reduced. Dv /
dt can be prevented from being re-ignited.
【0025】図7は本発明のゲート駆動回路の更に別の
具体的な実施例を示したもので、請求項4、5に対応す
るものである。図7において、23、24はダイオード
である。その他は前述実施例(図5)及び従来(図9)
と同じものであり同符号で示している。FIG. 7 shows still another specific embodiment of the gate drive circuit of the present invention, which corresponds to claims 4 and 5. In FIG. 7, 23 and 24 are diodes. Others are the same as in the above-described embodiment (FIG. 5) and the conventional example (FIG. 9).
And the same reference numerals.
【0026】この実施例はスイッチング指令vinが負の
電圧で与えられたとき、ゲート抵抗6の入力電圧vg を
ゼロ電圧にしてIGBT7のゲート・エミッタ間をゲー
ト抵抗6を通して短絡するようにしたもので、その他は
図5と同様に構成したものである。In this embodiment, when the switching command vin is given a negative voltage, the input voltage vg of the gate resistor 6 is set to zero voltage to short-circuit the gate and emitter of the IGBT 7 through the gate resistor 6. The other configuration is the same as that shown in FIG.
【0027】この実施例の場合、IGBT7がオンして
コレクタ電流が流れている状態においてスイッチング指
令vinが正から負の電圧に変化すると、IGBT7がタ
ーンオフ動作を開始してゲート電圧vgeは前述したよう
にミラー電圧に維持される。コレクタ電流がゼロになり
ミラー電圧が消滅するとゲート電圧vgeが負の電圧に低
下し、ダイオード20、抵抗17を介してトランジスタ
13に与えられるベース電圧vo が負になり、図8に示
すようにトランジスタ13がオンし、トランジスタ14
がオンして第2のゲート抵抗11に−En の電圧が加え
られる。これによりゲート電圧vgeが急速に負側にバイ
アスされ、IGBT7のコレクタ・エミッタ間電圧のd
v/dtによる再点弧を防止することができる。In the case of this embodiment, when the switching command vin changes from a positive voltage to a negative voltage while the IGBT 7 is turned on and a collector current is flowing, the IGBT 7 starts a turn-off operation and the gate voltage vge becomes as described above. Is maintained at the mirror voltage. When the collector current becomes zero and the Miller voltage disappears, the gate voltage vge drops to a negative voltage, and the base voltage vo applied to the transistor 13 via the diode 20 and the resistor 17 becomes negative, as shown in FIG. 13 turns on and the transistor 14
Is turned on, and a voltage of −En is applied to the second gate resistor 11. As a result, the gate voltage vge is rapidly biased to the negative side, and the collector-emitter voltage d of the IGBT 7 is d.
Re-ignition due to v / dt can be prevented.
【0028】この実施例によれば、IGBT7のターン
オフ動作を比較的にゆっくり行わせてdi/dtによる
サージ電圧を抑制し、ターンオフが完了した時点からゲ
ート電圧vgeを急速に負側にバイアスすることができ、
IGBT7のコレクタ・エミッタ間電圧のdv/dtに
よる再点弧を防止することができる。なお、ダイオード
24はトランジスタ4のコレクタ・エミッタ間に過大な
逆電圧が印加されるのを防ぐためのものである。According to this embodiment, the turn-off operation of the IGBT 7 is performed relatively slowly to suppress the surge voltage due to di / dt, and the gate voltage vge is rapidly biased to the negative side from the time when the turn-off is completed. Can be
Re-ignition due to dv / dt of the collector-emitter voltage of IGBT 7 can be prevented. Note that the diode 24 is for preventing an excessive reverse voltage from being applied between the collector and the emitter of the transistor 4.
【0029】[0029]
【発明の効果】本発明の電圧駆動形スイッチ素子のゲー
ト駆動回路によれば、電圧駆動形スイッチ素子がターン
オフ動作を完了したとき急速にゲート電圧を負バイアス
側にシフトすることが可能となり、主回路電圧のdv/
dtで誤点弧することなく安定した高信頼性のオン、オ
フのスイッチング制御を行うことが可能となる。According to the gate drive circuit of the voltage-driven switch element of the present invention, it is possible to rapidly shift the gate voltage to the negative bias side when the voltage-driven switch element completes the turn-off operation. Circuit voltage dv /
It is possible to perform stable and highly reliable ON / OFF switching control without erroneous ignition at dt.
【図1】本発明の請求項1に係る実施例の構成図。FIG. 1 is a configuration diagram of an embodiment according to claim 1 of the present invention.
【図2】上記実施例の作用を説明するための波形図。FIG. 2 is a waveform chart for explaining the operation of the embodiment.
【図3】本発明の請求項2、3に係る実施例の構成図。FIG. 3 is a configuration diagram of an embodiment according to claims 2 and 3 of the present invention.
【図4】上記実施例の作用を説明するための波形図。FIG. 4 is a waveform chart for explaining the operation of the embodiment.
【図5】本発明の請求項2、3に係る実施例の構成図。FIG. 5 is a configuration diagram of an embodiment according to claims 2 and 3 of the present invention.
【図6】上記実施例の作用を説明するための波形図。FIG. 6 is a waveform chart for explaining the operation of the embodiment.
【図7】本発明の請求項4、5に係る実施例の構成図。FIG. 7 is a configuration diagram of an embodiment according to claims 4 and 5 of the present invention.
【図8】上記実施例の作用を説明するための波形図。FIG. 8 is a waveform chart for explaining the operation of the embodiment.
【図9】従来の装置の構成図。FIG. 9 is a configuration diagram of a conventional device.
【図10】上記従来の装置の動作を説明するための波形
図。FIG. 10 is a waveform chart for explaining the operation of the conventional device.
【図11】IGBTの等価静電容量を示す図。FIG. 11 is a diagram showing an equivalent capacitance of an IGBT.
【図12】(a)はIGBTを用いた電力変換器の主回
路図、(b)はIGBTの誤動作を説明するための波形
図。12A is a main circuit diagram of a power converter using an IGBT, and FIG. 12B is a waveform diagram for explaining a malfunction of the IGBT.
1…ゲート電源(正バイアス用) 2…ゲート電
源(負バイアス用) 3、4…トランジスタ 5…抵抗 6…ゲート抵抗 7…IGBT 8、9、10…等価静電容量 11…第2のゲ
ート抵抗 12〜14…トランジスタ 15〜17…
抵抗 18〜20…ダイオード 21、22…
抵抗 23、24…ダイオード 25、26…
IGBTDESCRIPTION OF SYMBOLS 1 ... Gate power supply (for positive bias) 2 ... Gate power supply (for negative bias) 3, 4 ... Transistor 5 ... Resistance 6 ... Gate resistance 7 ... IGBT 8,9,10 ... Equivalent capacitance 11 ... Second gate resistance 12-14 ... transistors 15-17 ...
Resistors 18-20: Diodes 21, 22 ...
Resistors 23, 24 ... Diodes 25, 26 ...
IGBT
Claims (5)
て導通状態或いは非導通状態となる電圧駆動形スイッチ
素子にゲート抵抗を介して導通状態或いは非導通状態と
するためのゲート電圧を与えスイッチング制御を行う場
合に、前記ゲート電圧に基づいて前記電圧駆動形スイッ
チ素子のターンオフ完了を判定し、前記電圧駆動形スイ
ッチング素子のゲート・エミッタ間に第2のゲート抵抗
を介して負の電圧を与えるゲート制御手段を備え、ター
ンオフ後の状態を安定に維持することを特徴とする電圧
駆動形スイッチ素子のゲート駆動回路。1. A switching control in which a gate voltage for making a conductive state or a non-conductive state through a gate resistor is applied to a voltage-driven switch element that is made conductive or non-conductive based on a gate voltage between a gate and an emitter. When turning off is performed, a turn-off completion of the voltage-driven switching element is determined based on the gate voltage, and a gate that applies a negative voltage between the gate and the emitter of the voltage-driven switching element via a second gate resistor A gate drive circuit for a voltage-driven switch element, characterized by comprising a control means and stably maintaining a state after turning off.
のゲート駆動回路において、前記ゲート制御手段は、前
記ゲート電圧が所定値以下のとき導通するスイッチ素子
を備え、このスイッチ素子が導通したときターンオフ完
了と判定することを特徴とする電圧駆動形スイッチ素子
のゲート駆動回路。2. A gate drive circuit for a voltage-driven switch element according to claim 1, wherein said gate control means includes a switch element that is turned on when said gate voltage is equal to or lower than a predetermined value, and said switch element is turned on. A gate drive circuit for a voltage-driven switch element, which determines that turn-off is completed.
のゲート駆動回路において、前記ゲート制御手段は、非
導通状態とするためのゲート電圧が与えられ、かつ前記
スイッチ素子が導通したことを条件として導通する第2
のスイッチ素子を備え、この第2のスイッチ素子を介し
て前記第2のゲート抵抗に負の電圧を与えることを特徴
とする電圧駆動形スイッチ素子のゲート駆動回路。3. A gate drive circuit for a voltage-driven switch element according to claim 2, wherein said gate control means is supplied with a gate voltage for making said element non-conductive, and said gate element is made conductive. Second condition to conduct
A gate drive circuit for a voltage-driven switch element, wherein a negative voltage is applied to the second gate resistor through the second switch element.
のゲート駆動回路において、前記ゲート制御手段は、前
記ゲート抵抗に加えられる電圧及び前記ゲート電圧のい
ずれか高い方の電圧が所定値以下のとき導通するスイッ
チ素子を備え、このスイッチ素子が導通したときターン
オフ完了と判定することを特徴とする電圧駆動形スイッ
チ素子のゲート駆動回路。4. The gate drive circuit of a voltage-driven switch element according to claim 1, wherein said gate control means is configured to set a higher voltage of the voltage applied to said gate resistor or said gate voltage to a predetermined value or less. A gate drive circuit for a voltage-driven switch element, characterized in that the switch element is turned on when the switch element is turned on, and it is determined that turn-off is completed when the switch element is turned on.
のゲート駆動回路において、前記ゲート制御手段は、前
記スイッチ素子が導通したとき導通する第2のスイッチ
素子を備え、この第2のスイッチ素子を介して前記第2
のゲート抵抗に負の電圧を与えることを特徴とする電圧
駆動形スイッチ素子のゲート駆動回路。5. The gate drive circuit for a voltage-driven switch element according to claim 4, wherein said gate control means includes a second switch element that is turned on when said switch element is turned on. The second through an element
A gate drive circuit for a voltage-driven switch element, wherein a negative voltage is applied to the gate resistance of the switch.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10408697A JP3532377B2 (en) | 1997-04-22 | 1997-04-22 | Gate drive circuit for voltage driven switch element |
CA002232199A CA2232199C (en) | 1997-04-22 | 1998-03-16 | Power converter with voltage drive switching element |
US09/042,576 US5929665A (en) | 1997-04-22 | 1998-03-17 | Power converter with voltage drive switching device monitored by device parameters and electric parameters |
AU58436/98A AU712126B2 (en) | 1997-04-22 | 1998-03-17 | Power converter with voltage drive switching device monitored by device parameters and electric parameters |
CN98115111A CN1065990C (en) | 1997-04-22 | 1998-04-22 | Power conversion device having voltage driven switch element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10408697A JP3532377B2 (en) | 1997-04-22 | 1997-04-22 | Gate drive circuit for voltage driven switch element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10304650A true JPH10304650A (en) | 1998-11-13 |
JP3532377B2 JP3532377B2 (en) | 2004-05-31 |
Family
ID=14371328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10408697A Expired - Lifetime JP3532377B2 (en) | 1997-04-22 | 1997-04-22 | Gate drive circuit for voltage driven switch element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3532377B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005218068A (en) * | 2004-02-02 | 2005-08-11 | Nippon Precision Circuits Inc | Semiconductor switching circuit |
JP2007166655A (en) * | 2007-02-05 | 2007-06-28 | Hitachi Ltd | Device for driving power semiconductor element |
JP2008226723A (en) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | Drive circuit for semiconductor switching element and x-ray high-voltage apparatus |
JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
CN102324835A (en) * | 2011-10-14 | 2012-01-18 | 广东易事特电源股份有限公司 | Insulated gate bipolar transistor (IGBT) driving circuit |
US8350601B2 (en) | 2009-12-07 | 2013-01-08 | Denso Corporation | Device for driving switching elements |
JP2014124055A (en) * | 2012-12-21 | 2014-07-03 | Toshiba Corp | Gate driving circuit |
JP2014192978A (en) * | 2013-03-26 | 2014-10-06 | Seiko Epson Corp | Control circuit of switching regulator, integrated circuit device, switching regulator, and electronic apparatus |
JP2015023774A (en) * | 2013-07-23 | 2015-02-02 | 日新電機株式会社 | Gate drive circuit |
WO2015182658A1 (en) * | 2014-05-30 | 2015-12-03 | 三菱電機株式会社 | Circuit for driving electrical-power semiconductor element |
CN108616212A (en) * | 2016-12-09 | 2018-10-02 | 上海大郡动力控制技术有限公司 | The gate pole control strategy of IGBT pipes in motor controller of new energy automobile |
-
1997
- 1997-04-22 JP JP10408697A patent/JP3532377B2/en not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005218068A (en) * | 2004-02-02 | 2005-08-11 | Nippon Precision Circuits Inc | Semiconductor switching circuit |
JP2007166655A (en) * | 2007-02-05 | 2007-06-28 | Hitachi Ltd | Device for driving power semiconductor element |
JP2008226723A (en) * | 2007-03-14 | 2008-09-25 | Toshiba Corp | Drive circuit for semiconductor switching element and x-ray high-voltage apparatus |
JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
US8350601B2 (en) | 2009-12-07 | 2013-01-08 | Denso Corporation | Device for driving switching elements |
CN102324835A (en) * | 2011-10-14 | 2012-01-18 | 广东易事特电源股份有限公司 | Insulated gate bipolar transistor (IGBT) driving circuit |
JP2014124055A (en) * | 2012-12-21 | 2014-07-03 | Toshiba Corp | Gate driving circuit |
JP2014192978A (en) * | 2013-03-26 | 2014-10-06 | Seiko Epson Corp | Control circuit of switching regulator, integrated circuit device, switching regulator, and electronic apparatus |
JP2015023774A (en) * | 2013-07-23 | 2015-02-02 | 日新電機株式会社 | Gate drive circuit |
WO2015182658A1 (en) * | 2014-05-30 | 2015-12-03 | 三菱電機株式会社 | Circuit for driving electrical-power semiconductor element |
JP5989265B2 (en) * | 2014-05-30 | 2016-09-07 | 三菱電機株式会社 | Power semiconductor device drive circuit |
CN108616212A (en) * | 2016-12-09 | 2018-10-02 | 上海大郡动力控制技术有限公司 | The gate pole control strategy of IGBT pipes in motor controller of new energy automobile |
CN108616212B (en) * | 2016-12-09 | 2019-11-22 | 上海大郡动力控制技术有限公司 | The gate pole control strategy of IGBT pipe in motor controller of new energy automobile |
Also Published As
Publication number | Publication date |
---|---|
JP3532377B2 (en) | 2004-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
JP3339311B2 (en) | Driver circuit for self-extinguishing semiconductor device | |
JP4144541B2 (en) | Driver circuit for voltage-driven semiconductor device | |
US6242968B1 (en) | Semiconductor power converting apparatus | |
JP2669117B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
JPH0965644A (en) | Insulated gate transistor driving circuit | |
JP3577807B2 (en) | Driver circuit for self-extinguishing semiconductor device | |
JP2006296119A (en) | Drive circuit of semiconductor switching element | |
JP4161737B2 (en) | Method and apparatus for driving semiconductor device | |
JP3532377B2 (en) | Gate drive circuit for voltage driven switch element | |
JPH1051285A (en) | Drive circuit for voltage controlled transistor | |
US8144443B2 (en) | Discharging control apparatus of switching device for inverter | |
JP4321491B2 (en) | Voltage-driven semiconductor device driving apparatus | |
JP2007267560A (en) | Invertor equipped with through-current controller | |
JP2002300016A (en) | Gate drive means and gate drive circuit | |
JP2001169534A (en) | Gate circuit of insulated gate semiconductor element | |
JP2000324801A (en) | Drive circuit for voltage-controlled semiconductor device | |
JP2003284319A (en) | Drive circuit | |
JP3568024B2 (en) | Gate drive circuit for voltage driven semiconductor device | |
US6542012B2 (en) | Circuit for driving gate of IGBT inverter | |
JP2011024368A (en) | Drive circuit and driving method of power semiconductor | |
JPH09233827A (en) | Pwm inverter output circuit | |
JP2001286124A (en) | Gate-drive method and gate-drive control circuit | |
JP2000139071A (en) | Gate driving circuit for power converter | |
JPH02179262A (en) | Gate drive circuit of voltage drive type semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |