JPH10301661A - クロック供給装置 - Google Patents

クロック供給装置

Info

Publication number
JPH10301661A
JPH10301661A JP11866197A JP11866197A JPH10301661A JP H10301661 A JPH10301661 A JP H10301661A JP 11866197 A JP11866197 A JP 11866197A JP 11866197 A JP11866197 A JP 11866197A JP H10301661 A JPH10301661 A JP H10301661A
Authority
JP
Japan
Prior art keywords
sleep
signal
clock
signal processing
speed clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11866197A
Other languages
English (en)
Inventor
Yoshikazu Nara
嘉和 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11866197A priority Critical patent/JPH10301661A/ja
Priority to DE69800385T priority patent/DE69800385T2/de
Priority to EP98302678A priority patent/EP0874302B1/en
Priority to US09/060,302 priority patent/US6064252A/en
Priority to CA 2235252 priority patent/CA2235252C/en
Priority to CN98107313A priority patent/CN1101566C/zh
Priority to KR1019980014523A priority patent/KR100303271B1/ko
Publication of JPH10301661A publication Critical patent/JPH10301661A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electric Clocks (AREA)

Abstract

(57)【要約】 【課題】 スリープ中の消費電力が小さいクロック供給
装置を提供する。 【解決手段】 源振低速クロック106を出力する源振低
速クロック発生手段101と、スリープ信号108が非アクテ
ィブである期間に限り、源振低速クロック106を逓倍分
周して信号処理用高速クロック107を出力する周波数逓
倍分周手段102と、スリープ信号108がアクティブになっ
た瞬間から、スリープ時間を計測して、規定時間を計測
したときにスリープ終了信号109を発するスリープ時間
計測手段103と、スリープ信号108で信号処理ブロック10
5のスリープ/非スリープを制御し、スリープ終了信号1
09でスリープ期間の終了を認識しするスリープ制御手段
104から構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スリープ動作と非
スリープ動作があるシステムで使用されるクロック供給
装置に関し、特にスリープ中の消費電力を低減すること
を可能したクロック供給装置に関する。
【0002】
【従来の技術】図2は、従来のクロック供給装置を具備
する装置の構成の一例を示したものであり、その原理を
説明する。なお、図2の装置を実現する回路は、CMO
S構成のディジタル回路で実現されているものと仮定す
る。従って、回路へのクロック供給を停止したとき、消
費電力は原理的に0になり、高速なクロックで駆動され
ているときほど大きな電力を消費する。
【0003】図2は、クロック供給装置211と信号処理
ブロック206から構成され、クロック供給装置211は、非
スリープモードでは信号処理ブロック206へ信号処理用
高速クロック208を供給し、スリープモードでは信号処
理ブロック206への信号処理用高速クロック208の供給を
停止する。
【0004】源振高速クロック発生手段201は、源振高
速クロック207を発生する。周波数逓倍分周手段202は、
源振高速クロック207を逓倍分周して信号処理ブロック2
06で必要とする処理速度を満たす周波数の信号処理用高
速クロック208を発生する。クロック遮断手段203は、ス
リープ信号209が非アクティブの間だけ、信号処理用高
速クロック208を信号処理ブロック206へ供給する。
【0005】スリープ時間計測手段204は、スリープ信
号209がアクティブになった瞬間から、信号処理用高速
クロック208で時間計測を開始し、規定時間の計測後に
スリープ終了信号210を発する。つまり、スリープ時間
計測手段204が時間計測を実行している期間が、スリー
プ期間であり、その他の期間が非スリープ期間であるこ
とを意味する。
【0006】スリープ制御手段205は、信号処理ブロッ
ク206のスリープと非スリープを制御し、信号処理ブロ
ック206をスリープさせるときは、スリープ信号209をア
クティブにして、信号処理ブロック206への信号処理用
高速クロック208の供給を中止する。そして、スリープ
終了信号210を検出したときにスリープ期間の終了を認
識して、スリープ信号209を非アクティブにする。これ
によって、信号処理ブロック206への信号処理用高速ク
ロック208の供給が再開され、信号処理ブロック206は動
作を再開する。
【0007】以上のように、スリープ中は信号処理ブロ
ック206は、クロック供給を停止されて完全スリープす
るが、スリープ時間を計測するために、源振高速クロッ
ク発生手段201、周波数逓倍分周手段202、スリープ時間
計測手段204は高速クロックで動作する。
【0008】
【発明が解決しようとする課題】従来のクロック供給装
置は、源振高速クロック発生手段、周波数逓倍分周手
段、スリープ時間計測手段が、スリープ中にも高速クロ
ックで動作してしまい、スリープ期間中に、クロック供
給装置で比較的大きな電力が消費されてしまうという問
題があった。そのため、電池で駆動される携帯機器のよ
うに、スリープモードの採用によって低消費電力化を計
り、連続稼働時間を延ばす装置に使用した場合、その効
果を十分に生かし切れないという問題がある。
【0009】
【課題を解決するための手段】本発明は上記課題を解決
するために、AFC手段と温度補償手段を有し源振低速
クロック信号を発生する源振低速クロック発生手段と、
スリープ信号が非アクティブである間だけ前記源振低速
クロック信号を逓倍分周して、前記源振低速クロック信
号よりも高い周波数の信号処理用高速クロックを発生す
る周波数逓倍分周手段と、前記スリープ信号がアクティ
ブになった瞬間から、前記源振低速クロック信号で時間
計測をして、規定時間の計測後にスリープ終了信号を発
するスリープ時間計測手段と、スリープ/非スリープに
応じて前記スリープ信号のアクティブと非アクティブを
切り替え、前記スリープ終了信号によってスリープ期間
の終了を認識するスリープ制御手段とを具備するクロッ
ク供給装置であり、更に、上記したクロック供給装置に
よりスリープ/非スリープを制御される信号処理ブロッ
クを備えるスリープモードを有する装置を実現しうるよ
うにした。
【0010】このように上記したクロック供給装置は、
スリープ期間中は、低速クロックで動作する源振低速ク
ロック発生手段とスリープ時間計測手段が動作するのみ
であるので、スリープ中の消費電力を低減することが可
能である。
【0011】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。
【0012】図1は、本発明の実施の形態のクロック供
給装置を具備する装置の構成を示すものである。図1の
装置を実現する回路は従来装置と同様に、CMOS構成
のディジタル回路で実現されているものと仮定する。従
って、回路へのクロック供給を停止したとき、消費電力
は原理的に0になり、低速なクロックで駆動されている
ときほど消費する電力は小さくなる。
【0013】図1は、クロック供給装置110と信号処理
ブロック105から構成され、クロック供給装置110は、非
スリープモードでは信号処理ブロック105へ信号処理用
高速クロック107を供給し、スリープモードでは信号処
理ブロック105への信号処理用高速クロック107の供給を
停止する。
【0014】源振低速クロック発生手段101は、源振低
速クロック106を出力する。周波数逓倍分周手段102は、
スリープ信号108が非アクティブである期間に限り、源
振低速クロック106を逓倍分周して所望周波数の信号処
理用高速クロック107を出力する。そして、スリープ信
号108がアクティブである期間は、動作を完全に停止し
て、信号処理用高速クロック107の出力を停止する。
【0015】信号処理ブロック105は、非スリープ期間
中は信号処理用高速クロック107で信号処理を実行し、
スリープ期間中は信号処理用高速クロック107の供給を
停止され、完全に動作を停止する。
【0016】スリープ時間計測手段103は、スリープ信
号108がアクティブになった瞬間から、源振低速クロッ
ク106で、時間計測を開始して、規定時間を計測したと
きにスリープ終了信号109を発する。つまり、スリープ
時間計測手段103が時間計測を実行している期間が、ス
リープ期間であり、その他の期間が非スリープ期間であ
ることを意味する。
【0017】スリープ制御手段104は、信号処理ブロッ
ク105のスリープ/非スリープを制御し、信号処理ブロ
ック105をスリープさせるときは、スリープ信号108をア
クティブにして、信号処理ブロック105への信号処理用
高速クロック107の供給を停止する。そして、スリープ
終了信号109を検出することで、スリープ期間の終了を
認識し、スリープ信号108を非アクティブにする。これ
によって、信号処理ブロック105への信号処理用高速ク
ロック107の供給が再開され、信号処理ブロック105が動
作を再開する。
【0018】以上のように、本発明のクロック供給装置
は、従来例の場合と同様に、スリープ期間中は信号処理
ブロック105は、クロック供給を停止されて完全にスリ
ープし、スリープ時間を計測するために、源振低速クロ
ック発生手段101とスリープ時間計測手段103は動作する
が、本発明のクロック供給装置の場合では、源振クロッ
クとして低速クロックを使用し、信号処理用高速クロッ
クを、この低速クロックを逓倍分周して発生するため、
元々の源振クロックの周波数が小さいため、このクロッ
クを発生する源振低速クロック発生手段101自身と、こ
のクロック信号で時間計測を行なうスリープ時間計測手
段103における消費電力は小さい。従って、スリープ期
間中の消費電力の低減が可能である。
【0019】
【発明の効果】以上のように、本発明のクロック供給装
置は、スリープ期間中は、低速クロックで動作する源振
低速クロック発生手段とスリープ時間計測手段が動作す
るのみであるので、スリープ中の消費電力を低減するこ
とが可能である。従って、本発明のクロック供給装置を
電池駆動の携帯機器等へ応用した場合、連続稼働時間を
より長くできるという効果がある。
【図面の簡単な説明】
【図1】本発明のクロック供給装置を具備する装置の構
成を示すブロック図、
【図2】従来例のクロック供給装置を具備する装置の構
成を示すブロック図である。
【符号の説明】
101 源振低速クロック発生手段 102、202 周波数逓倍分周手段 103、204 スリープ時間計測手段 104、205 スリープ制御手段 105、206 信号処理ブロック 106 源振低速クロック 107、208 信号処理用高速クロック 108、209 スリープ信号 109、210 スリープ終了信号 110、211 クロック供給装置 201 源振高速クロック発生手段 203 クロック遮断手段 207 源振高速クロック

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 AFC手段と温度補償手段を有し源振低
    速クロック信号を発生する源振低速クロック発生手段
    と、スリープ信号が非アクティブである間だけ前記源振
    低速クロック信号を逓倍分周して、前記源振低速クロッ
    ク信号よりも高い周波数の信号処理用高速クロックを発
    生する周波数逓倍分周手段と、前記スリープ信号がアク
    ティブになった瞬間から、前記源振低速クロック信号で
    時間計測をして、規定時間の計測後にスリープ終了信号
    を発するスリープ時間計測手段と、スリープ/非スリー
    プに応じて前記スリープ信号のアクティブと非アクティ
    ブを切り替え、前記スリープ終了信号によってスリープ
    期間の終了を認識するスリープ制御手段とを具備するク
    ロック供給装置。
  2. 【請求項2】 前記請求項1記載のクロック供給装置に
    よりスリープ/非スリープを制御される信号処理ブロッ
    クを備えるスリープモードを有する装置。
JP11866197A 1997-04-23 1997-04-23 クロック供給装置 Pending JPH10301661A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11866197A JPH10301661A (ja) 1997-04-23 1997-04-23 クロック供給装置
DE69800385T DE69800385T2 (de) 1997-04-23 1998-04-06 Clock supply apparatus
EP98302678A EP0874302B1 (en) 1997-04-23 1998-04-06 Clock supply apparatus
US09/060,302 US6064252A (en) 1997-04-23 1998-04-15 Clock supply apparatus reducing consumption of power
CA 2235252 CA2235252C (en) 1997-04-23 1998-04-21 Clock supply apparatus
CN98107313A CN1101566C (zh) 1997-04-23 1998-04-22 用于减小电力消耗的时钟脉冲供应装置
KR1019980014523A KR100303271B1 (ko) 1997-04-23 1998-04-23 전력소비를감소시키기위한클록공급장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11866197A JPH10301661A (ja) 1997-04-23 1997-04-23 クロック供給装置

Publications (1)

Publication Number Publication Date
JPH10301661A true JPH10301661A (ja) 1998-11-13

Family

ID=14742095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11866197A Pending JPH10301661A (ja) 1997-04-23 1997-04-23 クロック供給装置

Country Status (7)

Country Link
US (1) US6064252A (ja)
EP (1) EP0874302B1 (ja)
JP (1) JPH10301661A (ja)
KR (1) KR100303271B1 (ja)
CN (1) CN1101566C (ja)
CA (1) CA2235252C (ja)
DE (1) DE69800385T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
CN1328639C (zh) * 2003-03-26 2007-07-25 松下电器产业株式会社 信息处理装置、该装置的时钟脉冲控制方法
JP2021174247A (ja) * 2020-04-24 2021-11-01 深田工業株式会社 本質安全防爆型検知器及び本質安全防爆型検知システム
JP2021174246A (ja) * 2020-04-24 2021-11-01 深田工業株式会社 本質安全防爆型検知器及び本質安全防爆型検知システム
CN115826731A (zh) * 2022-10-19 2023-03-21 科东(广州)软件科技有限公司 休眠控制方法及装置、操作***和计算设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005196877A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 光集積素子
US7106118B2 (en) * 2004-01-16 2006-09-12 Realtek Semiconductor Corp. Clock signal generator with low power comsumption function and method thereof
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus
JP4595937B2 (ja) * 2006-12-28 2010-12-08 ソニー株式会社 情報処理装置、情報処理方法、およびプログラム
JP4644747B1 (ja) * 2009-11-02 2011-03-02 パナソニック株式会社 情報処理装置、制御方法および制御プログラム
GB2502055A (en) 2012-05-14 2013-11-20 Nicoventures Holdings Ltd Modular electronic smoking device
GB2507104A (en) 2012-10-19 2014-04-23 Nicoventures Holdings Ltd Electronic inhalation device
US10664241B2 (en) * 2017-10-13 2020-05-26 University Of Virginia Patent Foundation Memory systems including support for transposition operations and related methods and circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5596765A (en) * 1994-10-19 1997-01-21 Advanced Micro Devices, Inc. Integrated processor including a device for multiplexing external pin signals
US5845139A (en) * 1995-06-07 1998-12-01 Advanced Micro Devices, Inc. System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
US6845454B2 (en) 2000-08-31 2005-01-18 Samsung Electronics Co., Ltd. System and method for selecting between a high and low speed clock in response to a decoded power instruction
CN1328639C (zh) * 2003-03-26 2007-07-25 松下电器产业株式会社 信息处理装置、该装置的时钟脉冲控制方法
JP2021174247A (ja) * 2020-04-24 2021-11-01 深田工業株式会社 本質安全防爆型検知器及び本質安全防爆型検知システム
JP2021174246A (ja) * 2020-04-24 2021-11-01 深田工業株式会社 本質安全防爆型検知器及び本質安全防爆型検知システム
CN115826731A (zh) * 2022-10-19 2023-03-21 科东(广州)软件科技有限公司 休眠控制方法及装置、操作***和计算设备

Also Published As

Publication number Publication date
CN1197948A (zh) 1998-11-04
EP0874302A1 (en) 1998-10-28
CA2235252A1 (en) 1998-10-23
KR100303271B1 (ko) 2001-09-29
CA2235252C (en) 2000-06-06
EP0874302B1 (en) 2000-11-08
DE69800385D1 (de) 2000-12-14
DE69800385T2 (de) 2001-04-26
KR19980081669A (ko) 1998-11-25
US6064252A (en) 2000-05-16
CN1101566C (zh) 2003-02-12

Similar Documents

Publication Publication Date Title
JPH10301661A (ja) クロック供給装置
US8700942B2 (en) Information processing apparatus and power supply control circuit
JPH0854954A (ja) 省電力機能付き集積回路
US6501342B2 (en) Power-conserving external clock for use with a clock-dependent integrated circuit
JP2003054091A5 (ja)
JP3133834B2 (ja) 座標入力装置及びその方法
JP2001296318A (ja) 電源電圧検出回路
JP3829916B2 (ja) マイクロコンピュータ
KR960010911B1 (ko) 컴퓨터 장치
KR100619845B1 (ko) 이동통신 단말기 제어기의 클럭 장치
JP3879523B2 (ja) マイクロコンピュータ
JPH10228339A (ja) 電源管理装置
US5287298A (en) Oscillation control apparatus for a portable battery-driven terminal
JPH06161617A (ja) 情報処理装置のための電力供給制御装置
JP2001186657A (ja) 省電力回路
MXPA98003052A (en) Apparatus for the supply of re signals
JPH0675654A (ja) コンピュータの節電方式
KR960042300A (ko) 퍼스널 컴퓨터의 인체 감지에 따른 전원 공급 제어 장치 및 그 방법
JPH03228109A (ja) 電子装置
JPH10148689A (ja) 表示装置および電子機器
GB0212260D0 (en) System wakeup
JPH0926838A (ja) 消費電力監視による論理回路の省電力回路
GB2397143A (en) Data processing performance control
JPH04134509A (ja) パーソナルコンピュータ
JPH0594227A (ja) クロツク切替え方式