JPH10301255A - 電子線マスク描画方法 - Google Patents
電子線マスク描画方法Info
- Publication number
- JPH10301255A JPH10301255A JP10568097A JP10568097A JPH10301255A JP H10301255 A JPH10301255 A JP H10301255A JP 10568097 A JP10568097 A JP 10568097A JP 10568097 A JP10568097 A JP 10568097A JP H10301255 A JPH10301255 A JP H10301255A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dimensional accuracy
- information
- proximity effect
- effect correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】連続的にマクク描画を行い、スループットの向
上を図る。 【解決手段】半導体素子製造に用いるマスク基板を製造
する電子線マスク描画装置において、２０ｋｖ以上の加
速電圧と描画パターンの面積密度に応じて露光量を変え
るパターン密度近接効果補正方式を組み合せた描画装置
で、描画すべき一層分のパターンデータの内パターン寸
法精度の厳しい部分と緩やかな部分に別け、前記寸法精
度の厳しい部分は近接効果補正を与え、寸法精度の緩や
かな部分は近接効果補正を与えないで描画する。
上を図る。 【解決手段】半導体素子製造に用いるマスク基板を製造
する電子線マスク描画装置において、２０ｋｖ以上の加
速電圧と描画パターンの面積密度に応じて露光量を変え
るパターン密度近接効果補正方式を組み合せた描画装置
で、描画すべき一層分のパターンデータの内パターン寸
法精度の厳しい部分と緩やかな部分に別け、前記寸法精
度の厳しい部分は近接効果補正を与え、寸法精度の緩や
かな部分は近接効果補正を与えないで描画する。
Description
【０００１】
【発明の属する技術分野】本発明は電子線マスク描画方
法に関する。
法に関する。
【０００２】
【従来の技術】従来の電子線マスク描画は加速電圧２０
ｋｖ以下、かつ、近接効果補正無しで行われていた。こ
れはマスクへの最小描画寸法はたかだか２μｍ程度であ
った為、加速電圧２０ｋｖでも十分対応出来た。しか
し、半導体素子の集積化が進むに従い描画寸法が段々小
さくなリ、また、レチクル倍率が従来の５倍から４倍へ
と変化したため、今日の最小描画寸法は１μｍが要求さ
れる。従来の加速電圧２０ｋｖで、１μｍのパターンを
マスク上に描画する場合、通常、２μｍ×１μｍの長方
形のビームを成形し、マスクに照射しているが、クーロ
ン効果によりビームがぼけ、正確に１μｍの寸法を得る
ことが出来なかった。これを解決するには、描画する電
子線のショットの大きさを小さくしてクーロン効果を低
減し数多く打つことになり可能となるが、極端な描画速
度の低下を招くことになる。
ｋｖ以下、かつ、近接効果補正無しで行われていた。こ
れはマスクへの最小描画寸法はたかだか２μｍ程度であ
った為、加速電圧２０ｋｖでも十分対応出来た。しか
し、半導体素子の集積化が進むに従い描画寸法が段々小
さくなリ、また、レチクル倍率が従来の５倍から４倍へ
と変化したため、今日の最小描画寸法は１μｍが要求さ
れる。従来の加速電圧２０ｋｖで、１μｍのパターンを
マスク上に描画する場合、通常、２μｍ×１μｍの長方
形のビームを成形し、マスクに照射しているが、クーロ
ン効果によりビームがぼけ、正確に１μｍの寸法を得る
ことが出来なかった。これを解決するには、描画する電
子線のショットの大きさを小さくしてクーロン効果を低
減し数多く打つことになり可能となるが、極端な描画速
度の低下を招くことになる。
【０００３】そこで、描画する電子線のショットの大き
さを維持したまま、例えば、１μｍの最小描画寸法に２
μｍ×１μｍのショットで描画するには、加速電圧を例
えば５０ｋｖ程度に上げる必要がある。
さを維持したまま、例えば、１μｍの最小描画寸法に２
μｍ×１μｍのショットで描画するには、加速電圧を例
えば５０ｋｖ程度に上げる必要がある。
【０００４】一方、加速電圧を上げて露光すると、マス
ク基板からの反射電子が多くなりその反射電子でレジス
トが露光される近接効果現象が現れてくる。この近接効
果はパターン密度が大きい部分程顕著になることが判っ
ている為、パターン密度の高い場所は低い露光量を、パ
ターン密度の低い場所は露光量を高く与えて、パターン
密度に応じて露光量を変える、所謂、パターン密度近接
補正方式が提案されている。
ク基板からの反射電子が多くなりその反射電子でレジス
トが露光される近接効果現象が現れてくる。この近接効
果はパターン密度が大きい部分程顕著になることが判っ
ている為、パターン密度の高い場所は低い露光量を、パ
ターン密度の低い場所は露光量を高く与えて、パターン
密度に応じて露光量を変える、所謂、パターン密度近接
補正方式が提案されている。
【０００５】まず、高加速電圧例えば５０ｋｖと近接効
果補正方式を組み合わせれば、今日要求されている最小
描画寸法１μｍ程度を得ることが出来る。しかし、マス
ク描画面積は通常、１２０mm×１２０mm程度と広く、近
接効果補正を全面に適応させている為、近接効果補正に
費やす時間は描画時間全体の１／２〜１／３を占めてい
る。
果補正方式を組み合わせれば、今日要求されている最小
描画寸法１μｍ程度を得ることが出来る。しかし、マス
ク描画面積は通常、１２０mm×１２０mm程度と広く、近
接効果補正を全面に適応させている為、近接効果補正に
費やす時間は描画時間全体の１／２〜１／３を占めてい
る。
【０００６】現在、スループットを上げる大きな疎外要
因となっている。
因となっている。
【０００７】
【発明が解決しようとする課題】本発明の目的は連続的
にマクク描画を行い、スループットの向上を図ることに
ある。
にマクク描画を行い、スループットの向上を図ることに
ある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は加速電圧５０ｋｖとパターン密度に応じた
近接効果補正方式を組み合わせ、かつ、寸法精度の厳し
い部分と緩やかな部分とに別け、各々の部分に近接効果
補正有無の情報を与え、描画時にその情報でもって近接
効果補正あり無しの描画を連続的に描画する。
め、本発明は加速電圧５０ｋｖとパターン密度に応じた
近接効果補正方式を組み合わせ、かつ、寸法精度の厳し
い部分と緩やかな部分とに別け、各々の部分に近接効果
補正有無の情報を与え、描画時にその情報でもって近接
効果補正あり無しの描画を連続的に描画する。
【０００９】近年、半導体素子の高集積化に伴い加工寸
法は微細化の一途をたどっている。例えば、０.２５μ
ｍ素子のマスク上の最小寸法は５倍の場合１.２５μ
ｍ、４倍の場合１.０μｍ となっている。電子線で微細
なパターンを得るには加速電圧を上げて、クーロン効果
を低減してぼけを小さくし、かつレジストに照射された
時の前方散乱を小さくすることによって１μｍ以下のパ
ターンをマスク上で達成出来る。一方、基板からの反射
電子による影響を軽減するため、近接効果補正を併用す
るが、近接効果補正に費やす時間は全体の描画時間の約
１／２〜１／３程度を占めることになる。そこで、寸法
精度に応じて描画するパターンを別け、寸法精度の厳し
い部分を抽出し、その部分にのみ近接効果補正描画を実
施し、その他は近接補正しない描画を実施すれば、マス
ク一枚描画する時間は短くなる。
法は微細化の一途をたどっている。例えば、０.２５μ
ｍ素子のマスク上の最小寸法は５倍の場合１.２５μ
ｍ、４倍の場合１.０μｍ となっている。電子線で微細
なパターンを得るには加速電圧を上げて、クーロン効果
を低減してぼけを小さくし、かつレジストに照射された
時の前方散乱を小さくすることによって１μｍ以下のパ
ターンをマスク上で達成出来る。一方、基板からの反射
電子による影響を軽減するため、近接効果補正を併用す
るが、近接効果補正に費やす時間は全体の描画時間の約
１／２〜１／３程度を占めることになる。そこで、寸法
精度に応じて描画するパターンを別け、寸法精度の厳し
い部分を抽出し、その部分にのみ近接効果補正描画を実
施し、その他は近接補正しない描画を実施すれば、マス
ク一枚描画する時間は短くなる。
【００１０】また、近接効果補正描画と同補正無しの描
画を完全に２回に分けて実施することも可能であるが、
描画速度が遅くなる点、及び２回に分けて別々の条件で
描画することによる描画パターンの相対位置精度の劣化
が生じてくるため、自動的に近接補正有り無しを判断し
て連続的に描画することが必要である。
画を完全に２回に分けて実施することも可能であるが、
描画速度が遅くなる点、及び２回に分けて別々の条件で
描画することによる描画パターンの相対位置精度の劣化
が生じてくるため、自動的に近接補正有り無しを判断し
て連続的に描画することが必要である。
【００１１】
【発明の実施の形態】図１は実施例１で、従来装置に近
接判定部７を追加したものである。
接判定部７を追加したものである。
【００１２】加速電圧制御１により５０ｋｖ程度に加速
された電子線２は、露光時間を決めるブランカ３、及び
電子レンズ４を経てマスク５上に照射される。一方、描
画すべきパターン６は近接判定部７を通り、近接効果補
正ユニット８を通り露光量設定ユニット９に送られる
か、又は直接露光量設定ユニット９に送られる。その
後、露光量設定ユニット９からブランカ３に信号が送ら
れて電子線を制御してプレートは描画される。
された電子線２は、露光時間を決めるブランカ３、及び
電子レンズ４を経てマスク５上に照射される。一方、描
画すべきパターン６は近接判定部７を通り、近接効果補
正ユニット８を通り露光量設定ユニット９に送られる
か、又は直接露光量設定ユニット９に送られる。その
後、露光量設定ユニット９からブランカ３に信号が送ら
れて電子線を制御してプレートは描画される。
【００１３】ここで、前もって描画すべきパターンに近
接効果補正描画を行うか否かの情報を付加して、バッフ
ァメモリ６に格納しておく。図３に例を示す。パターン
２２は近接補正ビット１を付加することにより、近接描
画を行う。パターン２３、及びパターン２４は近接補正
ビット０を付加することにより、近接補正なしで描画す
る。同情報が描画パターンと伴に、近接判定部７に送ら
れてきた時、近接効果補正有りの情報の場合はスイッチ
１０はＡ側になり、描画パターンは近接効果補正ユニッ
トに送られてパターン密度に応じた露光が露光量設定ユ
ニットに送られ、電子線を制御してプレートは描画され
る。
接効果補正描画を行うか否かの情報を付加して、バッフ
ァメモリ６に格納しておく。図３に例を示す。パターン
２２は近接補正ビット１を付加することにより、近接描
画を行う。パターン２３、及びパターン２４は近接補正
ビット０を付加することにより、近接補正なしで描画す
る。同情報が描画パターンと伴に、近接判定部７に送ら
れてきた時、近接効果補正有りの情報の場合はスイッチ
１０はＡ側になり、描画パターンは近接効果補正ユニッ
トに送られてパターン密度に応じた露光が露光量設定ユ
ニットに送られ、電子線を制御してプレートは描画され
る。
【００１４】一方、描画パターンと伴に近接判定部７に
近接効果補正無しの情報が送られてきた時は、スイッチ
１０はＢ側になり描画パターンは直接露光が露光量設定
ユニットに送られて、近接効果補正無しでプレートは露
光される。
近接効果補正無しの情報が送られてきた時は、スイッチ
１０はＢ側になり描画パターンは直接露光が露光量設定
ユニットに送られて、近接効果補正無しでプレートは露
光される。
【００１５】次に図２を用いて、寸法精度の厳しさに応
じたパターン分割による描画方法を説明する。一般に、
マスク２１上のパターンは寸法精度の厳しい部分と緩や
かな部分とに別れる。遮光体部分２２通常、寸法精度は
緩やかである。また、描画パターンによっては、半導体
素子のコアに当たる部分２４のみ寸法精度が厳しく、周
辺回路部分２３は寸法精度が緩やかな時がある。この場
合、寸法精度の厳しいコア部分２４のパターンに近接効
果補正有りの情報を付与し、その他の遮光体部２２と周
辺回路２３の描画パターンに近接効果補正無しの情報を
付与して連続して一度で描画することにより、コア部分
２４のパターンと周辺回路部分２３のパターンの相対位
置精度を保つことが出来る。
じたパターン分割による描画方法を説明する。一般に、
マスク２１上のパターンは寸法精度の厳しい部分と緩や
かな部分とに別れる。遮光体部分２２通常、寸法精度は
緩やかである。また、描画パターンによっては、半導体
素子のコアに当たる部分２４のみ寸法精度が厳しく、周
辺回路部分２３は寸法精度が緩やかな時がある。この場
合、寸法精度の厳しいコア部分２４のパターンに近接効
果補正有りの情報を付与し、その他の遮光体部２２と周
辺回路２３の描画パターンに近接効果補正無しの情報を
付与して連続して一度で描画することにより、コア部分
２４のパターンと周辺回路部分２３のパターンの相対位
置精度を保つことが出来る。
【００１６】図４に実施例２を示す。パターン情報に近
接補正ビットの情報を与えない場合はバッファメモリを
二面持ちＡ面に近接補正しないパターン２２を、Ｂ面に
近接補正するパターン２３、及びパターン２４を格納す
る。描画制御ＣＰＵ１１から近接補正しないパターン２
２を、描画する場合はバッファメモリＡ面を選択し描画
を実施する。また、近接補正するパターン２３，２４を
描画する場合は描画制御ＣＰＵ１１からバッファメモリ
Ｂ面を選択し描画実行する。
接補正ビットの情報を与えない場合はバッファメモリを
二面持ちＡ面に近接補正しないパターン２２を、Ｂ面に
近接補正するパターン２３、及びパターン２４を格納す
る。描画制御ＣＰＵ１１から近接補正しないパターン２
２を、描画する場合はバッファメモリＡ面を選択し描画
を実施する。また、近接補正するパターン２３，２４を
描画する場合は描画制御ＣＰＵ１１からバッファメモリ
Ｂ面を選択し描画実行する。
【００１７】
【発明の効果】本発明によれば、微細なパターンを高
速，高精度にマスク上に描画でき、年々厳しくなる要求
寸法精度に答えうるマククを供給することが可能とな
る。
速，高精度にマスク上に描画でき、年々厳しくなる要求
寸法精度に答えうるマククを供給することが可能とな
る。
【図１】発明の一実施例の説明図。
【図２】寸法精度に応じてパターン分割した描画方式の
説明図。
説明図。
【図３】パターン情報の説明図。
【図４】発明の第二実施例の説明図。
１…加速電圧制御、２…電子線、３…ブランカ、４…電
子レンズ、５…プレート、６…バッファメモリ、７…近
接判定部、８…近接補正ユニット、９…露光量設定ユニ
ット、１０…スイッチ。
子レンズ、５…プレート、６…バッファメモリ、７…近
接判定部、８…近接補正ユニット、９…露光量設定ユニ
ット、１０…スイッチ。
Claims (2)
- 【請求項１】半導体素子製造に用いるマスク基板を製造
する電子線マスク描画装置において、２０ｋｖ以上の加
速電圧と描画パターンの面積密度に応じて露光量を変え
るパターン密度近接効果補正方式を組み合せた描画装置
で、描画すべき一層分のパターンデータの内パターン寸
法精度の厳しい部分と緩やかな部分に別け、前記寸法精
度の厳しい部分は近接効果補正を与え、寸法精度の緩や
かな部分は近接効果補正を与えないで描画することを特
徴とする電子線マスク描画方法。 - 【請求項２】請求項１において、前以てパターン寸法精
度の厳しい部分と、緩やかな部分の情報を描画パターン
情報として入力し、前記情報を基に近接効果補正を与え
た描画と、与えない描画を連続的に行う電子線マスク描
画方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10568097A JPH10301255A (ja) | 1997-04-23 | 1997-04-23 | 電子線マスク描画方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10568097A JPH10301255A (ja) | 1997-04-23 | 1997-04-23 | 電子線マスク描画方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10301255A true JPH10301255A (ja) | 1998-11-13 |
Family
ID=14414146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10568097A Pending JPH10301255A (ja) | 1997-04-23 | 1997-04-23 | 電子線マスク描画方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10301255A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361507A (ja) * | 2003-06-02 | 2004-12-24 | Renesas Technology Corp | フォトマスクの製造方法およびフォトマスク描画システム |
| WO2005024519A1 (ja) * | 2003-09-02 | 2005-03-17 | Fujitsu Limited | ダミーパターンを考慮した光近接効果補正処理方法 |
| WO2005104193A1 (ja) * | 2004-03-30 | 2005-11-03 | Fujitsu Limited | 電子ビーム露光データ補正方法 |
| JP2011243805A (ja) * | 2010-05-19 | 2011-12-01 | Nuflare Technology Inc | 描画データの作成方法、荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 |
| US8103977B2 (en) | 2005-04-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method |
-
1997
- 1997-04-23 JP JP10568097A patent/JPH10301255A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361507A (ja) * | 2003-06-02 | 2004-12-24 | Renesas Technology Corp | フォトマスクの製造方法およびフォトマスク描画システム |
| WO2005024519A1 (ja) * | 2003-09-02 | 2005-03-17 | Fujitsu Limited | ダミーパターンを考慮した光近接効果補正処理方法 |
| US7631288B2 (en) | 2003-09-02 | 2009-12-08 | Fujitsu Microelectronics Limited | Optical proximity correction performed with respect to limited area |
| WO2005104193A1 (ja) * | 2004-03-30 | 2005-11-03 | Fujitsu Limited | 電子ビーム露光データ補正方法 |
| US7569842B2 (en) | 2004-03-30 | 2009-08-04 | Fujitsu Microelectronics Limited | Method for correcting electron beam exposure data |
| US8103977B2 (en) | 2005-04-26 | 2012-01-24 | Renesas Electronics Corporation | Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method |
| JP2012212154A (ja) * | 2005-04-26 | 2012-11-01 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8458627B2 (en) | 2005-04-26 | 2013-06-04 | Renesas Electronics Corporation | Semiconductor device including logic circuit having areas of different optical proximity accuracy |
| US8719740B2 (en) | 2005-04-26 | 2014-05-06 | Renesas Electronics Corporation | Semiconductor device which is subjected to optical proximity correction |
| JP2015028636A (ja) * | 2005-04-26 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2011243805A (ja) * | 2010-05-19 | 2011-12-01 | Nuflare Technology Inc | 描画データの作成方法、荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454983B2 (ja) | 荷電ビーム描画方法 | |
| JPH0357608B2 (ja) | ||
| JPH10301255A (ja) | 電子線マスク描画方法 | |
| US20120292536A1 (en) | Charged particle beam writing apparatus and charged particle beam writing method | |
| JPH07321011A (ja) | 電子ビームの露光方法 | |
| JPH10321507A (ja) | 電子線露光方法 | |
| JP2874688B2 (ja) | マスク及びそれを用いた電子線露光方法 | |
| JP3321234B2 (ja) | 電子ビーム描画方法及び描画装置 | |
| JPS6250975B2 (ja) | ||
| JP3353766B2 (ja) | パターンデータ処理方法及びプログラムを記憶した記憶媒体 | |
| JP2003077821A (ja) | パターン描画方法と露光用マスクの製造方法 | |
| JPH10144684A (ja) | 荷電粒子線描画方法及び装置 | |
| JP5314937B2 (ja) | 描画装置及び描画用データの処理方法 | |
| JPH0766098A (ja) | 描画データ作成方法、及び描画データ作成装置 | |
| JP4401116B2 (ja) | 電子線露光方法 | |
| JP3321220B2 (ja) | 電子ビーム描画方法及び描画装置 | |
| JPH1187209A (ja) | 荷電粒子線投影露光方法 | |
| JPS59139625A (ja) | 電子線描画装置 | |
| JP2011243805A (ja) | 描画データの作成方法、荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 | |
| JP2000331926A (ja) | 電子線露光方法 | |
| JP2000058413A (ja) | 電子ビーム露光方法と電子ビーム描画装置 | |
| JP2001257145A (ja) | 荷電ビーム露光装置および荷電ビーム露光方法 | |
| JPH10284385A (ja) | 電子線描画方法 | |
| JP2004014591A (ja) | 露光装置および露光方法 | |
| JP2004361507A (ja) | フォトマスクの製造方法およびフォトマスク描画システム |