JPH0766098A - 描画データ作成方法、及び描画データ作成装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路の設計パターンデータから描画用のマス
クパターンデータを作成するにあたり、パターン密度が
相違される全ての領域に対し出来上りパターンに対して
設計寸法を高精度に達成する。 【構成】 パターン描画時の電子線の散乱、フォトマス
クを介する露光光の反射及び干渉、光増速ガスエッチン
グにおける光の反射や干渉による反応速度の不均一、及
びイオンエッチングにおけるイオン反射によるイオン衝
撃の不均一などの各種ウェハプロセスでのパターン寸法
のシフト量を考慮して、密度が高い領域にはそのパター
ン密度を相対的に低くし、密度が低い領域にはそのパタ
ーン密度を相対的に高くするパターン寸法補正（寸法補
正１４）を行って描画データを作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、本発明は半導体集積回
路等の回路設計パターンデータから電子線描画装置の電
子線描画データ等の描画データを作成する方法、及びそ
の方法が適用された装置に関し、例えば、サブミクロン
大規模半導体集積回路装置のマスクパタ−ンデータ若し
くはウェーハに直接パターンを描画するためのデータの
作成に適用して有効な技術に関する。

【０００２】

【従来の技術】半導体集積回路（ＬＳＩ）の大規模化及
び微細化に伴い、電子線描画装置などを利用してフォト
マスクとされる石英板又は半導体ウェーハ（以下単にマ
スク又はウェーハと略す）上に形成されたフォトレジス
ト（以下単にレジストとも言う）にパターンを描画する
技術が採用されている。論理設計、回路設計及びレイア
ウト設計によって作成されたＬＳＩの設計パターンデー
タを用いて所要のパターンを電子線描画装置でマスク又
はウェーハ上のフォトレジストに描画する際、設計パタ
ーンデータが電子線描画装置用の描画データに変換され
る。このような変換においては、設計パターンの補正及
び描画時における電子線の散乱による近接効果の補正な
どを行って、そのデータ形式を電子線描画装置による描
画手法に合わせることが行われていた。

【０００３】本発明者等の認識によれば、描画パターン
の寸法補正はチップ全体に対して一定量の寸法補正値に
よって行っていた。また、近接効果補正について記載さ
れた文献の例としては、昭和５９年１１月３０日に株式
式会社オーム社発行の「ＬＳＩハンドブック」第２６２
及び２６３頁がある。これによれば、収束電子ビームが
レジストに照射されると、レジスト内の高分子が架橋反
応（ポジ型）を起し或は高分子が切断される（ネガ型）
ことになる。ところが、電子線の散乱によってその照射
位置の周辺も僅かに上記反応が起るので、電子線の照射
パターンが近接している場合に設計寸法に対して実際に
形成されたパターンの寸法との寸法精度が低下しまう。
そのため、電子ビーム照射量を調整することによって近
接効果を補正することができるとされている。

【０００４】

【発明が解決しようとする課題】しかしながら、ＬＳＩ
の大規模化並びに超微細化に伴って、各種ウェハプロセ
スでのパターン寸法のシフト量（変化量）が、特定領域
や特定の方向によってばらつき、従来のような一定値の
寸法補正処理や隣接パターン毎の近接効果補正では充分
に対応できず、歩留低下につながることが本発明者によ
って明らかにされた。すなわち、本発明者等は、設計パ
ターンの粗密がチップ全体で一定でないことに着目した
上で、各種ウェーハプロセスとして、パターン描画時の
電子線の散乱だけでなく、フォトマスクを介する露光に
おいては露光光が下地基板や隣接する下地パターンから
反射したりレジスト内で干渉したりする現象、更にはガ
スエッチングの反応速度を上げる光増速ガスエッチング
における光の反射や干渉による反応速度の不均一、そし
て、イオンエッチングにおけるイオン反射によるイオン
衝撃の不均一なども考慮すると、相対的にパターン密度
の高い領域と低い領域との間でのは設計寸法に対する出
来上りパターンの寸法の変化量が大きく相違されること
を見い出した。

【０００５】例えばメモリＬＳＩのメモリマット部と周
辺部では、パターン密度が異なるため、ウェハ上のレジ
ストに形成される電子線描画パターンは、メモリマット
部では設計寸法より相対的に太くなり、周辺部では設計
寸法より相対的に細くなることが明らかにされた。すな
わち、パターン密度が相対的に高い部分では、他のパタ
ーンのために照射された電子線の散乱の影響を相対的に
強く受けるためである。パターンの粗密によるこのよう
な相違（寸法シフト）は、ウェーハ直接描画におけるエ
ッチングの工程で増長され、また、電子線描画されたフ
ォトマスクを利用した露光工程及びエッチング工程で助
長される。即ち、フォトマスクを介する露光光が下地基
板や隣接する下地パターンから反射したりレジスト内で
干渉したりする現象、ガスエッチングの反応速度を上げ
る光増速ガスエッチングにおける光の反射や干渉による
反応速度の不均一、及びイオンエッチングにおけるイオ
ン反射によるイオン衝撃の不均一などに対しても、パタ
ーン密度が相対的に高い部分では露光やエッチングの促
進により、それによって形成すべきパターンが相対的に
太くされる。一連のウェーハプロセスでポジ型レジスト
を利用する場合には、ＬＳＩの最終的な出来上りパター
ンはパターン密度が高い領域ほど設計値に対して太くな
る傾向を採り、ネガ型レジストを利用する場合には、Ｌ
ＳＩの最終的な出来上りパターンはパターン密度が低い
領域ほど設計値に対して太くなる傾向を採る。また、エ
ッチングガスの流れの方向性によってはＸ方向とＹ方向
でパターン寸法のシフト量が異なってくる。以上のよう
に、一定補正値による寸法補正処理や近接効果補正だけ
では、メモリマット部と周辺部というようなパターン密
度が相違される双方の領域でＬＳＩの出来上りパターン
に対して設計寸法を高精度に達成することは難しかっ
た。

【０００６】本発明の目的は、回路の設計パターンデー
タから電子線描画装置等で描画するためのマスクパター
ンデータのような描画データを作成するにあたり、回路
のパターン密度が相違される全ての領域に対し回路の出
来上りパターンに対して設計寸法を高精度に達成可能に
する描画データ作成方法を提供することにある。また、
本発明の別の目的は、上記描画データ作成方法を使用す
る描画データ作成装置を提供することである。

【０００７】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、半導体集積回路装置（ＬＳＩ）
などの回路の設計パターンデータに基づいて所要の回路
パターンを電子線描画装置等で描画するためのマスクパ
ターンデータのような描画データを作成するにあたり、
パターン描画時の電子線の散乱、フォトマスクを介する
露光光の下地基板や隣接する下地パターンからの反射及
びレジスト内での干渉、ガスエッチングの反応速度を上
げる光増速ガスエッチングにおける光の反射や干渉によ
る反応速度の不均一、及びイオンエッチングにおけるイ
オン反射によるイオン衝撃の不均一などの各種ウェハプ
ロセスでのパターン寸法のシフト量を考慮して、パター
ン密度の相違される領域別に異なる量の寸法補正を行
い、補正後のパターンを合成して描画データを得るもの
である。描画パターンの寸法を予め補正する上記寸法補
正の手法は、密度が相対的に高い領域のパターンにはそ
のパターンの密度を相対的に低くするパターン寸法補正
を行い、密度が相対的に低い領域のパターンにはそのパ
ターンの密度を相対的に高くするパターン寸法補正を行
うというものである。上記パターン密度の相違される領
域、すなわち設計パターンデータから把握される回路パ
ターンの密度が相対的に高い領域と低い領域と、を画定
するための領域情報は、領域の枠を規定する情報、又
は、それに含まれるパターンを指定する情報の集合とす
ることができる。領域情報が枠を規定する情報であると
き、寸法補正後の領域境界部でのパターンの重なりや隙
間を比較的簡単な手法によって発生させないようにする
には、夫々の領域を拡大し、拡大した領域に含まれるパ
ターンを各領域別に指定された量の補正値を以って寸法
補正を行い、各拡大領域からはみ出したパターンを取り
除き、換言すれば上記領域情報で規定される領域内の補
正パターンを、一つに合成する。また、ウェーハプロセ
スにおける不所望な寸法シフト量に方向性がある場合を
考慮すると、各パターンの辺毎にＸ軸に平行かＹ軸に平
行かまたは斜め辺かを判定し、各辺を指定された寸法補
正量に応じて平行移動させ、辺同士の接続処理を行うこ
とによって寸法補正を行えばよい。上記手法は描画パタ
ーンの寸法を予め補正する手法であるが、特に電子線描
画に際しての電子線照射量に着目する場合には、密度が
相対的に高い領域として画定された領域のパターンには
相対的に電子線照射量の少ない電子線照射コードデータ
を与え、上記密度が相対的に低い領域として画定された
領域のパターンには相対的に電子線照射量の多い電子線
照射コードデータを与えるようにする。上記描画データ
作成方法を利用する描画データ作成装置は、設計パター
ンデータから把握される回路パターンの密度が相対的に
高い領域と低い領域とを画定するための領域情報を入力
する入力手段と、上記密度が相対的に高い領域として画
定された領域のパターンにはそのパターンの密度を相対
的に低くするパターン寸法補正を行い、上記密度が相対
的に低い領域として画定された領域のパターンにはその
パターンの密度を相対的に高くするパターン寸法補正を
行って、補正されたパターンデータを夫々の画定領域毎
に作成する補正手段と、上記密度が相対的に高い領域と
して画定された領域と密度が相対的に低い領域として画
定された領域とを合体させた領域につき、夫々に含まれ
る上記パターン寸法補正されたパターンデータを合成し
て得られるパターンのデータを作成する合成手段と、に
よって構成される。また、上記入力手段と、上記領域情
報にて画定された夫々の領域を拡大する領域拡大手段
と、上記密度が相対的に高い領域として画定された領域
の拡大領域に含まれるパターンにはそのパターンの密度
を相対的に低くするパターン寸法補正を行い、上記密度
が相対的に低い領域として画定された領域の拡大領域に
含まれるパターンにはそのパターンの密度を相対的に高
くするパターン寸法補正を行って、補正パターンデータ
を画定領域毎に作成する補正手段と、上記密度が相対的
に高い領域として画定された領域と密度が相対的に低い
領域として画定された領域とを合体させた領域につき、
夫々に含まれる上記パターン寸法補正されたパターンデ
ータを合成して得られるパターンのデータを作成する合
成手段と、によって構成される。上記描画データ作成装
置においては上記入力手段に代えて、上記設計パターン
データによって把握される回路パターンの粗密を判定
し、密度が相対的に高い領域と低い領域とを画定するた
めの領域情報を生成する領域画定手段を採用することが
できる。

【００１０】

【作用】上記した手段によれば、描画パターンの寸法を
予め補正する寸法補正の手法として、密度が相対的に高
い領域のパターンにはそのパターンの密度を相対的に低
くするパターン寸法補正を行い、密度が相対的に低い領
域のパターンにはそのパターンの密度を相対的に高くす
るパターン寸法補正を行うことは、電子線の散乱並びに
露光及びエッチングの不均一に起因して、形成すべきパ
ターン密度が高い領域ほどパターンが太くされ、また、
パターン密度が低い領域程パターンが細くされる傾向を
予め相殺する様に作用し、この事が、回路のパターン密
度が相違される全ての領域に対して回路の出来上りパタ
ーンに設計寸法を高精度に達成可能にする。

【００１１】

【実施例】図７には電子線描画装置を用いてマスクパタ
ーンを生成する全体的なシステム構成が示される。先
ず、同図を参照しながら半導体集積回路（ＬＳＩ）の開
発製造過程における本発明の位置付けを説明する。

【００１２】半導体集積回路の開発は、その仕様が決定
された後に論理設計や回路設計などが行われ、それに基
づいてレイアウト設計が行われる。これによって半導体
集積回路の設計パターンデータ１が取得される。これに
基づいて半導体集積回路を製造するときは、同データ１
を電子線描画データ作成装置２に与えて、電子線描画デ
ータ３を作成する。この電子線描画データ３は電子線描
画装置４に与えられ、これによって石英のようなフォト
マスク基板５又はシリコンのような半導体ウェーハ６上
に形成されたフォトレジストにマスクパターンが描画さ
れる。ウェーハ６のマスクパターンに対してはエッチン
グなどが施され、上記電子線描画及びエッチングなどが
必要に応じて繰返されることによってウェーハ６上に半
導体集積回路装置とされるチップ７が形成される。マス
ク５のマスクパターンに対してはエッチングなどが施さ
れてフォトマスク５が完成され、そのマスク５を利用し
てウェーハに対する露光やエッチングの工程が繰返され
ることによってウェーハにチップが形成される。本発明
に係る描画データ作成方法及び装置はその電子線描画デ
ータ作成装置２に反映される。

【００１３】電子線描画装置２は、電子光学系の構造を
有し、描画においては、偏向器（電磁偏向器、静電偏向
器）などによって電子ビームが偏向され、ステージに載
置されたウェーハ又はマスクにパターンを描く。このよ
うな電子線描画装置においては、偏向器などによる電子
ビームの偏向だけでは、ウェーハ又はマスク（３〜６イ
ンチ大）へ露光することは不可能である。そのため、ス
テージを順次に移動させ、ステージを停止させている期
間に、電子ビームで所望のパターンが描画される様にさ
れている。このステージ移動の単位がフィールドとされ
る。したがってフィールドは、電子線描画装置の偏向器
によるビーム偏向で描画できる範囲とされる。ウェハ又
はマスクには複数のチップのパターンが描画され、チッ
プはフィールドの領域で分割されている。電子線描画デ
ータの構造は、その先頭に例えばＬＳＩの型番や層名
（ＬＳＩにおける当該データが対象とする例えば第１ア
ルミニウム配線層などの層の名称）などの表題が記述さ
れ、その下にフィールド番地表と、夫々のフィールド番
地表に対応されるサブフィールド番地表と描画パターン
データ及び各描画パターンに対応される電子線照射コー
ドデータが対応されている。フィールド番地表は個々の
フィールドに対応されて設けられ、フィールド番号、チ
ップ中心座標からのフィールドのセンタ座標、サブフィ
ールド番地表などを参照するための参照情報などを含ん
でいる。サブフィールド番地表は個々のフィールドに対
応されるサブフィールドの番地とそれに対応されるパタ
ーンデータの参照情報が含まれる。電子線描画において
は、表題の直下に記述されたフィールド番地表のデータ
から順番に参照されてパターンの描画が行われる。

【００１４】図１には本発明に係る描画データ作成方法
の一実施例方法の手順が示される。同図に示される手順
は、各種ウェーハプロセスを考慮して描画パターンの寸
法を予め補正する処理を実現するためのものであり、粗
密領域の画定処理１０、領域データ入力処理１１、分割
領域設定処理１２、パターン分割処理１３、寸法補正処
理１４、領域切出し処理１５、及びマージ処理１６から
成る。

【００１５】〔粗密領域の画定処理１０〕この処理は、
半導体集積回路の設計パターンデータによって把握され
る回路パターンの粗密を判定し、密度が相対的に高い領
域と低い領域とを画定するための領域情報を生成する処
理である。同図において２０〜２２は設計パターンデー
タから把握される代表的に示された回路パターンであ
り、枠で囲まれた領域Ｆ１（画定領域Ｆ１）は回路パタ
ーンの密度が相対的に低いと判定された領域であり、枠
で囲まれた領域Ｆ２（画定領域Ｆ２）は回路パターンの
密度が相対的に高いと判定された領域である。この実施
例において上記領域データは、画定領域Ｆ１，Ｆ２の枠
を指定する座標情報によって構成される。回路パターン
の粗密判定は設計パターンデータに基づくパターン認識
の手法によって行うことができ、特に限定されないが、
機能ブロック単位で判定し、或は、チップを多数の単位
矩形に分割した領域毎に判定することができる。判定の
結果、同一若しくは実質的に同一密度の領域を合わせて
領域データを形成する。これに併せて、画定された領域
毎に寸法補正値が割当てられる。パターン密度と寸法補
正値との関係については後述する。

【００１６】〔領域データ入力処理１１〕この処理は、
上記領域データを取込む処理である。上記粗密領域の画
定処理１０はパターン設計の一環として行うこともで
き、その場合当該領域データは設計パターンデータに付
随して登録された領域画定用の枠のパターンデータとす
ることができる。

【００１７】〔分割領域設定処理１２〕分割領域設定処
理１２は、上記領域データで画定される領域境界部分で
のパターンの重なりや隙間を発生させないために、領域
データ入力処理１１で入力した各領域を拡大した、分割
領域（拡大領域）を設定する処理である。拡大率は寸法
補正量に応じて可変とされ、例えば、拡大する量 ＝
｜各領域別寸法補正量の最大値｜×√２等の式により求
められる。図１においてＤ１は画定領域Ｆ１を拡大した
分割領域であり、Ｄ２は画定領域Ｆ２を拡大した分割領
域である。

【００１８】〔パターン分割入力処理１３〕パターン分
割入力処理は、分割領域設定処理１２で設定された分割
領域ごとに、それに含まれる設計パターンデータを入力
する処理である。図１においてパターン２１に対応され
る設計パターンデータは、パターン２１１と２１２に分
割されて分割領域Ｄ１とＤ２に対応される。

【００１９】〔寸法補正処理１４〕この処理は、分割領
域ごとに指定された寸法補正量にしたがって、寸法補正
を行う処理である。ここでパターン密度と補正量との関
係について説明する。即ち、密度が相対的に高い分割領
域のパターンにはそのパターンの密度を相対的に低くす
るパターン寸法補正量を設定し、密度が相対的に低い分
割領域のパターンにはそのパターンの密度を相対的に高
くするパターン寸法補正量を設定する。更に、設定すべ
き補正量は、パターン描画時の電子線の散乱、フォトマ
スクを介する露光光の下地基板や隣接する下地パターン
からの反射及びレジスト内での干渉、ガスエッチングの
反応速度を上げる光増速ガスエッチングにおける光の反
射や干渉による反応速度の不均一、及びイオンエッチン
グにおけるイオン反射によるイオン衝撃の不均一などの
各種ウェハプロセスでのパターン寸法のシフト量を考慮
して決定される。実際には、採用すべきウェーハプロセ
スに応じて予め定量的な指標を決定しておき、それに従
って、実際のパターン密度に最適な補正量が割振られる
ことになる。補正量はＸ方向及びＹ方向の２次元の補正
量を意味する。上記により、本実施例において相対的に
パターン密度の低い分割領域Ｄ１の補正量は＋ａとさ
れ、相対的にパターン密度の高い分割領域Ｄ２の補正量
は−ｂとされる。したがって、補正量＋ａによってパタ
ーン寸法が補正された分割領域Ｄ１のパターンはＸ，Ｙ
方向に拡大されたパターン２０ａ，２１１ａとされ、換
言すれば当該分割領域Ｄ１のパターン密度は高くなるよ
うに修正される。一方、補正量−ｂによってパターン寸
法が補正された分割領域Ｄ２のパターンはＸ，Ｙ方向に
縮小されたパターン２２ａ，２１２ａとされ、換言すれ
ば当該分割領域Ｄ２のパターン密度は低くなるように修
正される。

【００２０】〔領域切出し処理１５〕領域切出し処理１
５は、夫々の分割領域毎にそれに含まれる補正されたパ
ターンに対して画定領域からはみ出した部分を取除き、
夫々に画定領域内部の補正されたパターンを切出す処理
である。画定領域Ｆ１において切出されたパターンは２
０ａ，２１１ｂとされ、画定領域Ｆ２において切出され
たパターンは２２ａ，２１２ｂとされる。

【００２１】〔マージ処理１６〕この処理は上記領域切
出し処理で切出されたパターンのデータを合成して一つ
にまとめる処理である。以上のようにして描画パターン
の寸法を予め補正したパターンデータは、それに加えて
近接効果補正などの所要の処理が行われると共に、電子
線描画装置に適合する描画データフォーマットに変換さ
れて、描画データとされる。

【００２２】図２には寸法補正処理において方向別の寸
法補正処理を実現するための処理手順の一例が示され
る。この補正処理は、各辺の寸法補正量設定処理３０、
辺の移動処理３１、及び辺の接続処理３２によって実現
される。

【００２３】〔各辺の寸法補正量設定処理３０〕この処
理は、各パターンの辺毎にＸ軸に平行か、Ｘ軸に直交す
るＹ軸に平行か、または斜め辺かを判定する。各辺の寸
法補正量はＸ方向の寸法補正量をｘ，Ｙ方向の寸法補正
量をｙとすると、図２に示されるパターン４０に対して
は以下の通りに設定する。 Ｘ軸に平行な辺の寸法補正量； ＋ａ＝ｙ Ｙ軸に平行な辺の寸法補正量； ＋ｂ＝ｘ (ｋ＝△ｙ／△ｘ：傾き） 尚、上記斜め辺の寸法補正量＋ｃは、長軸が＋ａで短軸
が＋ｂの楕円の中心を図２に示されるように斜め辺に置
いたときに、当該斜め辺に平行な当該楕円の接線までの
法線方向の距離とされる。

【００２４】〔辺の移動処理３１〕辺の移動処理は、各
辺の寸法補正量設定処理３０で設定された寸法補正量に
応じて各辺を平行移動させる処理であり、同図の４１で
示される状態にされる。

【００２５】〔辺の接続処理３２〕辺の接続処理３２
は、辺の移動処理３１の結果、隣接する辺同士が交点を
持たない場合に、互いに辺を延長し接続させる処理であ
る。交点を持つ場合に当該交点を越えて伸びている部分
は交点で切断削除する。図２の例では各方向の寸法補正
量は正であるから、４２で示されるように拡大されたパ
ターンが得られることになる。

【００２６】次に、上記図１の寸法補正処理を適用して
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモ
リ）のメモリマット部と周辺部で寸法補正量を変える場
合の寸法補正処理の一例が、図３、図４、及び図５を参
照しながら説明される。

【００２７】図３において５０はＤＲＡＭの平面的なレ
イアウトによって示されたＤＲＡＭのチップである。こ
のＤＲＡＭはシリコンのような半導体基板に形成され、
メモリマット部５１と周辺部５２に大別される。夫々の
メモリマット部５１は、交差的に多数配置されたワード
線とデータ線との交点部分にメモリセルが配置されて構
成される。したがって、メモリマット部５１は相対的に
回路パターン密度が高くされているとみなされる。一
方、周辺部５２には、メモリマット部５１に含まれるメ
モリセルをアドレシングするためのアドレスデコーダ、
アドレシングされるメモリセルのビット線をコモンデー
タ線などに導通させるためのカラム選択回路、ビット線
に読出される情報を増幅するセンスアンプアレイ、内部
タイミング信号を生成するタイミングジェネレータなど
が配置されている。したがって、周辺部５２は、メモリ
マット部と比較して相対的に回路パターン密度が低くさ
れている。尚、データやアドレス信号などを外部とやり
とりするためのバッファ回路やボンディングパッドはチ
ップの周縁部に配置されているがその図示は省略してあ
る。

【００２８】このようなＤＲＡＭにおいて５３で示され
る部分における所定の半導体領域の設計パターンは例え
ば５４で示されるものとする。このパターン５４に示さ
れるようにメモリマット部５１のパターン密度は相対的
に高くされ、周辺部５２のパターン密度は相対的に低く
されている。５４で示される設計パターンに対して上記
図１で説明した寸法補正処理を行わずに得られる電子線
描画データを用いたときのウェーハ上のマスクパターン
は５５で示されるように、密度の高いメモリマット部５
１では個々のパターンが設計寸法よりも大きくされ、密
度の低い周辺部５２では個々のパターンが設計寸法より
も小さくされる。これに対して上記寸法補正処理を行っ
た場合には図５の５６で示されるように設計パターンに
対して高精度なパターンが得られる。

【００２９】図４及び図５には設計パターン５４に対し
て高精度なパターン５６を得るための寸法補正処理の手
順が示される。ここで説明する処理手順において、粗密
領域は周辺部５２とメモリマット部５１に画定され、そ
れを画定する情報は設計パターンデータに基づいて生成
される。双方の画定領域の寸法補正量はＤＲＡＭのウェ
ーハプロセスに応じて決定され、例えばメモリマット部
が−ａ，周辺部はＸ方向に＋ｂ（＞ａ）でＹ方向に＋ｃ
（＜ｂ）とされる。 （１）先ず、メモリマットの画定領域Ｆ２と周辺部の画
定領域Ｆ１を表す領域データ６１を電子線描画装置２に
入力する。この例の場合には、領域データ６１は、ＬＳ
Ｉのレイアウト設計の過程で生成され、設計パターンデ
ータ６０とは別レイヤのデータとして予め用意されてい
るものとする。 （２）領域データ６１によって特定されるパターンを拡
大して、分割領域Ｄ２，Ｄ１の分割領域データ６２を得
る。拡大する量は、寸法補正量が最も大きいｂをもとに
ｂ×√２で求める。 （３）分割領域データ６２によって規定される分割領域
Ｄ１，Ｄ２に含まれる設計パターンデータ６０を入力
し、分割後パターンデータ６３を得る。 （４）メモリマット部の分割後パターン６３に対し−
ａ、周辺部の分割後パターン６３に対しＸ方向に＋ｂで
Ｙ方向に＋ｃの寸法補正処理をそれぞれ行い、寸法補正
後パターンデータ６４を得る。 （５）寸法補正後パターンデータ６４から領域データ６
１によって規定される領域以外のパターンを取り除き、
切り出し後パターンデータ６５を得る。 （６）メモリマット部５１及び周辺部５２の切り出し後
パターンデータ６５を１つにマージし、マージ後パター
ンデータ６６を得る。マージ後パターンデータ６６を電
子線描画データに変換する。 （７）上記（６）で作成された電子線描画データを用い
ることにより、ウェハ上又はマスク上にマスクパターン
が形成され、これに対して必要なエッチング、又は露光
及びエッチングを施すことによって設計寸法に対して高
精度なパターン５６を含むＬＳＩが形成される。このパ
ターン５６には、設計パターン５４と同じ寸法が実現さ
れている。

【００３０】図６には上記描画データ作成方法を適用し
た電子線描画データ作成装置２の一例ブロック図が示さ
れる。同図に示される電子線描画データ作成装置２にお
いて、上記寸法補正処理などの描画データ作成処理手順
を規定する動作プログラムはハードディスク装置などの
補助記憶装置７０に格納され、中央処理処理装置のよう
なマイクロプロセッサ７１はその補助記憶装置７０から
例えば主メモリ７２に転送したプログラムを実行して、
上記寸法補正処理を行う。特に制限されないが、マイク
ロプロセッサ７１はメモリ管理ユニット７３を介して物
理アドレスで各種メモリや入出力機器をアクセスする。
また、処理能力若しくは処理速度向上のため、装置７２
はキャッシュメモリ７４若しくはコプロセッサ７５を供
え、それらはスループットの高いシステムバス７６に結
合される。このシステムバス７６にはマイクロプロセッ
サ７１のワーク領域及び情報に一時記憶領域として利用
される上記主メモリ７２、高速Ｉ／Ｏ７７、ＤＭＡＣ
（ダイレクト・メモリ・アクセス・コントローラ）７８
が結合される。その他の低速入出力機器は、システムバ
ス７６とは別のＩ／Ｏバス７９に接続される。これは低
速の入出力機器からのデータ情報転送がシステムバス７
６を比較的長期間占有する事態を防止するためである。
例えば該Ｉ／Ｏバス７９には、ローカルメモリ８０、Ｉ
／Ｏプロセッサ８１、フロッピーディスク装置８２に結
合されるＩ／Ｏ８３、上記ハードディスク装置のような
補助記憶装置７０に接続されるＩ／Ｏ８４、通信端末８
５に接続されるＩ／Ｏ８６、キーボード８７に接続され
るＩ／Ｏ８８、及びディスプレイ装置に結合されるＩ／
Ｏ９０が夫々接続されている。

【００３１】図６の構成において上記寸法補正処理を行
う手段は、基本的に上記マイクロプロセッサ７１と寸法
補正処理を行うための動作プログラムによって実現さ
れ、図１の手法に対応されるその機能実現手段は、上記
設計パターンデータによって把握される回路パターンの
粗密を判定し、密度が相対的に高い領域と低い領域とを
画定するための領域情報を生成する領域画定手段と、上
記領域情報にて画定された夫々の領域を拡大する領域拡
大手段と、上記密度が相対的に高い領域として画定され
た領域の拡大領域に含まれるパターンにはそのパターン
の密度を相対的に低くするパターン寸法補正を行い、上
記密度が相対的に低い領域として画定された領域の拡大
領域に含まれるパターンにはそのパターンの密度を相対
的に高くするパターン寸法補正を行って、補正パターン
データを画定領域毎に作成する補正手段と、上記密度が
相対的に高い領域として画定された領域と密度が相対的
に低い領域として画定された領域とを合わせた領域につ
き、夫々に含まれる上記パターン寸法補正されたパター
ンデータを合成して得られるパターンのデータを作成す
る合成手段とによって構成される。また、図４及び図５
で説明した手法に対応される機能実現手段は、上記領域
画定手段に代えて、上記設計パターンデータから把握さ
れる回路パターンの密度が相対的に高い領域と低い領域
とを画定するための領域情報を入力する入力手段を採用
した点だけが相違される。

【００３２】上記実施例によれば以下の作用効果を得
る。 （１）設計パターンデータに基づいて電子線描画データ
が作成される過程において上記寸法補正処理が行われ、
これと共に従来から実施されている近接効果補正などの
電子線描画データへの変換処理が行われる。このように
して形成された電子線描画データは電子線描画装置に与
えられて電子線描画に供される。電子線描画は、ウェー
ハ上のレジストに対する描画、フォトマスクに対する描
画の二通りとされる。何れにおいてもその寸法補正処理
は、密度が相対的に高い領域のパターンにはそのパター
ンの密度を相対的に低くするパターン寸法補正を行い、
密度が相対的に低い領域のパターンにはそのパターンの
密度を相対的に高くするようにパターン寸法補正を行
う。したがって、当該寸法補正処理された描画パターン
は、電子線の散乱並びに露光及びエッチングの不均一に
起因して、形成すべきパターン密度が高い領域ほどパタ
ーンが太くなったり、また、パターン密度が低い領域程
パターンが細くなるという傾向を予め相殺するパターン
とされている。その結果、当該補正されたパターンが描
画されると、電子線の散乱による影響は、その描画され
たパターンを設計寸法に近づける様に作用する。マスク
やウェーハに描画されたパターンのイオンエッチングや
光増速エッチングなどにおいても、パターンの粗密に応
ずるエッチングの不均一は、エッチングされたパターン
を設計寸法に近づけ、また、その様にして形成されたマ
スクを利用する露光においても露光光の不所望な反射や
干渉による露光の不均一は、マスクによって露光された
パターンを設計寸法に近づける様に作用する。この結
果、回路のパターン密度が相違されるチップ上の全ての
領域に対する回路の出来上りパターンは設計寸法を高精
度に反映する。 （２）夫々の画定領域を拡大し、拡大した領域に含まれ
るパターンを各領域別に指定された量の補正値を以って
寸法補正を行い、各拡大領域からはみ出したパターンを
取り除いて一つに合成することにより、寸法補正処理後
の画定領域境界部でのパターンの重なりや隙間を発生さ
せることなく比較的簡単に寸法補正処理を行うことがで
きる。 （３）各パターンの辺毎にＸ軸に平行かＹ軸に平行かま
たは斜め辺かを判定し、各辺を指定された寸法補正量に
応じて平行移動させ、辺同士の接続処理を行うことによ
って、エッチングガスの流れの方向性のように、ウェー
ハプロセスにおける不所望な寸法シフト量に方向性があ
る場合を考慮して上記寸法補正を行うことができる。

【００３３】図８には本発明の他の実施例方法の処理手
順が示される。上記実施例はウェハプロセスでのパター
ン寸法のシフト量に応じて、領域別にパターンの寸法を
変化させることによって寸法補正を行ったが、図８の手
法は、電子線の照射量を変化させることにより、描画パ
ターンの寸法を変化させることなく、出来上りパターン
の寸法補正を行うものである。すなわち、その処理は、
図１の粗密領域の画定処理１０及び領域データ入力処理
１１に続けて、パターン分割入力処理９０、電子線照射
コードの設定処理９１、及びマージ処理９２を実行する
ことで実現される。

【００３４】〔パターン分割入力処理９０〕パターン分
割入力処理は、上記領域データで画定された画定領域Ｆ
１，Ｆ毎に、それに含まれる設計パターンデータを入力
する処理である。図８においてパターン２１に対応され
る設計パターンデータは、パターン２１１と２１２に分
割されて夫々の画定領域Ｆ１とＦ２に対応される。

【００３５】〔電子線照射コードの設定処理９１〕この
処理は、画定領域ごとに指定された電子線照射コードデ
ータをパターンに設定する処理である。ここでパターン
密度と電子線照射量との関係について説明する。密度が
相対的に高い画定領域のパターンには相対的に電子線照
射量の少ない電子線照射コードデータを設定し、密度が
相対的に低い画定領域のパターンには相対的に電子線照
射量の多い電子線照射コードデータを設定する。更に、
その様にして設定すべき電子線照射量は、パターン描画
時の電子線の散乱、フォトマスクを介する露光光の下地
基板や隣接する下地パターンからの反射及びレジスト内
での干渉、ガスエッチングの反応速度を上げる光増速ガ
スエッチングにおける光の反射や干渉による反応速度の
不均一、及びイオンエッチングにおけるイオン反射によ
るイオン衝撃の不均一などの各種ウェハプロセスでのパ
ターン寸法のシフト量を考慮して決定される。実際に
は、採用すべきウェーハプロセスに応じて予め定量的な
指標を決定しておき、それに従って、実際のパターン密
度に最適な電子線照射量が割振られることになる。本実
施例において相対的にパターン密度の高い画定領域Ｆ２
の電子線照射コードデータはｍとされ、相対的にパター
ン密度の低い画定領域Ｆ１の電子線照射コードデータは
ｍ＋ｎ（ｍで規定される電子線照射量よりも多い照射量
を意味する）とされる。

【００３６】〔マージ処理９２〕この処理は 上記パタ
ーン密度が相対的に高い画定領域Ｆ２と密度が相対的に
低い画定領域Ｆ１とを合わせた領域に含まれるパターン
をそれに設定された電子線照射コードと対応付けて合成
するものである。

【００３７】斯る処理により、密度が相対的に高い領域
のパターンにはそのパターンの密度を相対的に低くする
ような、換言すれば夫々のパターンを相対的に小さくす
るような電子線照射量が設定され、密度が相対的に低い
領域のパターンにはそのパターンの密度を相対的に高く
するような、換言すれば夫々のパターンを相対的に大き
くするような電子線照射量を与えるものであるから、そ
のような電子線照射量の相違は、電子線の散乱並びに露
光及びエッチングの不均一に起因して、形成すべきパタ
ーン密度が高い領域ほどパターンが太くされ、また、パ
ターン密度が低い領域程パターンが細くされるという傾
向を予め相殺するものとされる。その結果、電子線の散
乱による影響は、その描画されたパターンを設計寸法に
近づける様に作用する。マスクやウェーハに描画された
パターンのイオンエッチングや光増速エッチングなどに
おいても、パターンの粗密に応ずるエッチングの不均一
は、エッチングされたパターンを設計寸法に近づけ、ま
た、その様にして形成されたマスクを利用する露光にお
いても露光光の不所望な反射や干渉による露光の不均一
は、マスクによって露光されたパターンを設計寸法に近
づける様に作用する。したがって、回路のパターン密度
が相違されるチップ上の全ての領域に対して回路の出来
上りパターンに設計寸法を高精度で実現できる。

【００３８】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３９】例えば画定領域の境界部分で隙間や重なり
が発生するのを防止する手法は、図１で説明した分割領
域設定を介した処理に限定されない。例えば寸法補正処
理前に画定領域によって分断されたパターンの寸法補正
後パターンはマージ処理において接続させるという規則
を採用すればよい。また、電子線描画装置はイオン線を
用いる描画装置に変更可能である。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４１】（１）密度が相対的に高い領域のパターン
にはそのパターンの密度を相対的に低くするパターン寸
法補正を行い、密度が相対的に低い領域のパターンには
そのパターンの密度を相対的に高くするようにパターン
寸法補正を行うから、当該寸法補正処理された描画パタ
ーンは、電子線の散乱並びに露光及びエッチングの不均
一に起因して、形成すべきパターン密度が高い領域ほど
パターンが太くされ、また、パターン密度が低い領域程
パターンが細くされるという傾向を予め相殺するパター
ンとされている。これにより、当該補正されたパターン
が描画されると、電子線の散乱による影響は、その描画
されたパターンを設計寸法に近づける様に作用する。マ
スクやウェーハに描画されたパターンのイオンエッチン
グや光増速エッチングなどにおいてもパターンの粗密に
応ずるエッチングの不均一は、エッチングされたパター
ンを設計寸法に近づけ、また、その様にして形成された
マスクを利用する露光においても露光光の不所望名反射
や干渉による露光の不均一は、マスクによって露光され
たパターンを設計寸法に近づける様に作用する。この結
果、回路のパターン密度が相違されるチップ上の全ての
領域に対して回路の出来上りパターンに設計寸法を高精
度で実現できる。 （２）夫々の画定領域を拡大し、拡大した領域に含まれ
るパターンを各領域別に指定された量の補正値を以って
寸法補正を行い、各拡大領域からはみ出したパターンを
取り除いて一つに合成することにより、寸法補正処理後
の画定領域境界部でのパターンの重なりや隙間を発生さ
せることなく比較的簡単に寸法補正処理を行うことがで
きる。 （３）各パターンの寸法補正量をパターンのＸ方向とＹ
方向とで相違させることにより、エッチングガスの流れ
の方向性のように、ウェーハプロセスにおける不所望な
寸法シフト量に方向性がある場合を考慮して上記寸法補
正を行うことができる。 （４）上記により、設計パターンデータからマスクパタ
ーンデータを作成するにあたり、設計パターンデータを
修正することなく、ウェハプロセスでのパターン寸法の
シフト量に応じて、領域別及び方向別に異なる量の寸法
補正が可能になり、半導体集積回路の歩留を向上させる
ことができる。 （５）パターン密度が相対的に高い画定領域のパターン
には相対的に電子線照射量の少ない電子線照射コードデ
ータを設定し、パターン密度が相対的に低い画定領域の
パターンには相対的に電子線照射量の多い電子線照射コ
ードデータを設定して描画データを作成することによ
り、上記同様に設計パターンの寸法を変化させることな
く、出来上りパターンの寸法補正を行うことができる。
したがって、回路のパターン密度が相違されるチップ上
の全ての領域に対して回路の出来上りパターンに設計寸
法を高精度で実現できる。特に電子線照射コードデータ
の割振りという簡単な処理によって実現できる。

【図面の簡単な説明】

【図１】本発明に係る描画データ作成方法の一実施例の
手順を示す説明図である。

【図２】寸法補正処理において方向別の寸法補正処理を
実現するための処理手順の一例を示す説明図である。

【図３】メモリマット部と周辺部でパターン密度の相違
されるＤＲＡＭのチップ平面とその部分的なパターンを
示す説明図である。

【図４】図３に示される設計パターンに基づく寸法補正
処理手順の前半を示す説明図である。

【図５】図３に示される設計パターンに基づく寸法補正
処理手順の後半を示す説明図である。

【図６】図１の描画データ作成方法を適用した電子線描
画データ作成装置の一例ブロック図である。

【図７】電子線描画装置を用いてマスクパターンを生成
する全体的なシステム構成図である。

【図８】パターン密度に応じて電子線照射量を変えてパ
ターンの出来上り寸法を補正する別の実施例方法の一例
処理手順を示す説明図である。

【符号の説明】

１ 設計パターンデータ ２ 電子線描画データ作成装置 ３ 電子線描画データ ４ 電子線描画装置 ５ マスク ６ ウェハ Ｆ１ 相対的にパターン密度の低い画定領域 Ｆ２ 相対的にパターン密度の高い画定領域 Ｄ１ Ｆ１に対応される分割領域 Ｄ２ Ｆ２に対応される分割領域 ６０ 設計パターンデータ ６１ 画定領域を示す領域データ ６２ 分割領域を示す分割領域データ ６３ 分割後パターンデータ ６４ 寸法補正後パターンデータ ６５ 切出し後パターンデータ ６６ マージ後パターンデータ ７１ マイクロプロセッサ ７２ 主メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 築添 明 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 加藤 浩 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 島田 豊 神奈川県秦野市堀山下１番地 日立コンピ ュータエンジニアリング株式会社内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 回路の設計パターンデータから描画装置
   のための描画データを作成する描画データ作成方法であ
   って、 上記設計パターンデータから把握される回路パターンの
   密度が相対的に高い領域と低い領域とを画定するための
   領域情報を取得するステップと、 上記密度が相対的に高い領域として画定された領域のパ
   ターンにはそのパターンの密度を相対的に低くするパタ
   ーン寸法補正を行い、上記密度が相対的に低い領域とし
   て画定された領域のパターンにはそのパターンの密度を
   相対的に高くするパターン寸法補正を行うステップと、 上記密度が相対的に高い領域として画定された領域と密
   度が相対的に低い領域として画定された領域とを合わせ
   た領域に含まれる上記パターン寸法補正されたパターン
   を合成するステップと、 を含むことを特徴とする描画データ作成方法。
2. 【請求項２】 上記パターンの密度が相対的に高い領域
   と低い領域とを画定するための領域情報は、それに含ま
   れるパターンを指定する情報の集合であることを特徴と
   する請求項１記載の描画データ作成方法。
3. 【請求項３】 回路の設計パターンデータから描画装置
   のための描画データを作成する描画データ作成方法であ
   って、 上記設計パターンデータから把握される回路パターンの
   密度が相対的に高い領域と低い領域とを画定するための
   領域情報を取得するステップと、 上記領域情報にて画定された夫々の領域を拡大するステ
   ップと、 上記密度が相対的に高い領域として画定された領域の拡
   大領域に含まれるパターンには、そのパターンの密度を
   相対的に低くするパターン寸法補正を行い、上記密度が
   相対的に低い領域として画定された領域の拡大領域に含
   まれるパターンには、そのパターンの密度を相対的に高
   くするパターン寸法補正を行うステップと、 上記密度が相対的に高い領域として画定された領域と密
   度が相対的に低い領域として画定された領域とを合わせ
   た領域に含まれる上記パターン寸法補正されたパターン
   を合成するテップと、 を含むことを特徴とする描画データ作成方法。
4. 【請求項４】 上記パターンの寸法補正は、パターンの
   Ｘ方向とＹ方向とで相違させることを特徴とする請求項
   １乃至３の何れか１項記載の描画データ作成方法。
5. 【請求項５】 回路の設計パターンデータから電子線描
   画装置のための描画データを作成する描画データ作成方
   法であって、 上記設計パターンデータから把握される回路パターンの
   密度が相対的に高い領域と低い領域とを画定するための
   領域情報を取得するステップと、 上記画定領域毎に設計パターンデータを読込むステップ
   と、 上記密度が相対的に高い領域として画定された領域に対
   応して読込んだ設計パターンデータのパターンには相対
   的に電子線照射量の少ない電子線照射コードデータを設
   定し、上記密度が相対的に低い領域として画定された領
   域に対応して読込んだ設計パターンデータのパターンに
   は相対的に電子線照射量の多い電子線照射コードデータ
   を設定するステップと、 上記密度が相対的に高い領域として画定された領域と密
   度が相対的に低い領域として画定された領域とを合わせ
   た領域に含まれるパターンをそれに設定された電子線照
   射コードと対応付けて合成するステップと、 を含むことを特徴とする描画データ作成方法。
6. 【請求項６】 半導体集積回路の設計パターンデータか
   ら描画装置のための描画データを作成する描画データ作
   成装置であって、 上記設計パターンデータから把握される回路パターンの
   密度が相対的に高い領域と低い領域とを画定するための
   領域情報を入力する入力手段と、 上記密度が相対的に高い領域として画定された領域のパ
   ターンにはそのパターンの密度を相対的に低くするパタ
   ーン寸法補正を行い、上記密度が相対的に低い領域とし
   て画定された領域のパターンにはそのパターンの密度を
   相対的に高くするパターン寸法補正を行って、補正され
   たパターンデータを夫々の画定領域毎に作成する補正手
   段と、 上記密度が相対的に高い領域として画定された領域と密
   度が相対的に低い領域として画定された領域とを合わせ
   た領域につき、夫々に含まれる上記パターン寸法補正さ
   れたパターンデータを合成して得られるパターンのデー
   タを作成する合成手段と、 を含んで成るものであることを特徴とする描画データ作
   成装置。
7. 【請求項７】 半導体集積回路の設計パターンデータか
   ら描画装置のための描画データを作成する描画データ作
   成装置であって、 上記設計パターンデータから把握される回路パターンの
   密度が相対的に高い領域と低い領域とを画定するための
   領域情報を入力する入力手段と、 上記領域情報にて画定された夫々の領域を拡大する領域
   拡大手段と、 上記密度が相対的に高い領域として画定された領域の拡
   大領域に含まれるパターンにはそのパターンの密度を相
   対的に低くするパターン寸法補正を行い、上記密度が相
   対的に低い領域として画定された領域の拡大領域に含ま
   れるパターンにはそのパターンの密度を相対的に高くす
   るパターン寸法補正を行って、補正パターンデータを画
   定領域毎に作成する補正手段と、 上記密度が相対的に高い領域として画定された領域と密
   度が相対的に低い領域として画定された領域とを合わせ
   た領域につき、夫々に含まれる上記パターン寸法補正さ
   れたパターンデータを合成して得られるパターンのデー
   タを作成する合成手段と、 を含んで成るものであることを特徴とする描画データ作
   成装置。
8. 【請求項８】 上記入力手段に代えて、上記設計パター
   ンデータによって把握される回路パターンの粗密を判定
   し、密度が相対的に高い領域と低い領域とを画定するた
   めの領域情報を生成する領域画定手段を備えて成るもの
   であることを特徴とする請求項６又は７記載の描画デー
   タ作成装置。
9. 【請求項９】 領域の画定をパターンの粗密だけでな
   く、任意に領域を指定することによって、請求項１乃至
   ３の描画データ作成を行い、所望のパターンデータを生
   成する描画データ作成装置。