JPH10290269A - インタフェース変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来は、通信相手との通信が完全に終わるま
で、データ端末の送信を許可しないために通信回線の利
用効率が低下し、伝送時間に遅延が生じる。 【解決手段】 ＲＳ２３２ＣのシリアルデータはＲＳ２
３２Ｃレシーバ１０で受信され、記憶回路３０に順次に
記憶される。データ終了時は記憶回路３０に一時記憶し
たシリアルデータをＲＳ４２２Ａドライバ２０に読み出
し出力してＲＳ４２２Ａインタフェース信号にデータ変
換させると共に、ＲＳ２３２Ｃレシーバ１０が次のシリ
アルデータの受信可能状態とされる。ＲＳ４２２Ａの送
信シリアルデータがＲＳ４２２Ａレシーバ４０で受信さ
れたときも同様に、ＲＳ２３２Ｃドライバ５０によりＲ
Ｓ２３２Ｃインタフェース信号にデータ変換されてから
相手端末へ送出されている状態において、ＲＳ４２２Ａ
レシーバ４０が次のシリアルデータの受信可能状態とさ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はインタフェース変換
回路に係り、特にインタフェースの異なる装置間を接続
するためのインタフェース変換回路に関する。

【０００２】

【従来の技術】従来より、パーソナルコンピュータ等の
データ端末装置の入出力インタフェースとして、アメリ
カ電子工業学会（ＥＩＡ）が規格化したＲＳ２３２Ｃが
多用されている。このＲＳ２３２Ｃは、汎用のシリアル
・インタフェースとして広範囲に利用されている。とこ
ろが、ＲＳ２３２Ｃは、制御信号及びデータ信号のレベ
ルが低いため、ケーブルでの電圧降下により伝送距離も
１５ｍとかなり短い。また、伝送速度も２０ｋｂｐｓと
かなり遅い。

【０００３】このＲＳ２３２Ｃに対して、伝送距離を長
くし、伝送速度を速くしたものに、ＲＳ２３２Ｃと同じ
シリアル・インタフェースとして利用されるＲＳ４２２
Ａがある。このＲＳ４２２Ａは、平衡型回路の電気的特
性を規定しており、勧告Ｖ．１１とほぼ同一規格で、伝
送距離は１．２ｋｍ、伝送速度も１０Ｍｂｐｓであり、
ＲＳ２３２Ｃに比べて大容量のデータの信号をモデムを
介さずに、ある程度の距離までではあるが高速に通信を
行うことができる。

【０００４】そこで、従来、入出力インタフェースとし
てＲＳ２３２Ｃを使用しているデータ端末間で通信を行
う場合、図２に示す如きインタフェース変換回路を用い
て伝送距離を延ばし、伝送速度を速くしている。図２の
ブロック図において、自端末から相手データ端末へ伝送
するデータは、ＲＳ２３２Ｃレシーバ１０で受信された
後、ＲＳ４２２Ａドライバ２０によりＲＳ４２２Ａにデ
ータ変換されて送出される。一方、相手端末からのデー
タはＲＳ４２２Ａのデータとされているので、ＲＳ４２
２Ａレシーバ４０で受信された後、ＲＳ２３２Ｃドライ
バ５０に供給され、ここでＲＳ２３２Ｃのデータに変換
されて自端末に入力される。

【０００５】なお、従来は、上記のＲＳ２３２Ｃ及びＲ
Ｓ４２２Ａ以外にも多くのインタフェースが存在し（例
えば、ＲＳ４２３Ａ、ＲＳ４８５Ｃなど）、ＲＳ２３２
Ｃとのインタフェース変換が数多く行われている（特開
平６−１５２６９４号公報など）。

【０００６】

【発明が解決しようとする課題】しかるに、上記の従来
のインタフェース変換回路においては、データ端末間の
制御が各シリアルインタフェースの規格のみで制御され
ているため、片方向の通信が完全に終わるまで通信回線
を占有してしまう。すなわち、図２の従来のインタフェ
ース変換回路では、図２に太い矢印で示したようにＲＳ
２３２ＣとＲＳ４２２Ａの制御信号だけによって通信回
線の制御を行っているため、ＲＳ２３２Ｃレシーバ１０
又はＲＳ４２２Ａレシーバ４０は、通信相手との通信が
完全に終わるまで、データ端末の送信を許可しないため
に、通信回線の利用効率が低下するという問題がある。

【０００７】また、従来のインタフェース変換回路にお
いては、大容量のデータを送信した直後に、小容量のデ
ータを送信しようとした場合、ＲＳ２３２Ｃドライバ５
０が通信相手端末装置に大容量のデータを送信し終える
まで、ＲＳ４２２Ａレシーバ４０に対して、ＲＳ２３２
Ｃドライバ５０から送信制御をかけるために、通信相手
端末装置が全データを受信し終えるまで送信側端末装置
はデータを送信できず、伝送時間に遅延が生じてしま
う。

【０００８】その理由は、現在動作していない素子に対
しても、ＲＳ２３２ＣとＲＳ４２２Ａの制御信号をＲＳ
２３２Ｃドライバ５０とＲＳ４２２Ａレシーバ４０を直
接接続しているためである。また、上記において、ＲＳ
２３２ＣとＲＳ４２２Ａを読み替えた場合も同様の問題
がある。

【０００９】本発明は以上の点に鑑みなされたもので、
回路内部及びデータ端末装置との制御方法を集中的に管
理することにより、通信回線の利用効率を向上させたイ
ンタフェース変換回路を提供することを目的とする。

【００１０】また、本発明の他の目的は、伝送遅延時間
を小さくしたインタフェース変換回路を提供することに
ある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、第１のインタフェース規格の第１のシリ
アルデータが入力される第１のレシーバと、第１のレシ
ーバの出力シリアルデータを一時記憶する第１の記憶回
路と、第１の記憶回路の出力シリアルデータを第２のイ
ンタフェース規格のインタフェースデータに変換して送
出する第１のドライバと、第２のインタフェース規格の
第２のシリアルデータが入力される第２のレシーバと、
第２のレシーバの出力シリアルデータを一時記憶する第
２の記憶回路と、第２の記憶回路の出力シリアルデータ
を第１のインタフェース規格のインタフェースデータに
変換して送出する第２のドライバと、第１のレシーバ、
第１のドライバ、第２のレシーバ、第２のドライバ、第
１の記憶回路及び第２の記憶回路の動作を制御し、第１
のドライバから第１のインタフェース規格のシリアルデ
ータを第２のインタフェース規格に変換されたインタフ
ェースデータを送出させ、第２のドライバから第２のイ
ンタフェース規格のシリアルデータを第１のインタフェ
ース規格に変換されたインタフェースデータを送出させ
る制御回路とを有する構成としたものである。

【００１２】本発明では、第１のインタフェース規格の
第１のシリアルデータを第２のインタフェース規格のイ
ンタフェースデータに変換して送出させるときには、第
１の記憶回路に一時記憶し、第２のインタフェース規格
の第２のシリアルデータを第１のインタフェース規格の
インタフェースデータに変換して送出させるときには、
第２の記憶回路に一時記憶させるようにしたため、第１
のレシーバ又は第２のレシーバの動作が終了した段階
で、第１の記憶回路又は第２の記憶回路に一時保持した
シリアルデータを対向する第２のドライバ又は第１のド
ライバへ入力させると共に、第１のレシーバ又は第２の
レシーバを受信可能な状態にすることができる。

【００１３】また、本発明では、制御回路を、第１のレ
シーバから第１のシリアルデータの第１の記憶回路への
出力終了時は、第１の記憶回路を読み出し制御すると共
に第１のレシーバを入力可能状態に制御し、第２のレシ
ーバから第２のシリアルデータの第２の記憶回路への出
力終了時は、第２の記憶回路を読み出し制御すると共に
第２のレシーバを入力可能状態に制御するようにしたも
のである。

【００１４】この発明では、第１のレシーバと第２のレ
シーバの同時受信が可能になり、どちらかが早く通信が
終了したとしても、早く通信の終った方の第１のレシー
バ又は第２のレシーバを入力可能状態にすると共に、他
方の通信が終るのを待って、対向する第２のドライバと
第１のドライバより同時にインタフェースデータを送信
することができる。

【００１５】ただし、本発明では、制御回路は、第１の
レシーバ及び第１のドライバの同時動作を禁止し、第２
のレシーバ及び第２のドライバの同時動作を禁止する。
これは、第１及び第２のインタフェース規格がそれぞれ
送受信を同時にできない規格、例えばＲＳ２３２Ｓ、Ｒ
Ｓ４２２Ａであるからである。

【００１６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるインタフェ
ース変換回路の一実施の形態のブロック図を示す。同図
中、図１と同一構成部分には同一符号を付してある。図
１に示す実施の形態は、ＲＳ２３２Ｃレシーバ１０とＲ
Ｓ４２２Ａドライバ２０との間に、ＲＳ２３２Ｃレシー
バ１０の出力データを一時保持し、ＲＳ４２２Ａドライ
バ２０にＲＳ２３２Ｃインタフェース信号を入力する第
１の記憶回路３０を設け、ＲＳ４２２Ａレシーバ４０と
ＲＳ２３２Ｃドライバ５０の間にもＲＳ４２２Ａレシー
バ４０の出力データを一時保持し、ＲＳ２３２Ｃドライ
バ５０にＲＳ４２２Ａインタフェース信号を入力する第
２の記憶回路６０を設け、更に、これらＲＳ２３２Ｃレ
シーバ１０、ＲＳ４２２Ａドライバ２０、第１の記憶回
路３０、ＲＳ４２２Ａレシーバ４０、ＲＳ２３２Ｃドラ
イバ５０及び第２の記憶回路６０を一括して制御する制
御回路６０を設けた点に特徴がある。

【００１７】次に、この実施の形態の動作について説明
する。ＲＳ２３２Ｃドライバ５０が動作していない時
に、ＲＳ２３２Ｃの送信シリアルデータがＲＳ２３２Ｃ
レシーバ１０で受信されると、その送信シリアルデータ
は記憶回路３０に供給されて制御回路７０の制御のもと
に順次に記憶されていく。このとき制御回路７０は、送
信シリアルデータのデータ終了かどうかをＲＳ２３２Ｃ
レシーバ１０からの所定の制御信号の有無により監視し
ており、データ終了と判断すると、ＲＳ４２２Ａレシー
バ４０が非動作中であることを確認して、記憶回路３０
に一時記憶したＲＳ２３２ＣのシリアルデータをＲＳ４
２２Ａドライバ２０に読み出し出力すると共に、ＲＳ２
３２Ｃレシーバ１０を入力可能状態に制御する。

【００１８】これにより、記憶回路３０から読み出され
たＲＳ２３２ＣのシリアルデータがＲＳ４２２Ａドライ
バ２０によりＲＳ４２２Ａインタフェースデータにデー
タ変換されてから相手端末へ送出されている状態におい
て、ＲＳ２３２Ｃレシーバ１０が次のシリアルデータの
受信可能状態とされるため、ＲＳ２３２Ｃレシーバ１０
に次の送信シリアルデータが入力されたときは受信動作
を行う。

【００１９】同様に、ＲＳ４２２Ａドライバ２０が動作
していない時に、ＲＳ４２２Ａの送信シリアルデータが
ＲＳ４２２Ａレシーバ４０で受信されると、その送信シ
リアルデータは記憶回路６０に供給されて制御回路７０
の制御のもとに順次に記憶されていく。このとき制御回
路７０は、送信シリアルデータのデータ終了かどうかを
ＲＳ４２２Ａレシーバ４０からの所定の制御信号の有無
により監視しており、データ終了と判断すると、ＲＳ２
３２Ｃレシーバ１０が非動作中であることを確認して、
記憶回路６０に一時記憶したＲＳ４２２Ａのシリアルデ
ータをＲＳ２３２Ｃドライバ５０に読み出し出力すると
共に、ＲＳ４２２Ａレシーバ４０を入力可能状態に制御
する。

【００２０】これにより、記憶回路６０から読み出され
たＲＳ４２２Ａのシリアルデータが、ＲＳ２３２Ｃドラ
イバ５０によりＲＳ２３２Ｃインタフェースデータにデ
ータ変換されてから相手端末へ送出されている状態にお
いて、ＲＳ４２２Ａレシーバ４０が次のシリアルデータ
の受信可能状態とされるため、ＲＳ４２２Ａレシーバ４
０に次の送信シリアルデータが入力されたときは受信動
作を行う。

【００２１】また、この実施の形態では、ＲＳ２３２Ｃ
レシーバ１０とＲＳ２３２Ｃドライバ５０との同時動作
と、ＲＳ４２２Ａドライバ２０とＲＳ４２２Ａレシーバ
４０との同時動作はそれぞれ制御回路７０により禁止さ
れるが、それ以外は同時動作が可能である。従って、Ｒ
Ｓ２３２Ｃレシーバ１０とＲＳ４２２Ａレシーバ４０が
同時に動作したり、記憶回路３０と６０が同時に動作し
たり、ＲＳ２３２Ｃドライバ５０とＲＳ４２２Ａドライ
バ２０とが同時に動作することも可能である。

【００２２】このように、この実施の形態では、シリア
ルデータ及びインタフェースデータを処理していないド
ライバ又はレシーバであれば、他のドライバ又はレシー
バが動作していても通信可能な状態になるため、ＲＳ２
３２Ｃ又はＲＳ４２２ＡのシリアルデータをＲＳ４２２
Ａ又はＲＳ２３２Ｃのシリアルデータに変換するための
伝送時間の遅延を小さくすることができる。

【００２３】また、この実施の形態では、相手端末が通
信中であっても、ＲＳ２３２Ｃレシーバ１０、ＲＳ４２
２Ａドライバ２０、ＲＳ４２２Ａレシーバ又はＲＳ２３
２Ｃドライバ５０のいずれかが動作中であっても、通信
回線に対する制御は、制御回路７０により制御を行うた
め、動作中のＲＳ２３２Ｃレシーバ１０、ＲＳ４２２Ａ
ドライバ２０、ＲＳ４２２Ａレシーバ又はＲＳ２３２Ｃ
ドライバ５０を除き、シリアルデータ又はインタフェー
スデータの送信・受信が可能になり、通信回線の利用効
率を従来よりも向上させることができる。

【００２４】なお、本発明は以上の実施の形態に限定さ
れるものではなく、ＲＳ２３２Ｃ及びＲＳ４２２Ａのど
ちらか一方と、それら以外のインタフェース規格（例え
ば、ＲＳ４２３Ａ、ＲＳ４８５Ｃなど）のうちの一のイ
ンタフェース規格との間で変換を行うインタフェース変
換回路、更にはそれら以外のインタフェース規格同士の
間のインタフェース変換回路にも広く適用できるもので
ある。

【００２５】

【発明の効果】以上説明したように、本発明によれば、
第１のレシーバ又は第２のレシーバの動作が終了した段
階で、第１の記憶回路又は第２の記憶回路に一時保持し
たシリアルデータを対向する第２のドライバ又は第１の
ドライバへ入力させると共に、第１のレシーバ又は第２
のレシーバを受信可能な状態にするようにしたため、第
２のドライバや第１のドライバにおいてインタフェース
変換される先のシリアルデータが第２のドライバや第１
のドライバから完全に出力され終っていなくても、次の
シリアルデータの第１のレシーバや第２のレシーバへの
入力が可能になり、よって従来に比べて伝送時間の遅延
を小さくできると共に伝送効率を向上することができ
る。

【００２６】また、本発明によれば、第１及び第２の記
憶回路の使用により、第１のレシーバと第２のレシーバ
の同時受信が可能になり、どちらかが早く通信が終了し
たとしても、早く通信の終った方の第１のレシーバ又は
第２のレシーバを入力可能状態にすると共に、他方の通
信が終るのを待って、対向する第２のドライバと第１の
ドライバより同時にインタフェースデータを送信するこ
とができるため、相手端末が通信中であっても、通信相
手端末によらず、他の端末とのデータの衝突がない限
り、インタフェース変換回路の内部までシリアルデータ
の伝送が可能になり、通信回線の利用効率を従来に比し
向上することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のブロック図である。

【図２】従来の一例のブロック図である。

【符号の説明】

１０ ＲＳ２３２Ｃレシーバ ２０ ＲＳ４２２Ａドライバ ３０ 第１の記憶回路 ４０ ＲＳ４２２Ａレシーバ ５０ ＲＳ２３２Ｃドライバ ６０ 第２の記憶回路 ７０ 制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１のインタフェース規格の第１のシリ
   アルデータが入力される第１のレシーバと、 前記第１のレシーバの出力シリアルデータを一時記憶す
   る第１の記憶回路と、 前記第１の記憶回路の出力シリアルデータを第２のイン
   タフェース規格のインタフェースデータに変換して送出
   する第１のドライバと、 前記第２のインタフェース規格の第２のシリアルデータ
   が入力される第２のレシーバと、 前記第２のレシーバの出力シリアルデータを一時記憶す
   る第２の記憶回路と、 前記第２の記憶回路の出力シリアルデータを前記第１の
   インタフェース規格のインタフェースデータに変換して
   送出する第２のドライバと、 前記第１のレシーバ、第１のドライバ、第２のレシー
   バ、第２のドライバ、第１の記憶回路及び第２の記憶回
   路の動作を制御し、前記第１のドライバから前記第１の
   インタフェース規格のシリアルデータを前記第２のイン
   タフェース規格に変換されたインタフェースデータを送
   出させ、前記第２のドライバから前記第２のインタフェ
   ース規格のシリアルデータを前記第１のインタフェース
   規格に変換されたインタフェースデータを送出させる制
   御回路とを有することを特徴とするインタフェース変換
   回路。
2. 【請求項２】 前記制御回路は、前記第１のレシーバか
   ら前記第１のシリアルデータの前記第１の記憶回路への
   出力終了時は、該第１の記憶回路を読み出し制御すると
   共に前記第１のレシーバを入力可能状態に制御し、前記
   第２のレシーバから前記第２のシリアルデータの前記第
   ２の記憶回路への出力終了時は、該第２の記憶回路を読
   み出し制御すると共に前記第２のレシーバを入力可能状
   態に制御することを特徴とする請求項１記載のインタフ
   ェース変換回路。
3. 【請求項３】 前記制御回路は、前記第１のレシーバ及
   び第１のドライバの同時動作を禁止し、前記第２のレシ
   ーバ及び第２のドライバの同時動作を禁止することを特
   徴とする請求項１記載のインタフェース変換回路。
4. 【請求項４】 前記第１のインタフェース規格はＲＳ２
   ３２Ｃであり、前記第２のインタフェース規格はＲＳ４
   ２２Ａであることを特徴とする請求項１乃至３のうちい
   ずれか一項記載のインタフェース変換回路。