JPH1027130A - 画像処理装置およびその処理方法 - Google Patents
画像処理装置およびその処理方法Info
- Publication number
- JPH1027130A JPH1027130A JP8183791A JP18379196A JPH1027130A JP H1027130 A JPH1027130 A JP H1027130A JP 8183791 A JP8183791 A JP 8183791A JP 18379196 A JP18379196 A JP 18379196A JP H1027130 A JPH1027130 A JP H1027130A
- Authority
- JP
- Japan
- Prior art keywords
- drawing data
- data
- pixels
- pixel
- color element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Record Information Processing For Printing (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Color, Gradation (AREA)
- Image Input (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
順次型データを高速に得る。 【解決手段】 第1に、フレームメモリを構成するDR
AM800〜815の各々に、ピクセルが連続する位置
関係にある16個の点順次型データを同じアドレスにて
記憶させ、第2に、ピクセルが連続する位置関係にある
4個の点順次型データを図示しないCAS信号で指定し
て1回のアクセスで読み出し、第3に、読み出された4
個の点順次型データの各々を、バス変換部820によっ
て、それぞれ各基本色を示すデータに分離した後、色要
素を示すデータをピクセル順に各基本色について配列し
て、各基本色の面順次型データを得る。
Description
の描画データをフルカラー印刷装置の出力装置に出力す
るのに好適な画像処理装置に関し、詳細には、描画デー
タを、点順次型で一旦記憶した後、それを面順次型に変
換して出力する画像処理装置およびその処理方法に関す
る。
ルから構成される。このピクセルは、さらに、そのピク
セルの各基本色を示す多値データから構成される。例え
ば、1ピクセルがY(イエロー)、M(マゼンダ)、C
(シアン)、K(ブラック)の4つの基本色で表され、
かつ、1つの基本色が8ビットで示される場合、1つの
ピクセルを示すデータは、基本色を示す8ビットデータ
が4色分必要となるため、32ビットで示されることに
なる。したがって、複数のピクセルから構成されるカラ
ー画像をデータとして記憶する場合、そのカラー画像を
構成する各ピクセル毎に、基本色を示す多値データが基
本色分存在することになる。
する方式としては、点順次型と面順次型との2つの方式
が代表的なものとして挙げられる。点順次型とは、1ピ
クセルについての色データを1つの単位としてパッキン
グして記憶する方式であり、また、面順次型は基本色単
位にメモリ上に色プレーンを構成して、各描画データを
基本色を単位として記憶する方式である。点順次型およ
び面順次型の一般的なメモリ構成を、それぞれ図15
(a)および(b)に示す。ここで、描画ピクセルをP
0、P1、P2、……とした場合、点順次型では、ピク
セルP0について、それぞれ基本色Y、M、C、Kを示
すデータP0(Y)、P0(M)、P0(C)、P0
(K)、ピクセルP1についてデータP1(Y)、P1
(M)、P1(C)、P1(K)といったように、1つ
の描画点についてY、M、C、Kの基本色を表わすデー
タが順次記憶される。一方、面順次型では基本色毎にプ
レーンが設けられ、YプレーンについてデータP0
(Y)、P1(Y)、P2(Y)……、Mプレーンにつ
いてデータP0(M)、P1(M)、P2(M)……、
CプレーンについてデータP0(C)、P1(C)、P
2(C)……、KプレーンについてデータP0(K)、
P1(K)、P2(K)……といったように、Y、M、
C、Kの基本色を表わすプレーンに、当該基本色のデー
タが順次記憶される。
込、記憶)する場合、点順次型、面順次型のどちらが効
率的であるかを考察する。例として、図16に示すよう
に、4つのピクセルからなる直線を描画する場合につい
て考えてみる。なお、描画データは、一般的にCPU等
のプロセッサによりピクセル単位で処理され、アクセス
は点順次型でも面順次型でも32ビット幅の汎用データ
バスを介して行なわれるものとする。また、メモリに1
回アクセスするのには、図17で示されるようなサイク
ルが必要であるとする。まず、点順次型によって描画デ
ータをメモリに記憶するには、図18(a)に示すよう
に、直線を構成する4つのピクセルに対応して書き込む
ため、4サイクルが必要となる。これに対し、面順次型
によって描画データをメモリに記憶するには、図18
(b)に示すように、4つプレーンについて、それぞれ
4つのピクセルに対応して書き込む関係上、点順次型と
比べ、4倍のサイクル数が必要になる。すなわち、1サ
イクルがA[ns]であるとすると、点順次型では4A
[ns]なのに対して、面順次型では16A[ns]で
ある。したがって、ピクセル単位で処理された描画デー
タをメモリ上に記憶させるには、点順次型で記憶させる
方式が効率的であり、面順次型で記憶させる方式は非効
率的あるといえる。
力する場合について考察する。描画データを出力する場
合は種々あるが、ここでは、カラー印刷装置に出力する
場合を考えてみる。近年のカラー印刷装置においては、
描画データを面順次型で処理するタイプがほんとんどで
ある。なぜなら、カラー画像の形成を、基本色を単位と
する処理ため、描画データも必然的に面順次型で扱わな
ばならないからである。最近では、カラー印刷装置の高
速化傾向が進行し、従来では1色毎に実行していた処理
も各色を連続処理(タンデム処理)する必要が生じてき
た。かかる処理に追従するためには、記憶装置に対して
いかに高速にアクセスができるかが重要となっている。
記憶されていれば、4つのピクセルを1つの単位として
転送できるが、点順次型では、1回のアクセスで1ピク
セル分の色データしか転送できないため、高速に処理す
ることはできない。このため、カラー印刷装置へのデー
タ転送を考えると、描画データを面順次型でメモリに記
憶することが望ましい。しかし、描画データを面順次型
でメモリに記憶することは、上述したように、非効率的
であって、処理速度の低下を招くものである。したがっ
て、記憶・読出という一連の処理を面順次型で行なうの
は、記憶装置たるメモリに高速にアクセスするのに適当
でないという問題があった。
術が存在していた。すなわち、第1に、点順次型/面順
次型書込と点順次面型/面順次型読出とを相互に可能と
する技術や、第2に、点順次型を面順次型に変換する技
術などがあり、これらの技術を用いて、描画データをメ
モリに点順次型で書き込む一方、出力する際には面順次
型で読み出すことにより、記憶・読出という一連の処理
に要する時間を短縮することが考えられた。このうち、
第1の技術は、さらに、アドレス変換を用いる技術とデ
ータバスを分離する技術とに分けられる。前者のアドレ
ス変換を用いる技術については、例えば、特開昭62−
271184や、特開平1−321573、特開平2−
201641、特開平3−62272号公報など記載の
ものがあり、これらは、点順次型あるいは面順次型でア
クセスする際に、アドレス変換手段を用いて、それぞれ
の独立したアドレス形式でアクセスを行なうものであ
り、アドレスには、どのプレーンを選択してアクセス
(書き込みあるいは読み出し)するか、どのピクセル
(画素)を選択してアクセスするか、といった情報が付
加される。後者のデータバスを分離する技術について
は、例えば、特開平3−55672や、特開平4−25
3094号公報など記載のものがあり、これらは、点順
次型アクセス用のアドレスバスとデータバスとを備え、
さらに面順次型アクセス用のアドレスバスとデータバス
とを備え、アクセスする際には、これらのアドレスバ
ス、データバスを適宜選択する。また、第2の点順次型
を面順次型に変換する技術については、例えば、特開平
5−205038や、特開平7−141144号公報な
ど記載のものがあり、これらは、点順次型で描画された
データをピクセル単位で読み出し、そのデータをシフト
レジスタやハードウエアで構成されたデータ整列器に入
力することによって面順次型データを形成するものであ
る。
型/面順次型書込と点順次面型/面順次型読出とを相互
に可能とする第1の技術や、点順次型を面順次型に変換
する第2の技術では、次のような問題があった。まず、
第1の技術においてアドレス変換を用いる技術では、プ
レーンやピクセルを選択するためのデータを付加するた
め、実質的にアドレスバスがより多数必要となるといっ
た欠点がある。さらに、アクセスには本来不必要なアド
レス変換手段も必要となる。また、第1の技術において
データバスを分離する技術では、アドレスバス、データ
バスを選択するための手段が必要となるため、必然的に
回路規模が大きくなるといった欠点がある。さらに、面
順次型で描画データを読み出して出力する場合、1度に
1色の描画データしか読み出すことができないという欠
点もある。一方、点順次型を面順次型に変換する第2の
技術では、面順次型データを形成するのに、数サイクル
を要するので、処理が低速となるばかりでなく、シフト
レジスタや整列器などが必要となるので、回路規模が複
雑化・肥大化するといった欠点もある。
れたもので、その目的とするところは、描画データを書
き込む際には点順次型で行なう一方、読み出す際には面
順次型で行なって、カラー印刷装置の高速化に寄与する
とともに、その構成を簡易として、回路規模の簡易化・
縮小化を図ることが可能な画像処理装置を提供すること
にある。
ため、本願第1の発明にあっては、pおよびqをそれぞ
れ2以上の整数とし、1つのピクセルについて、当該ピ
クセルの色要素を示す多値データを、色要素数のp個、
色要素毎に配列した描画データを処理する画像処理装置
において、ピクセルが連続する位置関係にあるq個の描
画データを、1サイクルで読出可能な状態で記憶する記
憶手段と、前記q個の描画データを前記記憶手段から1
サイクルで読み出す読出手段と、読み出されたq個の描
画データの各々を、それぞれ色要素を示す多値データに
分離した後、1つの色要素について、当該色要素を示す
多値データをピクセル順に配列させる分離配列手段とを
具備することを特徴としている。また、本願第2の発明
にあっては、r、sおよびtをそれぞれ2以上の整数
(ただし、s≧t)とし、1つのピクセルについて、当
該ピクセルの色要素を示す多値データを、色要素数のr
個、色要素毎に配列した描画データを処理する画像処理
装置において、前記描画データを記憶するための記憶手
段と、連続する位置関係にあるs個のピクセルのうち、
t個を選択する選択手段と、選択されたt個のピクセル
に対応する描画データを、前記記憶手段に1サイクルで
書き込む書込手段とを具備することを特徴としている。
さらに、本願第3の発明にあっては、w、x、yおよび
zをそれぞれ2以上の整数(ただし、x≧y、x≧z)
とし、1つのピクセルについて、当該ピクセルの色要素
を示す多値データを、色要素数のw個、色要素毎に配列
した描画データを処理する画像処理装置において、前記
描画データを記憶するための記憶手段と、書込時におい
て、連続する位置関係にあるx個のピクセルのうち、y
個を選択する書込選択手段と、選択されたy個のピクセ
ルに対応する描画データを、前記記憶手段に1サイクル
で書き込む書込手段と、読出時において、x個の描画デ
ータのうち、ピクセルが連続する位置関係にあるz個を
選択する読出選択手段と、選択されたz個の描画データ
を前記記憶手段から1サイクルで読み出す読出手段と、
読み出されたz個の描画データの各々を、それぞれ色要
素を示す多値データに分離した後、1つの色要素につい
て、当該色要素を示す多値データをピクセル順に配列さ
せる分離配列手段とを具備することを特徴としている。
くわえて、本願第4の発明にあっては、pおよびqをそ
れぞれ2以上の整数とし、1つのピクセルについて、当
該ピクセルの色要素を示す多値データを、色要素数のp
個、色要素毎に配列した描画データの画像処理方法にお
いて、ピクセルが連続する位置関係にあるq個の描画デ
ータを、1サイクルで読出可能な状態で記憶する過程
と、記憶した前記q個の描画データを1サイクルで読み
出す過程と、読み出したq個の描画データの各々を、そ
れぞれ色要素を示す多値データに分離した後、1つの色
要素について、当該色要素を示す多値データをピクセル
順に配列する過程とを具備することを特徴としている。
ルが連続する位置関係にあるq個の描画データは、1サ
イクルで読出可能に予め記憶され、これを1サイクルで
読み出すことで、ピクセルが連続する位置関係にあるq
個の描画データを得る。ここで、1サイクルの読み出し
は、例えば、q個の描画データを同一番地で記憶し、読
み出しの際に、当該番地を指定することで可能である。
これらq個の描画データは、それぞれのピクセルについ
て、当該ピクセルの色要素を示す多値データを、色要素
数のp個、色要素毎に配列したもの、すなわち、いわゆ
る点順次型の描画データである。これらの描画データ
を、分離配列手段によって、それぞれ色要素を示す他値
データに分離した後、1つの色要素について、当該色要
素を示す多値データをピクセル順に配列させることで、
いわゆる面順次型の描画データを得ることができる。こ
れらの配列を各色要素について行なうと、1サイクルの
読み出しにより面順次型の描画データをすべての色要素
について得ることできる。さらに、分離配列手段は、実
質的に、読み出された描画データを転送するバスライン
を組み替えることのみで構成することができるので、構
成の簡略化を図ることも可能である。次に、本願第2の
発明によれば、連続する位置関係にあるs個のピクセル
のうち、t個を選択し、これらに対応する描画データを
1サイクルで書き込むので、例えば、描画データがt個
同じであれば、このt個の描画データの書込について
は、tサイクル繰り返すことなく1サイクルで済ますこ
とができる。したがって、いわゆる点順次型の描画デー
タを書き込みに要する時間の短縮化に大きく寄与する。
さらに、本願第3の発明によれば、本願第1および第2
の発明を組み合わせることにより、描画データに書込お
よび読出の両処理に要する時間を短縮化することが可能
となる。また、本願第4の発明によれば、本願第1の発
明と同様に、点順次型から面順次型の描画データを簡易
に得ることが可能となる。
図面を参照して説明する。
かる画像処理装置の全体構成を説明するブロック図であ
る。この図において、60は画像情報生成部であり、フ
レームメモリの読出範囲や、描画有効領域に描画される
描画データPD、その描画データを記憶させるためのア
ドレスADR、後述するピクセル選択データなどを生成
する。
る。このフレームメモリ80は、複数のDRAMから構
成され、高速ページモードアクセスが使用可能であっ
て、1つのアドレスに32ビット幅のデータを記憶する
ことが可能となっている。70は制御装置であり、書込
部71と読出部72とから構成される。前者の書込部7
1は、フレームメモリ80に描画データを点順次型で書
き込むものであり、後者の読出部72は、フレームメモ
リ80から描画データを読み出すものである。なお、こ
れら書込部71と読出部72との詳細構成については後
述する。90はバッファであり、後述するように各基本
色に対応して4つFIFO(First In First Out:先入
れ先出し型のバッファ)から構成され、面順次型のデー
タを基本色毎にバッファリングする。
本画像処理装置における描画データのフォーマットの一
例について、図2を参照して説明する。本実施形態にか
かる画像処理装置は、基本色としてY、M、C、Kの4
色を用いており、これら各基本色の階調を示すデータが
それぞれ8ビットで示される。このため、1ピクセルの
描画データは32ビットとなる。本画像処理装置は、こ
のような描画データを、点順次型では図2(a)に示す
ように4色の基本色データを有する1ピクセルを示すも
のとして扱い、面順次型では同図(b)に示すように、
基本色データを1色分有したものであって、4つのピク
セルを示すものとして扱うものとする。いずれにかかる
データも32ビットである。
タは、フレームメモリ80に、後述するように点順次型
で書き込まれる。そこで、この記憶状態について図3を
参照して説明すると、図に示すように、フレームメモリ
80を構成する1つDRAMの1つのアドレスには、1
ピクセル分32ビットの描画データが点順次型で記憶さ
れる。
像処理装置におけるフレームメモリ80の概略構成につ
いて説明する。はじめに、描画データの書込から読出ま
での過程について説明し、この過程を実現するための回
路構成については後述することとする。
は、フレームメモリ80における描画データの流れを説
明するためのブロック図である。この図において、80
0〜815は、フレームメモリ80を構成するDRAM
であり、上述したように、それぞれ32ビット幅のデー
タを記憶することができる。なお、本実施形態において
DRAMとは、一般のダイナミックRAMで構成される
メモリモジュールという意味で用いている。
15は、4つのメモリブロックMB0〜MB3を構成し
ており、さらに各メモリブロックはそれぞれ4つの面を
有する。このような構成において、ピクセルが連続する
位置関係にある描画データは、メモリブロックに順次記
憶されている。すなわち、図5に示すように、カラー印
刷装置に出力する有効領域EA(横mピクセル×縦nピ
クセル)において、当該領域の始点に描画されるピクセ
ルをP0とし、以降描画されるピクセルを順にP1、P
2、……、P(mn)とした場合、ピクセルP0〜P3
の描画データは、メモリブロックMB0〜MB3の第1
面に、ピクセルP4〜P7の描画データは、メモリブロ
ックMB0〜MB3の第2面に、ピクセルP8〜P11
の描画データは、メモリブロックMB0〜MB3の第3
面に、ピクセルP12〜P15の描画データは、メモリ
ブロックMB0〜MB3の第4面にというようにそれぞ
れ記憶される。別の言い方をすれば、ピクセルP0〜P
15の描画データは、それぞれDRAM800〜815
に記憶される。なお、これら描画データは点順次型で記
憶される。
された描画データは、各メモリブロックからそれぞれ描
画データが1つずつ読み出される。そして、メモリブロ
ックMB0〜MB3から読み出された描画データPD0
〜PD3は、バス変換部820に供給される。バス変換
部820は、図4に示すように、描画データPD0〜P
D3をそれぞれ基本色Y、M、C、Kの成分毎に分離し
た後、基本色Y、M、C、Kの成分毎にピクセルの順番
で並び替えるものである。これにより、面順次型の描画
データLDY、LDM、LDC、LDKが得られること
となる。なお、後述するように、描画データPD0〜P
D3は、メモリブロックMB0〜MB3から1回のアク
セスで同時に読み出される。このため、バス変換部82
0においては、面順次型の描画データLDY、LDM、
LDC、LDKが同時に得られるようになっている。ま
た、バス変換部820は、実質的にデータバスの並び替
えにすぎない。
>このような描画データの書込から読出までの過程を実
現するための具体的な回路構成について、図6を参照し
て説明する。この図に示すように、DRAM800〜8
15の各々には、アドレスADR、描画データPD、R
AS(ロウ・アドレス・ストローブ)信号およびWE
(ライト・イネーブル)信号が、それぞれ共通して供給
されている。また、DRAM800〜815の各々に
は、DRAM毎に、対応するCAS(カラム・アドレス
・ストローブ信号)が供給される。したがって、本画像
処理装置においてはDRAMが16個であるので、CA
S信号もこれらDRAMの各々に対応して16本存在す
る。これらの16本CAS信号については、説明の便宜
上、DRAM800に対応するCAS信号をLSB、D
RAM815に対応するCAS信号をMSBとする16
ビットデータで表記することとする。なお、フレームメ
モリ80のアドレスは、RAS(行)アドレスとCAS
(列)アドレスとで定められる。
れば、RASアドレスおよびCASアドレスにより同一
のアドレスを指定し、WE信号、RAS信号をともにア
クティブとし、かつ、16本のCAS信号を「000
0」としてDRAM800〜815に対応する各CAS
信号をローアクティブとすることにより、同一の描画デ
ータをDRAM800〜815の各々に1回のアクセス
で書き込むことができるようになっている。また、読出
時においては、RASアドレスおよびCASアドレスに
より同一のアドレスを指定し、WE信号を非アクティ
ブ、RAS信号をアクティブとし、かつ、メモリブロッ
クMB0〜MB3において同一面上の関係にあるDRA
MのCAS信号をアクティブとすることにより、連続す
る4つのピクセルの描画データPD0〜PD3を1回の
アクセスで読み出すことができるようになっている。
に示される描画データは、図7に示される関係で書き込
まれて、図4に示されるように記憶される。すなわち、
図7は、RASアドレスおよびCASアドレスにより定
まる1組のアドレスに、どのようなピクセルの画像デー
タが記憶されているのかを、DRAM800〜815毎
に示した図である。この図に示すように、一つのアドレ
スにおいては、ピクセルが連続する位置関係にある16
個の描画データが、それぞれDRAM800〜815に
記憶される。
に本画像処理装置においては、書込時に、1度に最大1
6個のDRAMにアクセスできるようになっている。し
かしながら、1度のアクセスにおいて、アクセスする必
要のないDRAMも当然のことながら存在する。また、
読出時には、連続する4つのピクセルの描画データPD
0〜PD3を得るために、アクセスするDRAMを選択
する必要もある。そこで、本画像処理装置においては、
ピクセル選択データにより、アクセスするDRAMを選
択するようにしている。かかるピクセル選択データの構
成を図8に示す。この図に示すようにピクセル選択デー
タは、LSB〜MSBがDRAM800〜815に対応
した16ビットデータであり、アクセスする必要のある
DRAMに対応したビットが「1」にセットされる。
いては、画像情報生成部60によりアドレスADRや、
描画データPDとともに生成され、書込部71に供給さ
れる。この場合、書込部71は、ピクセル選択データの
各ビットを検出し、そのうち「1」となっているビット
に対応したDRAMのCAS信号のみをアクティブとす
る。一方、ピクセル選択データは、読出時においては、
後述するように読出部72のタイミングコントローラに
より生成されて、これによりCAS信号を生成してい
る。このようなピクセル選択データにより、あるアドレ
スにおいてアクセスする必要のあるDRAMのみを選択
することができる。
における書込部71の詳細構成について説明する。図9
は、この書込部71の構成を示すブロック図である。こ
の図において、711はRASアドレスラッチ回路であ
り、画像情報生成部60から供給されたアドレスADR
のうちRASアドレスをラッチする。同様に、712は
CASアドレスラッチ回路であり、アドレスADRのう
ちCASアドレスをラッチする。713はデータラッチ
回路であり、画像情報生成部60から供給された描画デ
ータPDをラッチする。714はピクセル選択ラッチ回
路であり、同じく画像情報生成部60から供給されたピ
クセル選択データ(図8参照)をラッチする。
ラッチされたRASアドレスおよびCASアドレスの送
出タイミングをそれぞれゲート716および717を介
して制御し、これをフレームメモリ80の書込アドレス
とする。また、タイミングコントローラ715は、描画
データPDの送出タイミングをデータラッチ回路713
を介して制御し、さらに、CAS信号の送出タイミング
をNANDゲート回路718を介して制御する。くわえ
て、タイミングコントローラ715は、書込アドレスの
送出タイミングにあわせて、RAS信号およびWE信号
のレベルも制御する。なお、CAS信号は、本実施形態
においてはアクティブ・ローとしているため、ピクセル
選択データをNANDゲート回路718により反転し、
その送出を制御している。
における読出部72の詳細構成について説明する。図1
0は、この読出部72の構成を示すブロック図である。
この図において、721は読出領域設定部であり、画像
情報生成部60から供給された読出範囲を示す情報に基
づいて読出領域を設定する。722はアドレス生成部で
あり、設定された読出領域に基づいて、フレームメモリ
80の読出アドレスをRASアドレスおよびCASアド
レスのそれぞれについて生成する。なお、アドレス生成
部722は、バッファ55から供給されるPAF信号
(後述する)のレベルがローレベルとなるとアドレスの
生成を中断する一方、ハイレベルとなるとアドレスの生
成を再開する。723はRASアドレスラッチ回路であ
り、生成されたRASアドレスをラッチする。同様に、
724はCASアドレスラッチ回路であり、生成された
CASアドレスをラッチする。
ラッチされたRASアドレスおよびCASアドレスの送
出タイミングをそれぞれゲート726および727を介
し制御して、これをフレームメモリ80の読出アドレス
とする。また、タイミングコントローラ725は、読出
アドレスの送出タイミングにあわせて、RAS信号およ
びWE信号のレベルも制御する。
1におけるバッファ90の詳細構成について説明する。
図11は、このバッファ90の構成を示すブロック図で
ある。この図において、901〜904はFIFOであ
り、それぞれ基本色のY、M、C、Kに対応している。
本実施形態にあっては、1つの基本色あたり32ビット
の面順次型データが入力されるため、16ビット幅を有
する一般的なFIFOを2個並列させて用いている。そ
して、フレームメモリ80からの面順次型描画データL
DY、LDM、LDC、LDKの各々は、読出部72か
らのWE信号にしたがって、それぞれFIFO901〜
904に蓄積される一方、面順次型描画データを必要と
するカラー印刷装置などの出力装置(図示せず)による
RE信号にしたがって、各基本色毎に、それぞれ当該出
力装置に出力される。すなわち、面順次型描画データL
DY、LDM、LDC、LDKの各々は、読出部72に
よるタイミングにて蓄積される一方、出力装置が要求す
るタイミングにて読み出され、出力されることになる。
なお、点順次型から面順次型データを得る構成のみつい
て言及すれば、かかるバッファ90は任意的構成要素と
いうべきものである。
らは、当該FIFOのデータ蓄積量が容量一杯となった
場合にローレベルに立ち下がるフラグFF1〜FF4が
それぞれ出力される。そしてAND回路905により、
これらのフルフラグFF1〜FF4の論理積が求めら
れ、これが読出部72へのPAF(Almost Full Flag)
信号となる。このようなPAF信号は、すべてのFIF
Oに空きがあるなら、ハイレベルとなって、読出部によ
るアドレスの歩進を許可する一方、いずれかのFIFO
のデータ蓄積量が容量一杯となると、ローレベルとなっ
て、読出部72によるアドレスの歩進が禁止されること
になる。
像処理装置の動作について説明する。はじめに、画像情
報生成部60により生成された描画データを、フレーム
メモリ80に点順次型で書き込む(描画する)動作につ
いて説明する。
メモリ80に描画を行なうための種々のデータは、画像
情報生成部60により生成される。詳細には、アドレス
ADRが、RASアドレス、CASアドレスに分けて生
成された後、当該アドレスに書き込むべき点順次型の描
画データPDおよびピクセル選択データが生成される。
そして、これらのデータは、図9の書込部71において
対応するラッチ回路に入力されて、ラッチされる。この
とき、タイミングコントローラ715は、一般的なDR
AMの書込タイミング(例えば図17参照)にしたがっ
て各信号の出力タイミングを制御する。すなわち、タイ
ミングコントローラ715は、RASアドレスタイミン
グにてRASアドレスを出力した後、RAS信号をアク
ティブにするとともに、CASアドレスタイミングでC
ASアドレスを出力した後、CAS信号をアクティブに
し、所定のタイミングで描画データPDを出力して書込
タイミングを作り出す。このとき、CAS信号は、ピク
セル選択データとNANDされるので、書き込むべきD
RAMに対応するCAS信号のみがローアクティブとな
る。このため、当該描画データPDは、ピクセル選択デ
ータにより選択されたDRAMに対してのみ、RASア
ドレスおよびCASアドレスで定まるアドレスADRに
書き込まれることとなる。
参照して説明する。なお、この図の例では、この図の左
半分に示される場合を示している。すなわち、「FFF
FFFFF」で示される描画データPDを、RASアド
レスが「000」、CASアドレスが「001」で定ま
るアドレスADRに、ピクセル選択データが「F0F
0」で示されるDRAMに対し書き込む場合である。な
お、これらの情報は、画像情報生成部60により生成さ
れ、書込部71に供給される。
ローラ715は、各ゲートおよびラッチ回路を次のよう
に制御する。すなわち、タイミングコントローラ715
は、第1に、RASアドレス「000」を送出した後、
RAS信号をローアクティブとし、次に、CASアドレ
ス「001」とともに、描画データPD「FFFFFF
FF」を送出し、第3に、CAS信号を、すべて非アク
ティブ状態の「FFFF」からピクセル選択データを反
転させた「0F0F」にする(ローアクティブのた
め)。これにより、「FFFFFFFF」の描画データ
PDは、ピクセル選択データ「F0F0」に対応するD
RAM804〜807および812〜817に、1回の
アクセスで書き込まれることとなる。なお、RASアド
レス「000」、CASアドレス「001」で定まるア
ドレスは、図7を参照しても判るようように、ピクセル
P16〜P31の描画データを記憶する場所である。し
たがって、図12に示される例においては、描画データ
PDが、ピクセルP20〜P23およびピクセルP28
〜P31の描画データとして、DRAM804〜80
7、812〜817に、1回のアクセスで書き込まれた
ことを意味する。
16ピクセルの描画データが、すべて違う場合、画像情
報生成部60は、DRAM800〜815を順番に1つ
ずつ指定するように、ピクセル選択データを変化させ、
フレームメモリ80に対し16回のアクセスで書込を行
なうようにする。逆に、同一アドレスで書き込まれるべ
き16ピクセルの描画データが、すべて同じ場合、画像
情報生成部60は、DRAM800〜815のすべてを
指定するように、ピクセル選択データ設定する。すなわ
ち「FFFF」とする。これにより、16ピクセルの描
画データは、フレームメモリ80に1回のアクセスで書
き込まれることになり、書込に要する時間を短縮するこ
とができる。
60により生成された描画データの順に行なわれるた
め、アクセスするアドレスが連続している必要はなく、
ランダムなアドレスに対して書込を行なうことができ
る。そして1面分の画像有効領域の書込がフレームメモ
リ80に対して行なわれると、この書込動作は終了とな
る。また、書き込みの場合、RASアドレスが変化する
まで、あるいはメモリリフレッシュが入るまで、DRA
Mの高速ページモードが最大限利用されて、連続した書
込動作が行なわれる。
に、上述したように書き込んだ描画データを読み出して
点順次型に変換する動作について説明する。フレームメ
モリ80に書き込まれた描画データを読み出す場合、画
像情報生成部60は、はじめに、読出部72における読
出領域設定部721(図10参照)に対し、描画データ
の読出範囲を設定する。この読出範囲とは、書込部71
によって書き込まれたフレームメモリ80から出力すべ
き領域を示すものである。したがって、描画データをフ
レームメモリ80から読み出す場合には、点順次型で書
き込んだ場合と同じアドレスが用いられる。
設定されると、アドレス生成部722は、描画有効領域
における最初のピクセルから4つピクセルを単位として
RASアドレス、CASアドレスを生成する。生成され
たアドレスは、それぞれRASアドレスラッチ回路72
3およびCASアドレスラッチ回路724に入力され
て、ラッチされる。このとき、タイミングコントローラ
725は、一般的なDRAMの高速ページモード読出タ
イミングにしたがって各信号の出力タイミングを制御す
る。すなわち、タイミングコントローラ725は、RA
SアドレスタイミングでRASアドレスを出力した後、
RAS信号をアクティブにするとともに、CASアドレ
スタイミングでCASアドレスを出力した後、CAS信
号をアクティブにすることにより、読出タイミングを作
り出す。このときフレームメモリ80には、1組のアド
レスにおいて連続する16ピクセル分の描画データが記
憶されているので、同一アドレスについての読み出し
は、CAS信号を変化させて、4ピクセル分ずつ4回に
分けて行なわれる。すなわち、同一アドレスについて読
み出しは、最初の1回目のアクセスではDRAM800
〜803について、次の2回目のアクセスではDRAM
804〜807について、3回目のアクセスではDRA
M808〜811について、そして4回目のアクセスで
はDRAM812〜815について、それぞれ行なわれ
る。したがって、1回のアクセスにおいては、ピクセル
が連続する位置関係にある4つの点順次型描画データが
読み出されることになる。なお、読み出しの場合、RA
Sアドレスが変化するまで、メモリリフレッシュが入る
まで、あるいは、読み出したデータを格納するFIFO
が一杯となるまで、DRAMの高速ページモードが利用
されて、連続した読出動作が行なわれる。
ルが連続する位置関係にある4つの点順次型描画データ
が読みされると、これら描画データの各々は、バス変換
部820(図4参照)により、各基本色毎のデータに分
離された後、同じ基本色のデータをピクセル順に、各基
本色について配列させる。この分離・再配列により、結
局、1回のアクセスにおいて各基本色について4色分の
面順次型データが得られることとなる。このような動作
を、指定された領域の始点のピクセルから終点のピクセ
ルまでアドレスを変化させながら切替えを行なって、指
定された領域すべてが読み出されると動作が終了するこ
ととなる。
参照して説明する。なお、この図の例では、RASアド
レスが「000」、CASアドレスが「000」で定ま
るアドレスから、順番に描画データを読み出す場合を示
している。なお、この場合、読出範囲は画像情報生成部
60により生成されて読出部72に供給され、その読出
範囲の始点は、図5におけるピクセルP0である。
は、RASアドレス「000」、CASアドレス「00
0」を生成し、タイミングコントローラ725は、各ラ
ッチ回路を次のように制御する。すなわち、タイミング
コントローラ725は、RASアドレス「000」を送
出した後、RAS信号をローアクティブとし、次に、C
ASアドレス「000」として、CAS信号を「FFF
0」とする。なお、CAS信号を「FFF0」とするの
は、最初の1回目においてDRAM800〜803にア
クセスするためである。これによりDRAM800〜8
03によりそれぞれ点順次型の描画データPD0〜PD
3が読み出され、これらがバス変換部820により直ち
に変換されて面順次型データPDY、PDM、PDC、
PDKが得られる。
CAS信号を「FFFF」として、DRAMの選択を一
旦解除した後、次の2回目においてDRAM804〜8
07にアクセスするためCAS信号を「FF0F」とす
る。これによりDRAM804〜807によりそれぞれ
点順次型の描画データが読み出され、これらが直ちに変
換されて面順次型データが得られる。以下同様に、タイ
ミングコントローラ725は、3回目においてCAS信
号を「F0FF」としてDRAM808〜811にアク
セスし、4回目において「0FFF」としてDRAM8
12〜815にアクセスして、各アクセスにおいて面順
次型データが直ちに得られることとなる。
続する16ピクセルの描画データが読み出されると、ア
ドレス生成部722は、CASアドレスを「1」だけイ
ンクリメントさせて、そのアドレスについても、同様に
して、連続する16ピクセルの描画データが読み出され
る。そして、読出範囲の終点に位置するピクセルの描画
データが読み出されるまで、以下同様な動作が繰り返さ
れる。
置によれば、書込時において、ピクセルが連続する位置
関係にある16個の描画データのうち、ピクセル選択デ
ータにより任意に選択し、選択したものを1回のアクセ
スでフレームメモリ80に書き込むので、同じ描画デー
タを書き込むのであれば、1回のアクセスで済ますこと
ができる。したがって、いわゆる点順次型の描画データ
を書き込む際に要する時間の短縮化に大きく寄与する。
また、本実施形態にかかる画像処理装置によれば、読出
時において、ピクセルが連続する位置関係にある4個の
描画データを1回のアクセスで読み出し、これらの4個
の描画データを、それぞれ基本色を示す他値データに分
離した後、基本色を示すデータをピクセル順に基本色毎
に配列させて、面順次型の描画データを得る。これによ
り、各基本色の面順次型データを1回のアクセスで得る
ので、書込時も含めて、高速な処理に大きく寄与するこ
とができるのである。
形態に限定されず、次のように応用することが可能であ
る。上述した実施形態にあっては、バッファ90を各基
本色に対応したFIFO901〜904により構成し、
FIFO後段に位置するカラー印刷装置等の出力装置が
4色の面順次型データをすべて処理する場合を想定して
いた。しかし、出力装置が例えば4色のデータのうち2
色だけを処理する場合を想定すると、必要のない他の2
色のデータは対応するFIFOに蓄積され続けるため、
当該FIFOに蓄積量が容量一杯となってしまう。そう
なると、フレームメモリ80からの読み出し動作が中断
してしまい、必要な基本色のデータが供給されないとい
った不都合が生じることが考えられる。そこで、この応
用形態では、図14に示すように、読出部72の内部に
読出色設定部731を設けた。この読出色設定部731
は、画像情報生成部60あるいは出力装置が要求する読
出色を入力すると、読出色以外の基本色のFIFOに対
しバッファリングしないようにリセット信号を出力する
ものである。これにより、バッファ90においては、出
力装置が要求する基本色のデータのみが当該FIFOに
蓄積され、当該出力装置が要求しない基本色のデータに
ついては当該FIFOに蓄積されないので、読み出し動
作に悪影響を及ぼすのが防止されることとなる。
応用形態では、制御装置70を書込部71および読出部
72からなる構成としたが、図9および図10を見ても
判るように、書込部71および読出部72の構成は互い
に近似しているので、これらの構成を一体化するのが望
ましい。こうして1つ構成の制御装置70とすることに
より、バスラインを省略化することが可能となる上、D
RAMのリフレッシュ動作も書込制御と読出制御とで共
通化されるので、制御の簡略化も可能となる。
においては、p=4として色要素を基本色のY、M、
C、Kの4色分とする場合を例にとって説明したが、本
願は色要素を限定するものではない。例えば、色空間の
RGBや、L*a*b*などすることも、もちろん可能で
ある。この場合、p=3となり、1回のアクセスにつ
き、ピクセルが連続する位置関係にあるq個の描画デー
タを読み出すことにより、各色要素の面順次型データに
ついてそれぞれqピクセル分、得られることになる。ま
た、上述した実施形態あるいは応用形態においては、q
=4としてピクセルが4つ連続する描画データを1回の
アクセスで読み出して転送する場合を例にして説明した
ため、フレームメモリ80から読み出された描画データ
を転送するバス幅が、点順次型データ(32ビット)の
4倍となっていた。しかし、本願におけるqの値はこれ
に限定されず、2以上の整数であればなんでもよい。例
えば、qを「3」にすると、1つの面順次型データにつ
いて3ピクセル分が得られることになる。このように、
本願におけるp、qは互いに独立であり、それぞれ2以
上の整数であればいかなるものであっても良い。なお、
本願におけるrおよびwはpに、zはqに、それぞれ関
連するものである。
画データを書き込む際には点順次型で行なう一方、読み
出す際には面順次型で行なって、カラー印刷装置等の高
速化に寄与するとともに、その構成を簡易として、回路
規模の簡易化・縮小化を図ることが可能となる。
成を示すブロック図である。
り、(b)は面順次型データの構成を示す図である。
画データの記憶状態を示す図である。
画データの流れを示す図である。
タにかかるピクセルの位置関係を説明するための図であ
る。
成を示すブロック図である。
像データが記憶されているのかを、DRAM毎に示した
図である。
の構成を示す図である。
ブロック図である。
すブロック図である。
示すブロック図である。
イミングチャートである。
イミングチャートである。
示すブロック図である。
成を示す図であり、(a)は従来における面順次型のメ
モリ構成を示す図である。
である。
き込みを示す図であり、(b)は従来における面順次型
データの書き込みを示す図である。
段)、71……書込部(書込手段)、72……読出部
(読出手段)、80……フレームメモリ(記憶手段)、
90……バッファ(緩衝記憶手段)、800〜815…
…DRAM、820……バス変換部(分離配列手段)
Claims (12)
- 【請求項1】 pおよびqをそれぞれ2以上の整数と
し、 1つのピクセルについて、当該ピクセルの色要素を示す
多値データを、色要素数のp個、色要素毎に配列した描
画データを処理する画像処理装置において、(A) ピクセ
ルが連続する位置関係にあるq個の描画データを、1サ
イクルで読出可能な状態で記憶する記憶手段と、(B) 前
記q個の描画データを前記記憶手段から1サイクルで読
み出す読出手段と、(C) 読み出されたq個の描画データ
の各々を、それぞれ色要素を示す多値データに分離した
後、1つの色要素について、当該色要素を示す多値デー
タをピクセル順に配列させる分離配列手段とを具備する
ことを特徴とする画像処理装置。 - 【請求項2】 前記記憶手段は、ピクセルが連続する位
置関係にあるq個の描画データを同一番地で記憶する一
方、 前記読出手段は、当該同一番地を指定することで前記q
個の描画データを読み出すことを特徴とする請求項1記
載の画像処理装置。 - 【請求項3】 前記分離配列手段は、前記記憶手段から
読み出された描画データを転送するバスラインを組み替
えたものであることを特徴とする請求項1記載の画像処
理装置。 - 【請求項4】 前記分離配列手段は、ピクセル順の配列
を各色要素毎についてそれぞれ行なうことを特徴とする
請求項1記載の画像処理装置。 - 【請求項5】 前記分離配列手段によってピクセル順に
配列されたデータを、各色要素毎に蓄積するとともに、
蓄積されたデータを、各色要素毎の要求に応じて供給す
る緩衝記憶手段を備えたことを特徴とする請求項4記載
の画像処理装置。 - 【請求項6】 前記読出手段は、前記緩衝記憶手段にお
いて、いずれかの色要素に対応するデータ蓄積量が容量
一杯となったならば、描画データの読出を中断すること
を特徴とする請求項5記載の画像処理装置。 - 【請求項7】 要求される色要素を指定する手段を備
え、 前記読出手段は、前記緩衝記憶手段において、前記指定
手段により指定された色要素に対応するデータ蓄積量が
容量一杯となったならば、描画データの読出を中断する
ことを特徴とする請求項5記載の画像処理装置。 - 【請求項8】 r、sおよびtをそれぞれ2以上の整数
(ただし、s≧t)とし、 1つのピクセルについて、当該ピクセルの色要素を示す
多値データを、色要素数のr個、色要素毎に配列した描
画データを処理する画像処理装置において、(A) 前記描
画データを記憶するための記憶手段と、(B) 連続する位
置関係にあるs個のピクセルのうち、t個を選択する選
択手段と、(C) 選択されたt個のピクセルに対応する描
画データを、前記記憶手段に1サイクルで書き込む書込
手段とを具備することを特徴とする画像処理装置。 - 【請求項9】 前記記憶手段は、ピクセルが連続する位
置関係にあるs個の描画データを同一番地で記憶する一
方、 前記書込手段は、当該同一番地を指定することで、前記
s個のピクセルのうち、t個のピクセルに対応する描画
データを書き込むことを特徴とする請求項8記載の画像
処理装置。 - 【請求項10】 w、x、yおよびzをそれぞれ2以上
の整数(ただし、x≧y、x≧z)とし、 1つのピクセルについて、当該ピクセルの色要素を示す
多値データを、色要素数のw個、色要素毎に配列した描
画データを処理する画像処理装置において、(A) 前記描
画データを記憶するための記憶手段と、(B) 書込時にお
いて、連続する位置関係にあるx個のピクセルのうち、
y個を選択する書込選択手段と、(C) 選択されたy個の
ピクセルに対応する描画データを、前記記憶手段に1サ
イクルで書き込む書込手段と、(D) 読出時において、x
個の描画データのうち、ピクセルが連続する位置関係に
あるz個を選択する読出選択手段と、(E) 選択されたz
個の描画データを前記記憶手段から1サイクルで読み出
す読出手段と、(F) 読み出されたz個の描画データの各
々を、それぞれ色要素を示す多値データに分離した後、
1つの色要素について、当該色要素を示す多値データを
ピクセル順に配列させる分離配列手段とを具備すること
を特徴とする画像処理装置。 - 【請求項11】 前記記憶手段は、連続する位置関係に
あるx個のピクセルに対応する描画データを同一番地で
記憶し、 前記書込手段は、当該同一番地を指定することで、選択
されたy個のピクセルに対応する描画データを書き込
み、 前記読出手段は、当該同一番地を指定することで、選択
されたz個の描画データを読み出すことを特徴とする請
求項10記載の画像処理装置。 - 【請求項12】 pおよびqをそれぞれ2以上の整数と
し、 1つのピクセルについて、当該ピクセルの色要素を示す
多値データを、色要素数のp個、色要素毎に配列した描
画データの画像処理方法において、(A) ピクセルが連続
する位置関係にあるq個の描画データを、1サイクルで
読出可能な状態で記憶する過程と、(B) 記憶した前記q
個の描画データを1サイクルで読み出す過程と、(C) 読
み出したq個の描画データの各々を、それぞれ色要素を
示す多値データに分離した後、1つの色要素について、
当該色要素を示す多値データをピクセル順に配列させる
過程とを具備することを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18379196A JP3596644B2 (ja) | 1996-07-12 | 1996-07-12 | 画像処理装置およびその処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18379196A JP3596644B2 (ja) | 1996-07-12 | 1996-07-12 | 画像処理装置およびその処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1027130A true JPH1027130A (ja) | 1998-01-27 |
JP3596644B2 JP3596644B2 (ja) | 2004-12-02 |
Family
ID=16141998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18379196A Expired - Fee Related JP3596644B2 (ja) | 1996-07-12 | 1996-07-12 | 画像処理装置およびその処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3596644B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204356A (ja) * | 2000-10-27 | 2002-07-19 | Canon Inc | データ処理装置、プロセッサ、及びその制御方法 |
JP2010166312A (ja) * | 2009-01-15 | 2010-07-29 | Toshiba Corp | 温度補償回路 |
CN112181876A (zh) * | 2020-09-28 | 2021-01-05 | 北京灵汐科技有限公司 | 彩色图像的传输方法和装置、电子设备及存储介质 |
-
1996
- 1996-07-12 JP JP18379196A patent/JP3596644B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204356A (ja) * | 2000-10-27 | 2002-07-19 | Canon Inc | データ処理装置、プロセッサ、及びその制御方法 |
JP2010166312A (ja) * | 2009-01-15 | 2010-07-29 | Toshiba Corp | 温度補償回路 |
CN112181876A (zh) * | 2020-09-28 | 2021-01-05 | 北京灵汐科技有限公司 | 彩色图像的传输方法和装置、电子设备及存储介质 |
CN112181876B (zh) * | 2020-09-28 | 2022-09-02 | 北京灵汐科技有限公司 | 彩色图像的传输方法和装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP3596644B2 (ja) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602389B2 (en) | Graphic processing apparatus and method | |
JPH07168754A (ja) | 方形画像をローディング及び読み出す方法 | |
JPS6085680A (ja) | 画像処理方法 | |
JP3880680B2 (ja) | ソース画像を宛先画像に変換するシステム | |
JP3166447B2 (ja) | 画像処理装置及び画像処理方法 | |
US6031546A (en) | Image processing apparatus and method | |
JP4182575B2 (ja) | 記憶装置および画像データ処理装置 | |
JP3596644B2 (ja) | 画像処理装置およびその処理方法 | |
JPH05135162A (ja) | 画像処理装置 | |
JPH11306343A (ja) | 2次元データ回転処理装置 | |
JP3288327B2 (ja) | 映像メモリ回路 | |
JP3002951B2 (ja) | 画像データ記憶制御装置 | |
JPS63292494A (ja) | 半導体メモリ | |
JP3093359B2 (ja) | ラインバッファリング処理回路 | |
JPS636681A (ja) | 画像メモリ制御装置 | |
JP3365068B2 (ja) | 画像処理装置 | |
JPH08147458A (ja) | メモリ制御装置 | |
JP2823043B2 (ja) | 画像表示制御装置 | |
JPS62113193A (ja) | 記憶回路 | |
JPH11212860A (ja) | 画像記憶装置 | |
JP2737932B2 (ja) | 画像データ縮小装置 | |
JPH05234370A (ja) | 画像メモリのデータ転送方法 | |
JPS62127975A (ja) | 画像メモリ制御装置 | |
JPS6198479A (ja) | 画像処理システム | |
JPS6347887A (ja) | 画像縮小装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |