JPH1027130A - 画像処理装置およびその処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成によって、点順次型データから面
順次型データを高速に得る。 【解決手段】 第１に、フレームメモリを構成するＤＲ
ＡＭ８００〜８１５の各々に、ピクセルが連続する位置
関係にある１６個の点順次型データを同じアドレスにて
記憶させ、第２に、ピクセルが連続する位置関係にある
４個の点順次型データを図示しないＣＡＳ信号で指定し
て１回のアクセスで読み出し、第３に、読み出された４
個の点順次型データの各々を、バス変換部８２０によっ
て、それぞれ各基本色を示すデータに分離した後、色要
素を示すデータをピクセル順に各基本色について配列し
て、各基本色の面順次型データを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、面順次型
の描画データをフルカラー印刷装置の出力装置に出力す
るのに好適な画像処理装置に関し、詳細には、描画デー
タを、点順次型で一旦記憶した後、それを面順次型に変
換して出力する画像処理装置およびその処理方法に関す
る。

【０００２】

【従来の技術】一般的に、カラー画像は、複数のピクセ
ルから構成される。このピクセルは、さらに、そのピク
セルの各基本色を示す多値データから構成される。例え
ば、１ピクセルがＹ（イエロー）、Ｍ（マゼンダ）、Ｃ
（シアン）、Ｋ（ブラック）の４つの基本色で表され、
かつ、１つの基本色が８ビットで示される場合、１つの
ピクセルを示すデータは、基本色を示す８ビットデータ
が４色分必要となるため、３２ビットで示されることに
なる。したがって、複数のピクセルから構成されるカラ
ー画像をデータとして記憶する場合、そのカラー画像を
構成する各ピクセル毎に、基本色を示す多値データが基
本色分存在することになる。

【０００３】このようなカラー画像をデータとして記憶
する方式としては、点順次型と面順次型との２つの方式
が代表的なものとして挙げられる。点順次型とは、１ピ
クセルについての色データを１つの単位としてパッキン
グして記憶する方式であり、また、面順次型は基本色単
位にメモリ上に色プレーンを構成して、各描画データを
基本色を単位として記憶する方式である。点順次型およ
び面順次型の一般的なメモリ構成を、それぞれ図１５
（ａ）および（ｂ）に示す。ここで、描画ピクセルをＰ
０、Ｐ１、Ｐ２、……とした場合、点順次型では、ピク
セルＰ０について、それぞれ基本色Ｙ、Ｍ、Ｃ、Ｋを示
すデータＰ０（Ｙ）、Ｐ０（Ｍ）、Ｐ０（Ｃ）、Ｐ０
（Ｋ）、ピクセルＰ１についてデータＰ１（Ｙ）、Ｐ１
（Ｍ）、Ｐ１（Ｃ）、Ｐ１（Ｋ）といったように、１つ
の描画点についてＹ、Ｍ、Ｃ、Ｋの基本色を表わすデー
タが順次記憶される。一方、面順次型では基本色毎にプ
レーンが設けられ、ＹプレーンについてデータＰ０
（Ｙ）、Ｐ１（Ｙ）、Ｐ２（Ｙ）……、Ｍプレーンにつ
いてデータＰ０（Ｍ）、Ｐ１（Ｍ）、Ｐ２（Ｍ）……、
ＣプレーンについてデータＰ０（Ｃ）、Ｐ１（Ｃ）、Ｐ
２（Ｃ）……、ＫプレーンについてデータＰ０（Ｋ）、
Ｐ１（Ｋ）、Ｐ２（Ｋ）……といったように、Ｙ、Ｍ、
Ｃ、Ｋの基本色を表わすプレーンに、当該基本色のデー
タが順次記憶される。

【０００４】ここで、描画データをメモリに描画（書
込、記憶）する場合、点順次型、面順次型のどちらが効
率的であるかを考察する。例として、図１６に示すよう
に、４つのピクセルからなる直線を描画する場合につい
て考えてみる。なお、描画データは、一般的にＣＰＵ等
のプロセッサによりピクセル単位で処理され、アクセス
は点順次型でも面順次型でも３２ビット幅の汎用データ
バスを介して行なわれるものとする。また、メモリに１
回アクセスするのには、図１７で示されるようなサイク
ルが必要であるとする。まず、点順次型によって描画デ
ータをメモリに記憶するには、図１８（ａ）に示すよう
に、直線を構成する４つのピクセルに対応して書き込む
ため、４サイクルが必要となる。これに対し、面順次型
によって描画データをメモリに記憶するには、図１８
（ｂ）に示すように、４つプレーンについて、それぞれ
４つのピクセルに対応して書き込む関係上、点順次型と
比べ、４倍のサイクル数が必要になる。すなわち、１サ
イクルがＡ［ｎｓ］であるとすると、点順次型では４Ａ
［ｎｓ］なのに対して、面順次型では１６Ａ［ｎｓ］で
ある。したがって、ピクセル単位で処理された描画デー
タをメモリ上に記憶させるには、点順次型で記憶させる
方式が効率的であり、面順次型で記憶させる方式は非効
率的あるといえる。

【０００５】次に、メモリに記憶された描画データを出
力する場合について考察する。描画データを出力する場
合は種々あるが、ここでは、カラー印刷装置に出力する
場合を考えてみる。近年のカラー印刷装置においては、
描画データを面順次型で処理するタイプがほんとんどで
ある。なぜなら、カラー画像の形成を、基本色を単位と
する処理ため、描画データも必然的に面順次型で扱わな
ばならないからである。最近では、カラー印刷装置の高
速化傾向が進行し、従来では１色毎に実行していた処理
も各色を連続処理（タンデム処理）する必要が生じてき
た。かかる処理に追従するためには、記憶装置に対して
いかに高速にアクセスができるかが重要となっている。

【０００６】ここで、描画データがメモリに面順次型で
記憶されていれば、４つのピクセルを１つの単位として
転送できるが、点順次型では、１回のアクセスで１ピク
セル分の色データしか転送できないため、高速に処理す
ることはできない。このため、カラー印刷装置へのデー
タ転送を考えると、描画データを面順次型でメモリに記
憶することが望ましい。しかし、描画データを面順次型
でメモリに記憶することは、上述したように、非効率的
であって、処理速度の低下を招くものである。したがっ
て、記憶・読出という一連の処理を面順次型で行なうの
は、記憶装置たるメモリに高速にアクセスするのに適当
でないという問題があった。

【０００７】この問題を解決するため、従来より次の技
術が存在していた。すなわち、第１に、点順次型／面順
次型書込と点順次面型／面順次型読出とを相互に可能と
する技術や、第２に、点順次型を面順次型に変換する技
術などがあり、これらの技術を用いて、描画データをメ
モリに点順次型で書き込む一方、出力する際には面順次
型で読み出すことにより、記憶・読出という一連の処理
に要する時間を短縮することが考えられた。このうち、
第１の技術は、さらに、アドレス変換を用いる技術とデ
ータバスを分離する技術とに分けられる。前者のアドレ
ス変換を用いる技術については、例えば、特開昭６２−
２７１１８４や、特開平１−３２１５７３、特開平２−
２０１６４１、特開平３−６２２７２号公報など記載の
ものがあり、これらは、点順次型あるいは面順次型でア
クセスする際に、アドレス変換手段を用いて、それぞれ
の独立したアドレス形式でアクセスを行なうものであ
り、アドレスには、どのプレーンを選択してアクセス
（書き込みあるいは読み出し）するか、どのピクセル
（画素）を選択してアクセスするか、といった情報が付
加される。後者のデータバスを分離する技術について
は、例えば、特開平３−５５６７２や、特開平４−２５
３０９４号公報など記載のものがあり、これらは、点順
次型アクセス用のアドレスバスとデータバスとを備え、
さらに面順次型アクセス用のアドレスバスとデータバス
とを備え、アクセスする際には、これらのアドレスバ
ス、データバスを適宜選択する。また、第２の点順次型
を面順次型に変換する技術については、例えば、特開平
５−２０５０３８や、特開平７−１４１１４４号公報な
ど記載のものがあり、これらは、点順次型で描画された
データをピクセル単位で読み出し、そのデータをシフト
レジスタやハードウエアで構成されたデータ整列器に入
力することによって面順次型データを形成するものであ
る。

【０００８】

【発明が解決しようとする課題】しかしながら、点順次
型／面順次型書込と点順次面型／面順次型読出とを相互
に可能とする第１の技術や、点順次型を面順次型に変換
する第２の技術では、次のような問題があった。まず、
第１の技術においてアドレス変換を用いる技術では、プ
レーンやピクセルを選択するためのデータを付加するた
め、実質的にアドレスバスがより多数必要となるといっ
た欠点がある。さらに、アクセスには本来不必要なアド
レス変換手段も必要となる。また、第１の技術において
データバスを分離する技術では、アドレスバス、データ
バスを選択するための手段が必要となるため、必然的に
回路規模が大きくなるといった欠点がある。さらに、面
順次型で描画データを読み出して出力する場合、１度に
１色の描画データしか読み出すことができないという欠
点もある。一方、点順次型を面順次型に変換する第２の
技術では、面順次型データを形成するのに、数サイクル
を要するので、処理が低速となるばかりでなく、シフト
レジスタや整列器などが必要となるので、回路規模が複
雑化・肥大化するといった欠点もある。

【０００９】本発明は、以上のような事情に鑑みてなさ
れたもので、その目的とするところは、描画データを書
き込む際には点順次型で行なう一方、読み出す際には面
順次型で行なって、カラー印刷装置の高速化に寄与する
とともに、その構成を簡易として、回路規模の簡易化・
縮小化を図ることが可能な画像処理装置を提供すること
にある。

【００１０】

【課題を解決するための手段】上述した課題を解決する
ため、本願第１の発明にあっては、ｐおよびｑをそれぞ
れ２以上の整数とし、１つのピクセルについて、当該ピ
クセルの色要素を示す多値データを、色要素数のｐ個、
色要素毎に配列した描画データを処理する画像処理装置
において、ピクセルが連続する位置関係にあるｑ個の描
画データを、１サイクルで読出可能な状態で記憶する記
憶手段と、前記ｑ個の描画データを前記記憶手段から１
サイクルで読み出す読出手段と、読み出されたｑ個の描
画データの各々を、それぞれ色要素を示す多値データに
分離した後、１つの色要素について、当該色要素を示す
多値データをピクセル順に配列させる分離配列手段とを
具備することを特徴としている。また、本願第２の発明
にあっては、ｒ、ｓおよびｔをそれぞれ２以上の整数
（ただし、ｓ≧ｔ）とし、１つのピクセルについて、当
該ピクセルの色要素を示す多値データを、色要素数のｒ
個、色要素毎に配列した描画データを処理する画像処理
装置において、前記描画データを記憶するための記憶手
段と、連続する位置関係にあるｓ個のピクセルのうち、
ｔ個を選択する選択手段と、選択されたｔ個のピクセル
に対応する描画データを、前記記憶手段に１サイクルで
書き込む書込手段とを具備することを特徴としている。
さらに、本願第３の発明にあっては、ｗ、ｘ、ｙおよび
ｚをそれぞれ２以上の整数（ただし、ｘ≧ｙ、ｘ≧ｚ）
とし、１つのピクセルについて、当該ピクセルの色要素
を示す多値データを、色要素数のｗ個、色要素毎に配列
した描画データを処理する画像処理装置において、前記
描画データを記憶するための記憶手段と、書込時におい
て、連続する位置関係にあるｘ個のピクセルのうち、ｙ
個を選択する書込選択手段と、選択されたｙ個のピクセ
ルに対応する描画データを、前記記憶手段に１サイクル
で書き込む書込手段と、読出時において、ｘ個の描画デ
ータのうち、ピクセルが連続する位置関係にあるｚ個を
選択する読出選択手段と、選択されたｚ個の描画データ
を前記記憶手段から１サイクルで読み出す読出手段と、
読み出されたｚ個の描画データの各々を、それぞれ色要
素を示す多値データに分離した後、１つの色要素につい
て、当該色要素を示す多値データをピクセル順に配列さ
せる分離配列手段とを具備することを特徴としている。
くわえて、本願第４の発明にあっては、ｐおよびｑをそ
れぞれ２以上の整数とし、１つのピクセルについて、当
該ピクセルの色要素を示す多値データを、色要素数のｐ
個、色要素毎に配列した描画データの画像処理方法にお
いて、ピクセルが連続する位置関係にあるｑ個の描画デ
ータを、１サイクルで読出可能な状態で記憶する過程
と、記憶した前記ｑ個の描画データを１サイクルで読み
出す過程と、読み出したｑ個の描画データの各々を、そ
れぞれ色要素を示す多値データに分離した後、１つの色
要素について、当該色要素を示す多値データをピクセル
順に配列する過程とを具備することを特徴としている。

【００１１】（作用）本願第１の発明によれば、ピクセ
ルが連続する位置関係にあるｑ個の描画データは、１サ
イクルで読出可能に予め記憶され、これを１サイクルで
読み出すことで、ピクセルが連続する位置関係にあるｑ
個の描画データを得る。ここで、１サイクルの読み出し
は、例えば、ｑ個の描画データを同一番地で記憶し、読
み出しの際に、当該番地を指定することで可能である。
これらｑ個の描画データは、それぞれのピクセルについ
て、当該ピクセルの色要素を示す多値データを、色要素
数のｐ個、色要素毎に配列したもの、すなわち、いわゆ
る点順次型の描画データである。これらの描画データ
を、分離配列手段によって、それぞれ色要素を示す他値
データに分離した後、１つの色要素について、当該色要
素を示す多値データをピクセル順に配列させることで、
いわゆる面順次型の描画データを得ることができる。こ
れらの配列を各色要素について行なうと、１サイクルの
読み出しにより面順次型の描画データをすべての色要素
について得ることできる。さらに、分離配列手段は、実
質的に、読み出された描画データを転送するバスライン
を組み替えることのみで構成することができるので、構
成の簡略化を図ることも可能である。次に、本願第２の
発明によれば、連続する位置関係にあるｓ個のピクセル
のうち、ｔ個を選択し、これらに対応する描画データを
１サイクルで書き込むので、例えば、描画データがｔ個
同じであれば、このｔ個の描画データの書込について
は、ｔサイクル繰り返すことなく１サイクルで済ますこ
とができる。したがって、いわゆる点順次型の描画デー
タを書き込みに要する時間の短縮化に大きく寄与する。
さらに、本願第３の発明によれば、本願第１および第２
の発明を組み合わせることにより、描画データに書込お
よび読出の両処理に要する時間を短縮化することが可能
となる。また、本願第４の発明によれば、本願第１の発
明と同様に、点順次型から面順次型の描画データを簡易
に得ることが可能となる。

【００１２】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。

【００１３】＜１：全体構成＞図１は、本実施形態にか
かる画像処理装置の全体構成を説明するブロック図であ
る。この図において、６０は画像情報生成部であり、フ
レームメモリの読出範囲や、描画有効領域に描画される
描画データＰＤ、その描画データを記憶させるためのア
ドレスＡＤＲ、後述するピクセル選択データなどを生成
する。

【００１４】８０は、記憶手段たるフレームメモリであ
る。このフレームメモリ８０は、複数のＤＲＡＭから構
成され、高速ページモードアクセスが使用可能であっ
て、１つのアドレスに３２ビット幅のデータを記憶する
ことが可能となっている。７０は制御装置であり、書込
部７１と読出部７２とから構成される。前者の書込部７
１は、フレームメモリ８０に描画データを点順次型で書
き込むものであり、後者の読出部７２は、フレームメモ
リ８０から描画データを読み出すものである。なお、こ
れら書込部７１と読出部７２との詳細構成については後
述する。９０はバッファであり、後述するように各基本
色に対応して４つＦＩＦＯ（First In First Out：先入
れ先出し型のバッファ）から構成され、面順次型のデー
タを基本色毎にバッファリングする。

【００１５】＜１−１：データフォーマット＞ここで、
本画像処理装置における描画データのフォーマットの一
例について、図２を参照して説明する。本実施形態にか
かる画像処理装置は、基本色としてＹ、Ｍ、Ｃ、Ｋの４
色を用いており、これら各基本色の階調を示すデータが
それぞれ８ビットで示される。このため、１ピクセルの
描画データは３２ビットとなる。本画像処理装置は、こ
のような描画データを、点順次型では図２（ａ）に示す
ように４色の基本色データを有する１ピクセルを示すも
のとして扱い、面順次型では同図（ｂ）に示すように、
基本色データを１色分有したものであって、４つのピク
セルを示すものとして扱うものとする。いずれにかかる
データも３２ビットである。

【００１６】このようなフォーマットを有する描画デー
タは、フレームメモリ８０に、後述するように点順次型
で書き込まれる。そこで、この記憶状態について図３を
参照して説明すると、図に示すように、フレームメモリ
８０を構成する１つＤＲＡＭの１つのアドレスには、１
ピクセル分３２ビットの描画データが点順次型で記憶さ
れる。

【００１７】＜１−２：メモリ構成の概略＞次に、本画
像処理装置におけるフレームメモリ８０の概略構成につ
いて説明する。はじめに、描画データの書込から読出ま
での過程について説明し、この過程を実現するための回
路構成については後述することとする。

【００１８】＜１−２−１：描画データの流れ＞図４
は、フレームメモリ８０における描画データの流れを説
明するためのブロック図である。この図において、８０
０〜８１５は、フレームメモリ８０を構成するＤＲＡＭ
であり、上述したように、それぞれ３２ビット幅のデー
タを記憶することができる。なお、本実施形態において
ＤＲＡＭとは、一般のダイナミックＲＡＭで構成される
メモリモジュールという意味で用いている。

【００１９】この図に示すように、ＤＲＡＭ８００〜８
１５は、４つのメモリブロックＭＢ０〜ＭＢ３を構成し
ており、さらに各メモリブロックはそれぞれ４つの面を
有する。このような構成において、ピクセルが連続する
位置関係にある描画データは、メモリブロックに順次記
憶されている。すなわち、図５に示すように、カラー印
刷装置に出力する有効領域ＥＡ（横ｍピクセル×縦ｎピ
クセル）において、当該領域の始点に描画されるピクセ
ルをＰ０とし、以降描画されるピクセルを順にＰ１、Ｐ
２、……、Ｐ（ｍｎ）とした場合、ピクセルＰ０〜Ｐ３
の描画データは、メモリブロックＭＢ０〜ＭＢ３の第１
面に、ピクセルＰ４〜Ｐ７の描画データは、メモリブロ
ックＭＢ０〜ＭＢ３の第２面に、ピクセルＰ８〜Ｐ１１
の描画データは、メモリブロックＭＢ０〜ＭＢ３の第３
面に、ピクセルＰ１２〜Ｐ１５の描画データは、メモリ
ブロックＭＢ０〜ＭＢ３の第４面にというようにそれぞ
れ記憶される。別の言い方をすれば、ピクセルＰ０〜Ｐ
１５の描画データは、それぞれＤＲＡＭ８００〜８１５
に記憶される。なお、これら描画データは点順次型で記
憶される。

【００２０】このようにＤＲＡＭ８００〜８１５に記憶
された描画データは、各メモリブロックからそれぞれ描
画データが１つずつ読み出される。そして、メモリブロ
ックＭＢ０〜ＭＢ３から読み出された描画データＰＤ０
〜ＰＤ３は、バス変換部８２０に供給される。バス変換
部８２０は、図４に示すように、描画データＰＤ０〜Ｐ
Ｄ３をそれぞれ基本色Ｙ、Ｍ、Ｃ、Ｋの成分毎に分離し
た後、基本色Ｙ、Ｍ、Ｃ、Ｋの成分毎にピクセルの順番
で並び替えるものである。これにより、面順次型の描画
データＬＤＹ、ＬＤＭ、ＬＤＣ、ＬＤＫが得られること
となる。なお、後述するように、描画データＰＤ０〜Ｐ
Ｄ３は、メモリブロックＭＢ０〜ＭＢ３から１回のアク
セスで同時に読み出される。このため、バス変換部８２
０においては、面順次型の描画データＬＤＹ、ＬＤＭ、
ＬＤＣ、ＬＤＫが同時に得られるようになっている。ま
た、バス変換部８２０は、実質的にデータバスの並び替
えにすぎない。

【００２１】＜１−２−２：フレームメモリの回路構成
＞このような描画データの書込から読出までの過程を実
現するための具体的な回路構成について、図６を参照し
て説明する。この図に示すように、ＤＲＡＭ８００〜８
１５の各々には、アドレスＡＤＲ、描画データＰＤ、Ｒ
ＡＳ（ロウ・アドレス・ストローブ）信号およびＷＥ
（ライト・イネーブル）信号が、それぞれ共通して供給
されている。また、ＤＲＡＭ８００〜８１５の各々に
は、ＤＲＡＭ毎に、対応するＣＡＳ（カラム・アドレス
・ストローブ信号）が供給される。したがって、本画像
処理装置においてはＤＲＡＭが１６個であるので、ＣＡ
Ｓ信号もこれらＤＲＡＭの各々に対応して１６本存在す
る。これらの１６本ＣＡＳ信号については、説明の便宜
上、ＤＲＡＭ８００に対応するＣＡＳ信号をＬＳＢ、Ｄ
ＲＡＭ８１５に対応するＣＡＳ信号をＭＳＢとする１６
ビットデータで表記することとする。なお、フレームメ
モリ８０のアドレスは、ＲＡＳ（行）アドレスとＣＡＳ
（列）アドレスとで定められる。

【００２２】このような構成のフレームメモリ８０によ
れば、ＲＡＳアドレスおよびＣＡＳアドレスにより同一
のアドレスを指定し、ＷＥ信号、ＲＡＳ信号をともにア
クティブとし、かつ、１６本のＣＡＳ信号を「０００
０」としてＤＲＡＭ８００〜８１５に対応する各ＣＡＳ
信号をローアクティブとすることにより、同一の描画デ
ータをＤＲＡＭ８００〜８１５の各々に１回のアクセス
で書き込むことができるようになっている。また、読出
時においては、ＲＡＳアドレスおよびＣＡＳアドレスに
より同一のアドレスを指定し、ＷＥ信号を非アクティ
ブ、ＲＡＳ信号をアクティブとし、かつ、メモリブロッ
クＭＢ０〜ＭＢ３において同一面上の関係にあるＤＲＡ
ＭのＣＡＳ信号をアクティブとすることにより、連続す
る４つのピクセルの描画データＰＤ０〜ＰＤ３を１回の
アクセスで読み出すことができるようになっている。

【００２３】なお、フレームメモリ８０において、図５
に示される描画データは、図７に示される関係で書き込
まれて、図４に示されるように記憶される。すなわち、
図７は、ＲＡＳアドレスおよびＣＡＳアドレスにより定
まる１組のアドレスに、どのようなピクセルの画像デー
タが記憶されているのかを、ＤＲＡＭ８００〜８１５毎
に示した図である。この図に示すように、一つのアドレ
スにおいては、ピクセルが連続する位置関係にある１６
個の描画データが、それぞれＤＲＡＭ８００〜８１５に
記憶される。

【００２４】＜１−３：ピクセル選択データ＞このよう
に本画像処理装置においては、書込時に、１度に最大１
６個のＤＲＡＭにアクセスできるようになっている。し
かしながら、１度のアクセスにおいて、アクセスする必
要のないＤＲＡＭも当然のことながら存在する。また、
読出時には、連続する４つのピクセルの描画データＰＤ
０〜ＰＤ３を得るために、アクセスするＤＲＡＭを選択
する必要もある。そこで、本画像処理装置においては、
ピクセル選択データにより、アクセスするＤＲＡＭを選
択するようにしている。かかるピクセル選択データの構
成を図８に示す。この図に示すようにピクセル選択デー
タは、ＬＳＢ〜ＭＳＢがＤＲＡＭ８００〜８１５に対応
した１６ビットデータであり、アクセスする必要のある
ＤＲＡＭに対応したビットが「１」にセットされる。

【００２５】かかるピクセル選択データは、書込時にお
いては、画像情報生成部６０によりアドレスＡＤＲや、
描画データＰＤとともに生成され、書込部７１に供給さ
れる。この場合、書込部７１は、ピクセル選択データの
各ビットを検出し、そのうち「１」となっているビット
に対応したＤＲＡＭのＣＡＳ信号のみをアクティブとす
る。一方、ピクセル選択データは、読出時においては、
後述するように読出部７２のタイミングコントローラに
より生成されて、これによりＣＡＳ信号を生成してい
る。このようなピクセル選択データにより、あるアドレ
スにおいてアクセスする必要のあるＤＲＡＭのみを選択
することができる。

【００２６】＜１−４：書込部の詳細構成＞次に、図１
における書込部７１の詳細構成について説明する。図９
は、この書込部７１の構成を示すブロック図である。こ
の図において、７１１はＲＡＳアドレスラッチ回路であ
り、画像情報生成部６０から供給されたアドレスＡＤＲ
のうちＲＡＳアドレスをラッチする。同様に、７１２は
ＣＡＳアドレスラッチ回路であり、アドレスＡＤＲのう
ちＣＡＳアドレスをラッチする。７１３はデータラッチ
回路であり、画像情報生成部６０から供給された描画デ
ータＰＤをラッチする。７１４はピクセル選択ラッチ回
路であり、同じく画像情報生成部６０から供給されたピ
クセル選択データ（図８参照）をラッチする。

【００２７】７１５はタイミングコントローラであり、
ラッチされたＲＡＳアドレスおよびＣＡＳアドレスの送
出タイミングをそれぞれゲート７１６および７１７を介
して制御し、これをフレームメモリ８０の書込アドレス
とする。また、タイミングコントローラ７１５は、描画
データＰＤの送出タイミングをデータラッチ回路７１３
を介して制御し、さらに、ＣＡＳ信号の送出タイミング
をＮＡＮＤゲート回路７１８を介して制御する。くわえ
て、タイミングコントローラ７１５は、書込アドレスの
送出タイミングにあわせて、ＲＡＳ信号およびＷＥ信号
のレベルも制御する。なお、ＣＡＳ信号は、本実施形態
においてはアクティブ・ローとしているため、ピクセル
選択データをＮＡＮＤゲート回路７１８により反転し、
その送出を制御している。

【００２８】＜１−５：読出部の詳細構成＞次に、図１
における読出部７２の詳細構成について説明する。図１
０は、この読出部７２の構成を示すブロック図である。
この図において、７２１は読出領域設定部であり、画像
情報生成部６０から供給された読出範囲を示す情報に基
づいて読出領域を設定する。７２２はアドレス生成部で
あり、設定された読出領域に基づいて、フレームメモリ
８０の読出アドレスをＲＡＳアドレスおよびＣＡＳアド
レスのそれぞれについて生成する。なお、アドレス生成
部７２２は、バッファ５５から供給されるＰＡＦ信号
（後述する）のレベルがローレベルとなるとアドレスの
生成を中断する一方、ハイレベルとなるとアドレスの生
成を再開する。７２３はＲＡＳアドレスラッチ回路であ
り、生成されたＲＡＳアドレスをラッチする。同様に、
７２４はＣＡＳアドレスラッチ回路であり、生成された
ＣＡＳアドレスをラッチする。

【００２９】７２５はタイミングコントローラであり、
ラッチされたＲＡＳアドレスおよびＣＡＳアドレスの送
出タイミングをそれぞれゲート７２６および７２７を介
し制御して、これをフレームメモリ８０の読出アドレス
とする。また、タイミングコントローラ７２５は、読出
アドレスの送出タイミングにあわせて、ＲＡＳ信号およ
びＷＥ信号のレベルも制御する。

【００３０】＜１−６：バッファの詳細構成＞次に、図
１におけるバッファ９０の詳細構成について説明する。
図１１は、このバッファ９０の構成を示すブロック図で
ある。この図において、９０１〜９０４はＦＩＦＯであ
り、それぞれ基本色のＹ、Ｍ、Ｃ、Ｋに対応している。
本実施形態にあっては、１つの基本色あたり３２ビット
の面順次型データが入力されるため、１６ビット幅を有
する一般的なＦＩＦＯを２個並列させて用いている。そ
して、フレームメモリ８０からの面順次型描画データＬ
ＤＹ、ＬＤＭ、ＬＤＣ、ＬＤＫの各々は、読出部７２か
らのＷＥ信号にしたがって、それぞれＦＩＦＯ９０１〜
９０４に蓄積される一方、面順次型描画データを必要と
するカラー印刷装置などの出力装置（図示せず）による
ＲＥ信号にしたがって、各基本色毎に、それぞれ当該出
力装置に出力される。すなわち、面順次型描画データＬ
ＤＹ、ＬＤＭ、ＬＤＣ、ＬＤＫの各々は、読出部７２に
よるタイミングにて蓄積される一方、出力装置が要求す
るタイミングにて読み出され、出力されることになる。
なお、点順次型から面順次型データを得る構成のみつい
て言及すれば、かかるバッファ９０は任意的構成要素と
いうべきものである。

【００３１】ここで、ＦＩＦＯ９０１〜９０４の各々か
らは、当該ＦＩＦＯのデータ蓄積量が容量一杯となった
場合にローレベルに立ち下がるフラグＦＦ１〜ＦＦ４が
それぞれ出力される。そしてＡＮＤ回路９０５により、
これらのフルフラグＦＦ１〜ＦＦ４の論理積が求めら
れ、これが読出部７２へのＰＡＦ（Almost Full Flag）
信号となる。このようなＰＡＦ信号は、すべてのＦＩＦ
Ｏに空きがあるなら、ハイレベルとなって、読出部によ
るアドレスの歩進を許可する一方、いずれかのＦＩＦＯ
のデータ蓄積量が容量一杯となると、ローレベルとなっ
て、読出部７２によるアドレスの歩進が禁止されること
になる。

【００３２】＜２：動作＞次に、上述した構成による画
像処理装置の動作について説明する。はじめに、画像情
報生成部６０により生成された描画データを、フレーム
メモリ８０に点順次型で書き込む（描画する）動作につ
いて説明する。

【００３３】＜２−１：点順次型の書込動作＞フレーム
メモリ８０に描画を行なうための種々のデータは、画像
情報生成部６０により生成される。詳細には、アドレス
ＡＤＲが、ＲＡＳアドレス、ＣＡＳアドレスに分けて生
成された後、当該アドレスに書き込むべき点順次型の描
画データＰＤおよびピクセル選択データが生成される。
そして、これらのデータは、図９の書込部７１において
対応するラッチ回路に入力されて、ラッチされる。この
とき、タイミングコントローラ７１５は、一般的なＤＲ
ＡＭの書込タイミング（例えば図１７参照）にしたがっ
て各信号の出力タイミングを制御する。すなわち、タイ
ミングコントローラ７１５は、ＲＡＳアドレスタイミン
グにてＲＡＳアドレスを出力した後、ＲＡＳ信号をアク
ティブにするとともに、ＣＡＳアドレスタイミングでＣ
ＡＳアドレスを出力した後、ＣＡＳ信号をアクティブに
し、所定のタイミングで描画データＰＤを出力して書込
タイミングを作り出す。このとき、ＣＡＳ信号は、ピク
セル選択データとＮＡＮＤされるので、書き込むべきＤ
ＲＡＭに対応するＣＡＳ信号のみがローアクティブとな
る。このため、当該描画データＰＤは、ピクセル選択デ
ータにより選択されたＤＲＡＭに対してのみ、ＲＡＳア
ドレスおよびＣＡＳアドレスで定まるアドレスＡＤＲに
書き込まれることとなる。

【００３４】より具体的な書込動作について、図１２を
参照して説明する。なお、この図の例では、この図の左
半分に示される場合を示している。すなわち、「ＦＦＦ
ＦＦＦＦＦ」で示される描画データＰＤを、ＲＡＳアド
レスが「０００」、ＣＡＳアドレスが「００１」で定ま
るアドレスＡＤＲに、ピクセル選択データが「Ｆ０Ｆ
０」で示されるＤＲＡＭに対し書き込む場合である。な
お、これらの情報は、画像情報生成部６０により生成さ
れ、書込部７１に供給される。

【００３５】この場合、書込部７１のタイミングコント
ローラ７１５は、各ゲートおよびラッチ回路を次のよう
に制御する。すなわち、タイミングコントローラ７１５
は、第１に、ＲＡＳアドレス「０００」を送出した後、
ＲＡＳ信号をローアクティブとし、次に、ＣＡＳアドレ
ス「００１」とともに、描画データＰＤ「ＦＦＦＦＦＦ
ＦＦ」を送出し、第３に、ＣＡＳ信号を、すべて非アク
ティブ状態の「ＦＦＦＦ」からピクセル選択データを反
転させた「０Ｆ０Ｆ」にする（ローアクティブのた
め）。これにより、「ＦＦＦＦＦＦＦＦ」の描画データ
ＰＤは、ピクセル選択データ「Ｆ０Ｆ０」に対応するＤ
ＲＡＭ８０４〜８０７および８１２〜８１７に、１回の
アクセスで書き込まれることとなる。なお、ＲＡＳアド
レス「０００」、ＣＡＳアドレス「００１」で定まるア
ドレスは、図７を参照しても判るようように、ピクセル
Ｐ１６〜Ｐ３１の描画データを記憶する場所である。し
たがって、図１２に示される例においては、描画データ
ＰＤが、ピクセルＰ２０〜Ｐ２３およびピクセルＰ２８
〜Ｐ３１の描画データとして、ＤＲＡＭ８０４〜８０
７、８１２〜８１７に、１回のアクセスで書き込まれた
ことを意味する。

【００３６】ここで、同一アドレスで書き込まれるべき
１６ピクセルの描画データが、すべて違う場合、画像情
報生成部６０は、ＤＲＡＭ８００〜８１５を順番に１つ
ずつ指定するように、ピクセル選択データを変化させ、
フレームメモリ８０に対し１６回のアクセスで書込を行
なうようにする。逆に、同一アドレスで書き込まれるべ
き１６ピクセルの描画データが、すべて同じ場合、画像
情報生成部６０は、ＤＲＡＭ８００〜８１５のすべてを
指定するように、ピクセル選択データ設定する。すなわ
ち「ＦＦＦＦ」とする。これにより、１６ピクセルの描
画データは、フレームメモリ８０に１回のアクセスで書
き込まれることになり、書込に要する時間を短縮するこ
とができる。

【００３７】なお、このような書込は、画像情報生成部
６０により生成された描画データの順に行なわれるた
め、アクセスするアドレスが連続している必要はなく、
ランダムなアドレスに対して書込を行なうことができ
る。そして１面分の画像有効領域の書込がフレームメモ
リ８０に対して行なわれると、この書込動作は終了とな
る。また、書き込みの場合、ＲＡＳアドレスが変化する
まで、あるいはメモリリフレッシュが入るまで、ＤＲＡ
Ｍの高速ページモードが最大限利用されて、連続した書
込動作が行なわれる。

【００３８】＜２−２：面順次型の読み出し動作＞次
に、上述したように書き込んだ描画データを読み出して
点順次型に変換する動作について説明する。フレームメ
モリ８０に書き込まれた描画データを読み出す場合、画
像情報生成部６０は、はじめに、読出部７２における読
出領域設定部７２１（図１０参照）に対し、描画データ
の読出範囲を設定する。この読出範囲とは、書込部７１
によって書き込まれたフレームメモリ８０から出力すべ
き領域を示すものである。したがって、描画データをフ
レームメモリ８０から読み出す場合には、点順次型で書
き込んだ場合と同じアドレスが用いられる。

【００３９】かかる読出範囲が読出領域設定部７２１に
設定されると、アドレス生成部７２２は、描画有効領域
における最初のピクセルから４つピクセルを単位として
ＲＡＳアドレス、ＣＡＳアドレスを生成する。生成され
たアドレスは、それぞれＲＡＳアドレスラッチ回路７２
３およびＣＡＳアドレスラッチ回路７２４に入力され
て、ラッチされる。このとき、タイミングコントローラ
７２５は、一般的なＤＲＡＭの高速ページモード読出タ
イミングにしたがって各信号の出力タイミングを制御す
る。すなわち、タイミングコントローラ７２５は、ＲＡ
ＳアドレスタイミングでＲＡＳアドレスを出力した後、
ＲＡＳ信号をアクティブにするとともに、ＣＡＳアドレ
スタイミングでＣＡＳアドレスを出力した後、ＣＡＳ信
号をアクティブにすることにより、読出タイミングを作
り出す。このときフレームメモリ８０には、１組のアド
レスにおいて連続する１６ピクセル分の描画データが記
憶されているので、同一アドレスについての読み出し
は、ＣＡＳ信号を変化させて、４ピクセル分ずつ４回に
分けて行なわれる。すなわち、同一アドレスについて読
み出しは、最初の１回目のアクセスではＤＲＡＭ８００
〜８０３について、次の２回目のアクセスではＤＲＡＭ
８０４〜８０７について、３回目のアクセスではＤＲＡ
Ｍ８０８〜８１１について、そして４回目のアクセスで
はＤＲＡＭ８１２〜８１５について、それぞれ行なわれ
る。したがって、１回のアクセスにおいては、ピクセル
が連続する位置関係にある４つの点順次型描画データが
読み出されることになる。なお、読み出しの場合、ＲＡ
Ｓアドレスが変化するまで、メモリリフレッシュが入る
まで、あるいは、読み出したデータを格納するＦＩＦＯ
が一杯となるまで、ＤＲＡＭの高速ページモードが利用
されて、連続した読出動作が行なわれる。

【００４０】こうして、１回のアクセスにおいてピクセ
ルが連続する位置関係にある４つの点順次型描画データ
が読みされると、これら描画データの各々は、バス変換
部８２０（図４参照）により、各基本色毎のデータに分
離された後、同じ基本色のデータをピクセル順に、各基
本色について配列させる。この分離・再配列により、結
局、１回のアクセスにおいて各基本色について４色分の
面順次型データが得られることとなる。このような動作
を、指定された領域の始点のピクセルから終点のピクセ
ルまでアドレスを変化させながら切替えを行なって、指
定された領域すべてが読み出されると動作が終了するこ
ととなる。

【００４１】より具体的な読出動作について、図１３を
参照して説明する。なお、この図の例では、ＲＡＳアド
レスが「０００」、ＣＡＳアドレスが「０００」で定ま
るアドレスから、順番に描画データを読み出す場合を示
している。なお、この場合、読出範囲は画像情報生成部
６０により生成されて読出部７２に供給され、その読出
範囲の始点は、図５におけるピクセルＰ０である。

【００４２】この場合、まず、アドレス生成部７２２
は、ＲＡＳアドレス「０００」、ＣＡＳアドレス「００
０」を生成し、タイミングコントローラ７２５は、各ラ
ッチ回路を次のように制御する。すなわち、タイミング
コントローラ７２５は、ＲＡＳアドレス「０００」を送
出した後、ＲＡＳ信号をローアクティブとし、次に、Ｃ
ＡＳアドレス「０００」として、ＣＡＳ信号を「ＦＦＦ
０」とする。なお、ＣＡＳ信号を「ＦＦＦ０」とするの
は、最初の１回目においてＤＲＡＭ８００〜８０３にア
クセスするためである。これによりＤＲＡＭ８００〜８
０３によりそれぞれ点順次型の描画データＰＤ０〜ＰＤ
３が読み出され、これらがバス変換部８２０により直ち
に変換されて面順次型データＰＤＹ、ＰＤＭ、ＰＤＣ、
ＰＤＫが得られる。

【００４３】次に、タイミングコントローラ７２５は、
ＣＡＳ信号を「ＦＦＦＦ」として、ＤＲＡＭの選択を一
旦解除した後、次の２回目においてＤＲＡＭ８０４〜８
０７にアクセスするためＣＡＳ信号を「ＦＦ０Ｆ」とす
る。これによりＤＲＡＭ８０４〜８０７によりそれぞれ
点順次型の描画データが読み出され、これらが直ちに変
換されて面順次型データが得られる。以下同様に、タイ
ミングコントローラ７２５は、３回目においてＣＡＳ信
号を「Ｆ０ＦＦ」としてＤＲＡＭ８０８〜８１１にアク
セスし、４回目において「０ＦＦＦ」としてＤＲＡＭ８
１２〜８１５にアクセスして、各アクセスにおいて面順
次型データが直ちに得られることとなる。

【００４４】こうして、ＤＲＡＭ８００〜８１５から連
続する１６ピクセルの描画データが読み出されると、ア
ドレス生成部７２２は、ＣＡＳアドレスを「１」だけイ
ンクリメントさせて、そのアドレスについても、同様に
して、連続する１６ピクセルの描画データが読み出され
る。そして、読出範囲の終点に位置するピクセルの描画
データが読み出されるまで、以下同様な動作が繰り返さ
れる。

【００４５】このように本実施形態にかかる画像処理装
置によれば、書込時において、ピクセルが連続する位置
関係にある１６個の描画データのうち、ピクセル選択デ
ータにより任意に選択し、選択したものを１回のアクセ
スでフレームメモリ８０に書き込むので、同じ描画デー
タを書き込むのであれば、１回のアクセスで済ますこと
ができる。したがって、いわゆる点順次型の描画データ
を書き込む際に要する時間の短縮化に大きく寄与する。
また、本実施形態にかかる画像処理装置によれば、読出
時において、ピクセルが連続する位置関係にある４個の
描画データを１回のアクセスで読み出し、これらの４個
の描画データを、それぞれ基本色を示す他値データに分
離した後、基本色を示すデータをピクセル順に基本色毎
に配列させて、面順次型の描画データを得る。これによ
り、各基本色の面順次型データを１回のアクセスで得る
ので、書込時も含めて、高速な処理に大きく寄与するこ
とができるのである。

【００４６】＜３：応用形態＞本願発明は上述した実施
形態に限定されず、次のように応用することが可能であ
る。上述した実施形態にあっては、バッファ９０を各基
本色に対応したＦＩＦＯ９０１〜９０４により構成し、
ＦＩＦＯ後段に位置するカラー印刷装置等の出力装置が
４色の面順次型データをすべて処理する場合を想定して
いた。しかし、出力装置が例えば４色のデータのうち２
色だけを処理する場合を想定すると、必要のない他の２
色のデータは対応するＦＩＦＯに蓄積され続けるため、
当該ＦＩＦＯに蓄積量が容量一杯となってしまう。そう
なると、フレームメモリ８０からの読み出し動作が中断
してしまい、必要な基本色のデータが供給されないとい
った不都合が生じることが考えられる。そこで、この応
用形態では、図１４に示すように、読出部７２の内部に
読出色設定部７３１を設けた。この読出色設定部７３１
は、画像情報生成部６０あるいは出力装置が要求する読
出色を入力すると、読出色以外の基本色のＦＩＦＯに対
しバッファリングしないようにリセット信号を出力する
ものである。これにより、バッファ９０においては、出
力装置が要求する基本色のデータのみが当該ＦＩＦＯに
蓄積され、当該出力装置が要求しない基本色のデータに
ついては当該ＦＩＦＯに蓄積されないので、読み出し動
作に悪影響を及ぼすのが防止されることとなる。

【００４７】＜４：その他＞なお、上述した実施形態、
応用形態では、制御装置７０を書込部７１および読出部
７２からなる構成としたが、図９および図１０を見ても
判るように、書込部７１および読出部７２の構成は互い
に近似しているので、これらの構成を一体化するのが望
ましい。こうして１つ構成の制御装置７０とすることに
より、バスラインを省略化することが可能となる上、Ｄ
ＲＡＭのリフレッシュ動作も書込制御と読出制御とで共
通化されるので、制御の簡略化も可能となる。

【００４８】また、上述した実施形態あるいは応用形態
においては、ｐ＝４として色要素を基本色のＹ、Ｍ、
Ｃ、Ｋの４色分とする場合を例にとって説明したが、本
願は色要素を限定するものではない。例えば、色空間の
ＲＧＢや、Ｌ^*ａ^*ｂ^*などすることも、もちろん可能で
ある。この場合、ｐ＝３となり、１回のアクセスにつ
き、ピクセルが連続する位置関係にあるｑ個の描画デー
タを読み出すことにより、各色要素の面順次型データに
ついてそれぞれｑピクセル分、得られることになる。ま
た、上述した実施形態あるいは応用形態においては、ｑ
＝４としてピクセルが４つ連続する描画データを１回の
アクセスで読み出して転送する場合を例にして説明した
ため、フレームメモリ８０から読み出された描画データ
を転送するバス幅が、点順次型データ（３２ビット）の
４倍となっていた。しかし、本願におけるｑの値はこれ
に限定されず、２以上の整数であればなんでもよい。例
えば、ｑを「３」にすると、１つの面順次型データにつ
いて３ピクセル分が得られることになる。このように、
本願におけるｐ、ｑは互いに独立であり、それぞれ２以
上の整数であればいかなるものであっても良い。なお、
本願におけるｒおよびｗはｐに、ｚはｑに、それぞれ関
連するものである。

【００４９】

【発明の効果】以上説明したように本発明によれば、描
画データを書き込む際には点順次型で行なう一方、読み
出す際には面順次型で行なって、カラー印刷装置等の高
速化に寄与するとともに、その構成を簡易として、回路
規模の簡易化・縮小化を図ることが可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態にかかる画像処理装置の構
成を示すブロック図である。

【図２】 （ａ）は点順次型データの構成を示す図であ
り、（ｂ）は面順次型データの構成を示す図である。

【図３】 同画像処理装置のフレームメモリにおける描
画データの記憶状態を示す図である。

【図４】 同画像処理装置のフレームメモリにおける描
画データの流れを示す図である。

【図５】 同画像処理装置において処理される描画デー
タにかかるピクセルの位置関係を説明するための図であ
る。

【図６】 同画像処理装置におけるフレームメモリの構
成を示すブロック図である。

【図７】 １組のアドレスに、どのようなピクセルの画
像データが記憶されているのかを、ＤＲＡＭ毎に示した
図である。

【図８】 同画像処理装置におけるピクセル選択データ
の構成を示す図である。

【図９】 同画像処理装置における書込部の構成を示す
ブロック図である。

【図１０】 同画像処理装置における読出部の構成を示
すブロック図である。

【図１１】 同画像処理装置におけるバッファの構成を
示すブロック図である。

【図１２】 同画像処理装置における書込動作を示すタ
イミングチャートである。

【図１３】 同画像処理装置における読出動作を示すタ
イミングチャートである。

【図１４】 本発明の応用形態にかかる読出部の構成を
示すブロック図である。

【図１５】 （ａ）は従来における点順次型のメモリ構
成を示す図であり、（ａ）は従来における面順次型のメ
モリ構成を示す図である。

【図１６】 直線描画の動作を示す図である。

【図１７】 １回のアクセスに要するサイクルを示す図
である。

【図１８】 （ａ）は従来における点順次型データの書
き込みを示す図であり、（ｂ）は従来における面順次型
データの書き込みを示す図である。

【符号の説明】

６０……画像情報生成部（書込選択手段、読出選択手
段）、７１……書込部（書込手段）、７２……読出部
（読出手段）、８０……フレームメモリ（記憶手段）、
９０……バッファ（緩衝記憶手段）、８００〜８１５…
…ＤＲＡＭ、８２０……バス変換部（分離配列手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 1/00 Ｇ０６Ｆ 15/64 ４５０Ｃ Ｈ０４Ｎ 1/21 15/66 ３１０ 1/60 Ｈ０４Ｎ 1/40 Ｄ 1/46 1/46 Ｚ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 ｐおよびｑをそれぞれ２以上の整数と
   し、 １つのピクセルについて、当該ピクセルの色要素を示す
   多値データを、色要素数のｐ個、色要素毎に配列した描
   画データを処理する画像処理装置において、(A) ピクセ
   ルが連続する位置関係にあるｑ個の描画データを、１サ
   イクルで読出可能な状態で記憶する記憶手段と、(B) 前
   記ｑ個の描画データを前記記憶手段から１サイクルで読
   み出す読出手段と、(C) 読み出されたｑ個の描画データ
   の各々を、それぞれ色要素を示す多値データに分離した
   後、１つの色要素について、当該色要素を示す多値デー
   タをピクセル順に配列させる分離配列手段とを具備する
   ことを特徴とする画像処理装置。
2. 【請求項２】 前記記憶手段は、ピクセルが連続する位
   置関係にあるｑ個の描画データを同一番地で記憶する一
   方、 前記読出手段は、当該同一番地を指定することで前記ｑ
   個の描画データを読み出すことを特徴とする請求項１記
   載の画像処理装置。
3. 【請求項３】 前記分離配列手段は、前記記憶手段から
   読み出された描画データを転送するバスラインを組み替
   えたものであることを特徴とする請求項１記載の画像処
   理装置。
4. 【請求項４】 前記分離配列手段は、ピクセル順の配列
   を各色要素毎についてそれぞれ行なうことを特徴とする
   請求項１記載の画像処理装置。
5. 【請求項５】 前記分離配列手段によってピクセル順に
   配列されたデータを、各色要素毎に蓄積するとともに、
   蓄積されたデータを、各色要素毎の要求に応じて供給す
   る緩衝記憶手段を備えたことを特徴とする請求項４記載
   の画像処理装置。
6. 【請求項６】 前記読出手段は、前記緩衝記憶手段にお
   いて、いずれかの色要素に対応するデータ蓄積量が容量
   一杯となったならば、描画データの読出を中断すること
   を特徴とする請求項５記載の画像処理装置。
7. 【請求項７】 要求される色要素を指定する手段を備
   え、 前記読出手段は、前記緩衝記憶手段において、前記指定
   手段により指定された色要素に対応するデータ蓄積量が
   容量一杯となったならば、描画データの読出を中断する
   ことを特徴とする請求項５記載の画像処理装置。
8. 【請求項８】 ｒ、ｓおよびｔをそれぞれ２以上の整数
   （ただし、ｓ≧ｔ）とし、 １つのピクセルについて、当該ピクセルの色要素を示す
   多値データを、色要素数のｒ個、色要素毎に配列した描
   画データを処理する画像処理装置において、(A) 前記描
   画データを記憶するための記憶手段と、(B) 連続する位
   置関係にあるｓ個のピクセルのうち、ｔ個を選択する選
   択手段と、(C) 選択されたｔ個のピクセルに対応する描
   画データを、前記記憶手段に１サイクルで書き込む書込
   手段とを具備することを特徴とする画像処理装置。
9. 【請求項９】 前記記憶手段は、ピクセルが連続する位
   置関係にあるｓ個の描画データを同一番地で記憶する一
   方、 前記書込手段は、当該同一番地を指定することで、前記
   ｓ個のピクセルのうち、ｔ個のピクセルに対応する描画
   データを書き込むことを特徴とする請求項８記載の画像
   処理装置。
10. 【請求項１０】 ｗ、ｘ、ｙおよびｚをそれぞれ２以上
    の整数（ただし、ｘ≧ｙ、ｘ≧ｚ）とし、 １つのピクセルについて、当該ピクセルの色要素を示す
    多値データを、色要素数のｗ個、色要素毎に配列した描
    画データを処理する画像処理装置において、(A) 前記描
    画データを記憶するための記憶手段と、(B) 書込時にお
    いて、連続する位置関係にあるｘ個のピクセルのうち、
    ｙ個を選択する書込選択手段と、(C) 選択されたｙ個の
    ピクセルに対応する描画データを、前記記憶手段に１サ
    イクルで書き込む書込手段と、(D) 読出時において、ｘ
    個の描画データのうち、ピクセルが連続する位置関係に
    あるｚ個を選択する読出選択手段と、(E) 選択されたｚ
    個の描画データを前記記憶手段から１サイクルで読み出
    す読出手段と、(F) 読み出されたｚ個の描画データの各
    々を、それぞれ色要素を示す多値データに分離した後、
    １つの色要素について、当該色要素を示す多値データを
    ピクセル順に配列させる分離配列手段とを具備すること
    を特徴とする画像処理装置。
11. 【請求項１１】 前記記憶手段は、連続する位置関係に
    あるｘ個のピクセルに対応する描画データを同一番地で
    記憶し、 前記書込手段は、当該同一番地を指定することで、選択
    されたｙ個のピクセルに対応する描画データを書き込
    み、 前記読出手段は、当該同一番地を指定することで、選択
    されたｚ個の描画データを読み出すことを特徴とする請
    求項１０記載の画像処理装置。
12. 【請求項１２】 ｐおよびｑをそれぞれ２以上の整数と
    し、 １つのピクセルについて、当該ピクセルの色要素を示す
    多値データを、色要素数のｐ個、色要素毎に配列した描
    画データの画像処理方法において、(A) ピクセルが連続
    する位置関係にあるｑ個の描画データを、１サイクルで
    読出可能な状態で記憶する過程と、(B) 記憶した前記ｑ
    個の描画データを１サイクルで読み出す過程と、(C) 読
    み出したｑ個の描画データの各々を、それぞれ色要素を
    示す多値データに分離した後、１つの色要素について、
    当該色要素を示す多値データをピクセル順に配列させる
    過程とを具備することを特徴とする画像処理方法。