JPH10270787A - 多重量子井戸構造光半導体装置およびその製造方法 - Google Patents

多重量子井戸構造光半導体装置およびその製造方法

Info

Publication number
JPH10270787A
JPH10270787A JP6863197A JP6863197A JPH10270787A JP H10270787 A JPH10270787 A JP H10270787A JP 6863197 A JP6863197 A JP 6863197A JP 6863197 A JP6863197 A JP 6863197A JP H10270787 A JPH10270787 A JP H10270787A
Authority
JP
Japan
Prior art keywords
layer
strained
strain
semiconductor device
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6863197A
Other languages
English (en)
Other versions
JP2933051B2 (ja
Inventor
Takuo Morimoto
卓夫 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9068631A priority Critical patent/JP2933051B2/ja
Publication of JPH10270787A publication Critical patent/JPH10270787A/ja
Application granted granted Critical
Publication of JP2933051B2 publication Critical patent/JP2933051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 歪補償MQWにおいて、大きな歪量において
も結晶性を向上し、かつホールキャリアの均一注入を実
現し得る光半導体装置を提供する。 【解決手段】 n型InP基板上にn−InGaAsP
ガイド層、歪MQW層、InGaAsPガイド層がある
半導体レーザ用の活性層において、圧縮歪InAsy
1-yウェル層6と引っ張り歪In1-xGaxAsPバリア
層7との間に薄膜の無歪In1-xGaxAsy1-y中間層
8を挿入し、ウェル層6と中間層8の組成yを等しくす
るとともに、バリア層7と中間層8の組成xを等しくす
る。これにより、MO−VPE成長時の界面切り換えが
単純になり、結晶性が向上する。また、圧縮歪ウェルと
引っ張り歪バリアのライトホールバンド端を等しくし、
歪MQW層内のライトホール準位を単一にしてライトホ
ールがバルクライクに振る舞うようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体レー
ザ等に代表される、多重量子井戸構造を有する光半導体
装置とその製造方法に関し、特に、井戸層と障壁層に互
いに逆方向の歪が掛かった歪多重量子井戸構造を有する
光半導体装置とその製造方法に関するものである。
【0002】
【従来の技術】多重量子井戸構造(Multi-Quantum Wel
l, 以下、MQW構造という)を活性層とする半導体レ
ーザでは、井戸層(以下、ウェル層という)に基板の格
子定数と異なる格子定数を持つ結晶を用いることにより
活性層に歪応力を加えると、光出力特性が大幅に向上す
ることが知られている。この時、障壁層(以下、バリア
層という)に井戸層の歪と逆方向の歪を加えて歪応力の
蓄積を防止し、結晶欠陥が導入されないようにする試み
が最近よく行われている。この技術を一般に歪補償と呼
んでいる。
【0003】歪補償の例としては、GaAs基板上のI
nGaAs圧縮歪ウェル層、GaAsP引っ張り歪バリ
ア層を有する「半導体光素子」が特開平3−3384号
公報に開示されている。また、1995年、ジャーナル
・オブ・アプライド・フィジックス、第15巻、H.Ooha
shi,et al,"1.3μm InAsP compressively strained mul
tiple-quantum-well lasers for high-temperature ope
ration",(J.Appl.Phys.,15,p.4119(1995))には、InA
0.520.48圧縮歪ウェル層と、−0.6%歪で1.1
μmのバンドギャップに対応するInGaAsPバリア
層の組み合わせによる歪補償MQWが提示されている。
また、これと同様の歪MQWを用いたものとして、19
95年電子情報通信学会予稿集、大橋他、「高温動作用
InP系圧縮歪MQWレーザ」では、優れた高温特性が
報告されている。
【0004】ウェル層に圧縮歪を加えた場合、バリア層
に引っ張り歪を加えることは、単に歪補償の効果だけで
はなく、バンドラインナップの変化によりキャリア注入
の振る舞いを向上させるという効果も持つ。引っ張り歪
バリア層は電子の障壁を高くするので、有効質量の軽い
電子のオーバーフローを防止し、また、正孔(以下、ホ
ールという)の障壁を低くするので、有効質量の重いホ
ールが各ウェル層に均一に注入されるようになる。
【0005】ところが、このような歪補償においては、
ウェル層/バリア層界面において大きな格子定数の違い
が生じ、この界面から結晶欠陥が入りやすいという欠点
がある。そこで、この問題を回避するために、ウェル層
とバリア層の間に格子定数が両者の中間にある層を挿入
することによって格子定数の急激な変化をなくす試みが
行われている。1995年発行、エレクトロニクス・レ
ターズ、第31巻、A.Ougazzaden, A.Mircea and C.Kaz
mierski,"High temperature characteristic To and lo
w threshold current density of 1.3μm InAsP/InGaP/
InP compensated strain multiquantum well structure
lasers",(Electronics Letters,31,p.803(1995)) で
は、1.7%の圧縮歪InAsPウェル層と−1.4%
の引っ張り歪InGaPバリア層の間に2原子層のIn
P層を挿入することにより、結晶の品質を向上させてい
る。ここで用いられている歪MQWとその周囲の断面構
造は図16に示す通りであり、圧縮歪InAsy1-y
ェル層6と引っ張り歪InGaPバリア層207の間に
InP挿入層108が挿入されている。
【0006】そして、この歪MQWで用いられている材
料の組成を示したものが図17である。この材料系の場
合、圧縮歪InAsy1-yウェル層6とInP挿入層1
08の間ではAsが有るか無いかだけの違いであり、I
nP挿入層108と引っ張り歪InGaPバリア層20
7の間ではGaの有無の違いしかなく、結晶成長時の界
面切り換えが容易である。また、この歪MQWのバンド
ダイアグラム図を図18に示す。この構造では引っ張り
歪InGaPバリア層207という高いバリアを用いて
いるため、有効質量の重いホールが各ウェル層に均一に
注入されない。このため、この構造は良好な結晶性を有
しているにもかかわらず、半導体レーザを構成したと
き、発振閾値が充分下がらず、内部微分量子効率も今一
つ大きな値が得られない。
【0007】このように、InGaP/InP/InA
sP系ではバリアが高すぎるという問題があったが、特
開平8−116129号公報に開示された「多重量子井
戸構造半導体レーザ」では、この種の問題が生じない方
法を提案している。以下、図面を参照して詳細に説明す
る。この種の従来の半導体レーザにおける歪MQWとそ
の周辺は、図13に示すような断面構造となっている。
【0008】なお、その製造工程において、InP/I
nGaAsPのエピタキシャル成長は有機金属気相結晶
成長(Metal Organic Vapor Phase Epitaxy,以下、MO
−VPEと記す)法で行う。MO−VPEの原料ガス
は、トリメチルインジウム(以下、TMIと記す)、ト
リメチルガリウム(以下、TMGと記す)、トリメチル
アルミニウム(以下、TMAlと記す)、アルシン(以
下、AsH3 と記す)、フォスフィン(以下、PH3
記す)を用い、有機金属は水素のバブリングにより供給
する。ドーピングについては、適宜、ジシラン(以下、
Si26と記す)、ジメチルジンク(以下、DMZnと
記す)を水素で希釈したガスを用いる。
【0009】まず最初に、表面の面方位が(100)面
のn型InP基板1上に、n−InPバッファー層2を
0.5μm成長させた後、組成がIn0.84Ga0.16As
0.350.65の無歪のn−InGaAsPガイド層3を5
0〜100nm、歪MQW層5を順次成長させる。歪M
QW層5は、5層の圧縮歪In1-xGaxAsy1-yウェ
ル層206と、その間に無歪In1-xGaxAsy1-y
間層8で挟まれた引っ張り歪In1-xGaxAsy1-y
リア層107が配置されたものである。具体的には、圧
縮歪In1-xGaxAsy1-yウェル層206は、4nm
の厚さで1.4%歪のアンドープIn0.96Ga0.04As
0.540.46 である。引っ張り歪In1-xGaxAsy
1-y バリア層107は、6nmの厚さで−0.6%歪の
アンドープIn0.71Ga0.29As0.460.54である。無
歪In1-xGaxAsy1-y中間層8は、2nmの厚さの
In0.84Ga0.16As0.350.65である。
【0010】そして、この歪MQW層5の上に、組成が
n−InGaAsPガイド層3と等しいInGaAsP
ガイド層10を成長させる。さらに、p−InPクラッ
ド層11を成長させる。
【0011】この歪MQW構造を用いて、共振器長30
0μmで、30%の反射率の前端面コーティング膜を施
し、75%の反射率の後端面コーティング膜を施した半
導体レーザを作成すると、閾値電流6mA、スロープ効
率0.6W/Aの半導体レーザ素子が得られる。なお、
スロープ効率とは、発振後の注入電流に対する前端面か
らの光出力の増加率として定義される。
【0012】上記の歪MQWでは、応力補償が可能であ
り、かつ、界面での大きな格子定数の変化がないため、
1.4%といった大きな歪量も可能となる。しかしなが
ら、例えばIn0.96Ga0.04As0.540.46 のウェル
層206、In0.84Ga0.16As0.350.65の中間層
8、In0.71Ga0.29As0.460.54のバリア層107
と順次形成していく際に全ての原子種の組成を切り換え
なければならず、その前に述べたInGaP/InP/
InAsP系のようには界面で切り換える原子種が少な
くない。そのため、界面での荒れ、偏析の影響が出やす
い。したがって、InAsPウェルのように大きな歪量
を実現しようとすると、MO−VPEでは安定して製造
することが困難となる。
【0013】
【発明が解決しようとする課題】つまり、従来の歪MQ
W構造を有する光半導体装置には、以下のような問題点
があった。第1の問題点は、応力歪補償型MQWのウェ
ル層/バリア層界面での格子定数の違いを緩和する目的
で中間層を挿入した場合、結晶成長における切り換え界
面が増加し、界面の悪影響を受けやすいということであ
る。InGaP/InP/InAsPのような系では界
面の切り換えが単純になるため、界面の問題は無視でき
るが、バリア障壁が高すぎるため、キャリア注入が均一
性良くできないという欠点がある。すなわち、従来の技
術においては、キャリア注入を阻害しないという点と界
面の切り換えを複雑にしないという点を両立させること
ができなかった。その結果、この構造を半導体レーザに
応用したとき、充分な光特性が得られなかった。その理
由は、界面の切り換えの問題では、MO−VPEにおけ
る原料供給の切り換え時にふらつきがあるため、界面で
の偏析が起きやすく、また、キャリア注入の問題では、
バリア障壁が高いと有効質量の重いホールはウェル間を
移動できず、p側のウェル層に偏って不均一に注入され
るからである。
【0014】第2の問題点は、ウェル層とバリア層の間
に中間層があることにより、キャリアの注入が充分均一
にならないということである。その理由は、一般に、中
間層のない圧縮歪ウェル/引っ張り歪バリアでは、ウェ
ル層内のヘビーホール準位とバリア層内のライトホール
バンド端のエネルギー差が小さくなるため、ホールが各
ウェル層間を動きやすくなり、ホールの注入が均一にな
るが、中間層がある場合にはその流れが阻害されるから
である。特に、InGaAsP系の材料は、価電子帯の
バンド不連続が大きいため、ホールのキャリア注入の不
均一性がデバイス特性に大きな影響を及ぼしてしまう。
【0015】本発明は、上記の課題を解決するためにな
されたものであって、ウェル層とバリア層の間に中間層
を挿入する応力歪補償型MQW構造において、キャリア
注入を損なうことなく、界面の偏析、乱れ等の問題を解
消することを目的とする。また、他の目的は、歪MQW
へのホール注入を均一にすることにある。そして、以上
の点に基づいて、歪MQW半導体レーザの閾値電流の低
減、スロープ効率の向上、高出力、高温特性の向上を実
現し得る光半導体装置およびその製造方法を提供するこ
とを目的とする。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のMQW構造光半導体装置は、(1)基板
上に、III −V族化合物半導体からなるウェル層および
バリア層を有するMQW構造が設けられた光半導体装置
において、ウェル層とバリア層の間に中間層が設けら
れ、ウェル層と中間層はこれらの層を構成するIII −V
族化合物半導体のV族組成比が等しく、バリア層と中間
層はこれらの層を構成するIII −V族化合物半導体のII
I 族組成比が等しい、(2)前記中間層とIII −V族化
合物半導体からなる前記基板は、格子定数が等しい、
(3)前記基板がInPであり、前記バリア層がInG
aAsPである、ことをそれぞれ特徴とするものであ
る。
【0017】そして、本発明のMQW構造光半導体装置
の製造方法は、基板上にIII −V族化合物半導体からな
るウェル層およびバリア層を有するMQW構造を形成す
る光半導体装置の製造方法において、ウェル層とバリア
層の間に中間層を形成し、ウェル層と中間層を結晶成長
する間は、一定量のV族原料を供給するとともにIII族
原料の供給量のみを変化させ、中間層とバリア層を結晶
成長する間は、一定量のIII 族原料を供給するとともに
V族原料の供給量のみを変化させる、ことを特徴とする
ものである。
【0018】また、本発明の他のMQW構造光半導体装
置は、(1)圧縮歪が掛かったウェル層と引っ張り歪が
掛かったバリア層が設けられた歪MQW構造を有する光
半導体装置において、ウェル層のライトホールバンド端
とバリア層のライトホールバンド端が等しい、(2)引
っ張り歪が掛かったウェル層と圧縮歪が掛かったバリア
層が設けられた歪MQW構造を有する光半導体装置にお
いて、ウェル層のヘビーホールバンド端とバリア層のヘ
ビーホールバンド端が等しい、(3)(1)、(2)に
おいて、ウェル層とバリア層の間に無歪で薄膜の中間層
が設けられた、ことをそれぞれ特徴とするものである。
【0019】III −V族化合物半導体からなるMQW構
造においては、ウェル層/バリア層界面でIII 族とV族
の元素の供給源となる原料ガスを切り換える必要があ
る。この切り換えのタイミングの問題で界面での偏析と
いう問題が起こる。特に、ウェル層とバリア層の間に中
間層を設ける場合には、界面の数が増えるので、微弱な
界面でのストレスが歪MQW全体に無視できない悪影響
を及ぼすことになる。これに対して、本発明のようにウ
ェル層と中間層の間ではIII 族のみ、中間層とバリア層
の間ではV族のみを切り換えるようにすると、ガス切り
換え回数を増やすことなく中間層を挿入することができ
るため、歪MQWの結晶性を良好に保つことができる。
【0020】また、圧縮歪MQW内において、ライトホ
ールの準位をバルク化し、p側のSCH層を引っ張り歪
にすることにより、ホールの注入が均一化できる。これ
は、p側のSCHが引っ張り歪になっていると、注入さ
れてきたホールはSCHに入った時点でライトホールと
なってMQW内に入ってくる。なお、SCHとは、Sepa
rate Confinement Heterostructure(分離閉じ込めヘテ
ロ構造)のことであり、導波光を閉じ込める機能を有し
ている。ここで、MQW内のライトホール準位が一つに
なっていれば、ライトホールはポテンシャル障壁を感じ
ることなく、MQW内に広がることができる。そして、
広がったライトホールは各ウェルのヘビーホール準位に
均等に落ちる。また、ウェルのヘビーホール準位にある
ホールが熱放出されるときも、バルクとしてのライトホ
ールへ放出されるため、より遠くのウェルへ移ることが
できる。したがって、ホールの注入は、各ウェル間で容
易に均一化されることになる。
【0021】以上により、この歪MQWを活性層とした
半導体レーザは、閾値電流の低減、スロープ効率の向
上、最大光出力の向上、温度特性の向上、信頼性の向上
が達成される。
【0022】
【発明の実施の形態】以下、本発明の第1の実施の形態
を図1〜図4を参照して説明する。図1は本実施の形態
の半導体レーザ(光半導体装置)のMQW構造を示す断
面図である。
【0023】図1に示すように、本実施の形態の半導体
レーザの場合、(100)の面方位を持つn型InP基
板1上に、n−InPバッファー層2が0.1〜1μ
m、n−InGaAsPガイド層3が30〜100n
m、引っ張り歪In1-xGaxAsP−SCH層4が4〜
20nm、歪MQW層5、引っ張り歪In1-xGaxAs
P−SCH層9が4〜20nm、InGaAsPガイド
層10が30〜100nm、p−InPクラッド層11
が順次積層されている。
【0024】上記の積層構造のうち、歪MQW層5は、
無歪In1-xGaxAsy1-y中間層8で挟まれた圧縮歪
InAsy1-yウェル層6が3層から15層設けられ、
それらの間に引っ張り歪In1-xGaxAsPバリア層7
が配置されたものである。そして、圧縮歪InAsy
1-yウェル層6と無歪In1-xGaxAsy1-y中間層8
を見ると、組成比yの値が等しくなっている。また、引
っ張り歪In1-xGaxAsPバリア層7と無歪In1-x
GaxAsy1-y中間層8を見ると、組成比xの値が等
しくなっている。さらに、引っ張り歪In1-xGaxAs
P−SCH層4と引っ張り歪In1-xGaxAsP−SC
H層9は、引っ張り歪In1-xGaxAsPバリア層7と
組成を等しくするものである。
【0025】圧縮歪InAsy1-yウェル層6は、歪量
1.3〜1.7%であり、組成yは0.43〜0.53
である。厚さは7nm〜3nmの範囲で調整すれば、
1.3μm帯用の半導体レーザの活性層となる。引っ張
り歪In1-xGaxAsPバリア層7は、厚さを15nm
〜3nmとし、引っ張り歪量は、ウェル層の圧縮歪との
層厚で加重した平均値が極力0になるように設定する。
無歪In1-xGaxAsy1-y中間層8の厚さは、0.3
nm〜2.4nm程度あればよい。
【0026】図2はこの半導体レーザにおけるMQW構
造のバンドダイアグラム図である。この図に示すよう
に、n−InGaAsPガイド層3とInGaAsPガ
イド層10の伝導帯端は、引っ張り歪In1-xGaxAs
P−SCH層4および引っ張り歪In1-xGaxAsP−
SCH層9の伝導帯端よりも高くし、電子キャリアがオ
ーバーフローしないようにする。また、圧縮歪InAs
y1-yウェル層6と引っ張り歪In1-xGaxAsPバリ
ア層7のライトホールバンド端は極力等しくなるように
組成を選択する。さらに、無歪In1-xGaxAsy1-y
中間層8の厚さを充分薄くして、歪MQW層5内にライ
トホールの量子準位が一切できないようにするのが好ま
しい。この時、歪MQW層5内でのライトホールキャリ
アはバルクの中のように振る舞う。
【0027】図3は本実施の形態の変形例である半導体
レーザの断面図である。この例では上記実施の形態の圧
縮歪InAsy1-yウェル層6に代えて、圧縮歪InG
aAsy1-yウェル層106を用いている。このように
すると、1.4〜1.65μm帯の半導体レーザに適す
るものとなる。また、図4はこの場合のバンドダイアグ
ラム図である。
【0028】次に、本実施の形態におけるMQW構造の
形成方法について図1、図3を参照して詳細に説明す
る。結晶成長はMO−VPEを用いて行う。まず、成長
炉内でPH3雰囲気の中、(100)面方位のn型In
P基板1を650℃に加熱する。次に、TMI、TM
G、AsH3、PH3を供給して、n−InPバッファー
層2、n−InGaAsPガイド層3、引っ張り歪In
1-xGaxAsP−SCH層4、歪MQW層5、引っ張り
歪In1-xGaxAsP−SCH層9、InGaAsPガ
イド層10、p−InPクラッド層11を順次成長させ
る。AsH3、PH3に代えて、ターシャリブチルアルシ
ン、ターシャリブチルフォスフィンを用いてもよい。ド
ーピングについては、適宜、Si26、DMZnガスを
用いる。
【0029】歪MQW層5の中で、圧縮歪InAsy
1-yウェル層6または圧縮歪InGaAsy1-yウェル
層106/無歪In1-xGaxAsy1-y中間層8/引っ
張り歪In1-xGaxAsPバリア層7を成長させるとき
の界面切り換え方法は以下の通りである。ウェル層6、
106と中間層8の成長の切り換え時にはTMI(III
族原料)、AsH3(V族原料)、PH3(V族原料)の
供給を止めずに一定流量で流し続け、TMG(III 族原
料)の供給のみを切り換える。また、中間層8とバリア
層7との界面切り換えは、TMI(III 族原料)、TM
G(III 族原料)、PH3(V族原料)の供給を止めず
に一定流量で流し続け、AsH3(V族原料)流量値の
みを変化させるようにする。
【0030】なお、上記実施の形態における歪MQW層
5の構成に代えて、InP基板上のInAsPウェル層
/InGaAlAsP中間層/InGaAlAsPバリ
ア層を用いることもできる。つまり、中間層に無歪のI
nGaAlAsPを用い、ウェル層に中間層からAlを
除いたInGaAsPを用い、バリア層に中間層からA
s/V比(組成比y)のみを変えた引っ張り歪InGa
AlAsPを用いればよい。この歪MQW構造を結晶成
長する際には、ウェル層/中間層のガス切り換えはTM
AlのON/OFFだけであり、中間層/バリア層のガ
ス切り換えはAsH3の流量切り換えのみである。
【0031】また、上記の構造をGaAs基板上の歪M
QW層に適用できることも勿論である。さらに、中間層
とバリア層の間でV族比を連続的、あるいは段階的に切
り換える構造を採ってもよい。その場合、格子定数の変
化がより緩やかになり、転移の導入の可能性がより一層
低減されるという効果がある。
【0032】以下、本発明の第2の実施の形態を図6〜
図12を参照して説明する。図6は本実施の形態の半導
体レーザ(光半導体装置)のMQW構造を示す断面図で
ある。
【0033】図6に示す本実施の形態の半導体レーザ
は、圧縮歪InAsy1-yウェル層6、無歪In1-x
xAsy1-y中間層8、引っ張り歪In1-xGaxAsy
1-yバリア層107の組成について、y対xを直線状
に変化させたものである。そして、引っ張り歪In1-x
GaxAsy1-ySCH層104と引っ張り歪In1-x
xAsy1-ySCH層109の組成は、引っ張り歪I
1-xGaxAsy1-yバリア層107の組成と等しくす
る。
【0034】また、図7は、本実施の形態の半導体レー
ザにおけるバンドダイアグラム図である。圧縮歪InA
y1-yウェル層6と無歪In1-xGaxAsy1-y中間
層8と引っ張り歪In1-xGaxAsy1-yバリア層10
7のライトホールバンド端が全て等しくなるように、各
組成を決定する。
【0035】さらに、本実施の形態の変形例として、図
8に示すような、1.4μm〜1.65μm帯半導体レ
ーザ用の歪MQWが挙げられる。この構造では、図6に
おける3元の圧縮歪InAsy1-yウェル層6に代え
て、4元の圧縮歪In1-xGaxAsy1-yウェル層20
6を用いる。図9は、その場合のバンドダイアグラム図
である。
【0036】図10は組成図である。第1の実施の形態
のようにはガス切り換えを単純化できないが、組成図の
中で直線状になるようにガスを切り換えていくため、ガ
スの切り換え量は最低限に抑えられている。しかも、こ
の直線は、ただの直線ではなく、InP上の歪エピタキ
シャル結晶の、ライトホールバンド端が一定となる直線
である。したがって、この歪MQWは、ガス切り換えの
量を最小限に抑えつつ、図7、図9に示したように、歪
MQW内のライトホールバンド端を一定にそろえること
ができる。また、本実施の形態では、歪MQW層5およ
びその両サイドの引っ張り歪In1-xGaxAsy1-y
CH層104、引っ張り歪In1-xGaxAsy1-ySC
H層109の中で、ライトホールに全く何の障害もなく
なるため、各ウェルへのホールの均一注入がより向上す
るという利点がある。
【0037】以上、ここでは、InP基板上のInGa
AsP系について述べたが、これにAlを加えたInP
基板上のInGaAlAsP系にも同様に適用すること
ができる。
【0038】さらに、ここまで、圧縮歪ウェル/引っ張
り歪バリアについて述べたが、630nm帯の可視レー
ザのように、InGaAlP系で、引っ張り歪ウェル/
圧縮歪バリアを使うような場合に、ヘビーホールバンド
端を一定にするということもできる。この場合は、歪M
QW内でヘビーホールが自由に動き、各ウェル内のライ
トホール準位に均一に注入されることになる。
【0039】この結晶成長方法は、図11に示すよう
に、まず最初に、n型GaAs基板101上にn−Ga
Asバッファー層102を0.5μm、n−InGaA
lPクラッド層103を1μm成長させる。次に、圧縮
歪InAlPガイド層304、歪MQW層5、圧縮歪I
nAlPガイド層309を成長させる。歪MQW層5
は、無歪InGaAlP中間層208によって挟まれた
引っ張り歪InGaPウェル層306が4層とその間に
介在する圧縮歪InAlPバリア層307からなってい
る。引っ張り歪InGaPウェル層306の組成は、−
0.6%歪In0.4Ga0.6Pであり、8nmの厚さとす
る。圧縮歪InAlPガイド層304と圧縮歪InAl
Pバリア層307と圧縮歪InAlPガイド層309
は、+1.2%歪In0.64Al0.36Pであり、4nmの
厚さとする。無歪InGaAlP中間層208の組成
は、In0.48Ga0.4Al0.12Pである。最後に、p−
InGaAlPクラッド層110とp−GaAsキャッ
プ層111を成長させる。n−InGaAlPクラッド
層103とp−InGaAlPクラッド層110の組成
は、In0.47Ga0.17Al0.36Pである。
【0040】この可視レーザ用の歪補償MQWの場合、
図12のバンドダイアグラム図で示すように、ウェルと
バリアでヘビーホールバンド端が異なるが、このエネル
ギー差がわずかであるため、歪MQW層5内でヘビーホ
ールがバルクライクに振る舞うようにすることができ
る。
【0041】
【実施例】以下、本発明の効果を実証するために作成し
た実施例の半導体レーザについて説明する。本実施例の
半導体レーザは上記実施の形態の構成に基づくものであ
って、図5に示すように、無歪In1-xGaxAsy1-y
中間層8としてバンドギャップ波長が1.22μmの4
元組成を用いた。圧縮歪InAsy1-yウェル層6は、
1.22μm組成の無歪In1-xGaxAsy1-y中間層
8の組成からAs/V比(y)を一定としてGa/III
比(x)のみを変化させていき、1.5%歪とした。一
方、引っ張り歪In1-xGaxAsPバリア層7は、無歪
In1-xGaxAsy1 -y中間層8の組成からGa/III
比(x)を一定としてAs/V比(y)のみを変化さ
せ、−0.5%の歪量とした。別の言い方をすると、引
っ張り歪In1-xGaxAsPバリア層7は、1.1μm
組成のInGaAsPをAs/V比を一定でGa/III
比のみ変化させて−0.5%の歪を掛けたものとも言え
る。
【0042】また、圧縮歪InAsy1-yウェル層6の
厚さは4.5nmとし、引っ張り歪In1-xGaxAsP
バリア層7の厚さは10nmとした。この時、層厚によ
る加重平均を用いて計算すると、歪MQW層5の平均的
な歪量はほとんど0に近いため、応力の蓄積が小さく、
ウェル層数を5層としてもミスフィット転移は入らない
ことがわかった。
【0043】また、無歪In1-xGaxAsy1-y中間層
8の厚さは0.6nmの厚さとした。このような薄膜と
することにより、バンドダイアグラム図の図2におい
て、無歪In1-xGaxAsy1-y中間層8の中からライ
トホールの量子準位が追い出される。上に述べた組成
で、圧縮歪InAsy1-yウェル層6と引っ張り歪In
1- xGaxAsPバリア層7のライトホールバンド端はお
およそ等しくなっているので、歪MQW層5内でライト
ホールはバルクライク化する。
【0044】次に、引っ張り歪In1-xGaxAsP−S
CH層4と引っ張り歪In1-xGaxAsP−SCH層9
については、引っ張り歪In1-xGaxAsPバリア層7
と等しい組成とし、厚さはそれぞれ10nmとした。n
−InGaAsPガイド層3とInGaAsPガイド層
10は、伝導帯端が引っ張り歪In1-xGaxAsPバリ
ア層7より高くなるように、1.0μm組成とし、厚さ
はそれぞれ50nmとした。
【0045】この歪MQW層を活性層とした半導体レー
ザを実際に作成したところ、共振器長300μmで30
%の反射率の前端面コーティング膜と75%の反射率の
後端面コーティング膜を施した構造において、閾値電流
5mA、スロープ効率0.7W/Aの半導体レーザを得
ることができた。
【0046】一方、1.55μm帯半導体レーザ用とし
ては、無歪In1-xGaxAsy1-y中間層8として1.
45μm組成を用い、圧縮歪InAsy1-yウェル層1
06は、1.45μm組成のInGaAsPから、As
/V比を一定とし、Ga/III比のみを変化させて、
1.5%歪としたものを用いる。また、引っ張り歪In
1 -xGaxAsPバリア層7は、無歪In1-xGaxAsy
1-y中間層8から、Ga/III比を一定とし、As/V
比のみを変化させて、−0.7%の歪量としたものであ
る。あるいは、引っ張り歪In1-xGaxAsPバリア層
7は、1.27μm組成のInGaAsPを、As/V
比を一定で、Ga/III比のみ変化させて、−0.7%
の歪をかけたものとも言える。n−InGaAsPガイ
ド層3とInGaAsPガイド層10は、図4のよう
に、1.1μm組成とする。
【0047】また、圧縮歪InAsy1-yウェル層10
6の厚さは3.7nmとし、引っ張り歪In1-xGax
sPバリア層7の厚さは7nmとする。この時、歪MQ
W層5の平均的な歪量はほとんど0に近く、いわゆるゼ
ロネットストレインとなり、応力蓄積による結晶悪化は
なくなる。
【0048】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を得ることができる。第1の効
果は、歪MQWにおいて、結晶性を損なうことなく、よ
り大きな歪をかけられるようになり、半導体レーザにお
ける良好な光出力特性が得られるようになることであ
る。例えば、閾値電流やスロープ効率の特性は10〜2
0%向上した。その理由は、ウェル層/バリア層界面に
中間層を入れる応力歪補償MQWにおいて、結晶成長時
のガス切り換えを必要最低限度に抑えたためである。
【0049】第2の効果は、ホール注入の均一性が高ま
るということである。これにより、半導体レーザの特性
をより一層向上させることができる。その理由は、圧縮
歪ウェルの歪MQWにおいて、歪MQW内、あるいは加
えてp側のSCH層のライトホールの準位を一定とする
ことで、ライトホールが歪MQW内を自由に動けるよう
になり、注入されてきたホールまたはウェルから熱放出
されたホールがより遠くのウェルまで動けるため、各ウ
ェルでのホール密度の均一化が達成され、利得の向上、
発振閾値キャリア密度の向上が達成されるためである。
これは、引っ張り歪の歪MQWにおいて、ヘビーホール
の準位を一定としたときも同様である。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態であるMQW構造
を有する半導体レーザを示す断面図である。
【図2】 同、半導体レーザのバンドダイアグラムを示
す図である。
【図3】 同、半導体レーザの変形例を示す断面図であ
る。
【図4】 同、変形例におけるバンドダイアグラムを示
す図である。
【図5】 本発明の実施例の半導体レーザにおける組成
図である。
【図6】 本発明の第2の実施の形態であるMQW構造
を有する半導体レーザを示す断面図である。
【図7】 同、半導体レーザのバンドダイアグラムを示
す図である。
【図8】 同、半導体レーザの変形例を示す断面図であ
る。
【図9】 同、変形例におけるバンドダイアグラムを示
す図である。
【図10】 同、半導体レーザにおける組成図である。
【図11】 本発明の他の実施の形態である半導体レー
ザを示す断面図である。
【図12】 同、半導体レーザのバンドダイアグラムを
示す図である。
【図13】 従来のMQW構造を有する半導体レーザを
示す断面図である。
【図14】 同、半導体レーザにおける組成図である。
【図15】 同、半導体レーザのバンドダイアグラムを
示す図である。
【図16】 従来の他のMQW構造を有する半導体レー
ザを示す断面図である。
【図17】 同、半導体レーザにおける組成図である。
【図18】 同、半導体レーザのバンドダイアグラムを
示す図である。
【符号の説明】
1 n型InP基板 2 n−InPバッファー層 3 n−InGaAsPガイド層 4,9 引っ張り歪In1-xGaxAsP−SCH層 5 歪MQW層 6 圧縮歪InAsy1-yウェル層 7 引っ張り歪In1-xGaxAsPバリア層 8 無歪In1-xGaxAsy1-y中間層 10 InGaAsPガイド層 11 p−InPクラッド層 101 n型GaAs基板 102 n−GaAsバッファー層 103 n−InGaAlPクラッド層 104,109 引っ張り歪In1-xGaxAsy1-y
CH層 106 圧縮歪InGaAsy1-yウェル層 107 引っ張り歪In1-xGaxAsy1-yバリア層 108 InP挿入層 110 p−InGaAlPクラッド層 111 p−GaAsキャップ層 204,209 引っ張り歪InGaP SCH層 206 圧縮歪In1-xGaxAsy1-yウェル層 207 引っ張り歪InGaPバリア層 208 無歪InGaAlP中間層 304 圧縮歪InAlPガイド層 306 引っ張り歪InGaPウェル層 307 圧縮歪InAlPバリア層 309 圧縮歪InAlPガイド層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、III −V族化合物半導体から
    なる井戸層および障壁層を有する多重量子井戸構造が設
    けられた光半導体装置において、 前記井戸層と障壁層の間に中間層が設けられ、前記井戸
    層と前記中間層はこれらの層を構成するIII −V族化合
    物半導体のV族組成比が等しく、前記障壁層と前記中間
    層はこれらの層を構成するIII −V族化合物半導体のII
    I 族組成比が等しいことを特徴とする多重量子井戸構造
    光半導体装置。
  2. 【請求項2】 請求項1に記載の多重量子井戸構造光半
    導体装置において、 前記中間層とIII −V族化合物半導体からなる前記基板
    は、格子定数が等しいことを特徴とする多重量子井戸構
    造光半導体装置。
  3. 【請求項3】 請求項1または2に記載の多重量子井戸
    構造光半導体装置において、 前記基板がInPであり、前記障壁層がInGaAsP
    であることを特徴とする多重量子井戸構造光半導体装
    置。
  4. 【請求項4】 基板上に、III−V 族化合物半導体から
    なる井戸層および障壁層を有する多重量子井戸構造を形
    成する光半導体装置の製造方法において、 前記井戸層と前記障壁層の間に中間層を形成し、前記井
    戸層と前記中間層を結晶成長する間は、一定量のV族原
    料を供給するとともにIII 族原料の供給量のみを変化さ
    せ、前記中間層と前記障壁層を結晶成長する間は、一定
    量のIII 族原料を供給するとともにV族原料の供給量の
    みを変化させることを特徴とする多重量子井戸構造光半
    導体装置の製造方法。
  5. 【請求項5】 圧縮歪が掛かった井戸層と引っ張り歪が
    掛かった障壁層が設けられた歪多重量子井戸構造を有す
    る光半導体装置において、 前記井戸層のライトホールバンド端と前記障壁層のライ
    トホールバンド端が等しいことを特徴とする多重量子井
    戸構造光半導体装置。
  6. 【請求項6】 引っ張り歪が掛かった井戸層と圧縮歪が
    掛かった障壁層が設けられた歪多重量子井戸構造を有す
    る光半導体装置において、 前記井戸層のヘビーホールバンド端と前記障壁層のヘビ
    ーホールバンド端が等しいことを特徴とする多重量子井
    戸構造光半導体装置。
  7. 【請求項7】 請求項5または6に記載の多重量子井戸
    構造光半導体装置において、 前記井戸層と前記障壁層の間に無歪で薄膜の中間層が設
    けられたことを特徴とする多重量子井戸構造光半導体装
    置。
JP9068631A 1997-03-21 1997-03-21 多重量子井戸構造光半導体装置およびその製造方法 Expired - Fee Related JP2933051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9068631A JP2933051B2 (ja) 1997-03-21 1997-03-21 多重量子井戸構造光半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9068631A JP2933051B2 (ja) 1997-03-21 1997-03-21 多重量子井戸構造光半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10270787A true JPH10270787A (ja) 1998-10-09
JP2933051B2 JP2933051B2 (ja) 1999-08-09

Family

ID=13379292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9068631A Expired - Fee Related JP2933051B2 (ja) 1997-03-21 1997-03-21 多重量子井戸構造光半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2933051B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094219A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 半導体発光デバイス
JP2005136371A (ja) * 2003-10-30 2005-05-26 Korea Inst Of Science & Technology ストレイン補償多重量子井戸を用いる単一モード型レーザダイオード及びその製造方法
JP2005142456A (ja) * 2003-11-10 2005-06-02 Furukawa Electric Co Ltd:The 面発光レーザ
JP2006196880A (ja) * 2004-12-17 2006-07-27 Matsushita Electric Ind Co Ltd 光半導体装置及びその製造方法
JP2007073584A (ja) * 2005-09-05 2007-03-22 Ricoh Co Ltd 半導体発光素子および光送信用モジュールおよび光通信システム
JP2007194561A (ja) * 2006-01-23 2007-08-02 Nec Corp 面発光レーザ
JP2008506257A (ja) * 2004-07-06 2008-02-28 アバゴ・テクノロジーズ・ファイバー・アイピー(シンガポール)プライベート・リミテッド 発光素子の最大変調速度を改善する方法及び最大変調速度の改善された発光素子、並びにその量子井戸構造
JP2008205270A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその製造方法
JP2011192833A (ja) * 2010-03-15 2011-09-29 Furukawa Electric Co Ltd:The 光半導体装置
JP2012089884A (ja) * 2012-01-23 2012-05-10 Mitsubishi Electric Corp 半導体装置とその製造方法
WO2013183888A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍주식회사 발광소자
JP2018078290A (ja) * 2016-10-31 2018-05-17 住友電工デバイス・イノベーション株式会社 半導体レーザ素子
JP2021034497A (ja) * 2019-08-22 2021-03-01 株式会社東芝 半導体発光デバイス

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094219A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 半導体発光デバイス
JP2005136371A (ja) * 2003-10-30 2005-05-26 Korea Inst Of Science & Technology ストレイン補償多重量子井戸を用いる単一モード型レーザダイオード及びその製造方法
JP2005142456A (ja) * 2003-11-10 2005-06-02 Furukawa Electric Co Ltd:The 面発光レーザ
JP4579526B2 (ja) * 2003-11-10 2010-11-10 古河電気工業株式会社 面発光レーザ
JP2008506257A (ja) * 2004-07-06 2008-02-28 アバゴ・テクノロジーズ・ファイバー・アイピー(シンガポール)プライベート・リミテッド 発光素子の最大変調速度を改善する方法及び最大変調速度の改善された発光素子、並びにその量子井戸構造
JP2006196880A (ja) * 2004-12-17 2006-07-27 Matsushita Electric Ind Co Ltd 光半導体装置及びその製造方法
JP2007073584A (ja) * 2005-09-05 2007-03-22 Ricoh Co Ltd 半導体発光素子および光送信用モジュールおよび光通信システム
JP2007194561A (ja) * 2006-01-23 2007-08-02 Nec Corp 面発光レーザ
JP2008205270A (ja) * 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 半導体レーザ装置及びその製造方法
JP2011192833A (ja) * 2010-03-15 2011-09-29 Furukawa Electric Co Ltd:The 光半導体装置
JP2012089884A (ja) * 2012-01-23 2012-05-10 Mitsubishi Electric Corp 半導体装置とその製造方法
WO2013183888A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍주식회사 발광소자
US9406838B2 (en) 2012-06-08 2016-08-02 Lg Innotek Co., Ltd. Light-emitting device
JP2018078290A (ja) * 2016-10-31 2018-05-17 住友電工デバイス・イノベーション株式会社 半導体レーザ素子
JP2021034497A (ja) * 2019-08-22 2021-03-01 株式会社東芝 半導体発光デバイス

Also Published As

Publication number Publication date
JP2933051B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
EP0661782B1 (en) A semiconductor laser
JP2914210B2 (ja) 多重量子井戸構造光半導体装置及びその製造方法
EP0358842A2 (en) Semiconductor laser device and method of manufacturing same
JPH0821748B2 (ja) 半導体レ−ザ装置
JP2933051B2 (ja) 多重量子井戸構造光半導体装置およびその製造方法
EP0557638B1 (en) Semiconductor laser device
US5734670A (en) Semiconductor device, semiconductor laser, and high electron mobility transistor
US6160829A (en) Self-sustained pulsation semiconductor laser
JP2001053389A (ja) 半導体デバイス
JP2006303147A (ja) 光半導体素子
EP0564915B1 (en) Methods for growing compound semiconductor layers
JP2000058964A (ja) 量子井戸構造光半導体素子
JP3288283B2 (ja) 多重量子井戸構造とこれを有する光変調器
JPH11220222A (ja) 半導体発光素子
JP2697615B2 (ja) 多重量子井戸半導体レーザ
JP3242958B2 (ja) 光半導体素子
JPH0677592A (ja) 半導体レーザ素子
JP2000277867A (ja) 半導体レーザ装置
US20070215904A1 (en) Semiconductor optical device
JP4199835B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JPH0669589A (ja) 半導体レーザ素子
JPH09129969A (ja) 半導体レーザ
JPH11307880A (ja) 半導体発光装置
JPH07120838B2 (ja) 半導体発光装置
JP3033333B2 (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990427

LAPS Cancellation because of no payment of annual fees