JP4199835B2 - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents
半導体発光素子及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP4199835B2 JP4199835B2 JP28342496A JP28342496A JP4199835B2 JP 4199835 B2 JP4199835 B2 JP 4199835B2 JP 28342496 A JP28342496 A JP 28342496A JP 28342496 A JP28342496 A JP 28342496A JP 4199835 B2 JP4199835 B2 JP 4199835B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor light
- emitting device
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
- H01S5/32366—(In)GaAs with small amount of N
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体発光素子及び半導体発光素子の製造方法に関し、詳細には、半導体レーザーや発光ダイオード等に用いる半導体発光素子及び半導体発光素子の製造方法に関する。
【0002】
【従来の技術】
1.3μm帯、1.5μm帯の半導体レーザーの材料としては、従来、InGaAsP/InP系の材料が用いられている。また、光加入者システムを普及させるためには、低コスト化が要望されており、半導体レーザーの温度特性を改善して、電子冷却素子等を使用せずに、かつ、注入電流を制御してパワーが一定になるように制御するAPC(オートパワーコントロール)フリーのシステムの実現が研究されている。ところが、InGaAsP/InP系の材料は、材料的に伝導帯のバンド不連続をあまり大きくできないため、キャリアがオーバーフローしやすく、また、その温度依存性が大きいため、その実現が困難であった。
【0003】
最近、新規半導体材料として、V族にNを含んだN系混晶半導体材料の研究が行われており、例えば、特開平6−334168号公報には、Si基板上にIII −V族混晶半導体素子を作成する手段として格子整合系材料であるN系混晶半導体をエピタキシャル成長させる技術が記載されている。この公報では、Si基板に格子整合するGaN0.03P0.97クラッド層、GaNpとGaNAsの歪超格子活性層を用いた半導体レーザーやフォトダイオードが提案されている。
【0004】
この技術を用いると、Si基板上にIII −V族混晶半導体素子をミスフィット転位を発生させることなくエピタキシャル成長させることが可能となり、Si電子素子とのモノリシック化も可能性がある。
【0005】
また、GaAs、InP及びGaP基板と格子整合可能なInGaNAs、AlGaNAs、GaNAs等の混晶半導体の例も特開平6−037355公報に記載されている。
【0006】
従来、GaAs基板に格子整合するIII −V族半導体の中で、GaAsよりもバンドギャップエネルギーが小さい材料は、存在しなかった。ところが、例えば、InGaNAsは、GaAs基板に格子整合可能であり、しかも少ないN組成では、GaAsよりもバンドギャップエネルギーが小さい材料が得られ、従来GaAs基板上には形成が困難であったGaAsの発光波長より長波長(1.5μm帯など)の発光素子が形成可能であることが分かってきた。
【0007】
GaAsにInを添加すると、格子定数は大きくなり、バンドギャップエネルギーは、小さくなるが、これに対して、Nを添加すると、格子定数が小さくなり、バンドギャップエネルギーが同様に小さくなる。すなわち、InxGa1-xAsにN添加すると、バンドギャップエネルギーは、InxGa1-xAsよりも小さくなり、さらに、格子定数がGaAsと一致する条件が存在する。
【0008】
このように、InGaNAs層は、GaAs基板に格子整合が可能であるので、GaAsのバンドギャップエネルギーに対応する約870nm(室温)の発光波長よりも長波長の発光素子を、従来からあるGaAsに格子整合せず、GaAsよりも格子定数の大きいInGaAsを発光層に用いた場合に比べて、容易に高品質に形成することができる。しかも、1.3μm帯、1.5μmのより長波長の素子の形成も可能である。
【0009】
そして、積層構造については、Abstracts of the 1995 International Conference on Solid State Devicies and Materials 予稿集(p1016〜p1018)に示されている。これによると、InGaNAs活性層に対してバンドギャップエネルギーの大きいAlGaAsをクラッド層とする提案が示されている。この予稿集の中で、InGaNAs活性層とAlGaAsクラッド層は、直接接した構造となっている。この材料系では、伝導帯のバンド不連続が大きいので、注入キャリアをInGaNAs活性層に効率よく閉じ込めることができ、従来のInGaAsP/InP系材料の長波長レーザーの欠点であった悪い温度特性を著しく改善することができ、また、高出力(ハイパワー)も可能となった。
【0010】
【発明が解決しようとする課題】
しかしながら、InGaNAs/GaAs系材料は、InGaAsに対してNを添加するので、In組成を大きくし長波長にするほどその格子定数が、GaAsの格子定数よりも大きくなり、GaAs基板上に格子緩和しないでInGaNAsを形成するためには、In組成をあまり大きくできない。すなわち、あまり長波長ではないInGaAsに対してNを添加する必要があり、GaAs基板に格子整合する材料で、1.3μm以上の発光素子を得ようとすると、V族中のN組成を4%程度以上にする必要があった。ところが、V族にNを含んだN系混晶半導体材料は、もともと非混和性の強い混晶系であるので、形成し難い。例えば、Nは、成長中の基板表面から離脱しやすく、大きなN組成を得ることが難しく、また、N組成を大きくするほど、PL(フォトルミネッセンス)強度が低下する等の結晶性が悪化する。その結果、長波長になるほど、良好な結晶を得にくく、InGaNAs/GaAs系材料による高性能な1.5μm帯等のより長波長の発光素子は、形成が難しいという問題があった。
【0011】
そこで、請求項1記載の発明は、井戸層とバリア層とガイド層とクラッド層が積層された積層構造からなる半導体発光素子において、前記井戸層は、少なくともNを含む混晶半導体GaaIn1−aNbAscP1−b−c(0<a<1、0<b<1、0≦c<1)層で形成され、前記井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGadIn1−dNeAsfP1−e−f(0≦d<1、0<e<1、0≦f<1)層で形成され、前記井戸層はミスフィット転位の発生する臨界歪量以内の圧縮格子歪を有し、前記バリア層はミスフィット転位の発生する臨界歪量以内の引っ張り格子歪を有しており、前記積層構造は、InP基板上に形成されていることにより、1.3μm帯、1.5μm帯に対応した値よりわずかに大きいGaInAsPに対してNをわずかに添加するだけで、1.3μm帯、1.5μm帯等の井戸層となるGaaIn1-aNbAscP1-b-c(0<a<1、0<b<1、0≦c<1)層を形成することができ、従来のInP基板上に形成した材料系に比べて伝導帯の不連続を飛躍的に大きくして、注入キャリアの閉じ込め効率を向上させ、温度特性が良好で、簡単、かつ、容易に製造することのできる高性能の1.3μm帯、1.5μm帯等の長波長の半導体発光素子を提供することを目的としている。
【0012】
特に、請求項1記載の発明は、前記井戸層に接するバリア層が、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGa d In 1−d N e As f P 1−e−f (0≦d<1、0<e<1、0≦f<1)層で形成されていることにより、格子定数及びバンドギャップエネルギー等を制御して、井戸層と当該井戸層よりもバンドギャップエネルギーの大きい他の層により形成されたヘテロ接合を含む積層構造を形成し、温度特性が良好で、容易に製造することのできる高性能な長波長の半導体発光素子を提供することを目的としている。
【0018】
【課題を解決するための手段】
請求項1記載の発明の半導体発光素子は、井戸層とバリア層とガイド層とクラッド層が積層された積層構造からなる半導体発光素子において、前記井戸層は、少なくともNを含む混晶半導体GaaIn1−aNbAscP1−b−c(0<a<1、0<b<1、0≦c<1)層で形成され、前記井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGadIn1−dNeAsfP1−e−f(0≦d<1、0<e<1、0≦f<1)層で形成され、前記井戸層はミスフィット転位の発生する臨界歪量以内の圧縮格子歪を有し、前記バリア層はミスフィット転位の発生する臨界歪量以内の引っ張り格子歪を有しており、前記積層構造は、InP基板上に形成されていることにより、上記目的を達成している。
【0019】
上記構成によれば、井戸層とバリア層とガイド層とクラッド層が積層された積層構造からなる半導体発光素子において、前記井戸層は、少なくともNを含む混晶半導体GaaIn1−aNbAscP1−b−c(0<a<1、0<b<1、0≦c<1)層で形成され、前記井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGadIn1−dNeAsfP1−e−f(0≦d<1、0<e<1、0≦f<1)層で形成され、前記井戸層はミスフィット転位の発生する臨界歪量以内の圧縮格子歪を有し、前記バリア層はミスフィット転位の発生する臨界歪量以内の引っ張り格子歪を有しており、前記積層構造は、InP基板上に形成されているので、1.3μm帯、1.5μm帯に対応した値よりわずかに大きいGaInAsPに対してNをわずかに添加するだけで、1.3μm帯、1.5μm帯等の井戸層となるGaaIn1-aNbAscP1-b-c(0<a<1、0<b<1、0≦c<1)層を形成することができ、従来のInP基板上に形成した材料系に比べて伝導帯の不連続を飛躍的に大きくして、注入キャリアの閉じ込め効率を向上させることができる。したがって、半導体発光素子を温度特性が良好なものとすることができるとともに、高性能の1.3μm帯、1.5μm帯等の長波長の半導体発光素子を簡単、かつ、容易に製造することができる。
【0020】
すなわち、InPの格子定数に近いGaInAsPは、もともと0.9〜1.7μmと長波長に対応したバンドギャップエネルギーを持っているので、格子定数が、InPよりもわずかに大きく、バンドギャップエネルギーが1.3μm帯、1.5μm帯に対応した値よりもわずかに大きいGaInAsPに対して、Nをわずかに添加するだけで、InGaNAs/GaAs系材料に比べて小さいN組成で、1.3μm帯、1.5μm帯等の発光素子の井戸層となるGaaIn1-aNbAscP1-b-c(0<a<1、0<b<1、0≦c<1)層を形成することができ、半導体発光素子を容易に作製することができる。また、Nの添加は、伝導帯のバンドオフセット比を大きくする効果があり、本請求項の発明は、井戸層と該井戸層よりもバンドギャップエネルギーの大きい他の層からなるヘテロ接合を含むので、従来のInP基板上に形成した材料系に比べて、伝導帯のバンド不連続を、画期的に大きくすることができ、注入キャリアの閉じ込め効率を向上させることができる。したがって、温度特性が良好で、高性能な、1.3μm帯、1.5μm帯等の長波長半導体発光素子を容易に形成することができる。
【0021】
さらに、In組成及びAs組成がそれぞれGa組成及びP組成に比べて大きなGaaIn1-aNbAscP1-b-c (例えば、a<0.47、1−b−c=0)を選ぶと、従来のGaInAsP/InP系材料ではできなかったInP基板に格子整合する1.7μm以上の長波長半導体発光素子を形成することができる。そして、従来、この波長帯は、GaSb基板上のGaInAsSbなどSb(アンチモン)を含んだ材料等が用いられているが、本請求項の発明によれば、安価で高品質なInP基板を用いて半導体発光素子を作成することができる。
【0022】
特に、請求項1記載の発明の半導体発光素子は、井戸層に接するバリア層が、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGa d In 1−d N e As f P 1−e−f (0≦d<1、0<e<1、0≦f<1)層で形成されていることにより、上記目的を達成している。
【0023】
上記構成によれば、井戸層は、少なくともNを含む混晶半導体Ga a In 1−a N b As c P 1−b−c (0<a<1、0<b<1、0≦c<1)層で形成され、前記井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGa d In 1−d N e As f P 1−e−f (0≦d<1、0<e<1、0≦f<1)層で形成され、前記積層構造は、InP基板上に形成されているので、格子定数及びバンドギャップエネルギー等を制御して、井戸層と当該井戸層よりもバンドギャップエネルギーの大きい他の層により形成されたヘテロ接合を含む積層構造を形成することができ、温度特性が良好で、高性能な長波長の半導体発光素子を容易に製造することができる。
【0034】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【0035】
図1及び図2は、本発明の半導体発光素子及び半導体発光素子の製造方法の第1の実施の形態を示す図であり、本実施の形態は、請求項1及び請求項2に対応するものである。
【0036】
図1は、本発明の半導体発光素子及び半導体発光素子の製造方法の第1の実施の形態を適用した半導体発光素子1の正面断面図である。
【0037】
図1において、半導体発光素子1は、n型InP層で形成された被成長基板2上に、クラッド層3、活性層4、クラッド層5及びキャップ層6が順次積層されており、少なくともNを含んだN系混晶半導体材料であるGaInNAsP層をInP層である被成長基板2上に形成したものである。
【0038】
クラッド層3は、InP層である被成長基板2上に形成され、n型InPにより形成されている。
【0039】
活性層4は、n型InP層であるクラッド層3上に形成され、GaInNAsP層、すなわち、InP層である被成長基板2に格子整合し波長1.4μmの少なくともNを含む混晶半導体GaaIn1-aNbAscP1-b-c (0≦a<1、0<b<1、0≦c<1)層で形成されている。
【0040】
クラッド層5は、活性層4上に形成され、p型InP層で形成されている。キャップ層6は、p+ 型InGaAs層で形成されている。
【0041】
すなわち、半導体発光素子1は、InP層である被成長基板2上に、GaInNAsP層で活性層4を、InP層でクラッド層3、5を形成したDH(Double Hetero Junction)構造となっている。
【0042】
次に、この半導体発光素子1の製造方法について、図2に基づいて説明する。図2は、MOCVD(Metal Organic Chemical Vapor Deposition )装置10の反応室部分の概略構成図であり、MOCVD装置10は、横型炉である。なお、MOCVD装置10としては、横型炉に限るものではなく、縦型炉であってもよい。
【0043】
MOCVD装置10は、内部に反応室11を有する石英反応管12の周囲に冷却管13が配設されており、石英反応管12には、反応室11に原料ガスとキャリアガスを供給するためのガス供給口14が形成されている。また、石英反応管12には、図示しない排気装置に接続されて、反応室11内のガスを排気する排気管15が接続されている。石英反応管12の反応室11内には、カーボンサセプター16が配設されており、カーボンサセプター16は、高周波加熱コイル17により加熱される。高周波加熱コイル17により加熱されるカーボンサセプター16の温度は、熱電対18により検出される。カーボンサセプター16上には、上記被成長基板2がセットされる。
【0044】
このMOCVD装置10を使用して半導体発光素子1を製造するには、カーボンサセプター16に被成長基板2としてInP基板をセットし、図示しない排気装置により反応室11内の圧力を1.3×104 Paに減圧する。そして、熱電対18により温度検出を行いつつ、高周波加熱コイル17によりカーボンサセプター16を加熱して、被成長基板2であるInP基板を所定温度に加熱制御し、原料ガスとキャリアガスを同時にガス供給口14から反応室11内に供給することにより、被成長基板2であるInP基板上に順次クラッド層3、活性層4、クラッド層5及びキャップ層6を積層する。
【0045】
まず、上記MOCVD装置10を用いて被成長基板2であるInP層上にGaInNAsP層を形成する場合について説明する。
【0046】
原料ガスとしては、III 族原料として、TMG(トリメチルガリウム)、TEG(トリエチルガリウム)、TMI(トリメチルインジウム)、あるいは、TEI(トリエチルインジウム)を、Asの原料として、AsH3 (アルシン)を、Pの原料として、PH3 (フォスフィン)を、Nの原料として、有機系窒素化合物であるDMHy(ヂメチルヒドラジン)、MMHy(モノメチルヒドラジン)、あるいは、TBA(ターシャリブチルアミン)等を使用し、キャリアガスとしては、H2 を使用する。
【0047】
上記条件で原料ガスとキャリアガスを同時にガス供給口14から反応室11内に供給すると、原料ガスの熱分解とInP層である被成長基板2の表面反応により、結晶成長し、成膜される。
【0048】
上記条件で得られたGaInNAsP層は、被成長基板2であるInP層に格子整合しており、PL(フォトルミネッセンス)中心波長は、約1.4μmであった。このようなGaInNAsP層の発光波長は、In、As及びNの組成を大きくすることで、長波長化することができる。
【0049】
すなわち、一般に、GaInAsPに数%程度の少量のNを添加すると、格子定数が小さくなり、バンドギャップエネルギーが小さくなる傾向にある。そこで、InPより格子定数の大きいGaxIn1−xAsyP1−yにNを添加すると、バンドギャップエネルギーが、GaxIn1−xAsyP1−yよりも小さくなり、さらに、格子定数がInPと一致する条件が存在する。このように、GaInNAsP層は、InP層である被成長基板2に格子整合可能であるので、1.3μm帯、1.5μm帯の素子を形成することが可能である。
【0050】
そこで、上記MOCVD装置10を使用して、InP層である被成長基板2に格子整合しているGaInNAsP層を用いて、上記図1に示した積層構造の半導体発光素子1を形成した。
【0051】
上記半導体発光素子1のウエハを用いて、ストライプ幅が5μmで、素子長が200μmの絶縁膜ストライプ構造のデバイスを作製した。そして、半導体発光素子1は、InP層である被成長基板2よりも格子定数が大きく、波長が1.4μmよりも短い条件のGaInAsPに対してNを少量添加して、波長と格子定数を制御している。すなわち、Nを添加することで、格子定数が小さくなり、波長が長波長になる。また、Nの添加は、Nの電気陰性度が大きいことに起因して、バンドキャップエネルギーを小さくするとともに、伝導帯のバンド不連続を大きくする効果があり、同じ波長1.4μmに対応するGaInAsPを発光層(活性層)に用いる場合に比べて、伝導帯のバンド不連続が大きくなる。
【0052】
したがって、従来の材料系であるGaInAsP/InP系材料を用いた発光素子に比べて、注入キャリアのオーバーフローが激減するため、温度特性を画期的に改善することができる。
【0053】
なお、本実施の形態においては、GaInNAsP層である活性層4がInP層である被成長基板2に格子整合している場合について説明したが、GaInNAsP層である活性層4は、InP層である被成長基板2に完全に格子整合していなくてもよく、歪みを持っていても臨界膜厚以内の厚さであればよい。
【0054】
また、上記実施の形態においては、クラッド層3、5として、InP層を用いているが、クラッド層3、5としては、InP層に限るものではなく、活性層4よりもバンドキャップエネルギーが大きければ、InP層である被成長基板2に格子整合可能な組成のGaxIn1-xAsyP1-y(0≦x<1、0≦y<1)層であってもよい。
【0055】
さらに、In組成及びAs組成が、それぞれGa組成及びP組成に比べて、大きなGaaIn1-aNbAscP1-b-c (例えば、a<0.47、1−b−c=0)を選ぶと、従来のGaInAsP/InP系材料ではできなかったInP層である被成長基板2に格子整合する1.7μm以上の長波長の半導体発光素子を形成可能である。従来、この波長帯は、GaSb基板上のGaInAsSb等のSb(アンチモン)を含んだ材料等が用いられているが、本実施の形態によれば、安価で高品質なInP基板2を用いて作製できる。
【0056】
図3〜図5は、本発明の半導体発光素子及び半導体発光素子の製造方法の第2の実施の形態を示す図であり、本実施の形態は、InP基板に格子整合し波長が1.55μmのGaInNAsP活性層(井戸層)、InP基板に格子整合し波長が1.3μmであるGaInAsPをバリア層及びガイド層、InPをクラッド層にしたSCH−MQW(Separate Confinement Hetero-Structure-Multi Quantum Well)構造としたもので、請求項1〜請求項3に対応するものである。
【0057】
図3は、半導体発光素子20の積層構造を示した正面断面図であり、半導体発光素子20は、n型InP層である被成長基板21上に、n型InP層で形成されたクラッド層22、GaInAsP層で形成されたガイド層23、MQW層24、GaInAsP層で形成されたガイド層25、p型InP層で形成されたクラッド層26及びp+ 型InGaAs層で形成されたキャップ層27が順次積層されている。
【0058】
MQW層24は、InP層である被成長基板21に格子整合し波長1.55μmのGaInNAsP層で形成された井戸層と、InP層である被成長基板21に格子整合し波長が1.3μmであるGaInAsP層で形成されたバリア層と、で形成され、半導体発光素子20は、これにGaInAsP層で形成されたガイド層23、25、InP層で形成されたクラッド層22、26及びp+ 型InGaAs層で形成されたギャップ層27を備えたSCH−MQW構造となっている。
【0059】
半導体発光素子20は、MQW層24の井戸層を、InPよりも格子定数が大きく波長が1.55μmより短い条件のGaInAsPに対してNを少量添加して、波長と格子定数を制御して、GaInNAsP層としている。このように、GaInAsPにNを添加すると、格子定数が小さくなり、波長が長波長になる。また、GaInAsPにNを添加すると、Nの電気陰性度が大きいため、バンドギャップエネルギーを小さくすることができるとともに、伝導帯のバンド不連続を大きくすることができ、図4に示す同じ波長1.55μmに対応するGaInAsPを用いる場合に比較して、図5に示すように、伝導帯のバンド不連続を大きくすることができる。したがって、図4に示すような従来の材料系であるGaInAsP/InP系材料を用いた半導体レーザーに比較して、注入キャリアのオーバーフローを大幅に減少させることができ、温度特性を画期的に向上させることができる。
【0060】
なお、MQW層24のGaInNAsPで形成された井戸層の組成比は、MQW層24のGaInAsPで形成されたバリア層よりも価電子帯のエネルギーが小さくならない範囲で選ぶことができる。
【0061】
また、クラッド層22、26は、InP層でなくてもよく、MQW層24のバリア層やガイド層よりもバンドギャップエネルギーの大きなGaxIn1-xAsyP1-y (0≦x<1、0≦y<1)層を用いてもよい。
【0062】
図6は、本発明の半導体発光素子及び半導体発光素子の製造方法の第3の実施の形態を示す図であり、本実施の形態は、GaInNAsP活性層(井戸層)がInP基板に完全には格子整合しておらず臨界膜厚以内の厚さで歪を有しているもので、請求項1〜請求項4に対応するものである。
【0063】
図6は、半導体発光素子30の積層構造を示した正面断面図であり、半導体発光素子30は、n型InP層である被成長基板31上に、n型InP層で形成されたクラッド層32、GaInAsP層で形成されたガイド層33、MQW層34、GaInAsP層で形成されたガイド層35、p型InP層で形成されたクラッド層36及びp+ 型InGaAs層で形成されたキャップ層37が順次積層されている。そして、MQW層34は、GaInNAsP層で形成された井戸層と、GaInAsP層で形成されたバリア層と、を有している。
【0064】
MQW層34のGaInNAsP層で形成された井戸層(活性層)は、InPで形成された被成長基板31に完全には格子整合しておらず、臨界膜厚以内の厚さで歪を持っている。すなわち、半導体発光素子30は、上記第2の実施の形態のMQW層21と比較して、MQW層34のGaInNAsP層で形成された井戸層(活性層)の格子定数がInP層である被成長基板31よりも大きく、圧縮歪を有している。
【0065】
すなわち、半導体発光素子30は、波長1.55μmのGaInNAsP層である井戸層とInP層である被成長基板31に格子整合し波長が1.3μmであるGaInAsP層であるバリア層とで形成されたMQW層34、ガイド層33、35、InP層であるクラッド層32、36を有したSCH−MQW構造となっている。
【0066】
そして、半導体発光素子30は、そのMQW層34の井戸層を、InP層よりも格子定数が大きく波長が1.55μmよりも短い条件のGaInAsPに対してNを少量添加して、波長と格子定数を制御している。すなわち、上記第2の実施の形態に比較して、格子定数の大きいGaInAsPに対してNを添加してMQW層34の圧縮歪井戸層を形成している。このようにGaInAsPは、Nを添加することで、格子定数が小さくなり、波長が長波長になる。
【0067】
また、GaInAsPにNを添加すると、Nの電気陰性度が大きいために、バンドギャップエネルギーを小さくすることができるとともに、伝導帯のバンド不連続を大きくすることができる。
【0068】
したがって、従来の材料系であるGaInAsP/InP系材料を用いた半導体レーザーに比較して、注入キャリアのオーバーフローを大幅に減少させることができ、温度特性を画期的に向上させることができる。
【0069】
そして、MQW層34のGaInNAsP層である井戸層の組成比は、MQW層34のGaInAsP層であるバリア層よりも価電子帯のエネルギーが小さくならない範囲で選ぶことができる。
【0070】
さらに、半導体発光素子30においては、歪量子井戸の効果により、閾値電流密度を低下させることができる。
【0071】
なお、本実施の形態においては、MQW層34のGaInNAsPである井戸層(活性層)がInP層である被成長基板31よりも格子定数が大きく、圧縮歪を有している場合について説明したが、MQW層34のGaInNAsPである井戸層(活性層)は、InP層である被成長基板31よりも格子定数が小さく、引っ張り歪を有しているものであってもよい。
【0072】
図7は、本発明の半導体発光素子及び半導体発光素子の製造方法の第4の実施の形態を示す図であり、本実施の形態は、MQW層のGaInNAsPである井戸層(活性層)がInP基板に完全には格子整合しておらず、臨界膜厚以内の厚さで歪を有しているもので、請求項1〜請求項6に対応するものである。
【0073】
図7において、半導体発光素子40は、n型InP層で形成された被成長基板41上に、n型InP層で形成されたクラッド層42、GaInAsP層で形成されたガイド層43、MQW層44、GaInAsP層で形成されたガイド層45、p型InP層で形成されたクラッド層46及びp+ 型InGaAs層で形成されキャップ層47が順次積層されており、MQW層44は、GaInNAsP層で形成された井戸層(圧縮層)と、GaInAsP層で形成されたバリア層と、を有している。
【0074】
すなわち、半導体発光素子40は、その活性領域が、歪補償型MQW(多重量子井戸)構造となっており、GaInNAsP層で形成された井戸層(活性層)の格子定数が、InP層である被成長基板41の格子定数よりも大きく、圧縮歪を有しているとともに、GaInAsP層で形成されたバリア層の格子定数が、InP層である被成長基板41の格子定数よりも小さく、引っ張り歪を有している。
【0075】
そして、MQW層44の井戸層は、InP層である被成長基板41よりもその格子定数が大きく、波長が1.55μmより短い条件のGaInAsPに対してNを少量添加して、波長と格子定数を制御することにより、上記第2の実施の形態に比較して、格子定数の大きいGaInAsPに対してNを添加して、圧縮歪井戸層に形成されている。
【0076】
すなわち、GaInAsPにNを添加すると、格子定数は小さくなり、波長は長波長になる。また、GaInAsPにNを添加すると、Nの電気陰性度が大きいため、バンドギャップエネルギーを小さくすることができるとともに、伝導帯のバンド不連続を大きくすることができ、同じ波長1.55μmに対応するGaInAsPを用いる場合に比較して、伝導帯のバンド不連続が大きくなる。したがって、従来の材料系であるGaInAsP/InP系材料を用いた半導体レーザーに比較して、注入キャリアのオーバーフローを激減させることができ、温度特性を画期的に改善することができる。
【0077】
また、MQW層44のGaInNAsP層である井戸層の組成比は、GaInAsP層であるバリア層よりも、価電子帯のエネルギーが小さくならない範囲で選ぶことができる。
【0078】
さらに、本実施の形態の半導体発光素子40においては、歪量子井戸の効果により、閾値電流密度を低下させることができる。
【0079】
なお、本実施の形態においては、MQW層44のGaInNAsP層である井戸層(活性層)を圧縮歪層、GaInAsP層であるバリア層を引っ張り歪層としているが、GaInNAsP層である井戸層(活性層)を引っ張り歪層、GaInAsP層であるバリア層を圧縮歪層としてもよい。
【0080】
図8は、本発明の半導体発光素子及び半導体発光素子の製造方法の第5の実施の形態を示す図であり、本実施の形態は、InNAsP層を井戸層とし、GaInNAsP層をバリア層とした歪補償型MQW(多重量子井戸)構造を有しているもので、請求項1〜請求項5及び請求項7に対応するものである。
【0081】
図8において、半導体発光素子50は、n型InP層で形成された被成長基板51上に、n型InP層で形成されたクラッド層52、GaInAsP層で形成されたガイド層53、MQW層54、GaInAsP層で形成されたガイド層55、p型InP層で形成されたクラッド層56及びp+ 型InGaAsで形成されたキャップ層57が順次積層されている。
【0082】
MQW層54は、InNAsP層で形成された井戸層と、GaInNAsP層で形成されたバリア層と、を有した歪補償型MQW(多重量子井戸)構造に形成されており、InNAsP層で形成されている井戸層の格子定数が、InP層で形成されている被成長基板51の格子定数よりも大きく、圧縮歪を有しているとともに、GaInNAsP層で形成されているバリア層の格子定数が、InP層である被成長基板51の格子定数よりも小さく、引っ張り歪を有している。
【0083】
そして、MQW層54の井戸層は、InP層である被成長基板51よりも格子定数が大きく、波長が1.55μmよりも短い条件のInAsPに対してNを少量添加して、波長と格子定数を制御することにより形成されている。
【0084】
したがって、本実施の形態の半導体発光素子50により、歪補償型MQW(多重量子井戸)を用いた効果を得ることができる。
【0085】
なお、本実施の形態においては、MQW層54のGaInNAsP層であるバリア層の成長条件は、InNAsP層である井戸層の成長条件に対して、Gaの原料(本実施の形態では、TMG)を添加したものであり、また、In、N、As及びPの原料の供給量は、同じである。
【0086】
このように、InNAsP層である井戸層の格子定数が、InP層である被成長基板51よりも大きいと、Gaの添加量を制御することにより、GaInNAsP層であるバリア層の格子定数を、InP層である被成長基板51に格子整合させたり、InP層である被成長基板51よりも小さくすることができる。
【0087】
また、MQW層54の井戸層とバリア層の両方にNを含んでいるので、供給量の大きいNの原料を井戸層とバリア層の成長時に反応室11に供給したり、供給を止めたりする必要がなくなり、特に、MOCVD法においては、ガスの流れの乱れを抑制することができ、容易に、かつ、再現性よく良好な界面を形成することができる。
【0088】
なお、本実施の形態においては、In、N、As及びPの原料の供給量は、変えないで作成したが、変えても同様に適用することができる。
【0089】
また、本実施の形態のMQW層54の井戸層は、Gaを含んでいない場合について説明したが、バリア層のGa組成をさらに大きくする等によりバリア層のバンドギャップエネルギーの方を大きくすると、Gaを含んでいてもよい。
【0090】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0091】
【発明の効果】
請求項1記載の発明の半導体発光素子によれば、井戸層とバリア層とガイド層とクラッド層が積層された積層構造からなる半導体発光素子において、前記井戸層は、少なくともNを含む混晶半導体GaaIn1−aNbAscP1−b−c(0<a<1、0<b<1、0≦c<1)層で形成され、前記井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGadIn1−dNeAsfP1−e−f(0≦d<1、0<e<1、0≦f<1)層で形成され、前記井戸層はミスフィット転位の発生する臨界歪量以内の圧縮格子歪を有し、前記バリア層はミスフィット転位の発生する臨界歪量以内の引っ張り格子歪を有しており、前記積層構造は、InP基板上に形成されているので、1.3μm帯、1.5μm帯に対応した値よりわずかに大きいGaInAsPに対してNをわずかに添加するだけで、1.3μm帯、1.5μm帯等の井戸層となるGaaIn1-aNbAscP1-b-c(0<a<1、0<b<1、0≦c<1)層を形成することができ、従来のInP基板上に形成した材料系に比べて伝導帯のバンド不連続を飛躍的に大きくして、注入キャリアの閉じ込め効率を向上させることができる。したがって、半導体発光素子を温度特性が良好なものとすることができるとともに、高性能の1.3μm帯、1.5μm帯等の長波長の半導体発光素子を簡単、かつ、容易に製造することができる。
【0092】
特に、請求項1記載の発明の半導体発光素子によれば、井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGa d In 1−d N e As f P 1−e−f (0≦d<1、0<e<1、0≦f<1)層で形成されているので、格子定数及びバンドギャップエネルギー等を制御して、井戸層と当該井戸層よりもバンドギャップエネルギーの大きい他の層により形成されたヘテロ接合を含む積層構造を形成することができ、温度特性が良好で、高性能な長波長の半導体発光素子を容易に製造することができる。
【図面の簡単な説明】
【図1】本発明の半導体発光素子及び半導体発光素子の製造方法の第1の実施の形態を適用した半導体発光素子の層構造の正面断面図。
【図2】図1の半導体発光素子を製造するためのMOCVD装置の反応室部分の概略構成図。
【図3】本発明の半導体発光素子及び半導体発光素子の製造方法の第2の実施の形態を適用した半導体発光素子の層構造の正面断面図。
【図4】GaInAsPにNを添加する前のGaInAsP井戸層とGaInAsPバリア層及びガイド層の伝導帯側のバンドギャップエネルギーを示す図。
【図5】GaInAsPにNを添加したGaInNAsP井戸層とGaInAsPバリア層及びガイド層の伝導帯側のバンドギャップエネルギーを示す図。
【図6】本発明の半導体発光素子及び半導体発光素子の製造方法の第3の実施の形態を適用した半導体発光素子の層構造の正面断面図。
【図7】本発明の半導体発光素子及び半導体発光素子の製造方法の第4の実施の形態を適用した半導体発光素子の層構造の正面断面図。
【図8】本発明の半導体発光素子及び半導体発光素子の製造方法の第5の実施の形態を適用した半導体発光素子の層構造の正面断面図。
【符号の説明】
1 半導体発光素子
2 被成長基板
3 クラッド層
4 活性層
5 クラッド層
6 キャップ層
10 MOCVD装置
11 反応室
12 石英反応管
13 冷却管
14 ガス供給口
15 排気管
16 カーボンサセプター
17 高周波加熱コイル
18 熱電対
20、30、40、50 半導体発光素子
21、31、41、51 被成長基板
22、32、42、52 クラッド層
23、33、43、53 ガイド層
24、34、44、54 MQW層
25、35、45、55 ガイド層
26、36、46、56 クラッド層
27、37、47、57 キャップ層
Claims (1)
- 井戸層とバリア層とガイド層とクラッド層が積層された積層構造からなる半導体発光素子において、
前記井戸層は、少なくともNを含む混晶半導体GaaIn1−aNbAscP1−b−c(0<a<1、0<b<1、0≦c<1)層で形成され、
前記井戸層に接するバリア層は、前記井戸層よりもバンドギャップエネルギーが大きくNを含むGadIn1−dNeAsfP1−e−f(0≦d<1、0<e<1、0≦f<1)層で形成され、
前記井戸層はミスフィット転位の発生する臨界歪量以内の圧縮格子歪を有し、前記バリア層はミスフィット転位の発生する臨界歪量以内の引っ張り格子歪を有しており、
前記積層構造は、InP基板上に形成されていることを特徴とする半導体発光素子。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28342496A JP4199835B2 (ja) | 1996-08-28 | 1996-10-04 | 半導体発光素子及び半導体発光素子の製造方法 |
US08/917,141 US6233264B1 (en) | 1996-08-27 | 1997-08-25 | Optical semiconductor device having an active layer containing N |
US09/688,875 US6449299B1 (en) | 1996-08-27 | 2000-10-17 | Optical semiconductor device having an active layer containing N |
US10/213,072 US6879614B2 (en) | 1996-08-27 | 2002-08-07 | Optical semiconductor device having an active layer containing N |
US11/088,994 US20050169334A1 (en) | 1996-08-27 | 2005-03-24 | Optical semiconductor device having an active layer containing N |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24559796 | 1996-08-28 | ||
JP8-245597 | 1996-08-28 | ||
JP28342496A JP4199835B2 (ja) | 1996-08-28 | 1996-10-04 | 半導体発光素子及び半導体発光素子の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006101337A Division JP2006210945A (ja) | 1996-08-28 | 2006-04-03 | 半導体発光素子及び半導体発光素子の製造方法 |
JP2007120596A Division JP4157903B2 (ja) | 1996-08-28 | 2007-05-01 | 半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10126005A JPH10126005A (ja) | 1998-05-15 |
JP4199835B2 true JP4199835B2 (ja) | 2008-12-24 |
Family
ID=26537297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28342496A Expired - Fee Related JP4199835B2 (ja) | 1996-08-27 | 1996-10-04 | 半導体発光素子及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4199835B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207973B1 (en) | 1998-08-19 | 2001-03-27 | Ricoh Company, Ltd. | Light emitting devices with layered III-V semiconductor structures |
US6657233B2 (en) | 1998-08-19 | 2003-12-02 | Ricoh Company, Ltd. | Light emitting devices with layered III-V semiconductor structures, and modules and systems for computer, network and optical communication, using such device |
JP2001339121A (ja) * | 2000-05-29 | 2001-12-07 | Sharp Corp | 窒化物半導体発光素子とそれを含む光学装置 |
JP5008874B2 (ja) * | 2005-02-23 | 2012-08-22 | 住友電気工業株式会社 | 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2618677B2 (ja) * | 1988-03-24 | 1997-06-11 | 三菱電線工業株式会社 | 半導体発光装置 |
JPH0637355A (ja) * | 1992-07-20 | 1994-02-10 | Nippon Telegr & Teleph Corp <Ntt> | Iii−v族合金半導体およびその製造方法 |
JPH0878786A (ja) * | 1994-09-02 | 1996-03-22 | Mitsubishi Electric Corp | 歪量子井戸の構造 |
JPH08195522A (ja) * | 1994-11-16 | 1996-07-30 | Hitachi Ltd | 半導体レーザ |
JP3091655B2 (ja) * | 1994-12-22 | 2000-09-25 | 三洋電機株式会社 | 半導体レーザ素子 |
JPH09219563A (ja) * | 1996-02-09 | 1997-08-19 | Hitachi Ltd | 半導体光素子とそれを用いた応用システム |
-
1996
- 1996-10-04 JP JP28342496A patent/JP4199835B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10126005A (ja) | 1998-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4071308B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法及び光ファイバー通信システム | |
US6617618B2 (en) | Light emitting semiconductor device with GaInNAs active layer and GaAs spacer layers | |
USRE41890E1 (en) | Methods for growing semiconductors and devices thereof from the alloy semiconductor GaInNAs | |
WO1997011518A1 (en) | Semiconductor material, method of producing the semiconductor material, and semiconductor device | |
JPH0650723B2 (ja) | エピタキシヤル成長方法 | |
US6462354B1 (en) | Semiconductor device and semiconductor light emitting device | |
JP2933051B2 (ja) | 多重量子井戸構造光半導体装置およびその製造方法 | |
JP4199835B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP4088318B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法及び光ファイバー通信システム | |
EP0564915B1 (en) | Methods for growing compound semiconductor layers | |
JP4078891B2 (ja) | 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ | |
JP2000277867A (ja) | 半導体レーザ装置 | |
US5585306A (en) | Methods for producing compound semiconductor devices | |
JP2642404B2 (ja) | 半導体レーザの製造方法 | |
JP4157903B2 (ja) | 半導体発光素子の製造方法 | |
JP3665911B2 (ja) | 半導体光素子の製造方法,及び半導体光素子 | |
JP4545074B2 (ja) | 半導体の製造方法 | |
JP2645055B2 (ja) | ダブルヘテロウェハ及びダブルヘテロ接合型半導体レーザ装置 | |
JP3053836B2 (ja) | ▲iii▼―v族化合物半導体素子の製造方法 | |
JP2876543B2 (ja) | 半導体装置及びその製造法 | |
JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
JP2006210945A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP2001217505A (ja) | 半導体光素子及びその作製方法、並びにAl系化合物半導体層の選択成長法 | |
JP2000068585A (ja) | 半導体レーザ | |
JP2967719B2 (ja) | 半導体結晶成長方法および半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070515 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |