JPH10268348A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH10268348A
JPH10268348A JP7252397A JP7252397A JPH10268348A JP H10268348 A JPH10268348 A JP H10268348A JP 7252397 A JP7252397 A JP 7252397A JP 7252397 A JP7252397 A JP 7252397A JP H10268348 A JPH10268348 A JP H10268348A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
capacitor
bus line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7252397A
Other languages
English (en)
Inventor
Hideo Izawa
秀雄 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7252397A priority Critical patent/JPH10268348A/ja
Publication of JPH10268348A publication Critical patent/JPH10268348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 表示試験において、線状の輝度むらが確認さ
れた場合に、輝度むらを許容限度以下に修正が可能な液
晶表示装置を提供することを目的とする。 【解決手段】 液晶表示装置の各ゲートバスラインの信
号入力側の表示領域外に、容量を可変できるコンデンサ
ーを具備することにより、輝度むらを許容限度以下に修
正可能な液晶表示装置を提供することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に輝度むら等の表示不良の低減に有用なアクティ
ブマトリクス方式の液晶表示装置に関するものである。
【0002】
【従来の技術】液晶表示装置は、小型、軽量、薄型、低
消費電力等の特長を有していることから、パソコン等の
OA装置の表示装置、モニター、又は映像機器等AV装
置の表示装置として、直視型表示装置、投影型表示装置
に利用されている。特に各絵素電極に薄膜トランジスタ
(以下、TFTと記す)を用いたアクティブマトリクス
方式の液晶表示装置は、大画面、高精細表示が期待され
ている。
【0003】図6は従来のアクティブマトリクス方式液
晶表示装置の等価回路図を示す。図において,11は液
晶表示パネル、12はスイッチング素子としてのTF
T、13は絵素電極と対向電極との間に形成された液晶
表示素子であり、TFT12と共に1画素を構成する。
これらのTFT12と液晶表示素子13の対が数100
個×数100個が行及び列方向に格子状に配列されて、
液晶表示パネル11が構成される。14は各TFTのゲ
ートに接続された走査線(以下、ゲートバスラインと記
す)、15は各TFTのソースに接続された信号線(以
下、ソースバスラインと記す)、16は各ゲートバスラ
イン14に順次矩形波のゲート信号(走査信号)を供給
する走査線駆動回路、17は外部からの映像信号をサン
プリングして、保持するサンプルホールド回路と、この
サンプルホールド回路の出力をそれぞれのソースバスラ
イン15に信号を供給する信号線駆動回路である。18
は多数の液晶表示素子13が配列されている表示領域で
ある。19は補助容量で、無くても良いが、通常、表示
特性向上のために設けられる。なお、液晶表示素子13
および補助容量19の一端の丸印は対向電極電位である
ことを意味する。
【0004】従来、スイッチング素子にはアモルファス
シリコンを半導体材料としてTFTを構成していた。こ
の場合は、アモルファスシリコン層はCVD装置により
基板上に全面に一括して成膜するため、基板上での膜
厚、特性ともに均一性は比較的良好である。
【0005】一方、スイッチング素子に駆動特性の良い
ポリシリコンを半導体材料とするTFTを用いる場合、
大型基板を用い、低コストで製造するには、ガラス基板
を用い、このガラス基板上にプラズマCVD法により堆
積したアモルファスシリコン膜をレーザアニール法でポ
リシリコン化して用いるのが一般的である。この場合、
レーザーは高出力のエキシマレーザーを用い、光学系を
通して、線状のビームに整形、出力の均一化を行い、基
板上を走査して、全面ポリシリコン化することが行われ
ている。エキシマレーザーを用いて、大型基板全面をア
ニール処理する場合、エキシマレーザーはパルスレーザ
のため、レーザー照射毎のエネルギーのばらつきや照射
と照射の継ぎ目が発生する。このため、レーザーの走査
方向に沿って、ポリシリコンの表面凹凸、結晶特性の変
化が発生し、これがスイッチング素子や補助容量の素子
特性を変化させ、表示画面上にレーザーの走査方向に沿
った線状の輝度むらとして現れる。
【0006】レーザアニール法の改善が、例えば特開平
8−51074号公報、特開平8−51077号公報で
提案されている。特開平8−51074号公報は、レー
ザービームのプロファイルに関し、長軸方向には結晶化
に必要な一定のエネルギー強度分布を持ち、短軸方向に
は結晶化に必要な一定のエネルギー強度分布及びビーム
走査方向に対して先行する領域に前記結晶化に必要なエ
ネルギーよりも小さくて徐々に強度が変化するエネルギ
ー強度分布を持つシート状のレーザービームをアモルフ
ァスシリコンに照射するものである。また、特開平8−
51077号公報は、レーザービームの照射に先立っ
て、レーザー光の照射領域の半導体膜を加熱して脱水処
理するものである。これら技術により、均一性は向上し
て来たが、突発的な異常照射(照射エネルギーの異常な
変動、走査速度の異常な変動などによる)が低い確率で
発生することがあり、これが原因で線状の輝度むらとし
て現れる。
【0007】
【発明が解決しようとする課題】本発明は、これらの事
情に鑑みてなされたものであって、表示試験において、
線状の輝度むらが確認された場合に、輝度むらを許容限
度以下に修正が可能な液晶表示装置を提供することを目
的としている。
【0008】
【課題を解決するための手段】本発明は、液晶表示装置
の各ゲートバスラインの信号入力側の表示領域外に容量
を可変できるコンデンサーを具備することにより、輝度
むらを許容限度以下に修正することができる。なお、こ
のコンデンサーの一端は対向電極電位もしくはアース電
位などの安定電位に接続するのがよい。また、コンデン
サーはアクティブマトリクス基板上に作成しても、液晶
表示素子を形成するために貼り合わされる対向基板上の
対向電極と組み合わせて作成してもよい。また、液晶表
示装置作成後、レーザー照射により、容量の可変できる
コンデンサーを用いるのがよい。容量を可変させる手段
としてはレーザートリミング、レーザー加熱に限定され
る事はなく、電界、磁界、光学的手段、機械的手段等を
用いてもかまわない。
【0009】より具体的には、本発明の液晶表示装置
は、絶縁性基板上に格子状に配線された走査線及び信号
線と、該走査線及び信号線により囲まれた各絵素領域に
絵素電極と該絵素電極に接続されたスイッチング素子を
有するアクティブマトリクス基板と、前記絵素電極と対
向する対向電極を有する対向基板の間に液晶材料を介在
させてなる液晶表示パネルにおいて、前記走査線毎に容
量を可変できるコンデンサーを具備することを特徴とす
る。
【0010】また、本発明の液晶表示装置は、上記コン
デンサーがアクティブマトリクス基板上に形成されてい
ることを特徴とする。
【0011】また、本発明の液晶表示装置は、上記コン
デンサーの一方の電極がアクティブマトリクス基板上に
形成され、他方の電極は対向基板上の対向電極の一部を
用いて形成されることを特徴とする。
【0012】また、本発明の液晶表示装置は、上記コン
デンサーは、液晶表示パネルの外部よりのレーザー照射
により容量を調整することを特徴とする。
【0013】また、本発明の液晶表示装置は、上記スイ
ッチング素子の少なくともチャンネル部が多結晶シリコ
ンで形成されていることを特徴とする。
【0014】本発明は、以上の特徴を有しているので、
液晶表示パネルの各ゲートバスラインの信号入力側の表
示領域外に容量を可変できるコンデンサーを具備するこ
とにより、ポリシリコンの表面凹凸や結晶特性の変化を
起因とするスイッチング素子や補助容量の特性ばらつき
による、ゲートバスライン毎の液晶表示素子にかかる電
圧のばらつきを、各ゲートバスラインに具備した容量可
変コンデンサーの容量を変化させて、ゲート信号の立ち
下がり領域を制御することにより、TFTのフィードス
ルー電圧をゲートバスライン毎に制御し、液晶表示素子
にかかる電圧(ドレイン電圧)を面内で均一になるよう
に補償することができる。
【0015】フィードスルー電圧について詳しく説明す
ると、図5に示すようなゲート信号電圧VGがOFF電
圧からON電圧に立ち上がると、ソースバスライン15
からTFT12を通して、映像信号電圧VSが液晶表示
素子13と補助容量19に充電が開始され、ドレイン電
圧VDがソース電圧VSまで上昇する。充電時間終了後、
ゲート電圧VGはON電圧からOFF電圧まで立ち下が
る。この場合に、液晶表示素子13の容量CLC、補助容
量19の容量CS、TFT12のゲート電極とドレイン
電極間の寄生容量CGD、ゲート信号のON電圧とOFF
電圧の差をΔVGとすると、容量結合により、ドレイン
電圧が引き下げられる。この電圧をフィードスルー電圧
ΔVとよび ΔV=CGD/(CLC+CS+CGD)*ΔVG で表される。
【0016】レーザー照射の照射エネルギーのばらつ
き、走査速度の変動、照射と照射の継ぎ目のため、ポリ
シリコンの表面凹凸、結晶性が変化し、それがTFTの
ゲート電極とドレイン電極間の寄生容量CGDのばらつ
き、補助容量の容量CLCばらつき、TFTの素子特性の
ばらつき等になり、結果として、フィードスルー電圧Δ
Vがばらつき、表示の輝度むらとなる。
【0017】しかし、ゲート信号の立ち下がりのなまり
が大きいと、ゲート電圧の変化中にソース電極からドレ
イン電極にフィードスルー電圧を補償する方向に、再充
電の電流が流れるため、ドレイン電圧は高くなる。図5
の実線はゲート信号のなまりが小さい場合を示し、この
ときのフィードスール電圧ΔV1、破線はゲート信号の
なまりが大きい場合を示し、このときのフィードスール
電圧ΔV2とすると、 ΔV1>ΔV2 となる。
【0018】故に、ゲート信号のなまりを制御すること
により、フィードスルー電圧ΔVを制御して、ドレイン
電圧の均一性を向上させることができる。本発明におい
てはゲート信号のなまりの制御を容量可変のコンデンサ
ーを各ゲートラインの入力側に設け、容量を調整するこ
とにより実現している。
【0019】
【発明の実施の形態】次に、実施例によって本発明をさ
らに詳しく説明する。
【0020】(実施例1)図1はこの発明の実施例によ
るアクティブマトリクス方式液晶表示装置の等価回路図
を示し、図6と対応する部分には同一符号を付し、その
詳細説明は省略する。ゲートバスライン14は横軸方向
に数100本程度の多数本が平行に配列され、ソースバ
スライン15はゲートバスライン14に直交する方向
に、各交差点では絶縁層を介して重ねられ、数100本
程度の多数本が平行に配列されている。従って、ゲート
バスライン14とソースバスライン15は絶縁されて、
行及び列方向に格子状に配列されている。両バスライン
によって囲まれた絵素領域にスイッチング素子としての
TFT12、液晶表示素子13および補助容量19が形
成されている。TFT12のゲートはゲートバスライン
14に接続され、ソースはソースバスライン15に接続
され、ドレインは液晶表示素子13および補助容量19
に接続されている。液晶表示素子13は絵素電極と対向
電極間で形成され、補助容量19は絵素電極と補助容量
電極間で形成され、補助容量ラインを通して対向電極に
接続される。対向電極はアース電位等の安定電位に接続
するのが好ましいが、映像信号のフィールド毎に極性が
反転する交流駆動であってもよい。また、この実施例の
方式はCs on Commonであるが、Cs on
Gate方式でもよい。本発明の実施例の特徴とする
点は各ゲートバスラインに容量可変のコンデンサー20
が形成されていることにある。
【0021】次に図2(a)の平面図、図2(b)の断
面図に基づいて、本発明の液晶表示装置の主要部分の構
造について説明する。ガラス基板21の上に、ガラス中
のアルカリ等の不純物成分が半導体層や液晶層に拡散す
るのを防止する目的で、SiO2膜等のベースコート2
2を成膜する。連続して、この上に減圧CVD法あるい
はプラズマCVD法により、アモルファスシリコンを成
膜する。プラズマCVD法によりアモルファスシリコン
を成膜した場合は、450℃程度の温度で数時間熱処理
を行い、膜中の水素を放出してレーザー照射時の膜剥が
れを防止する。
【0022】その後、エキシマレーザーでアニールを行
い、全面ポリシリコン化を行う。レーザービームが少な
くとも一つの表示領域18のゲートバスライン14とほ
ぼ同じか、それ以上の長さを持つような、例えば、長さ
が150mm、幅が1mmの線状レーザービームである
場合は、レーザービームをソースバスライン方向に走査
して、全面のポリシリコン化を行う。また、レーザービ
ームが長さ数mm〜数10mm、幅1mmの長方形であ
る場合は、この長方形レーザービームの長手方向に対し
て垂直方向に走査を行う。この走査方向をゲートバスラ
インと同方向にした走査を行う。そして、このような走
査を縦軸方向(ソースバスライン方向)に移動させて繰
り返し行う。
【0023】その後、フォトリソグラフィによりTFT
のチャンネル領域34と以後の工程でTFTのソース領
域39、TFTのドレイン領域40になる部分を島状に
残し、その表面全面にゲート絶縁膜23としてSiO2
膜を成膜する。その上に、ゲートバスライン31を多数
本、横軸方向に平行に設け、同時にゲート電極を形成す
ると共に、この工程においてゲートバスライン31に沿
って補助容量ライン33とそれに接続された補助容量電
極36を平行に設ける。ゲートバスライン31の信号入
力側で表示領域の外側にコンデンサー下部電極41が枝
分かれして形成される。従って、コンデンサー下部電極
41は液晶表示パネルの表示領域とシール領域の間に形
成される。ゲートバスライン31、コンデンサー下部電
極41、補助容量ライン33および補助容量電極36は
Al合金で形成され、その表面は陽極酸化されている。
【0024】次に、TFTのソース領域39及びドレイ
ン領域40の部分にリン(P)イオンをドーピングし、
活性化アニールを行い、n+化を行う。次に層間絶縁膜
24として、全面にSiO2膜を成膜する。この層間絶
縁膜24にTFTのソース領域39および容量可変コン
デンサー接続部38にコンタクトホールをあけ、層間絶
縁膜上にソースバスライン32を多数本、縦軸方向に平
行に設け、同時にTFTのソース領域39に接続する。
また、同時にコンデンサー上部電極37を各ゲートバス
ラインにそれぞれ形成し、接続部38で補助容量ライン
33に接続する。ソースバスライン32およびコンデン
サー上部電極37はAl合金で形成される。容量可変の
コンデンサー20はコンデンサー下部電極41、コンデ
ンサー上部電極37で形成され、絶縁膜は層間絶縁膜
(SiO2)が使われる。
【0025】その後、TFTのドレイン部40にコンタ
クトホールをあけ、両バスラインで囲まれた領域内に絵
素電極35をITOで形成し、ドレイン領域40に接続
する。絵素電極35の一部は補助容量電極36と重ねら
れ、補助容量を形成する。
【0026】その後、該アクティブマトリクス基板、対
向基板ともに配向膜の塗布、ラビング処理を行い、スペ
ーサを全面に均一散布して、周辺をシール剤でシールし
て、貼り合わせて、その間に液晶を注入して、液晶表示
パネルが完成する。
【0027】そして、液晶表示パネルのゲートバスライ
ン、ソースバスラインに映像信号、又は試験信号を供給
して液晶表示装置の表示試験を行い、ゲートバスライン
に平行な線状の輝度むらがある場合には、対応するゲー
トバスライン及び隣接するゲートバスラインと、必要に
応じてその周辺のゲートバスラインに形成されたコンデ
ンサー上部電極37を対向基板側より、あるいはコンデ
ンサー下部電極41をアクティブマトリクス基板側より
レーザトリミング等の手法で上部電極37あるいは下部
電極41の面積を小さくする。面積を小さくする割合
は、輝度むらの状況によって異なり、対応するゲートバ
スラインでは大きい面積を切断し、隣接するゲートバス
ラインはそれより小さく切断する。そして周辺のゲート
バスラインは更にそれより小さく切断する場合と、その
逆の割合で切断する場合がある。そのどちらかの方法を
選択して、コンデンサの容量を小さくし、ゲート信号の
なまりを制御して液晶表示装置の表示領域内の輝度むら
を許容限度内に修正する。
【0028】なお、走査線駆動回路、信号線駆動回路は
図示していないが、通常のLSIを液晶表示パネルの外
周に接続するか、アクティブマトリクス基板の表示領域
の外側にポリシリコンTFTを用いてそれぞれの回路を
形成するものとする。
【0029】この実施例では、コンデンサは、表示領域
とシール領域の間に形成したが、要するに表示領域の外
側にあればよく、したがって、シール領域の中、あるい
はシール領域よりも外側のアクティブマトリクス基板に
形成することができる。
【0030】(実施例2)等価回路図は実施例1の図1
と同じであるが、図3(a)の平面図、図3(b)の断
面図に示すように、コンデンサーの下部電極41がTF
Tを構成するポリシリコンよりなり、TFTと同時形成
され、Pイオンがドーピングされn+化され、ゲート絶
縁膜にコンタクトホールをあけ、補助容量ライン33に
接続されている点と、コンデンサの上部電極37がゲー
トバスラインより枝分かれして形成されたている点に特
徴を有する。この場合、コンデンサー20はコンデンサ
ー下部電極41とコンデンサー上部電極37で形成され
るが、絶縁膜はゲート絶縁膜SiO2が使われる。従っ
て、コンデンサー下部電極41は液晶表示パネルの表示
領域とシール領域の間に形成される。
【0031】輝度むらの修正は実施例1同様にコンデン
サー20の容量を変えることにより、ゲート信号のなま
りの制御によって行う。コンデンサー20の容量の制御
は、レーザ照射のエネルギー調整により、コンデンサー
下部電極41のn+ポリシリコンを部分的に再アモルフ
ァス化することにより、コンデンサー容量を減少させる
ことができる。n+ポリシリコンのシート抵抗は1KΩ
/□前後であるが、アモルファス化するとポリシリコン
に比べ、抵抗が3桁以上高くなり、コンデンサーの電極
として働かなくなり、容量が減少する。再度、ポリシリ
コン化に必要なエネルギーのレーザー照射により、ポリ
シリコン化すると、容量を増加させることができる。
【0032】なお、走査線駆動回路、信号線駆動回路は
図示していないが、通常のLSIを液晶表示パネルの外
周に接続するか、アクティブマトリクス基板の表示領域
の外側にポリシリコンTFTを用いてそれぞれの回路を
形成するものとする。
【0033】この実施例では、コンデンサは、表示領域
とシール領域の間に形成したが、要するに表示領域の外
側にあればよく、したがって、シール領域の中、あるい
はシール領域よりも外側のアクティブマトリクス基板に
形成することができる。
【0034】(実施例3)図4(a)の平面図、図4
(b)の断面図に基づいて、液晶表示装置の構造につい
て説明する。図2(a)、図2(b)と対応する部分に
は同一符号を付した。ガラス基板21の上にガラス中の
アルカリ成分が半導体層や液晶層中に侵入するのを防止
する目的でベースコート22としてSiO2膜を成膜す
る。連続に、この上にアモルファスシリコンを成膜す
る。その後、エキシマレーザーでアニールを行い、全面
ポリシリコン化を行う。レーザービームが少なくとも一
つの表示領域18のゲートバスライン14とほぼ同じ
か、それ以上の長さを持つような、例えば、長さが15
0mm、幅が1mmの線状レーザービームである場合
は、レーザービームをソースバスライン方向に走査し
て、全面のポリシリコン化を行う。また、レーザービー
ムが長さ数mm〜数10mm、幅1mmの長方形である
場合は、この長方形レーザービームの長手方向に対して
垂直方向に走査を行う。この走査方向をゲートバスライ
ンと同方向にした走査を行う。そして、このような走査
を縦軸方向(ソースバスライン方向)に移動させて繰り
返し行う。
【0035】その後、フォトリソグラフィによりTFT
のチャンネル領域34と以後の工程でTFTのソース領
域39、TFTのドレイン領域40になる部分を合わせ
て島状に残し、その表面全面にゲート絶縁膜23として
SiO2膜を成膜する。その上に、ゲートバスライン3
1を多数本、横軸方向に平行に設け、ゲートバスライン
31に沿って補助容量ライン33と、それに接続された
補助容量電極36を平行に設ける。ゲートバスライン3
1の信号入力側で表示領域の外側にコンデンサー下部電
極41が枝分かれして形成される。従って、コンデンサ
ー下部電極41は液晶表示パネルの表示領域とシール領
域の間に形成される。ゲートバスライン31、コンデン
サー下部電極41、補助容量ライン33および補助容量
電極はAl合金で形成され、その表面は陽極酸化されて
いる。
【0036】次に、TFTのソース領域39及びドレイ
ン領域40の部分にPイオンをドーピングし、活性化ア
ニールを行い、n+化を行う。次に層間絶縁膜24とし
て、全面にSiO2膜を成膜する。TFTのソース領域
39にコンタクトホールをあけ、ソースバスライン32
を多数本、縦軸方向に設け、TFTのソース領域39に
接続する。ここで、ソースバスライン32はAl合金で
形成される。TFTのドレイン領域40にコンタクトホ
ールをあけ、絵素電極35をITOで形成し、ドレイン
領域40に接続する。一方、ガラス基板30に対向電極
29を形成した対向基板26を作製する。その後、アク
ティブマトリクス基板25、対向基板26ともに配向膜
27の塗布、ラビング処理を行い、スペーサを全面に均
一散布して、周辺をシール剤によりシールして貼り合わ
せて、その間に液晶28を注入して、液晶表示装置が完
成する。容量可変のコンデンサー20はコンデンサー下
部電極41と対向電極29で形成され、絶縁膜は層間絶
縁膜(SiO2)27と液晶28などが使われる。
【0037】そして、液晶表示パネルのゲートバスライ
ン、ソースバスラインに映像信号、又は試験信号を供給
して液晶表示装置の表示試験を行い、ゲートバスライン
に平行な線状の輝度むらがある場合には、対応するゲー
トバスライン及び隣接するゲートバスラインと、必要に
応じてその周辺のゲートバスラインに形成されたコンデ
ンサー下部電極41をアクティブマトリクス基板側より
レーザトリミング等の手法で面積を小さくする。面積を
小さくする割合は、輝度むらの状況によって異なり、対
応するゲートバスラインでは大きい面積を切断し、隣接
するゲートバスラインはそれより小さく切断する。そし
て周辺のゲートバスラインは更にそれより小さく切断す
る場合と、その逆の割合で切断する場合がある。そのど
ちらかの方法を選択して、コンデンサの容量を小さく
し、ゲート信号のなまりを制御して液晶表示装置の表示
領域内の輝度むらを許容限度内に修正する。
【0038】なお、走査線駆動回路、信号線駆動回路は
図示していないが、通常のLSIを液晶表示パネルの外
周に接続するか、アクティブマトリクス基板の表示領域
の外側にポリシリコンTFTを用いてそれぞれの回路を
形成するものとする。
【0039】(評価)上記の実施例により、表示の輝度
むらが改善される程度の評価を行った結果を次に示す。
【0040】
【表1】
【0041】表示試験は、ゲート信号ON電圧10V、
OFF電圧−10V、ソース電圧±3.5V、対向電圧
−1Vの中間調表示を行った場合の表示領域内の輝度む
らを測定した。表1に示すように修正により、輝度むら
が低減できることが確認できた。なお、修正は大きく輝
度のずれたところを、目立たなくするように行ったが、
さらに細かく修正を行えば、さらに均一になると考えら
れる。また、バックライト自身の輝度むらについては補
正を行った。
【0042】実施例の初期特性においては、輝度むらは
従来技術に比べ、低減しており、ゲート信号の立ち下が
りに大きななまりを与えることにより、輝度むらを低減
する効果があることがわかる。これはフィードスルー電
圧を補償する働きが強く働き、画素電圧のばらつきを低
減するものと考えられる。
【0043】
【発明の効果】以上のように、本発明によれば、液晶表
示装置の各ゲートバスラインの信号入力側の表示領域外
に容量を可変できるコンデンサーを具備することによ
り、輝度むらを許容限度以下に修正が可能であり、均一
な表示が得られる液晶表示装置を歩留まり良く生産でき
る効果がある。また、修正を行わなくても、フィードス
ルー電圧を補償する働きが強く働き、画素電圧のばらつ
きを低減するので、輝度むらを低減する効果もある。
【図面の簡単な説明】
【図1】本発明の実施例に係る液晶表示装置の等価回路
図を示す。
【図2】本発明の実施例1に係る液晶表示パネルの主要
部を示し、(a)は平面図、(b)は断面図を示す。
【図3】本発明の実施例2に係る液晶表示パネルの主要
部を示し、(a)は平面図、(b)は断面図を示す。
【図4】本発明の実施例3に係る液晶表示パネルの主要
部を示し、(a)は平面図、(b)は断面図を示す。
【図5】フィードスルー電圧の説明図を示す。
【図6】従来の液晶表示装置の等価回路図を示す。
【符号の説明】
11 液晶表示パネル 12 TFT 13 液晶表示素子 14 走査線(ゲートバスライン) 15 信号線(ソースバスライン) 16 走査線駆動回路 17 信号線駆動回路 18 表示領域 19 補助容量 20 コンデンサー 21 ガラス基板 22 ベートコート 23 ゲート絶縁膜 24 層間絶縁膜 25 アクティブマトリクス基板 26 対向基板 27 配向膜 28 液晶 29 対向電極 30 ガラス基板 31 ゲートバスライン 32 ソースバスライン 33 補助容量ライン 34 チャンネル領域 35 絵素電極 36 補助容量電極 37 コンデンサー上部電極 38 コンデンサー接続部 39 ソース領域 40 ドレイン領域 41 コンデンサー下部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に格子状に配線された走査
    線及び信号線と、該走査線及び信号線により囲まれた各
    絵素領域に絵素電極と該絵素電極に接続されたスイッチ
    ング素子を有するアクティブマトリクス基板と、前記絵
    素電極と対向する対向電極を有する対向基板との間に液
    晶材料を介在させてなる液晶表示パネルにおいて、前記
    各走査線に容量を可変できるコンデンサーを具備するこ
    とを特徴とする液晶表示装置。
  2. 【請求項2】 上記コンデンサーがアクティブマトリク
    ス基板上に形成されていることを特徴とする前記請求項
    1記載の液晶表示装置。
  3. 【請求項3】 上記コンデンサーの一方の電極がアクテ
    ィブマトリクス基板上に形成され、他方の電極は対向基
    板上の対向電極の一部を用いて形成されることを特徴と
    する前記請求項1記載の液晶表示装置。
  4. 【請求項4】 上記コンデンサーは、液晶表示パネルの
    外部よりレーザー照射により容量を調整することを特徴
    とする前記請求項1記載の液晶表示装置。
  5. 【請求項5】 上記スイッチング素子の少なくともチャ
    ンネル部が多結晶シリコンで形成されていることを特徴
    とする前記請求項1記載の液晶表示装置。
JP7252397A 1997-03-26 1997-03-26 液晶表示装置 Pending JPH10268348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7252397A JPH10268348A (ja) 1997-03-26 1997-03-26 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7252397A JPH10268348A (ja) 1997-03-26 1997-03-26 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH10268348A true JPH10268348A (ja) 1998-10-09

Family

ID=13491786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7252397A Pending JPH10268348A (ja) 1997-03-26 1997-03-26 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH10268348A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004068446A1 (ja) * 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 有機elディスプレイの製造方法
WO2011040087A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 電子装置、表示パネル
JP2014021450A (ja) * 2012-07-23 2014-02-03 Japan Display Inc 液晶表示装置
WO2017213178A1 (ja) * 2016-06-09 2017-12-14 シャープ株式会社 アクティブマトリクス基板と、それを備えた表示装置及びタッチパネル付き表示装置
KR20190027717A (ko) * 2017-09-07 2019-03-15 애플 인크. 보충 로딩 구조체를 갖는 디스플레이
US11133372B2 (en) 2017-10-17 2021-09-28 Japan Display Inc. Display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004068446A1 (ja) * 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 有機elディスプレイの製造方法
CN102576169B (zh) * 2009-09-30 2014-12-03 夏普株式会社 电子装置、显示面板
WO2011040087A1 (ja) * 2009-09-30 2011-04-07 シャープ株式会社 電子装置、表示パネル
CN102576169A (zh) * 2009-09-30 2012-07-11 夏普株式会社 电子装置、显示面板
US8743095B2 (en) 2009-09-30 2014-06-03 Sharp Kabushiki Kaisha Electronic apparatus and display panel
US9360720B2 (en) 2012-07-23 2016-06-07 Japan Display Inc. Liquid crystal display device
JP2014021450A (ja) * 2012-07-23 2014-02-03 Japan Display Inc 液晶表示装置
US9575383B2 (en) 2012-07-23 2017-02-21 Japan Display Inc. Liquid crystal display device
WO2017213178A1 (ja) * 2016-06-09 2017-12-14 シャープ株式会社 アクティブマトリクス基板と、それを備えた表示装置及びタッチパネル付き表示装置
KR20190027717A (ko) * 2017-09-07 2019-03-15 애플 인크. 보충 로딩 구조체를 갖는 디스플레이
JP2019049693A (ja) * 2017-09-07 2019-03-28 アップル インコーポレイテッドApple Inc. 補助負荷構造を有するディスプレイ
US11100877B2 (en) 2017-09-07 2021-08-24 Apple Inc. Displays with supplemental loading structures
US11594190B2 (en) 2017-09-07 2023-02-28 Apple Inc. Displays with supplemental loading structures
US11929045B2 (en) 2017-09-07 2024-03-12 Apple Inc. Displays with supplemental loading structures
US11133372B2 (en) 2017-10-17 2021-09-28 Japan Display Inc. Display device

Similar Documents

Publication Publication Date Title
US6417896B1 (en) Active matrix display device
US7468526B2 (en) Semiconductor device, method of fabricating same, and electrooptical device
JP2873632B2 (ja) 半導体装置
JP4307574B2 (ja) アクティブマトリクス表示装置
JP2838338B2 (ja) 電気光学装置の駆動方法
KR100439451B1 (ko) 액티브매트릭스형디스플레이장치및구동방법
US5168074A (en) Active matrix liquid crystal display fabrication for grayscale
JPH1012548A (ja) 半導体膜のレーザーアニール方法
KR20010029895A (ko) 반도체 장치 및 그 제조 장치
JPH10153793A (ja) 液晶表示装置
JPH10268348A (ja) 液晶表示装置
JP3320845B2 (ja) 半導体装置の作製方法
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
JP3386192B2 (ja) 半導体装置およびその作製方法
KR100499581B1 (ko) 피모스소자 안정화를 위한 바이어스 인가장치
JPH10199808A (ja) シリコン膜の結晶化方法
JP3297674B2 (ja) 表示装置
JP3276900B2 (ja) 半導体装置及び表示装置
JP3350528B2 (ja) アクティブマトリクス型表示装置
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3220092B2 (ja) 表示装置
JPH04256362A (ja) 表示装置及びその救済方法
JP3526134B2 (ja) 半導体装置およびその製造方法
JP3229938B2 (ja) 表示装置
JP3587520B2 (ja) 半導体装置およびその製造方法