CN102576169A - 电子装置、显示面板 - Google Patents

Abstract

作为本发明的电子装置的显示装置具备：时钟信号配线(104)，其用于与源极驱动电路连接；电源提供配线(105)，其与形成有上述时钟信号配线(104)的层至少隔着绝缘层，形成于与该时钟信号配线(104)的投影面不重叠的位置；以及电容电极(109)，其与上述时钟信号配线(104)电连接。上述电容电极(109)形成为至少一部分与上述电源提供配线(105)的投影面重叠。在该电容电极(109)与电源提供配线(105)之间形成电容(301)。由此，不需要准备信号发生器等，并且不用变更控制基板的设计和部件采购，通过调制电子电路的输入信号或者输出信号的波形就能减少电子装置的开发费、制造费。

Description

电子装置、显示面板

技术领域

本发明涉及具备电子电路的电子装置，特别涉及具有用于调制电子电路的输入信号或者输出信号的波形的机构的电子装置。

背景技术

作为具有用于调制电子电路的输入信号或者输出信号的波形的机构的电子装置，例如能举出液晶显示装置等显示装置。

一般，如图9所示，显示装置具备：显示面板1001和进行该显示面板1001的驱动控制的控制基板1002。上述显示面板1001是在作为透明绝缘性基板的玻璃基板1101上一体地形成有像素区域1102、栅极驱动电路1103、时钟信号配线1104以及电源提供配线1105，成为所谓驱动器单片结构(例如专利文献1)。

此外，用于驱动上述显示面板1001的源极信号配线(未图示)的源极驱动电路1107设为与该显示面板1001分体的部件。

上述控制基板1002与上述源极驱动电路1107连接，对该源极驱动电路1107进行驱动控制，并且对上述栅极驱动电路1103进行驱动控制。

因此，对上述时钟信号配线1104，通过上述源极驱动电路1107提供从上述控制基板1002提供的时钟信号。同样，对上述电源提供配线1005，通过源极驱动电路1007从控制基板1002提供电源。

在此，例如调制输入信号或者输出信号的波形并评价其影响，为了调制上述显示装置中的显示面板1001的输入信号或者输出信号的波形，如图9所示，可以考虑使用对控制基板1002提供波形调制后的信号的信号发生器1003，或者对控制基板1002添加地安装用于波形调制的电容。此外，图10(a)示出使用了信号发生器1003的情况下的等效电路，图10(b)示出对控制基板1002添加地安装了电容1004的情况下的等效电路。

现有技术文献

专利文献

专利文献1：日本公开专利公报“特开2000-187994号公报(2000年7月4日公开)”

发明内容

发明要解决的问题

然而，以往，为了调制显示面板1001的输入信号或者输出信号的波形，如图10(a)所示，在对控制基板1002设置另外的信号发生器1003的情况下，需要准备添加的信号发生器1003，因此存在制造成本上升的问题，如图10(b)所示，在对控制基板1002添加地安装电容1004的情况下，由于控制基板1002的设计变更、部件采购，会产生开发成本上升的问题。

也就是说，在现有的具有用于调制电子电路的输入信号或者输出信号的波形的机构的电子装置中，会带来如下问题：为了调制内置的电子电路的输入信号或者输出信号的波形，开发成本会上升与新进行的另外准备的信号发生器、控制基板的设计、部件的采购相应的量。

本发明是鉴于上述各问题而完成的，其目的在于提供如下电子装置：不需要准备信号发生器等，并且不用变更控制基板的设计和部件采购，调制电子电路的输入信号或者输出信号的波形，从而能减少电子装置的开发费、制造费。

用于解决问题的方案

为了解决上述问题，本发明的电子装置的特征在于，内置有电子电路，具备：输入输出信号配线，其用于向上述电子电路输入信号或者从上述电子电路输出信号；导电膜，其与形成有上述输入输出信号配线的层至少隔着绝缘层，形成在与该输入输出信号配线的投影面不重叠的位置；以及电容电极，其与上述输入输出信号配线电连接，上述电容电极形成为至少一部分与上述导电膜的投影面重叠。

根据上述构成，与输入输出信号配线电连接的电容电极形成为至少一部分隔着绝缘层与导电膜的投影面重叠，由此在该电容电极与导电膜之间形成电容。上述电容电极与上述输入输出信号配线电连接，因此在与导电膜之间形成的电容对流过该输入输出信号配线的输入信号或者输出信号造成影响。也就是说，能利用上述电容调制流过输入输出信号配线的输入信号或者输出信号的波形。

因此，不需要为了调制输入信号或者输出信号的波形而在用于对电子电路进行驱动控制的控制基板侧添加地安装电容，因此不需要随着添加地安装电容而进行控制基板的改造、设计变更等。另外，不需要另外准备用于调制输入信号或者输出信号的波形的信号发生器。其结果是能实现电子装置的开发费、制造费的减少。

另外，上述电容的大小由电容电极与导电膜的投影面重叠的部分的面积决定，因此优选电容电极与导电膜的投影面完全重叠。

其特征在于，上述电容电极形成为其电极面整体收纳于上述导电膜的投影面。

根据上述构成，电容电极形成为其电极面整体收纳于上述导电膜的投影面，从而由上述导电膜的投影面完全覆盖上述电容电极的电极面。由此，只要改变该电容电极的电极面的面积，就能改变在电容电极与导电膜之间形成的电容的电容值的大小。由此，容易调整电容的电容值，因此能容易地进行调制输入信号或者输出信号的波形时的调制量的调整。

另外，考虑到液晶显示面板等显示面板作为电子电路的情况，电容电极的电极面被导电膜的投影面完全覆盖，因此能发挥如下效果：不增大显示面板周围的边框面积就能进行电容添加。

其特征在于，上述电容电极与上述输入输出信号配线形成于同层。

根据上述构成，电容电极与输入输出信号配线形成于同层，由此只要使形成该输入输出信号配线时的形成图案稍加变形，就能与输入输出信号配线的形成同时形成电容电极。也就是说，只要稍微变更该输入输出信号配线的形成图案，就能容易地形成用于调制流过输入输出信号配线的输入信号或者输出信号的波形的电容电极。

因此，用于调制流过输入输出信号配线的输入信号或者输出信号的波形的制造工序能利用现有的制造工序，因此能抑制电子装置的制造费的增加、开发费的增加。

其特征在于，上述电容电极包括相互绝缘的多个分割电容电极，上述各分割电容电极分别通过连接配线与相同的上述输入输出信号配线连接。

根据上述构成，构成电容电极的多个分割电容电极相互绝缘，因此在各分割电容电极与导电膜之间独立形成电容。使该电容分别为分割电容。然而，各分割电容电极通过连接配线与相同的输入输出信号配线连接，因此用于对流过输入输出信号配线的输入信号或者输出信号进行波形调制的电容为形成在各个分割电容电极与导电膜之间的分割电容的总和。

因此，能通过切断将分割电容电极和输入输出信号配线电连接的连接配线，来调整用于对流过输入输出信号配线的输入信号或者输出信号进行波形调制的电容的电容值。

其特征在于，上述导电膜是用于对上述电子电路提供电源的电源提供配线。

根据上述构成，作为形成电容的一方电极的导电膜是电源提供配线，由此能使该电容的电容值稳定。

由此，能发挥如下效果：能可靠地得到电子装置的制造者所希望的电容值的电容。

其特征在于，上述导电膜是形成于上述电子电路的遮光膜的一部分。

根据上述构成，上述导电膜是形成于上述电子电路的遮光膜的一部分，由此与该遮光膜的形成同时形成该导电膜。由此，不需要使得用于形成导电膜的制造工序为单独的工序，因此能抑制用于形成电容的制造费上升。

其特征在于，上述遮光膜与用于对上述电子电路提供电源的电源提供配线连接。

根据上述构成，作为形成电容的一方电极的遮光膜与电源提供配线连接，由此能使该电容的电容值稳定。

由此，能发挥如下效果：能可靠地得到电子装置的制造者所希望的电容值的电容。

其特征在于，上述导电膜是形成上述电子电路具有的像素的透明导电膜的一部分。

根据上述构成，上述导电膜是形成上述电子电路具有的像素的透明导电膜的一部分，由此能与该透明导电膜的形成同时地形成该导电膜。由此，不需要使得用于形成导电膜的制造工序成为单独的工序，因此能抑制用于形成电容的制造费上升。

其特征在于，上述透明导电膜与用于对上述电子电路提供电源的电源提供配线连接。

根据上述构成，作为形成电容的一方电极的透明导电膜与电源提供配线连接，由此能使该电容的电容值稳定。

由此，能发挥如下效果：能可靠地得到电子装置的制造者所希望的电容值的电容。

其特征在于，上述透明导电膜设于液晶显示面板的像素电极基板侧，并且通过导电型部件与设于与该像素电极基板相对的相对基板的相对电极电连接。

根据上述构成，作为形成电容的一方电极的透明导电膜通过导电性部件与设于液晶显示面板的与像素电极基板相对的相对基板的相对电极电连接，由此能使该电容的电容值稳定。

由此，能发挥如下效果：能可靠地得到电子装置的制造者所希望的电容值的电容。

其特征在于，上述输入输出信号配线是用于对电子电路提供时钟的时钟信号配线。

根据上述构成，能调制流过时钟信号配线的时钟信号的波形，因此能进行驱动器的动作性能的评价。

其特征在于，上述输入输出信号配线是用于从电子电路对上述液晶显示面板输出输出信号的输出信号配线。

根据上述构成，能调制流过输出信号配线的输出信号的波形，因此能观察液晶显示面板的显示状态的变化。也就是说，能进行液晶显示面板的显示状态的评价。

本发明的电子装置的特征在于，内置有电子电路，具备：输入输出信号配线，其用于向上述电子电路输入信号或者从上述电子电路输出信号；导电膜，其与形成有上述输入输出信号配线的层至少隔着绝缘层，形成在与该输入输出信号配线的投影面不重叠的位置；以及电容电极，其与上述导电膜隔着绝缘层而形成，上述电容电极包括互为绝缘关系的多个分割电容电极，上述各分割电容电极分别连接到与上述输入输出信号配线隔着绝缘层形成于不同的层的连接配线，上述各连接配线形成为该连接配线的投影面的一部分与上述输入输出信号配线的投影面重叠。

根据上述构成，在初始状态中，构成电容电极的多个连接配线不与输入输出信号配线连接，因此能在不进行波形调制的状态下在该输入输出信号配线流过输入信号或者输出信号。

并且，在需要波形调制的情况下，能对上述各连接配线的输入输出信号配线侧的一部分进行焊接，将该连接配线与输入输出信号配线电连接来形成电容。在这种情况下，能通过调整焊接的连接配线的数量来调整电容的电容值。

发明效果

本发明的电子装置是如下构成：在内置有电子电路的电子装置中，具备：输入输出信号配线，其用于向上述电子电路输入信号或者从上述电子电路输出信号；导电膜，其与形成有上述输入输出信号配线的层至少隔着绝缘层，形成在与该输入输出信号配线的投影面不重叠的位置；以及电容电极，其与上述输入输出信号配线电连接，上述电容电极形成为至少一部分与上述导电膜的投影面重叠。由此，不需要为了对输入信号或者输出信号的波形进行调制而在用于对电子电路进行驱动控制的控制基板侧添加电容，因此不需要随着添加电容而进行控制基板的改造、设计变更等。另外，不需要另外准备用于调制输入信号或者输出信号的波形的信号发生器。其结果是能实现如下效果：能实现电子装置的开发费、制造费的减少。

附图说明

图1是本发明的实施方式的显示装置的概要构成框图。

图2(a)是图1示出的要部X的放大图。

图2(b)是图2(a)的AA线向视截面图。

图3(a)是图1示出的要部X的放大图。

图3(b)是图3(a)的BB线向视截面图。

图4(a)是图1示出的要部X的放大图。

图4(b)是图4(a)的CC线向视截面图。

图5(a)是本发明的其它实施方式的进行电容形成的配线的平面图。

图5(b)是图5(a)的DD线向视截面图。

图6(a)是本发明的其它实施方式的进行电容形成的配线的平面图。

图6(b)是图6(a)的EE线向视截面图。

图7(a)是本发明的其它实施方式的进行电容形成的配线的平面图。

图7(b)是图7(a)的FF线向视截面图。

图8(a)是本发明的其它实施方式的进行电容形成的配线的平面图。

图8(b)是图8(a)的GG线向视截面图。

图9是现有的显示装置的概要构成框图。

图10(a)是使用了信号发生器的情况下的等效电路图。

图10(b)是对控制基板添加地安装有电容的情况下的等效电路图。

具体实施方式

〔实施方式1〕

如下说明本发明的一个实施方式。此外，在本实施方式和剩下的实施方式中，说明将本发明的内置有电子电路的电子装置应用于显示装置的情况。

如图1所示，本实施方式的显示装置具备显示面板1和用于对该显示面板1进行驱动控制的控制基板(电子电路：控制基板)2。

上述显示面板1例如包括液晶显示面板，为如下结构：在玻璃基板等透明的绝缘基板101上一体地形成有像素区域102、栅极驱动电路(电子电路)103、时钟信号配线(输入输出信号配线)104、电源提供配线(导电膜)105以及连接端子106，并且以与上述连接端子106连接的形式分体地形成有源极驱动电路107。

虽未图示，上述像素区域102包括：矩阵状配置的像素电极；用于驱动该像素电极的开关元件；以及与该开关元件连接的源极信号配线和栅极信号配线。

上述栅极信号配线与上述栅极驱动电路103连接，上述源极信号配线通过上述连接端子106与上述源极驱动电路107连接。

上述栅极驱动电路103连接着上述时钟信号配线104，并且连接着上述电源提供配线105。

上述时钟信号配线104和电源提供配线105通过形成在绝缘基板101上的连接端子106与源极驱动电路107连接。

从上述时钟信号配线104提供的时钟信号、从上述电源提供配线105提供的电源均从控制基板2通过源极驱动电路(电子电路)107提供给栅极驱动电路103。

上述控制基板2具备电平移位器201、控制IC202、ROM203，控制IC202读入记录于ROM203的程序，根据读入的程序使上述电平移位器201进行信号升压，由此控制源极驱动电路107和栅极驱动电路103的驱动。

在此，说明作为本发明的特征的用于调制显示面板1的输入信号或者输出信号的波形的机构。

作为输入信号或者输出信号，以流过上述时钟信号配线104的时钟信号为例，参照图2(a)、图2(b)进行说明。

图2(a)是将图1示出的要部X中的时钟信号配线104和电源提供配线105放大的平面图，图2(b)是图2(a)的AA线向视截面图。

如图2(a)所示，时钟信号配线104通过连接配线108与形成于电源提供配线105侧的电容电极109电连接。

如图2(b)所示，上述连接配线108和电容电极109与时钟信号配线104设于同一层上，在这些时钟信号配线104、连接配线108、电容电极109上形成有绝缘膜。此外，时钟信号配线104与形成于像素区域102的栅极信号配线设于同层，因此设有栅极氧化膜(SiN)110作为上述绝缘膜。

另外，在上述栅极氧化膜110上形成有上述电源提供配线105。该电源提供配线105与形成于像素区域102的源极信号配线、电源VSS、电源VDD设于同层上。

上述显示面板1构成为具备：作为输入输出信号配线的时钟信号配线104，其与上述栅极驱动电路103和源极驱动电路107连接；作为导电膜的电源提供配线105，其与形成有上述时钟信号配线104的层至少隔着作为绝缘层的栅极氧化膜110，形成于与该时钟信号配线104的投影面不重叠的位置；以及电容电极109，其通过连接配线108与上述时钟信号配线104电连接。

上述电容电极109设于其电极面整体与上述电源提供配线105的投影面重叠的位置，在与该电源提供配线105之间形成有电容301。在此，优选电容电极109与电源提供配线105的投影面完全重叠，但是只要至少一部分重叠就能进行电容形成。

此外，形成电容301的一方电极是电源提供配线105，由此能使该电容301的电容值稳定。由此，能发挥如下效果：能可靠地得到显示装置的制造者所希望的电容值的电容301。

另外，上述电容301的电容值由电源提供配线105与电容电极109的距离和该电源提供配线105的投影面与电容电极109的重叠程度决定，因此如果上述距离是固定的，则重叠程度越大电容值越大。

因此，在上述电源提供配线105的投影面的面积比上述电容电极109的电极面的面积大的情况下，上述电容电极109形成为与上述电源提供配线105的投影面完全重叠，由此能通过变更该电容电极109的电极面的面积来调整电容301的电容值。

根据上述构成的显示装置，与作为输入输出信号配线的时钟信号配线104电连接的电容电极109形成为至少一部分隔着栅极氧化膜110与作为导电膜的电源提供配线105的投影面重叠，由此在该电容电极109与电源提供配线105之间形成电容301。上述电容电极109与上述时钟信号配线104电连接，因此在与电源提供配线105之间形成的电容301对流过该时钟信号配线104的输入信号或者输出信号造成影响。也就是说，能利用上述电容301来调制流过时钟信号配线104的时钟信号的波形。

因此，不需要为了进行时钟信号的波形的调制而在用于对栅极驱动电路103、源极驱动电路107进行驱动控制的控制基板2侧添加地安装电容，因此不需要随着添加地安装电容而进行控制基板的改造、设计变更等。另外，不需要另外设置用于调制输入信号或者输出信号的波形的信号发生器。其结果是能实现电子装置的开发费、制造费的减少。

另外，上述电容的大小由电容电极109与电源提供配线105的投影面重叠的部分的面积决定，因此优选电容电极109与电源提供配线105的投影面完全重叠。

也就是说，优选上述电源提供配线105的投影面的面积比上述电容电极109的电极面的面积大。

因此，如果上述电容电极109的电极面与上述电源提供配线105的投影面完全重叠，只要改变该电容电极109的电极面的面积，就能改变形成在电容电极109与电源提供配线105之间的电容的电容值的大小。由此，电容的电容值的调整变容易，因此能容易地进行调制时钟信号的波形时的调制量的调整。

另外，电容电极109的电极面被电源提供配线105的投影面完全覆盖，因此不用使显示面板1周围的边框(包括形成配线、驱动器的区域的部分)的面积增大，也能实现进行电容添加的效果。

而且，上述电容电极109与上述时钟信号配线104形成于同层，因此只要使形成该时钟信号配线104时的形成图案稍微变形，就能与时钟信号配线104的形成同时地形成电容电极109。也就是说，只要稍微变更该时钟信号配线104的形成图案就能容易地形成用于调制流过时钟信号配线104的时钟信号的波形的电容电极109。

因此，用于调制流过时钟信号配线104的时钟信号的波形的制造工序能利用现有的制造工序，因此能抑制电子装置的制造费的增加、开发费的增加。

在此，上述电容301由一个电容电极109形成，因此如上所述，通过改变电容电极109的电极面积来进行该电容301的电容值的调整。以下，利用多个电容电极(以下称为分割电容电极)来构成一个电容电极，作为独立形成利用各分割电容电极形成的电容(以下称为分割电容)的构成，也能调整电容的电容值。

参照图3(a)、图3(b)如下说明利用上述分割电容电极进行电容301的电容值的调整的一个例子。

图3(a)是将图1示出的要部X中的时钟信号配线104和电源提供配线105放大的平面图，图3(b)是图3(a)的BB线向视截面图。

图3(a)示出将图2(a)中示出的电容电极109分割为3个的例子。在此，示出分割为分割电容电极109a、分割电容电极109b、分割电容电极109c的例子。

上述分割电容电极109a、分割电容电极109b、分割电容电极109c分别通过分割连接配线108a、分割连接配线108b、分割连接配线108c与时钟信号配线104电连接。

在这种情况下，如图3(b)所示，与图2(b)示出的结构同样，上述分割连接配线108b和分割电容电极109b与时钟信号配线104设于同一层上。虽未图示，分割连接配线108a、分割连接配线108c、分割电容电极109a、分割电容电极109c也与时钟信号配线104设于同一层上。

在此，与电源提供配线105的投影面重叠地形成有3个分割电容电极109a、分割电容电极109b、分割电容电极109c，因此在上述电源提供配线105和分割电容电极109a之间形成分割电容301a，在上述电源提供配线105和分割电容电极109b之间形成分割电容301b，在上述电源提供配线105和分割电容电极109c之间形成分割电容301c。并且，利用这3个分割电容301a～301c构成用于调制流过时钟信号配线104的时钟信号的波形的电容301。这种情况下的电容301的电容值是将3个分割电容301a～301c的各电容值合计的值。

此外，为了使构成上述电容301的3个分割电容301a～301c成为用于调制流过时钟信号配线104的时钟信号的波形的电容，需要将各分割电容电极109a～109c分别通过分割连接配线108a～108c与时钟信号配线104电连接。

因此，用于调制流过时钟信号配线104的时钟信号的波形所需的电容301的电容值能通过切断分割连接配线108a～108c中的任一个来进行调整。

也就是说，利用激光等切断将时钟信号配线104和各分割电容电极109a～109c分别电连接的分割连接配线108a～108c中的任一个，由此能进行用于调制流过时钟信号配线104的时钟信号的波形的电容301的电容值的调整。例如，如图3(a)所示，在将分割连接配线108c考虑为切断部Y，切断该切断部Y的情况下，用于调制流过时钟信号配线104的时钟信号的波形的电容301的电容值为由分割电容电极109a和分割电容电极109b分别形成的分割电容301a和分割电容301b的各电容值之和。

如上述那样，电容电极109包括相互绝缘的多个分割电容电极109a～109c，上述各分割电容电极109a～109c分别通过分割连接配线108a～108c与相同的上述时钟信号配线104连接。

根据上述构成，构成电容电极109的多个分割电容电极109a～109c相互绝缘，因此在各分割电容电极109a～109c与电源提供配线105之间，电容作为分割电容301a～301c独立形成。然而，各分割电容电极109a～109c分别通过分割连接配线108a～108c与相同的时钟信号配线104连接，因此用于对流过时钟信号配线104的时钟信号进行波形调制的电容为形成于各个分割电容电极109a～109c与电源提供配线105之间的分割电容301a～301c的总和。

因此，切断将分割电容电极109a～109c与时钟信号配线104电连接的分割连接配线108a～108c，由此能调整用于对流过时钟信号配线104的时钟信号进行波形调制的电容的电容值。

在以上的说明中，假定了如下情况：全部分割电容电极109a、分割电容电极109b、分割电容电极109c与时钟信号配线104形成于同一层上，通过上述分割连接配线108a～分割连接配线108c与该时钟信号配线104电连接，因此用于调制流过时钟信号配线104的时钟信号的波形的电容301是3个分割电容301a～301c，电容301的电容值是3个分割电容301a～301c的各电容值的合计。

因此，用于调制流过时钟信号配线104的时钟信号的波形的电容301的电容值在最初就决定了，因此如上所述，能通过切断分割连接配线108a～分割连接配线108c中的任一个来使该电容301的电容值变少，而反之则无法使电容值增加。

以下说明为使电容301的电容值增加而进行调整的方法。

图4(a)是将图1示出的要部X中的时钟信号配线104和电源提供配线105放大的平面图，图4(b)是图4(a)的CC线向视截面图。

图4(a)与图3(a)示出的分割电容电极109a～分割电容电极109c相同，示出将图2(a)中示出的电容电极109分割为3个的例子。

此外，分割连接配线108a～分割连接配线108c分别与分割电容电极109a～分割电容电极109c连接，而在初始状态下，不与时钟信号配线104电连接。

也就是说，分割连接配线108a～分割连接配线108c和分割电容电极109a～分割电容电极109c与时钟信号配线104形成于不同的层。此外，如图4(a)所示，分割连接配线108a～分割连接配线108c形成为在与分割电容电极109a～分割电容电极109c的连接侧相反的一侧与时钟信号配线104的投影面部分重叠。

例如，如图4(b)所示，分割电容电极109b和分割连接配线108b形成于同一层，而时钟信号配线104与电源提供配线105形成于同一层。并且，分割连接配线108b的与分割电容电极109b的连接侧相反的一侧形成为与时钟信号配线104的投影面部分重叠，能通过用激光对该重叠部分(焊接部Z)进行焊接来与该时钟信号配线104电连接。

因此，在图4(a)、图4(b)示出的配线结构的情况下，在初始状态下，分割电容电极109a～分割电容电极109c不与时钟信号配线104电连接，因此用于调制流过时钟信号配线104的时钟信号的波形的电容301的电容值为0。也就是说，能原样保持不对流过时钟信号配线104的时钟信号进行波形调制的状态。

另外，为了从初始状态起在电容301中得到所需的电容值，如上所述，只要用激光对分割连接配线108a～108c中的至少1个配线的焊接部Z进行焊接即可。由此，分割电容电极109a～109c中的任一个与时钟信号配线104电连接，由此形成分割电容301a～301c中的至少一个，电容301的电容值增大。

也就是说，在初始状态中，多个分割连接配线108a～108c不与时钟信号配线104连接，因此能在不进行波形调制的状态下在该时钟信号配线104中流过时钟信号。

并且，在需要进行波形调制的情况下，如上所述，对上述各分割连接配线108a～108c的时钟信号配线104侧的一部分进行焊接，能将焊接后的分割连接配线108a～108c中的至少1个配线与时钟信号配线104电连接来进行电容形成。在这种情况下，能通过调整焊接的分割连接配线108a～108c的数量来调整用于对流过时钟信号配线104的时钟信号的波形进行调制的电容的电容值。

在上述实施方式1中，说明了利用电源提供配线105作为导电膜的例子，在导电膜中，利用作为输入输出配线的一部分的电容电极形成电容，本申请发明不限于此。在以下实施方式2中，说明利用遮光膜作为导电膜的例子。

〔实施方式2〕

如下说明本发明的其它实施方式。此外，对与在上述实施方式1中说明的部件相同的部件标注相同的附图标记，省略其说明。

本实施方式的显示装置是与在上述实施方式1中说明的显示装置相同的构成，区别在于输入输出信号配线与导电膜的关系。

在本实施方式中，参照图5(a)、图5(b)说明如下例子：作为输入信号或者输出信号，与上述实施方式1同样设为时钟信号，代替上述实施方式1的电源提供配线105将遮光膜115作为导电膜。该遮光膜115是显示面板1为液晶显示面板情况下设置的遮光膜。

图5(a)是将时钟信号配线114和遮光膜115放大的平面图，图5(b)是图5(a)的DD线向视截面图。

如图5(b)所示，上述遮光膜115设于与上述时钟信号配线114不同的层，与形成于上述像素区域102的源极信号配线设于同层。

并且，在遮光膜115上设有栅极氧化膜110，在该栅极氧化膜110上形成有时钟信号配线114、连接配线118、电容电极119。也就是说，时钟信号配线114与形成于遮光膜115侧的电容电极119通过连接配线118电连接，而且上述连接配线118和电容电极119与时钟信号配线114设于同一层上。此外，时钟信号配线114与形成于像素区域102的源极信号配线设于同层。

在此，如图5(a)、图5(b)所示，上述电容电极119形成为与上述遮光膜115的投影面重叠，在与该遮光膜115之间形成有电容302。

发挥导电膜的功能的上述遮光膜115是形成于上述显示面板1的遮光膜的一部分，因此能与该遮光膜的形成同时地形成该导电膜。由此，不需要将用于形成发挥导电膜的功能的遮光膜115的制造工序设为单独的工序，因此能抑制用于进行电容形成的制造费上升。

上述遮光膜115即使电位为开路即不与电源线连接，从形成电容302这一点来说没有特别的问题，而通过与电源线连接，能发挥使形成的电容302的电容值稳定的效果。

也就是说，上述遮光膜115与上述电源线(未图示)连接，由此能使电容302的电容值稳定，其结果是，能发挥如下效果：能可靠地得到显示面板1的制造者所希望的电容值的电容302。

如上所示，在本实施方式2中，说明了用遮光膜115作为导电膜的例子，在以下的实施方式3中，说明用ITO膜作为导电膜的例子。

〔实施方式3〕

如下说明本发明的其它实施方式。此外，对与在上述实施方式1中说明的部件相同的部件标注相同的附图标记，省略其说明。

本实施方式的显示装置是与在上述实施方式1中说明的显示装置相同的构成，区别在于输入输出信号配线与导电膜的关系。

在本实施方式中，参照图6(a)、图6(b)说明作为输入信号或者输出信号，与上述实施方式2同样设为时钟信号，代替上述实施方式2的遮光膜115将ITO膜125作为导电膜的例子。该ITO膜125使用与作为用于构成显示面板1的像素的透明电极的ITO膜相同的ITO膜。

图6(a)是将时钟信号配线114和ITO膜125放大的平面图，图6(b)是图6(a)的EE线向视截面图。

与上述实施方式2同样，如图6(a)所示，时钟信号配线114通过连接配线118与形成于ITO膜125侧的电容电极119电连接。

如图6(b)所示，上述时钟信号配线114、连接配线118、电容电极119形成于栅极氧化膜110上的同一层，在这些配线上隔着有机绝缘膜/钝化膜120形成有ITO膜125。

上述ITO膜125形成于与时钟信号配线114的投影面不重叠的位置，形成于与上述电容电极119的投影面重叠的位置。

由此，在ITO膜125与电容电极119之间会形成电容303。

上述ITO膜125是形成上述显示面板1所具有的像素的透明导电膜的一部分，由此能与该透明导电膜的形成同时地形成该ITO膜125。由此，不需要使得用于形成ITO膜125的制造工序为单独的工序，因此能抑制用于形成电容的制造费上升。

另外，上述ITO膜125是电位为开路，即不与电源线的状态，因此电容303的电容值可能不稳定。

因此，能通过使上述ITO膜125的电位稳定化来使电容303的电容值稳定。参照图7(a)、图7(b)如下说明为此的具体构成。

在此，假设液晶显示装置作为显示装置来进行说明。

图7(a)是将时钟信号配线114和ITO膜125放大的平面图，图7(b)是图7(a)的FF线向视截面图。

示出时钟信号配线114与ITO膜125的关系的构成与示出图6(a)、图6(b)所示的时钟信号配线114与ITO膜125的关系的构成相同，区别在于如图7(b)所示，在有机绝缘膜/钝化膜120上设有液晶层130及作为其相关部件的密封物126、导电性小珠127、ITO膜128。

在上述ITO膜125上接触配置有与形成于相对基板(未图示)的ITO膜128电连接的导电性小珠127。由此，上述ITO膜125通过导电性小珠127与ITO膜128电连接，能保持与相对基板ITO电位对应的电位。

由此，能使由ITO膜125和电容电极119形成的电容303的电容值稳定。

在此，在本实施方式的显示装置具备液晶显示面板和驱动上述液晶显示面板的驱动器(栅极驱动电路103、源极驱动电路107(图1等))时，上述ITO膜125通过作为导电性部件的导电性小珠127与作为相对电极的ITO膜128电连接，其中，ITO膜128设于上述液晶显示面板的像素电极基板(未图示)侧，并且上述ITO膜125设于与该像素电极基板相对的相对基板(未图示)。

根据上述构成，作为形成电容303的一方电极的ITO膜125通过导电性小珠127与设于与液晶显示面板的像素电极基板相对的相对基板的作为相对电极的ITO膜128电连接，由此能使该电容303的电容值稳定。

由此，能发挥如下效果：能可靠地得到显示装置的制造者所希望的电容值的电容。

上述时钟信号配线114是用于对上述驱动器(栅极驱动电路103、源极驱动电路107)提供时钟的时钟信号配线。

因此，能调制流过时钟信号配线114的时钟信号的波形，因此能进行驱动器(栅极驱动电路103、源极驱动电路107)的动作性能的评价。

以上，在实施方式1～3中，说明了以输入到电路(各驱动器等)的时钟信号作为输入信号或者输出信号的例子，在以下的实施方式4中，说明以从电路(各驱动器等)输出的输出信号作为输入信号或者输出信号的例子。

〔实施方式4〕

如下说明本发明的其它实施方式。此外，对与在上述实施方式3中说明的部件相同的部件标注相同的附图标记，省略其说明。

本实施方式的显示装置是与上述实施方式3的图7(a)、图7(b)示出的显示装置相同的构成，区别在于输入信号或者输出信号的种类从时钟信号变更为输出信号。

图8(a)是将输出信号配线134和ITO膜125放大的平面图，图8(b)是图8(a)的GG线向视截面图。

与上述实施方式3同样，如图8(a)所示，输出信号配线134通过连接配线138与形成于ITO膜125侧的电容电极139电连接。

如图8(b)所示，上述输出信号配线134、连接配线138、电容电极139形成于栅极氧化膜110上的同一层，在这些配线上隔着有机绝缘膜/钝化膜120形成有ITO膜125。

上述输出信号配线134形成于与像素区域102的源极信号配线相同的层，流过从源极驱动电路107输出的信号(源极信号)。也就是说，在本实施方式中，会调制流过该输出信号配线134的输出信号的波形。

上述电容电极139设置为与上述ITO膜125的投影面重叠，在该ITO膜125与电容电极139之间会形成电容304。由此，根据上述电容304的电容值来调制流过输出信号配线134的输出信号的波形。

在上述ITO膜125上，接触配置有与形成于相对基板(未图示)的ITO膜128电连接的导电性小珠127。由此，上述ITO膜125通过导电性小珠127与ITO膜128电连接，能保持固定的电位。

由此，能使由ITO膜125和电容电极139形成的电容304的电容值稳定。

如上述那样，能通过调制输出信号的波形来验证输出信号的差值。

也就是说，能调制流过输出信号配线134的输出信号的波形，因此能观察显示面板1的像素区域中的显示状态的变化。也就是说，能进行显示面板1的显示状态的评价。

另外，作为调制输出信号的波形的例子，也可以将构成栅极驱动电路103等的移位寄存器中的各节点的输出作为输出信号，调制该输出信号的波形来确认移位寄存器的动作状态。

本发明不限于上述各实施方式，能在权利要求示出的范围中进行各种变更，将由不同的实施方式分别公开的技术手段适当地组合而得到的实施方式也包含于本发明的技术范围。

工业上的可利用性

本发明一般能利用于进行液晶显示装置、有机EL(electroluminescence：电致发光)显示装置、等离子体显示装置等的输入信号或者输出信号的调制的电子装置。

附图标记说明

1  显示面板

2  控制基板

101  绝缘基板

102  像素区域

103  栅极驱动电路

104  时钟信号配线

105  电源提供配线

106  连接端子

107  源极驱动电路

108  连接配线

108a～108c  分割连接配线

109  电容电极

109a～109c  分割电容电极

110  栅极氧化膜

114  时钟信号配线

115  遮光膜

118  连接配线

119  电容电极

120  有机绝缘膜/钝化膜

125  ITO膜

126  密封物

127  导电性小珠

128  ITO膜

130  液晶层

134  输出信号配线

138  连接配线

139  电容电极

201  电平移位器

202  控制IC

203  ROM

301  电容

301a～301c  分割电容

302  电容

303  电容

304  电容

VDD  电源

VSS  电源

X  要部

Y  切断部

Z  焊接部

Claims (14)

1.一种电子装置，其特征在于，内置有电子电路，

具备：

输入输出信号配线，其用于向上述电子电路输入信号或者从上述电子电路输出信号；

导电膜，其与形成有上述输入输出信号配线的层至少隔着绝缘层，形成在与该输入输出信号配线的投影面不重叠的位置；以及

电容电极，其与上述输入输出信号配线电连接，

上述电容电极形成为至少一部分与上述导电膜的投影面重叠。

2.根据权利要求1所述的电子装置，其特征在于，

上述电容电极形成为其电极面整体收纳于上述导电膜的投影面。

3.根据权利要求1或者2所述的电子装置，其特征在于，

上述电容电极与上述输入输出信号配线形成于同层。

4.根据权利要求1所述的电子装置，其特征在于，

上述电容电极包括相互绝缘的多个分割电容电极，

上述各分割电容电极分别通过连接配线与相同的上述输入输出信号配线连接。

5.根据权利要求1至4中的任一项所述的电子装置，其特征在于，

上述导电膜是用于对上述电子电路提供电源的电源提供配线。

6.根据权利要求1至4中的任一项所述的电子装置，其特征在于，

上述导电膜是形成于上述电子电路的遮光膜的一部分。

7.根据权利要求6所述的电子装置，其特征在于，

上述遮光膜与用于对上述电子电路提供电源的电源提供配线连接。

8.根据权利要求1至4中的任一项所述的电子装置，其特征在于，

上述导电膜是形成上述电子电路具有的像素的透明导电膜的一部分。

9.根据权利要求8所述的电子装置，其特征在于，

上述透明导电膜与用于对上述电子电路提供电源的电源提供配线连接。

10.根据权利要求8所述的电子装置，其特征在于，

上述透明导电膜设于液晶显示面板的像素电极基板侧，并且通过导电性部件与设于与该像素电极基板相对的相对基板的相对电极电连接。

11.根据权利要求1至10中的任一项所述的电子装置，其特征在于，

上述输入输出信号配线是用于对上述电子电路提供时钟的时钟信号配线。

12.根据权利要求1至10中的任一项所述的电子装置，其特征在于，

上述输入输出信号配线是用于从上述电子电路对液晶显示面板输出输出信号的输出信号配线。

13.一种电子装置，其特征在于，内置有电子电路，

具备：

输入输出信号配线，其用于向上述电子电路输入信号或者从上述电子电路输出信号；

导电膜，其与形成有上述输入输出信号配线的层至少隔着绝缘层，形成在与该输入输出信号配线的投影面不重叠的位置；以及

电容电极，其与上述导电膜隔着绝缘层而形成，

上述电容电极包括相互绝缘的多个分割电容电极，

上述各分割电容电极分别连接到与上述输入输出信号配线隔着绝缘层形成于不同的层的连接配线，

上述各连接配线形成为该连接配线的投影面的一部分与上述输入输出信号配线的投影面重叠。

14.一种显示面板，其特征在于，在绝缘基板上形成有栅极驱动电路，

具备：

时钟信号配线，其用于向上述栅极驱动电路输入信号或者从上述栅极驱动电路输出信号；

电源提供配线，其与形成有上述时钟信号配线的层至少隔着绝缘层，形成在与该时钟信号配线的投影面不重叠的位置；以及

电容电极，其与上述时钟信号配线电连接，

上述电容电极形成为至少一部分与上述电源提供配线的投影面重叠。

Images