KR100258365B1 - 반도체소자의 콘택홀 제조방법 - Google Patents
반도체소자의 콘택홀 제조방법 Download PDFInfo
- Publication number
- KR100258365B1 KR100258365B1 KR1019970053022A KR19970053022A KR100258365B1 KR 100258365 B1 KR100258365 B1 KR 100258365B1 KR 1019970053022 A KR1019970053022 A KR 1019970053022A KR 19970053022 A KR19970053022 A KR 19970053022A KR 100258365 B1 KR100258365 B1 KR 100258365B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- sccm
- etching
- percarbon
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 48
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 61
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 abstract description 10
- JVSZDADEHKJNLY-UHFFFAOYSA-N C(O)(O)=O.[F] Chemical compound C(O)(O)=O.[F] JVSZDADEHKJNLY-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 63
- 238000001312 dry etching Methods 0.000 description 8
- 229910052734 helium Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로, 질화막을 식각장벽층으로 사용하는 자기정렬적인 콘택 ( self-align contact, 이하에서 SAC 이라 함 ) 에서 질화막 상부의 층간절연막 식각공정시 사용되는 과탄소 탄화불소가스에 일산화탄소 가스를 혼합 사용하였으므로, CO 에서 해리된 C 에 의해 산화막과 질화막간의 식각선택비차가 증가되어 질화막이 손상되지 않으며, O 에 의해 식각 정지가 일어나지 않아 공정의 재현성이 우수하고, 질화막이 손상되지 않으므로 기판의 손상이 방지되며, 최적 공정조건의 여유도가 증가되고, 식각 균일도가 증가되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로서, 특히 질화막을 콘택홀 식각시의 식각정지층으로 사용하는 자기정렬 콘택(SAC)에서 층간절연막 식각을 위한 과탄소 탄화불화(carbon rich fluorocarbon) 가스에 일산화 탄소 가스를 첨가하여 CO 가스의 해리작용에 의해 에칭 정지나 질화막 손상을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 콘택홀 제조방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비례한다.
여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet; DUV), 예를들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하거나, 공정 상의 방법으로는 노광마스크(photo mask)를 위상 반전 마스크(phase shift mask)를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; 이하 CEL이라 칭함) 방법이나 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
또한 상하의 도전배선을 연결하는 콘택홀은 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.
이러한 콘택 홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalig㎚ent tolerance), 노광공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성한다.
또한 콘택홀 형성시 리소그래피(Lithography) 공정의 한계를 극복하기 위하여 자기 정렬 방법으로 콘택홀을 형성하는 기술이 개발되었다. 자기 정렬 콘택홀 형성 방법 중 가장 유망한 것으로 질화막을 식각 방어막으로 사용하는 방법이 있다.
도시되어있지는 않으나, 종래 반도체소자의 콘택홀, 예를들어 질화막을 식각장벽으로하는 전하저장전극 콘택홀의 제조방법에 관하여 살펴보면 다음과 같다.
먼저, 반도체기판 상에 소정의 하부 구조물, 예를들어 모스 전계효과 트랜지스터(MetalOxideSemiconductor Field Effect Transister; 이하 MOS FET라 칭함)등을 형성한 후, 상기 구조의 전표면에 식각장벽층이 되는 질화막과 산화막 재질의 층간절연막을 순차적으로 형성한다.
그다음 상기 반도체기판에서 전하저장전극 콘택으로 예정되어있는 부분상의 층간절연막을 노출시키는 감광막 패턴을 형성한 후, 상기 감광막 패턴에 의해 노출되어있는 층간절연막을 과탄소 탄화불소(carbon rich fluorocarbon) 가스를 이용하여 건식식각하여 질화막을 노출시키고, 다시 질화막을 식각하여 콘택홀을 형성한다.
상기와 같은 종래 기술에 따른 반도체소자의 콘택홀 제조방법은 상기 층간절연막과 식각장벽층간의 식각 선택비차가 5 : 1 이상으로 큰 조건에서 건식식각하여 질화막을 노출시키고, 다시 상기 노출된 질화막을 제거하여 반도체기판을 노출시키는 콘택홀을 형성하는데, 상기 식각 공정은 식각선택비를 증가시키기 위하여 다량의 폴리머를 발생시키는 과탄소 탄화불소가스, 예를들어 C2F4, C2F6, C3F6, C3F8, C4F8, C2H2, CH3F, C2HF5, CH2F2등을 불활성 가스와 혼합 사용하는데, 식각시 발생되는 폴리머가 산화막 재질의 층간절연막상에 증착되면, 산화막에서 발생되는 산소에 의해 폴리머들이 지속적으로 제거되어 식각이 일어나지만, 폴리머가 질화막상에 증착되면 식각 소스가 없어 질화막이 손상되지 않는다. 따라서 폴리머가 증가되면 산화막과 질화막간의 식각선택비는 증가되는데 반하여, 폴리머의 량이 지나치게 증가되거나 식각되지 않는 성분의 폴리머가 생성되면 어느 단계에서 식각이 정지되는 문제점이 있다.
또한 C/F의 비가 증가할 수록 폴리머의 생성이 증가되어 상기의 식각 정지의 문제점이 증가된다.
또한 산화막과 질화막간의 식각선택비차가 작아지면, 질화막이 산화막 식각시 손상되어 그 하부의 도전층, 예를들어 반도체기판이 손상되거나, 상.하부 배선간에 단락이 발생되며, 최적 공정 조건의 공정여유도가 적고, 소자의 제형성이 떨어져 공정수율 및 소자 동작의 신뢰성을 떨어뜨리는 다른 문제점이 있다.
또한 식각챔버 자체도 석영이나 산화 알루미늄과 같은 산소를 발생시키는 재질로 형성되어 있어 식각 공정시의 아웃개스로 인하여 웨이퍼의 에지 부분과 중심 부분의 식각 균일도가 떨어지는 또 다른 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 질화막을 식각장벽층으로 사용하는 SAC 제조공정에서 콘택홀 식각시 질화막과 산화막간의 적절한 식각선택비를 얻기 위하여 과탄소 탄화불소 가스에 자체적으로 해리되어 C와 O의 분압을 유지시키는 CO 가스를 첨가시켜 C 성분에 의해 질화막이 손상되지 않을 정도의 식각선택비차를 유지하도록하고, O 성분에 의해 폴리머에 의한 에칭 정지를 방지하여 재현성이 우수하고, 최적 공정조건의 여유도가 증가되며, 식각 균일도가 증가되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 콘택홀 제조방법을 제공함에 있다.
도 1a 및 도 1b는 본 발명에 따른 반도체소자의 콘택홀 제조 공정도.
도 2a 내지 도 2d 는 본 발명에 사용된 건식식각 가스의 유량에 대한 층간절연막인 산화막의 식각율을 도시한 그래프도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 기판 11 : 게이트 산화막
12 : 게이트전극 13 : 스페이서
14 : 소오스/드레인 영역 15 : 질화막
16 : 층간절연막 18 : 감광막 패턴
20 : 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택홀 제조방법의 특징은,
소정의 하부 구조물을 가지는 반도체기판상에 식각장벽층을 질화막으로 형성하는 공정과,
상기 질화막상에 층간절연막을 형성하는 공정과,
상기 층간절연막에서 콘택홀로 예정되어있는 부분을 노출시키는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴에 의해 노출되어있는 층간절연막을 제거하여 질화막을 노출시키되, 과탄소 탄화불소 가스와 CO 가스의 혼합 가스를 이용하여 식각하는 공정과,
상기 질화막을 제거하여 콘택홀을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 콘택홀 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1b 는 본 발명에 따른 반도체소자의 콘택홀 제조 공정도로서, 질화막을 식각장벽층으로 사용하는 전하저장전극용 SAC의 예이다.
먼저, 소정의 반도체기판(10), 예를들어 실리콘 웨이퍼상에 게이트 산화막(11)과 게이트전극(12), 스페이서(13) 및 엘.디.디(lightly doped drain; 이하 LDD라 칭함) 구조의 소오스/드레인 영역(14)으로 구성되는 MOS FET를 형성한 후, 상기 구조의 전표면에 콘택홀 식각시의 식각정지층이 되는 질화막(15)과 층간절연막(16)을 순차적으로 형성한다. 이때 상기 층간절연막(16)은 비.피.에스.지(Boro Phospho Silicate Glass; 이하 BPSG라 칭함)나 테오스(Tetra Echyl Ortho Silicate; 이하 TEOS라 칭함), 피.에스.지(Phospho Silicate Glass; PSG)등의 산화막 재질로 형성한다.
그다음 상기 반도체기판(10)에서 전하저장전극 콘택으로 예정되어있는 부분상의 층간절연막(16)을 노출시키는 감광막 패턴(18)을 형성한다. (도 1a 참조).
그후, 상기 감광막 패턴(18)에 의해 노출되어있는 층간절연막(16)을 건식식각하여 질화막(15)을 노출시킴으로써 콘택홀(20)을 형성한다.
이때, 상기 건식식각공정은 과탄소 탄화불소가스, 예를들어 C2F4, C2F6, C3F6, C3F8, C4F8, CH3F 및 C2HF5으로 이루어지는 군 중에서 임의의 어느 하나를 사용하거나 C2H2, CH3F, CH2F2, H2등과 조합된 가스를 사용하여 실시한다.
여기서, 상기 CO 가스가 해리되어 C 성분은 질화막(15)이 손상되지 않을 정도의 식각선택비차를 유지하도록 하고, O 성분은 식각 소스가 되어 폴리머에 의한 에칭 정지를 방지한다. 그리고, 상기의 혼합가스에 불활성가스, 예를들어 Ar, He, Ne, 또는 N2등과 혼합하여 사용하기도 한다.
그리고, 상기 건식식각공정은 500 ∼ 3000 와트(watts)의 소오스 전력, 500 ∼ 3000 와트의 바이어스 전력, 1 ∼ 150 mTorr 의 압력, -50 ∼ 50 ℃ 정도의 전극 온도의 공정조건에서 실시하며, 식각가스는 5 ∼ 50 sccm 의 C3F8, 5 ∼ 30 sccm 의 C4F8또는 1 ∼ 30 sccm 의 CH3F 와 같은 과탄소 탄화불소가스에 1 ∼ 30 sccm 의 CO 가스를 이용하되, 0 ∼ 500 sccm 의 Ar 가스나 0 ∼ 500 sccm 의 헬륨가스를 혼합하여 실시할 수도 있다.
또한, 상기 건식식각공정에 사용되는 다른 과탄소 탄화불소가스인 C2F4, C2F6, C3F6, C2HF5및 C2H2의 최적 가스 유량은 각각 5∼40, 10∼50, 5∼40, 1∼30 및 1∼30 sccm 이다.
그 다음, 후속공정에서 상기 노출되어있는 질화막(15)을 연속적인 건식식각 방법으로 제거하여 반도체기판(10)을 노출시키는 콘택홀(20)을 완성한다. (도 1b 참조)
도 2a 내지 도 2d 는 본 발명에 사용된 건식식각 가스의 유량에 대한 층간절연막의 식각율을 도시한 그래프도이다.
상기 도 2a 는 C2F4, C2F6, C3F6, C3F8, C4F8또는 C2HF5가스유량에 따른 층간절연막(16)의 식각율을 도시한 것으로서, 포지티브의 기울기를 갖는 직선형으로 도시된다. 여기서, 상기 C2F4, C2F6, C3F6, C3F8, C4F8및 C2HF5가스는 상기 층간절연막(16)을 형성하는 산화막의 주요 식각가스이다.
상기 도 2b 는 C2H2, CH3F, CH2F2또는 H2등의 가스 유량에 따른 층간절연막(16)의 식각율을 도시한 것으로서, 상측 일부가 볼록한 형태로 형성되되, C2H2, CH3F, CH2F2또는 H2등의 가스유량에 따른 식각율의 극대점은 C4F8/Ar, C3F8/Ar 및 다른 변수에 영향을 받아 변할 수 있다.
상기 도 2c 는 CO 가스 유량에 따른 층간절연막(16)의 식각율을 도시한 것으로서, 상측 일부가 볼록한 형태로 형성되되, 가스유량에 따른 식각율의 극대점은 다른 변수에 영향을 받아 변할 수 있다.
상기 도 2d 는 Ar, He, Ne 또는 N2등의 가스 유량에 따른 층간절연막(16)의 식각율을 도시한 것으로서, 하측 일부가 볼록한 형태로 형성되되, 가스유량에 따른 식각율의 극소점은 다른 변수에 영향을 받아 변할 수 있다.
한편, 상기 도 2b 내지 도 2d 의 그래프도에 도시된 상기 C2H2, CH3F, CH2F2, H2등의 가스, CO 가스 및 Ar, He, Ne, N2등의 가스는, 상기 C2F4, C2F6, C3F6, C3F8, C4F8및 C2HF5등의 주요 식각가스와 같이 사용된다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 콘택홀 제조방법은 질화막을 식각장벽층으로 사용하는 SAC에서 질화막 상부의 층간절연막 식각공정시 사용되는 과탄소 탄화불소가스에 일산화탄소 가스를 혼합 사용하였으므로, CO에서 해리된 C에 의해 산화막과 질화막간의 식각선택비차가 증가되어 질화막이 손상되지 않으며, O에 의해 식각 정지가 일어나지 않아 공정의 재현성이 우수하고, 질화막이 손상되지 않으므로 기판의 손상이 방지되며, 최적 공정조건의 여유도가 증가되고, 식각 균일도가 증가되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (16)
- 소정의 하부 구조물을 가지는 반도체기판상에 식각장벽층을 질화막으로 형성하는 공정과,상기 질화막상에 층간절연막을 형성하는 공정과,상기 층간절연막에서 콘택홀로 예정되어있는 부분을 노출시키는 감광막 패턴을 형성하는 공정과,상기 감광막 패턴에 의해 노출되어있는 층간절연막을 제거하여 질화막을 노출시키되, 과탄소 탄화불소 가스와 CO 가스의 혼합 가스를 이용하여 식각하는 공정과,상기 질화막을 제거하여 콘택홀을 형성하는 공정을 구비하는 반도체소자의 콘택홀 제조방법.
- 제 1 항에 있어서, 상기 층간절연막는 BPSG, TEOS 또는 PSG 중 어느하나로 형성하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항에 있어서, 상기 과탄소 탄화불소가스는 C2F4, C2F6, C3F6, C3F8, C4F8및 C2HF5으로 이루어지는 군 중에서 임의의 어느 하나를 사용하거나 C2H2, CH3F, CH2F2, H2등과의 조합으로 사용되는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 5 ∼ 50 sccm 의 C3F8가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 5 ∼ 30 sccm 의 C4F8가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 1 ∼ 30 sccm 의 CH3F 가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 5 ∼ 40 sccm 의 C2F4가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 10 ∼ 50 sccm 의 C2F6가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 5 ∼ 40 sccm 의 C3F6가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 1 ∼ 30 sccm 의 C2F2가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 과탄소 탄화불소가스는 1 ∼ 30 sccm 의 C2HF5가스로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항에 있어서, 상기 CO 가스는 1 ∼ 30 sccm 정도의 유량으로 사용하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항에 있어서, 상기 혼합 가스를 이용한 식각공정은 혼합 식각가스에 불활성 가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 13 항에 있어서, 상기 불활성 가스는 0 ∼ 500 sccm 의 Ar 가 사용되는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 13 항에 있어서, 상기 불활성 가스는 0 ∼ 500 sccm 의 He 가 사용되는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
- 제 1 항에 있어서, 상기 혼합가스를 이용한 식각공정은, 500 ∼ 3000 와트의 소오스 전력, 500 ∼ 3000 와트의 바이어스 전력, 1 ∼ 150 mTorr 의 압력, -50 ∼ 50 ℃ 정도의 전극 온도를 공정조건으로 하여 실시하는 것을 특징으로하는 반도체소자의 콘택홀 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053022A KR100258365B1 (ko) | 1996-10-24 | 1997-10-16 | 반도체소자의 콘택홀 제조방법 |
| JP30811797A JPH10261628A (ja) | 1996-10-24 | 1997-10-23 | 半導体素子のコンタクトホール製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-047903 | 1996-10-24 | ||
| KR19960047903 | 1996-10-24 | ||
| KR1019960047903 | 1996-10-24 | ||
| KR1019970053022A KR100258365B1 (ko) | 1996-10-24 | 1997-10-16 | 반도체소자의 콘택홀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980032877A KR19980032877A (ko) | 1998-07-25 |
| KR100258365B1 true KR100258365B1 (ko) | 2000-06-01 |
Family
ID=66090237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970053022A KR100258365B1 (ko) | 1996-10-24 | 1997-10-16 | 반도체소자의 콘택홀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100258365B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438660B1 (ko) * | 2001-06-29 | 2004-07-02 | 주식회사 하이닉스반도체 | 반도체소자의 콘택홀 형성방법 |
| KR100550640B1 (ko) * | 2001-11-30 | 2006-02-09 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
| KR100844935B1 (ko) * | 2002-07-19 | 2008-07-09 | 주식회사 하이닉스반도체 | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 |
-
1997
- 1997-10-16 KR KR1019970053022A patent/KR100258365B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980032877A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100474546B1 (ko) | 반도체소자의 제조방법 | |
| KR100465596B1 (ko) | 반도체소자의 제조방법 | |
| KR100527577B1 (ko) | 반도체소자의 제조방법 | |
| KR100258365B1 (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR100367495B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH10261628A (ja) | 半導体素子のコンタクトホール製造方法 | |
| KR100685595B1 (ko) | 반도체소자의 제조방법 | |
| KR100308500B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100197655B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR100261682B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000043225A (ko) | 반도체소자의 질화막 식각방법 | |
| KR100546158B1 (ko) | 반도체소자의 제조방법 | |
| KR100333550B1 (ko) | 반도체소자의 제조방법 | |
| KR100369867B1 (ko) | 반도체소자의제조방법 | |
| KR100583120B1 (ko) | 반도체소자의 제조방법 | |
| KR100465604B1 (ko) | 반도체소자의제조방법 | |
| KR100546142B1 (ko) | 반도체소자의 콘택홀 제조방법_ | |
| KR100367496B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100367497B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100434961B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20060114447A (ko) | 반도체소자의 제조방법 | |
| KR19980060639A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR20000045365A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20000003614A (ko) | 반도체소자의 제조방법 | |
| KR20000027790A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |