JPH10260931A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH10260931A JPH10260931A JP6568397A JP6568397A JPH10260931A JP H10260931 A JPH10260931 A JP H10260931A JP 6568397 A JP6568397 A JP 6568397A JP 6568397 A JP6568397 A JP 6568397A JP H10260931 A JPH10260931 A JP H10260931A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- load
- processing unit
- central processing
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
が介在する場合とを、中央処理装置の処理状態によっ
て、切り換えることにより、中央処理装置に不必要な負
担がかからず、且つシステム全体の効率が落ちないよう
にすること。 【解決手段】中央処理装置5と、該中央処理装置5とデ
ータのやり取りを行う周辺機器1aと、前記中央処理装
置5へ割り込みを行う割り込み手段4aと、前記中央処
理装置5の負荷状態を監視する負荷監視手段6aとを備
え、前記負荷監視手段6aの制御で、前記中央処理装置
5の負荷状態に応じて、前記割り込みによる処理と前記
中央処理装置5による処理とを切り換える。
Description
プロセッサ等で使用する、キーボード装置、フロッピィ
ディスク/ハードディスク装置、プリンタ等の各種の周
辺機器の制御を行う情報処理装置に関する。
使用する各種の周辺装置(機器)の制御方式には、中央
処理装置(CPU)の処理の観点から大きく2つの方式
に分けることができる。
方式であり、もう一つは、周辺装置とのやり取りに、C
PUとは別のプロセッサ〔DMA(直接記憶アクセス)
コントローラ、割り込みコントローラ等〕が介在し、制
御を行う方式である。それぞれの方式の特徴を以下に説
明する。
方式の説明 第1のCPUが直接周辺装置を制御する方式を、周辺装
置の一つであるキーボードを例にして説明する。
たかどうか、キーボードのI/Oポートを常にCPUが
リードを繰り返しており、打鍵があった場合には、次に
押されたキーのデータをまたCPUが直接読み取る動作
を行う。この方式の特徴は、回路構成として、他の制御
用プロセッサを必要としないので非常に簡単となるこ
と、次に最近のCPUの動作速度の向上により、CPU
にその処理だけを行わせると、応答が非常に早くなるこ
とがあげられる。
10(a)はキーボードをCPUが直接制御する場合の
説明、図10(b)はタイミング図による説明である。
図10(a)において、キーボード1には、キーボード
装置2とキーボードコントローラ3が設けてあり、キー
ボードコントローラ3は、CPU5と接続されている。
ここでは、キーボード装置2と、そのキーボード装置2
と直接信号をやり取りする専用チップ(キーボードコン
トローラ3)とを総称してキーボードと呼んでいる。
(上段)と打鍵信号(下段)を示している。CPU5
は、キーボード1の打鍵が行われるまで、常に一定周期
で打鍵信号を監視(図の白抜き矢印のタイミングで監
視)している。図の区間tが、この一定周期の期間であ
る。
は、打鍵があったことを検知したら、次にCPU5は、
キーボード1のデータを読取る動作(図の白抜き矢印の
タイミングで動作)を行う。この方式の問題点は、CP
U5が常にキーボード1の打鍵の有無を監視しているこ
とである。
説明 第2の別のプロセッサが介在する方式を、同じキーボー
ドを例にして説明する。この場合、別のプロセッサとし
ては割り込みコントローラが通常使用される。
ドから割り込みコントローラに打鍵信号が伝わり、割り
込みコントローラから、CPUに対してキーボード打鍵
に対応した割り込み信号が通知される。CPUは、割り
込み信号により打鍵されたことを通知されると、今度は
キーボードのI/Oポートを読取る動作を行う。第1の
方式と異なるのは、キーボードの打鍵検出を割り込み信
号で行う点である。
11(a)は別のプロセッサが介在する場合の説明、図
11(b)はタイミング図による説明である。図11
(a)において、キーボード1には、キーボード装置2
とキーボードコントローラ3が設けてある。キーボード
コントローラ3は、割り込みコントローラ4とCPU5
が接続され、割り込みコントローラ4は、CPU5と接
続されている。
号、割り込み信号、割り込み認識信号、CPU読み取り
信号を示している。この場合、キーボード1を打鍵する
と以下の〜の一連の動作が行われる。
3から打鍵信号が割り込みコントローラ4に入力され
る。 割り込みコントローラ4内で調停処理の後、割り込み
コントローラ4からCPU5に割り込み信号が入力され
る。
がCPU5から割り込みコントローラ4に送られる。 CPU5は、キーボード打鍵が行われたことを認識
し、キーボード1のデータをリードする。
く、キーボード1の打鍵からキーボードデータの読み取
りに時間がかかってしまう(図11(b)の確認期間参
照)。
ては、次のような課題があった。 (1)第1の周辺装置をCPUが直接制御する方式で
は、CPU5が、常にキーボード1の打鍵の有無を監視
しているため、CPU5が、このキーボード打鍵を監視
し続けている時には、当然CPU5がやるべき他の処理
(他の周辺機器の制御等のプログラムの実行)を行うこ
とができないか、行った場合でも、余計に時間がかかり
CPU5の本来の性能を発揮することができない。
式では、一連の処理のステップが多く、キーボード1の
打鍵からCPU5がキーボードデータの読み取りまでに
時間がかかってしまう。
し、CPUによる直接制御と別のプロセッサが介在する
場合とを、CPUの処理状態によって、切り換えること
により、CPUに不必要な負担がかからず、且つシステ
ム全体の効率が落ちないようにすることを目的とする。
図である。図1中、1aは周辺機器、4aは割り込み手
段、5は中央処理装置(CPU)、6aは負荷監視手段
である。
のように構成した。 (1):中央処理装置5と、該中央処理装置5とデータ
のやり取りを行う周辺機器1aと、前記中央処理装置5
へ割り込みを行う割り込み手段4aと、前記中央処理装
置5の負荷状態を監視する負荷監視手段6aとを備え、
前記負荷監視手段6aの制御で、前記中央処理装置5の
負荷状態に応じて、前記割り込みによる処理と前記中央
処理装置5による処理とを切り換える。
置5とデータのやり取りを行う周辺機器1aと、データ
を記憶する記憶手段と、前記中央処理装置5の負荷状態
を監視する負荷監視手段6aとを備え、前記負荷監視手
段6aの制御で、前記中央処理装置5の負荷状態に応じ
て、直接記憶アクセス転送処理と前記中央処理装置5に
よる処理とを切り換える。
置5とデータのやり取りを行う周辺機器1aと、画像デ
ータの処理を行う画像用のアクセラレータと、前記中央
処理装置5の負荷状態を監視する負荷監視手段6aとを
備え、前記負荷監視手段6aの制御で、前記中央処理装
置5の負荷状態に応じて、前記アクセラレータ処理と前
記中央処理装置5による処理とを切り換える。
る。割り込み手段4aで、中央処理装置5へ割り込みを
行い、負荷監視手段6aで、前記中央処理装置5の負荷
状態を監視し、前記中央処理装置5の負荷状態に応じ
て、前記割り込みによる処理と前記中央処理装置5によ
る処理とを切り換える。このため、中央処理装置5の負
荷が小さいときは、中央処理装置が高速に直接処理を行
い、中央処理装置5の負荷が大きいときは、割り込み処
理を行い中央処理装置5の負荷が軽減できるため、全体
として処理効率を上げることができる。
5の負荷状態を監視し、前記中央処理装置5の負荷状態
に応じて、直接記憶アクセス転送処理と前記中央処理装
置5による処理とを切り換える。このため、中央処理装
置5の負荷が小さいときは、中央処理装置が高速に直接
処理を行い、中央処理装置5の負荷が大きいときは、直
接記憶アクセス転送処理を行い中央処理装置5の負荷が
軽減できるため、全体として処理効率を上げることがで
きる。
データの処理を行い、負荷監視手段6aで、中央処理装
置5の負荷状態を監視し、前記中央処理装置5の負荷状
態に応じて、前記アクセラレータ処理と前記中央処理装
置5による処理とを切り換える。このため、中央処理装
置5の負荷が小さいときは、中央処理装置が高速に直接
処理を行い、中央処理装置5の負荷が大きいときは、画
像用のアクセラレータ処理を行い中央処理装置5の負荷
が軽減できるため、全体として処理効率を上げることが
できる。
を示した図である。以下、図面に基づいて本発明の実施
の形態を説明する。 (1):周辺装置の制御方式の説明 ここで説明する周辺装置の制御方式は、前述の2つの方
式を組み合わせて、それぞれの良い点をとりいれたもの
である。
御方式の長所/短所は次の通りである。 (長所) ・回路構成が簡単。
は、高速で処理ができる。 (短所) ・CPUが他の処理を行っているときには、制御の効率
が落ちることがある。
装置を制御する方式の長所/短所は次の通りである。 (長所) ・CPUは必要なときしか関与しないので、CPUの処
理能力に影響を与えない。
とがある。 上記第1の方式における長所で、「CPUによる直接処
理の方が処理が高速」というのは、意外と思われるかも
しれないが、確かに数年前までは、CPUによる制御よ
りも他の割り込みコントローラ/DMAコントローラが
介在した方が早かった。
が〜30MHz程度に留まっているのに比較して、最近
CPUの内部動作周波数が100〜200MHzとなる
につれ、CPUによる周辺装置制御能力の方が各種コン
トローラよりも上回るようになっている。
による制御に時間がかかる」というのは同じ理由であ
る。本発明は、周辺装置の制御方法として、CPUによ
る直接制御と、他のプロセッサが介在する制御(間接制
御と称することにする)を組み合わせる制御方式であ
る。このCPUによる直接制御と間接制御は、CPUの
処理状態によって、必要に応じて、切り換えられるもの
とし、CPUに不必要な負担がかからず、且つシステム
全体の効率が落ちないように制御が行われる。
Uの処理の切替えの説明 図2はキーボードの割り込み処理とCPUの処理の切替
えのブロック説明図、図3はスイッチ切替えの説明図で
ある。以下、図2、図3に基づいて、キーボードの割り
込み処理とCPUの処理の切替えの説明をする。
処理の切替えのブロックによる説明図2において、キー
ボード1には、キーボード装置2とキーボードコントロ
ーラ3が設けてある。キーボードコントローラ3は、ス
イッチAを介して打鍵信号が割り込みコントローラ4と
接続され、スイッチBを介して打鍵信号がCPU5と接
続されている。割り込みコントローラ4は、CPU5と
接続されている。CPU5は、データバスでキーボード
コントローラ3と接続されている。CPU負荷監視部6
は、CPU5と接続され、CPU5の負荷を監視し、ス
イッチAとスイッチBの切り替えを行うものである。
PU負荷監視部6は、ハード的なものでも、ソフトで組
んでも良い。ハードで組む場合には、CPU5に対して
一定時間毎にあるI/Oポートをアウトするような命令
を実行させておいて、そのアウト命令と決められた一定
周期の時間差をハード的に監視して、その時間差がある
値を越えると特定の信号を出力させるようにする。
毎に、あるI/Oポートをアウトするような命令を常駐
させておき、その時間差をソフトで監視するようにす
る。その時間差がある値を越えた場合には、CPU5の
負荷大と判断し、あるI/Oポート(これは後述のスイ
ッチの切り替えに用いる)に切替え信号を出力するよう
にアウト命令を発行する。
ウェアで組んだ場合について図2により説明する。CP
U5の負荷の監視については、予めメインプログラムの
あるステップ数毎に、特定のパルス信号を発生する命令
を埋め込んでおき、そのパルス信号の間隔をハード的に
監視して、一定時間を越えたらスイッチA、Bの切替え
を行うような回路を組んでおく。この仕組みで、CPU
5の負荷が監視できる仕組みを説明する。
5は「何もしない」というプログラムを実行しているの
で、その合間にパルス信号を出す命令を実行しているだ
けの状態では、パルス信号の間隔は一定の周期となる。
つまり、メインプログラムの合間に、いろんな処理を行
うようになると、メインプログラムの一定のステップと
ステップの間に他のプログラムが走るようになり、メイ
ンプログラムの一定ステップ間の時間は長くなる。
タープログラム又はOS(オペレーティングシステム)
と呼ばれるものである。図3(a)はCPU負荷が殆ど
無い場合と大きい場合のパルス信号の出方の説明であ
る。図3(a)において、上段の波形は、CPU5の負
荷が殆どない場合、下段の波形は、CPU5の負荷が大
きい場合のパルス信号の出方を示している。
上記以外にも考えられ、市販のソフトにも同様の機能
(例えば、パルスを出すのではなく現在のCPUの負荷
何%等の表示ソフト)を持ったものは多く存在し、その
手段を用いてもよい。
打鍵信号を、割り込みコントローラ4とCPU5のメイ
ンバスへの接続を切り替える切替え手段である。スイッ
チAがオンのときには、キーボード1からの打鍵信号
は、割り込みコントローラ4に接続される。スイッチB
がオンのときには、キーボード1からの打鍵信号は、C
PU5のメインバスへ接続される。
では、CPU5が発生するパルス間隔が決められた時間
より長くなると、スイッチA、Bの切替え信号を発生す
るようになっている。この時、スイッチAは、CPU5
の負荷が大きいとオンとなり、スイッチBは、CPU5
の負荷が小さいときオンとなる。
る。図3(b)において、上段の波形は、スイッチAの
切替え状態を、下段の波形は、スイッチBの切替え状態
を示している。
いときには、キーボード1からの打鍵信号は、スイッチ
BによりCPU5のメインバスに接続され、打鍵信号の
認識がCPU5により高速に行われる。
打鍵信号の処理のために他の処理が、遅れがちになる
と、打鍵信号はスイッチAにより今度は割り込みコント
ローラ4に接続され、CPU5の負荷が軽減される。こ
うして、全体のシステムとしての効率が上がるようにな
る。
処理の切換えの詳細説明 図4はキーボード部、スイッチA部、割り込みコントロ
ーラ部の説明図であり、図4(a)はキーボード部の説
明、図4(b)はスイッチA部と割り込みコントローラ
部の説明である。図5はスイッチB部とCPUの説明
図、図6はCPU負荷監視部の説明図、図7はキーボー
ド部の処理部のフローチャートである。
装置2とキーボードコントローラ3が設けてある。キー
ボード装置2は、通常シリアルインタフェースでキーボ
ードコントローラ3と呼ばれるマイコンに接続され、キ
ーボードコントローラ3からはデータバス(データバス
D0〜D7の8ビット)と打鍵信号(1ビット)が出力
されている。
部の説明 図4(b)において、スイッチA部は、アンド(AN
D)回路7で構成されている。アンド回路7には、打鍵
信号と切替え信号Aが入力され、出力は割り込みコント
ローラ4に接続されている。
は、アンド回路7を介して、割り込みコントローラ4に
接続される。割り込みコントローラ4には、打鍵信号以
外にも、フロッピィ、ハードディスク、タイマなど各種
の周辺装置からの信号が接続されている。
え信号Aが「1」となると、打鍵信号は、直接割り込み
コントローラ4に接続されるようになる。 c:スイッチB部とCPUの説明 図5において、スイッチB部は、アンド回路8とバッフ
ァA(符号9で示す)で構成されている。アンド回路8
には、打鍵信号と切替え信号Bが入力され、出力はバッ
ファAに接続されている。バッファAには、アンド回路
8の出力とゲート信号Aが入力され、出力はデータバス
(データバスD0〜D7の8ビット)と接続されてい
る。 キーボードコントローラ3からの打鍵信号は、ア
ンド回路8を介してバッファAに接続される。
え信号Bが「1」となると、打鍵信号は、バッファAに
接続されるようになる。バッファAのゲート信号Aは、
CPU5が必要とするときだけ打鍵信号をデータバスに
入れるために使用され、CPU5が打鍵信号を直接読み
だすときに、「0」となる信号である。これは、例え
ば、打鍵信号をI/Oポートのあるレジスタ番号に割り
振っておいて、このI/Oポートの読み取り信号をデコ
ードして生成する。
路11の出力が入力され、切替え信号Aと切替え信号B
が出力される。パルス発生回路11は、CPU5のメイ
ンプログラム(又はOS)に予め埋め込まれた、一定間
隔にパルスを発生させる動作、例えば、これはあるI/
Oポートへの出力命令等で実現できるが、このI/Oポ
ートへの出力という条件をCPU5のデータバスD0〜
D31、アドレス信号、ライトコマンドをデコードする
ことで、CPU負荷監視部6へのパルス信号とする。
見張っていて、その間隔が決められたある一定間隔以内
であった場合には、切替え信号Aを「0」に、切替え信
号Bを「1」とする。その間隔が決められたある一定間
隔以上、つまりCPU5の負荷が大きくなったら、切替
え信号Aを「1」に、切替え信号Bを「0」とする。
10で示す)を介してCPUメインバス(データバスD
0)へも接続されている。バッファBのゲート信号B
は、CPU5が切替え信号Aを読みだすときに、「0」
となる信号である。これは、例えば、切替え信号Aをあ
るレジスタ番号に割り振り、このCPU5のI/Oポー
ト読み取りという条件でデコードするものである。
下の用途に用いる。キーボード処理のプログラムの中に
は当然、CPU5による直接の読み取りの処理と、割り
込み信号の通知によるCPU5の読み取りという二つの
処理を組み込んでおき、このプログラムの走行の条件
を、読み取った切替え信号Aに応じて使い分ける。
合には、CPU5の負荷が軽いものとして、CPU5の
直接読み取り処理が動作する。切替え信号Aが「1」で
あった場合には、割り込み信号の通知による処理を行
う。
理S3に従って説明する。
ら出力されている切替え信号Aの読み出しをバッファB
を介して行い、切替え信号Aが「0」かどうか判断す
る。この判断で「0」の場合は処理S2に移り、「1」
の場合は処理S3に移る。
て、キーボードの打鍵信号の直接読み出し処理を行う。 S3:CPU5は、負荷が重いものとして、割り込みコ
ントローラによる割り込み信号による処理を行う。
とCPUの処理の切替えの説明 図8はハードディスクのDMA転送処理とCPUの処理
の切替えのブロック説明図である。以下、図8に基づい
て、ハードディスクのDMA転送処理とCPUの処理の
切替えの説明をする。
ハードディスク(HDD)装置21、ハードディスク
(HDD)コントローラ22が設けてある。ハードディ
スクコントローラ22は、CPU5、メインメモリ23
とバスで接続されている。また、CPU5は、DMAコ
ントローラ24とCPU負荷監視部6が接続されてい
る。CPU負荷監視部6は、CPU5の処理能力を常に
監視しているもので、前述の図2のものと同じものであ
り、CPU5の負荷状態に応じて、DMAコントローラ
24の有効、無効を出力するものである。
いときには、ハードディスク20とのデータのやり取り
は、CPU5によって直接行われる。ハードディスク2
0とのデータのやり取りは、大部分メインメモリ23に
対して行われるので、この場合は、CPU5が直接ハー
ドディスク20のデータを読んで、メインメモリ23に
書き込むか、又は、メインメモリ23のデータをハード
ディスク20に書き込む動作を行う。
6より、DMA有効信号が発生して、DMAコントロー
ラ24によりDMA転送が行われる。DMA転送では、
CPU5は、直接ハードディスク20の読み込み、書き
込みは行わず、DMAコントローラ24を介して直接ハ
ードディスク20とメインメモリ23との間でデータの
やり取りを行う。DMAコントローラ24の役割は、ハ
ードディスク20とメインメモリ23とのデータのやり
取りの期間と、CPU5とメインメモリ23とのデータ
のやり取りの期間の調停、及び、ハードディスクコント
ローラ22の制御等である。
処理の切替えの説明 図9はアクセラレータの処理とCPUの処理の切替えの
ブロック説明図である。以下、図9に基づいて、アクセ
ラレータの処理とCPUの処理の切替えの説明をする。
1、アクセラレータ32とはバスで接続されている。C
PU負荷監視部6は、CPU5の処理能力を常に監視し
ているもので、前述の図2のものと同じものであり、C
PU5の負荷状態に応じて、アクセラレータ32の有
効、無効を出力するものである。
きには、画像データのやり取り(画像メモリ31へのデ
ータの読み書き)は、CPU5によって直接行われる。
6より、アクセラレータ有効信号が発生して、アクセラ
レータ32と画像データとのやり取りが行われる。この
場合、アクセラレータ32は、CPU5の代わりに、画
像データの組み立て(文字組立、画像のコピー、図形描
画、塗りつぶし等)を行う。
においても、CPU負荷監視部の機構とは別に、CPU
負荷監視部からのDMA有効信号/アクセラレータ有効
信号のON/OFFに応じて、DMAコントローラやア
クセラレータを有効にするソフト処理、及び、CPU処
理を行うためのソフト処理を切り換える等のソフト的な
切替え処理が必要である。
の負荷が軽いときには、周辺機器の制御をCPUが直接
に行うことによって、高速な処理ができる。CPUが他
にも処理を行っており、効率が落ちているときには、C
PU処理の一部を他のプロセッサ(割り込みコントロー
ラ、DMAコントローラ、アクセラレータ等)が行うこ
とによりCPUの負荷を軽くして、全体としてのシステ
ムの効率を高くすることができる。
のような効果がある。 (1):割り込み手段で、中央処理装置へ割り込みを行
い、負荷監視手段で、前記中央処理装置の負荷状態を監
視し、前記中央処理装置の負荷状態に応じて、前記割り
込みによる処理と前記中央処理装置による処理とを切り
換えるため、中央処理装置の負荷が小さいときは、中央
処理装置が高速に直接処理を行い、中央処理装置の負荷
が大きいときは、割り込み処理を行い中央処理装置の負
荷が軽減できるため、全体として処理効率を上げること
ができる。
負荷状態を監視し、前記中央処理装置の負荷状態に応じ
て、直接記憶アクセス転送処理と前記中央処理装置によ
る処理とを切り換えるため、中央処理装置の負荷が小さ
いときは、中央処理装置が高速に直接処理を行い、中央
処理装置の負荷が大きいときは、直接記憶アクセス転送
処理を行い中央処理装置の負荷が軽減できるため、全体
として処理効率を上げることができる。
データの処理を行い、負荷監視手段で、中央処理装置の
負荷状態を監視し、前記中央処理装置の負荷状態に応じ
て、前記アクセラレータ処理と前記中央処理装置による
処理とを切り換えるため、中央処理装置の負荷が小さい
ときは、中央処理装置が高速に直接処理を行い、中央処
理装置の負荷が大きいときは、画像用のアクセラレータ
処理を行い中央処理装置の負荷が軽減できるため、全体
として処理効率を上げることができる。
とCPUの処理の切替えのブロック説明図である。
ある。
部、割り込みコントローラ部の説明図である。
明図である。
である。
ローチャートである。
送処理とCPUの処理の切替えのブロック説明図であ
る。
PUの処理の切替えのブロック説明図である。
Claims (3)
- 【請求項1】中央処理装置と、 該中央処理装置とデータのやり取りを行う周辺機器と、 前記中央処理装置へ割り込みを行う割り込み手段と、 前記中央処理装置の負荷状態を監視する負荷監視手段と
を備え、 前記負荷監視手段の制御で、前記中央処理装置の負荷状
態に応じて、前記割り込みによる処理と前記中央処理装
置による処理とを切り換えることを特徴とした情報処理
装置。 - 【請求項2】中央処理装置と、 該中央処理装置とデータのやり取りを行う周辺機器と、 データを記憶する記憶手段と、 前記中央処理装置の負荷状態を監視する負荷監視手段と
を備え、 前記負荷監視手段の制御で、前記中央処理装置の負荷状
態に応じて、直接記憶アクセス転送処理と前記中央処理
装置による処理とを切り換えることを特徴とした情報処
理装置。 - 【請求項3】中央処理装置と、 該中央処理装置とデータのやり取りを行う周辺機器と、 画像データの処理を行う画像用のアクセラレータと、 前記中央処理装置の負荷状態を監視する負荷監視手段と
を備え、 前記負荷監視手段の制御で、前記中央処理装置の負荷状
態に応じて、前記アクセラレータ処理と前記中央処理装
置による処理とを切り換えることを特徴とした情報処理
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6568397A JPH10260931A (ja) | 1997-03-19 | 1997-03-19 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6568397A JPH10260931A (ja) | 1997-03-19 | 1997-03-19 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10260931A true JPH10260931A (ja) | 1998-09-29 |
Family
ID=13294063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6568397A Pending JPH10260931A (ja) | 1997-03-19 | 1997-03-19 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10260931A (ja) |
-
1997
- 1997-03-19 JP JP6568397A patent/JPH10260931A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6832311B2 (en) | Information processing system and resume processing method used in the system | |
US5765003A (en) | Interrupt controller optimized for power management in a computer system or subsystem | |
JP2002215597A (ja) | マルチプロセッサ装置 | |
US20070101325A1 (en) | System and method for utilizing a remote memory to perform an interface save/restore procedure | |
US20060085794A1 (en) | Information processing system, information processing method, and program | |
EP0419908A2 (en) | Computer system with a sleep mode function | |
JPH0667768A (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
US5619729A (en) | Power management of DMA slaves with DMA traps | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP2006351013A (ja) | 電子装置において保存/リストア手順を行なうための方法及びシステム | |
US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
US5878251A (en) | Computer system and stop clock signal control method for use in the system | |
US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
JPH1153049A (ja) | コンピュータシステム | |
JP2606098B2 (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JPH10260931A (ja) | 情報処理装置 | |
US7171569B2 (en) | Apparatus, method and program product for preventing system mode change by mistaken instruction | |
JPH1173330A (ja) | コンピュータシステム | |
JP4054448B2 (ja) | プログラマブルコントローラ | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP2000285227A (ja) | 情報処理装置とその制御方法 | |
JP2006040063A (ja) | 情報処理装置および情報処理装置のsmi処理方法 | |
JP3047534B2 (ja) | 電力低消費システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040302 |
|
A977 | Report on retrieval |
Effective date: 20060907 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060926 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20061127 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20070626 Free format text: JAPANESE INTERMEDIATE CODE: A02 |