JPH10198524A - ハードディスク制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来装置は複数のハードディスク装置を同時
動作させることができず、原本ハードディスク装置のデ
ータを複写の複写先ハードディスク装置に複写するのに
長時間を要する。 【解決手段】 装置全体を制御するメインボード部２９
と、複数のハードディスク装置夫々に対応して設けられ
たメインボード方向データバッファ、及びハードディス
ク方向データバッファと、バッファ制御部とを有する拡
張ボード部３０と、拡張ボード部に接続される複数のハ
ードディスク装置３１〜３６とより構成する。このた
め、メインボード部から供給されるデータを拡張ボード
部に接続された複数のハードディスク装置に供給して、
これらを同時に動作させることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はハードディスク制御
装置に関し、複数のハードディスク装置を制御する装置
に関する。昨今、パーソナルコンピュータの出荷実績は
増加してきている。その一つの要因として、従来一般ユ
ーザが苦手としていた、基本ソフトウェアや主要なアプ
リケーションソフトウェアの導入作業が、メーカの工場
内で行われるようになってきたため、一般ユーザが、特
に専門知識を必要とせずに高機能なソフトウェアの恩恵
を受ける機会が多くなってきていることがあげられる。

【０００２】もう一つは、高性能化と低価格化である。
プロセッサを始めとするハードウェアの急速な高性能化
と低価格化が同時進行したことによるコストパフォーマ
ンスの大幅な向上があげられる。従って、製造メーカに
とって、以上の２点を考慮した製品の提供が好ましい。
ハードウェアは、ソフトウェア互換性の見地から、主要
なメーカ間で同一又は、類似のアーキテクチャを採用し
ているケースが多く、ハードウェア価格だけで優位性を
確保することは困難な構造になってきている。従って、
製造工程の効率化によるローコスト化を図ることが製品
価格の優位性に大きく係わる。

【０００３】パーソナルコンピュータ工場における、基
本ソフトウェアやアプリケーションソフトウェアの導入
作業は、その中で効率化が要求される部分の一つであ
り、高能率な設備を導入していることが優位に作用す
る。一方、企業利益を確保するためには、設備投資を抑
える必要がある。従って、ハイコストパフォーマンスな
設備の提供が要望されている。

【０００４】

【従来の技術】図９は従来のハードディスク装置の制御
装置の一例のブロック図を示す。同図中、メインボード
１と、それに接続して使用するハードディスク装置（Ｈ
ＤＤ）制御ボード２，３，４，５，６，７と、ＨＤＤ制
御ボードに対して、１対１に接続して使用する原本ＨＤ
Ｄ８、及び複写先ＨＤＤ９，１０，１１，１２，１３か
ら構成される。なお、ＨＤＤ制御ボード及びＨＤＤ数
は、便宜上のものであり、現実の従来技術装置では増減
することがある。

【０００５】装置に、電源が投入されると、メインボー
ド１と、ＨＤＤ制御ボード２，３，４，５，６，７と、
ＨＤＤ８，９，１０，１１，１２，１３は、動作を開始
する。メインボード１のＣＰＵ１４は、メインボードＣ
ＰＵバス２６を介して、ＲＯＭ１６のファームウェアを
フェッチし、ＤＩＳＫインタフェース回路１８を制御
し、内蔵ＨＤＤ１９又は、フロッピィディスク装置２０
から装置全体を機能させるためのソフトウェアをＲＡＭ
１５にロードし、ＲＡＭ１５のソフトウェアをフェッチ
し、ソフトウェアの実行を開始する。ＣＰＵ１４は、本
ソフトウェアの機能により、メインボードＣＰＵバス２
６、ＣＰＵバスｔｏ高速バスインタフェース回路１７、
高速バス２７を介して、ＨＤＤ制御ボード２，３，４，
５，６，７の動作を規定するデータの転送、複写先ＨＤ
Ｄ９，１０，１１，１２，１３に書き込むためのデータ
転送、原本ＨＤＤや複写先ＨＤＤ９，１０，１１，１
２，１３からのデータの受信、受信したデータのＲＡＭ
１５への記憶などを行う。

【０００６】ＨＤＤ制御ボード２，３，４，５，６，７
のＣＰＵ２２は、ＲＯＭ２４のファームウェアをフェッ
チし、命令を実行する。ＣＰＵ２２は、本ファームウェ
アの機能により、ＨＤＤ制御ボードＣＰＵバス２８、高
速バスｔｏＣＰＵバスインタフェース回路２１、高速バ
スを介して、ＨＤＤ制御ボードの動作を規定するデータ
を受信し、ＲＡＭ２３に記憶する。以降、適宜ＲＡＭに
記憶したデータを解析し、その結果に応じて、ＨＤＤ制
御ボードＣＰＵバス２８を介して、ＨＤＤインタフェー
ス回路２５を制御し、ＲＡＭ２３にデータをＨＤＤに書
き込んだり、ＨＤＤから読み込んだＲＡＭ２３のデータ
をＨＤＤ制御ボードＣＰＵバス２８、高速バスｔｏＣＰ
Ｕバスインタフェース回路２１、高速バス２７を介して
メインボード１に転送したりする。その後、ＨＤＤ制御
ボード２，３，４，５，６，７は夫々のＨＤＤ動作ステ
ータスデータをメインボード１に転送する。

【０００７】このように、本従来技術による装置では、
メインボード１と、ＨＤＤ制御ボード２，３，４，５，
６，７間で相互にデータ転送を行い、全体の動作をメイ
ンボード１のソフトウェアにより管理することで、ＨＤ
Ｄデータ複写装置として機能するように考慮されてい
る。

【０００８】

【発明が解決しようとする課題】しかしながら、従来装
置は、３つの問題点を持っている。第１に、この装置
は、マルチＣＰＵシステムとなることと、高速バスとＣ
ＰＵバスのインタフェースを各ボードに設ける必要があ
ることにより、コスト高となる傾向が強い。

【０００９】第２に、メインボード１とＨＤＤ制御ボー
ド２，３，４，５，６，７間のデータ転送は高速バス２
７で行うが、ある局面で、メインボード１との間でデー
タ転送可能なのは、ＨＤＤ制御ボード２，３，４，５，
６，７のうちのただ１枚のボードのみである。従って、
装置全体として、効率よく動作するためには、見かけ上
各ＨＤＤが同時に動作しているように見えるように、Ｈ
ＤＤの動作スピードに対して十分に高速なバスを使用し
てデータ転送する必要がある。しかし、現在のＨＤＤ制
御ボード数で、十分な性能のバスであっても、ＨＤＤ制
御ボード、及びＨＤＤ数を増設することにより、バスの
転送スピードがネックになり、ＨＤＤ制御ボードのデー
タ持ち時間が発生するようになり、規模拡大に見合った
性能向上が望めなくなる。このことから、装置規模拡大
に対するポテンシャルが小さいという問題がある。

【００１０】第３に、複写先ＨＤＤ９〜１３に書き込ま
れたデータが原本ＨＤＤの内容と一致しているかどうか
検証する工程において、まず、原本ＨＤＤ８のデータを
ＲＡＭ１５のある領域に記憶し、各々の複写先ＨＤＤ９
〜１３のデータをＲＡＭ１５のそれぞれ独立した領域に
記憶し、ＣＰＵ１４により原本ＨＤＤのデータと、各複
写先ＨＤＤのデータが一致しているかを検証するソフト
ウェアが実行される。ここでは、複写先ＨＤＤ数＋１台
のＨＤＤからの、順次的なデータ転送が発生することに
加え、ソフトウェアの動作時間も加り時間がかかるとい
う問題がある。

【００１１】本発明は上記の点に鑑みなされたもので、
複数のハードディスク装置を同時に動作させることがで
き、原本ハードディスク装置のデータを複数の複写先ハ
ードディスク装置に短時間で複写でき、かつ短時間で検
証できるハードディスク制御装置を提供することを目的
とする。

【００１２】

【課題を解決するための手段】請求項１に記載の発明
は、制御データを入出力する制御用インタフェースと、
ハードディスクデータを入出力するハードディスクイン
タフェースとを有し、装置全体を制御するメインボード
部と、複数のハードディスク装置夫々に対応して設けら
れ、ハードディスク装置から供給されるデータを上記ハ
ードディスクインタフェースに供給するメインボード方
向データバッファ、及び上記ハードディスクインタフェ
ースから供給されるデータをハードディスク装置に供給
するハードディスク方向データバッファと、上記制御用
インタフェースから供給される制御データに応じて複数
のメインボード方向データバッファのいずれか１つを選
択して動作させ、かつ、複数のハードディスク方向デー
タバッファの１つ又は複数を選択して動作させるバッフ
ァ制御部とを有する拡張ボード部と、上記拡張ボード部
に接続される複数のハードディスク装置とよりなる。

【００１３】このため、メインボード部から供給される
データを拡張ボード部に接続された複数のハードディス
ク装置に供給して、これらを同時に動作させることが可
能となる。請求項２に記載の発明は、請求項１記載のハ
ードディスク制御装置において、前記メインボード部は
前記拡張ボード部に接続された複数のハードディスク装
置を同時動作させる。

【００１４】このため、複数のハードディスク装置で同
時に読み出し、又は書き込みを行うことが可能となる。
請求項３に記載の発明は、請求項２記載のハードディス
ク装置において、 前記メインボード部は前記拡張ボー
ド部に接続された原本のハードディスク装置から読み出
したデータを上記拡張ボードに接続された複数の複写先
のハードディスク装置に同時に複写する。

【００１５】このため、複数のハードディスク装置に対
するデータの複写を短時間で行うことができる。請求項
４に記載の発明は、請求項３記載のハードディスク制御
装置において、前記拡張ボード部は、前記原本のハード
ディスク装置から読み出されたデータと、これと同時に
前記複数の複写先のハードディスク装置から読み出され
たデータ夫々とを比較して異なる場合にエラーとするデ
ータ比較手段を有する。

【００１６】このため、複数の複写先ハードディスク装
置のデータが原本ハードディスク装置のデータと同一か
否かを短時間に検証することができる。請求項５に記載
の発明は、請求項１乃至４のいずれか記載のハードディ
スク制御装置において、前記拡張ボード部は、接続され
る複数のハードディスク装置から供給されるステータス
データ及び制御信号夫々の論理演算を行って前記メイン
ボード部に供給する単一のステータスデータ及び制御信
号を生成するタイミングアジャスト手段を有する。

【００１７】このため、複数のハードディスク装置を同
時に動作させてもメインボード部では単一のハードディ
スク装置が動作しているのと等価となり、複数のハード
ディスク装置の同時制御が可能となる。請求項６に記載
の発明は、請求項５記載のハードディスク制御装置にお
いて、前記タイミングアジャスト手段は、前記バッファ
制御部により未選択のハードディスク方向データバッフ
ァに接続されるハードディスク装置に対応するステータ
スデータ及び制御信号夫々のデフォルト値を発生する。

【００１８】これにより、未選択のハードディスク装置
によって誤ったステータスデータ及び制御信号がメイン
ボード部に供給されることがなく、選択された複数のハ
ードディスク装置の同時制御が可能となる。請求項７に
記載の発明は、請求項５又は６記載のハードディスク制
御装置において、前記タイミングアジャスト手段は、前
記拡張ボード部に未接続のハードディスク装置に対応す
るステータスデータ及び制御信号夫々のデフォルト値を
発生する。

【００１９】これにより、拡張ボード部に接続されてな
いハードディスク装置があっても誤ったステータスデー
タ及び制御信号がメインボード部に供給されることがな
く、接続された複数のハードディスク装置の同時制御が
可能となる。請求項８に記載の発明は、請求項１記載の
ハードディスク制御装置において、前記メインボード部
の制御用インタフェースは、低速データの通信を行うシ
リアルインタフェースと、高速データ通信を行うパラレ
ルインタフェースとを有する。

【００２０】このため、低速の通信で時間的余裕のある
命令等をシリアルインタフェースを用いて通信するため
にソフトウェアが簡単となり、かつ、原本ハードディス
ク装置からのデータ読み出しと、複写先ハードディスク
装置へのデータ書き込みとの切り換えをパラレルインタ
フェースを用いて通信するために高速に行うことができ
る。

【００２１】請求項９に記載の発明は、請求項１記載の
ハードディスク制御装置において、前記拡張ボードに接
続される複数のハードディスク装置の代りに、ハードデ
ィスク装置を搭載し、前記メインボード部に対して疑似
的にハードディスク装置として認識されるコンピュータ
である疑似ハードディスク装置を複数接続する。

【００２２】このため、ハードディスク装置を内蔵した
複数のコンピュータを疑似ハードディスク装置として拡
張ボード部に接続して、原本ハードディスク装置からの
データを複数のコンピュータに内蔵されたハードディス
ク装置に複写し、かつ、検証でき、複写及び検証の作業
性を向上できる。

【００２３】請求項１０に記載の発明は、請求項１記載
のハードディスク制御装置において、前記メインボード
部をコンピュータに接続し、上記コンピュータから前記
拡張ボード部に接続される複数のハードディスク装置を
アクセスさせる。

【００２４】このため、コンピュータから複数のハード
ディスク装置を１台のハードディスク装置として認識さ
せることができ、コンピュータに接続されるハードディ
スク装置の容量を大きくすることができる。請求項１１
に記載の発明は、請求項１０記載のハードディスク制御
装置において、前記複数のハードディスク装置に同一デ
ータを書き込み、任意のハードディスク装置から読み出
したデータにエラーが発生したとき、他のハードディス
ク装置からデータの読み出しを行わせる。

【００２５】このため、ハードディスク装置の２重化、
又はそれ以上の多重化を簡単かつローコストで実現でき
る。

【００２６】

【発明の実施の形態】図１は本発明装置の第１実施例の
ブロック図を示す。同図中、本発明装置はメインボード
部としてのメインボード２９と、拡張ボード部としての
ＨＤＤ拡張ボード３０と、原本ＨＤＤ３１と、複写先Ｈ
ＤＤ３２，３３，３４，３５，３６から構成される。但
し、この複写先ＨＤＤ数は、便宜上の数であり、現実に
は、もっと多くの複写先ＨＤＤが接続可能なように、Ｈ
ＤＤ拡張ボード内は構成されている。

【００２７】同図中、装置に電源が投入されると、メイ
ンボード２９のＣＰＵ３７はＲＯＭ３９に格納されてい
るファームウェアのフェッチを開始し、ファームウェア
を実行し、メインボードＣＰＵバス４３を介してハード
ディスクインタフェースとしてのＤＩＳＫインタフェー
ス回路４１を制御し、フロッピィディスク装置４２から
装置全体をＨＤＤ複写装置として機能させるためのソフ
トウェアを読み込み、このソフトウェアの実行を開始す
る。まず、ＣＰＵ３７は、メインボードＣＰＵ４３を介
して制御用インタフェースとしてのシリアル／パラレル
インタフェース回路４０を制御し、シリアルインタフェ
ース４４からＨＤＤ拡張ボード３０に対して、これから
行う動作に適合した状態にハードウェアを設定するため
の情報を送信する。この間、ＨＤＤ拡張ボード３０のＣ
ＰＵ４９は、ＲＯＭ４７のファームウェアをフェッチ及
び実行し、シリアルインタフェース回路（シリアルＩ
Ｆ）５１からの情報入力を監視している。

【００２８】ＣＰＵ４９は、シリアルＩＦ５１からの情
報入力を認識すると、情報の内容を解析し、その結果に
応じて、ＨＤＤセレクトレジスタ５３、動作モードレジ
スタ５４、バスセレクトレジスタ５５のいずれかを設定
することで、ＨＤＤ拡張ボード３０のハードウェアを以
降の動作に対応できるように設定する。ＨＤＤセレクト
レジスタ５３は、制御対象のＨＤＤを決定するための情
報をシリアルインタフェース４４から供給されて設定す
る。動作モードレジスタは、原本ＨＤＤから複写先ＨＤ
Ｄへのデータ複写（以下複写モード）を行うのか、原本
ＨＤＤと各複写先ＨＤＤの内容の照合（以下照合モー
ド）を行うのか、及び原本ＨＤＤ書き込み防止回路を有
効にするか、の情報を入力した際に設定される。

【００２９】バスセレクトレジスタ５５は、制御対象の
ＨＤＤを決定するための情報を入力した際に、バス信号
の衝突を防止するために、ＨＤＤ３１〜３６夫々のメイ
ンボード方向データバッファ６６ａ〜６６ｆを制御する
ための情報がセットされる。バッファＥＮ信号発生回路
５８は、ＨＤＤセレクトレジスタ５３、動作モードレジ
スタ５４、バスセレクトレジスタ５５、原本／複写先選
択回路５６、ステータスレジスタアクセス検出回路６０
から信号を供給されてデータバッファ６４ａ〜６４ｆ，
６６ａ〜６６ｆのイネーブル信号を生成し、これらに供
給する。

【００３０】バッファＥＮ信号発生回路５８はステータ
スレジスタ又はオルタネイトステータスレジスタ（これ
らのレジスタは、ＨＤＤ３１〜３６夫々の内部にあり、
メインボードから適宜読み出される）をメインホード２
９が読み出した際に、真の信号を出力するステータスレ
ジスタアクセス検出回路６０から信号を供給され、ステ
ータスレジスタアクセス検出回路６０からの信号が偽で
ある場合に、他の入力信号により、メインボード方向デ
ータバッファ６６ａ〜６６ｆ及びＨＤＤ方向データバッ
ファ６４ａ〜６４ｆの内の必要なバッファのみにイネー
ブル信号を供給する。

【００３１】イネーブル信号を与えられたバッファは入
力された信号を出力可能になり、与えられなかったバッ
ファの出力は入力されている信号に無関係に、値が１で
も０でもないハイインピーダンス状態になり、そのバッ
ファより前段の回路は事実上存在しないのと同じ状態に
なる。このことにより、メインボード２９は、命令の伝
達及びデータを送受信すべきＨＤＤを選択可能になる。
上記のレジスタ５２〜５５及びバッファＥＮ信号発生回
路５８がバッファ制御部に対応する。

【００３２】複数のＨＤＤの同時制御をうまく実行する
ためには、全ての対象ＨＤＤを制御しうるタイミングを
作ることと、特定のＨＤＤのみが固有の状態になった場
合の状態伝達を実現する必要がある。これを実現してい
るのが、ステータスデータタイミングアジャスト回路６
１、及び制御信号タイミングアジャスト回路６２からな
るタイミングアジャスト手段である。

【００３３】ステータスデータタイミングアジャスト回
路６１は、ＣＰＵ３７からステータスレジスタかオルタ
ネイトデータレジスタが読み込まれた場合にステータス
レジスタアクセス検出回路６０により、ステータスバッ
ファ６５が有効とされ、メインボード２９に対して出力
可能になる。ステータスデータは、ビット毎に意味を持
つ８ビットデータであり、制御，データ転送タイミング
及び、動作中に発生したエラーに関する状態を示す。ス
テータスデータタイミングアジャスト回路６１には、原
本ＨＤＤ３１を含む全ＨＤＤ３１〜３６から信号入力さ
れ、制御，データ転送タイミングを示すビットについて
は、全ＨＤＤが真になった時真を出力する。また、接続
ＨＤＤ数が少ないことにより、ＨＤＤからの信号が未入
力となる場合は、その入力が真となるように回路を構成
してある。動作中に発生したエラーに関する状態を示す
ビットについては、１台でも真になっていれば、真を出
力するようにしている。接続ＨＤＤ数が少ないことによ
り、ＨＤＤからの信号が未入力となる場合は、その入力
が偽になるように回路を構成している。

【００３４】制御信号タイミングアジャスト回路６２か
ら出力される信号種は、動作終了タイミングを示す割り
込み信号（以下割り込み信号）と、１６ビットデータ転
送の実行中を示す信号（以下データ転送中）と、ＣＰＵ
３７に対してウェイトを要求する信号（以下ＷＡＩＴ信
号）がある。割り込み信号とデータ転送中については、
全てのＨＤＤ３１〜３６からの入力が真の場合に、真と
なるようにしている。接続ＨＤＤ数が少ないことによ
り、ＨＤＤからの信号が未入力となる場合は、その入力
が真になるように回路を構成している。

【００３５】ＷＡＩＴ信号については、基本的に、１台
でも信号を真にするＨＤＤがあれば、真を出力するよう
にしている。ＷＡＩＴ信号は、ＨＤＤがＣＰＵ３７に対
して適切に応答できない場合に、ＨＤＤが出力するため
の信号であり、ＣＰＵ３７のＨＤＤへのアクセスを示す
信号からある一定の時間以内に真にしない場合、ＣＰＵ
３７はＷＡＩＴ信号を受け付けない。この状況になる
と、ＣＰＵ３７とＨＤＤ間のデータ転送タイミングにず
れが生じ、ＣＰＵ３７が誤ったデータを受け取ったり、
ＨＤＤに誤ったデータを書き込んだりする状態になる。
しかも、本実施例のＨＤＤ拡張ボード３０では、信号安
定と、ＨＤＤセレクト機能の実現などの目的で使用して
いるバッファ６６ａ〜６６ｆの信号遅延により、ＷＡＩ
Ｔ信号が受付られないばかりか、ＨＤＤがＷＡＩＴ信号
を出力しない場合にも適切なデータ転送タイミングを確
保できない。そこで、図２，図３に示すようにＣＰＵ３
７に対して伝えるＷＡＩＴ信号をＨＤＤ拡張ボード内で
作成するようにしている。

【００３６】図２は、ＨＤＤがＷＡＩＴ信号を出力した
時のＣＰＵ３７に伝えるＷＡＩＴ信号の作成方法を示す
タイミングチャートである。図２（Ａ）に示すＣＰＵの
ＨＤＤアクセス信号の立ち下がりから、同図（Ｂ）に示
すＷＡＩＴの規格上のタイミングを示すＷＡＩＴ規格タ
イミングの立ち下がりまでの最大時間ａに対して、同図
（Ｃ）に示す現実のＨＤＤの出力のＷＡＩＴがＣＰＵ３
７に伝わるのに、時間ｂだけ超過してしまう場合、ＨＤ
Ｄ拡張ボード３０内で、同図（Ｄ）に示すＷＡＩＴ信号
を発生させ、時間ｂに対してマージンのある時間ｃだけ
保持し、同図（Ｃ），（Ｄ）を合成して、同図（Ｅ）に
示すＣＰＵに伝えるＷＡＩＴ信号を作る。

【００３７】図３は、ＨＤＤがＷＡＩＴ信号を出力しな
い時のＣＰＵ３７に伝えるＷＡＩＴ信号の作成方法を示
すタイミングチャートである。ここでは、図３（Ａ）に
示すＣＰＵのＨＤＤアクセス信号の立上りから同図
（Ｂ）に示すＷＡＩＴ規格タイミングの立ち下がりまで
の最大時間ａに対して同図（Ｃ）に示す時間ａ＋ｃだけ
値０の信号を作り、ＣＰＵ３７に対して出力する。

【００３８】図４はステータスデータタイミングアジャ
スト回路６１の一実施例のブロック図を示す。ステータ
スデータタイミングアジャスト回路６１は処理する信号
の内容により２タイプの処理を行っている。第１のタイ
プは動作中のＨＤＤのうち１台でも信号をアサートした
ＨＤＤがあれば、メインボード２９に対してアサートす
る必要のある信号に対する処理であり、かつ、ＨＤＤが
未選択又は未接続のディスクインタフェースポート（Ｈ
ＤＤ拡張ボード３０のＨＤＤ３１〜３６の接続端子）に
よってメインボード２９への信号のアサート条件が不当
に整うことを防止する構成である。

【００３９】この第１のタイプの処理を受ける信号はＨ
ＤＤがコマンド受け付け不能であることを示すビジー信
号と、ＨＤＤにエラーが発生したことを示すエラー通知
信号であり、ＨＤＤ３１〜３６夫々の出力する上記信号
はバッファ回路１００〜１０５夫々に供給される。バッ
ファ回路１００〜１０５は同一構成であり、入力端子が
抵抗を介して接地され、出力端子が抵抗を介して正の電
源（＋５Ｖ）に接続され、制御端子にバッファＥＮ信号
発生回路５８からのＨＤＤ対応のイネーブル信号を供給
されたインバータで構成されている。

【００４０】バッファ回路１００〜１０５は対応するＨ
ＤＤのイネーブル信号がアサート（ＨＤＤ選択）されて
いれば、供給される信号を反転して次段のインバータ１
０７〜１１２に供給し、イネーブル信号がデアサート
（ＨＤＤ未選択）ならば、出力端子が電源に接続されて
いるので次段のインバータ１０７〜１１２に固定的に値
１を供給する。ＨＤＤ３１〜３６の未接続時にはバッフ
ァ回路１００〜１０５の入力端子が接地されているので
値０が供給される。

【００４１】このため、未選択又は未接続のＨＤＤに対
応するインバータ１０７〜１１２は必ず値０を出力し、
このインバータ１０７〜１１２出力はオア回路１１４に
供給される。オア回路１１４は供給される信号が全て値
０のときにのみ値０を出力し、その他の場合に値１を出
力する。このため、選択されたＨＤＤのうち１台でもビ
ジー，エラー通知信号をアサートした場合に、メインボ
ード２９に対してビジー，エラー信号がアサートされ
る。またＨＤＤ未接続時にビジー信号が値０となる構成
のため、ＨＤＤ起動時には、ＨＤＤはしばらくの間ビジ
ー信号を値１とすることを利用して、ＨＤＤ電源投入直
後にチェックを行って瞬時にしてＨＤＤ接続の有無を判
定できる。

【００４２】第２のタイプは、全ての動作中のＨＤＤが
信号をアサートした場合にのみメインボード２９に対し
てアサートすべき信号に対する処理であり、かつＨＤＤ
が未選択又は未接続のディスクインタフェースポートに
よってメインボードへの信号のアサート条件が整うこと
を阻害しない構成である。この第２のタイプの処理を受
ける信号は制御タイミング信号であり、ＨＤＤ３１〜３
６夫々の出力する制御タイミング信号はバッファ回路１
１５〜１２０夫々に供給される。バッファ回路１１５〜
１２０は同一構成であり、出力端子が抵抗を介して正の
電源（＋５Ｖ）に接続され、制御端子にバッファＥＮ信
号発生回路５８からのＨＤＤ対応のイネーブル信号を供
給されたバッファで構成されている。

【００４３】バッファ回路１１５〜１２０は対応するＨ
ＤＤのイネーブル信号がアサート（ＨＤＤ選択）されて
いれば、供給される信号を出力し、イネーブル信号がデ
アサート（ＨＤＤ未選択）ならば、出力端子が電源に接
続されているのでバッファ回路１１５〜１２０は固定的
に値１を出力する。また、未接続のＨＤＤに対応するバ
ッファ回路１１５〜１２０は必ず値１を出力し、このバ
ッファ回路１１５〜１２０出力はアンド回路１２３に供
給される。アンド回路１２３は供給される信号が全て値
１のときにのみ値１を出力し、その他の場合に値０を出
力する。このため、接続され、選択されている全てのＨ
ＤＤが制御タイミング信号をアサートした場合に、メイ
ンボード２９に対して制御タイミング信号がアサートさ
れる。

【００４４】図５は制御信号タイミングアジャスト回路
６２の一実施例のブロック図を示す。制御信号タイミン
グアジャスト回路はＷＡＩＴ信号，データ転送中，割り
込み要求信号を処理し、全てのＨＤＤ３１〜３６からの
入力が値１の場合、メインボードに対して値１を供給す
る。但し、図中、バーを付加したＷＡＩＴ信号とデータ
転送中は負論理の信号であるため負論理入力のオア論理
として考える。即ち１台以上のＨＤＤが信号を値０（ア
サート）した場合、メインボード２９に対して信号をア
サートするように動作する。またＷＡＩＴ信号は本回路
の生成信号と合成された後に出力される。

【００４５】ＨＤＤ３１〜３６が出力するＷＡＩＴ信
号，データ転送中，割り込み要求信号は、バッファ回路
１３２〜１３７夫々に供給される。バッファ回路１３２
〜１３７は同一構成であり、出力端子が抵抗を介して正
の電源（＋５Ｖ）に接続され、、制御端子にバッファＥ
Ｎ信号発生回路５８からのＨＤＤ対応のイネーブル信号
を供給されたバッファで構成されている。バッファ回路
１３２〜１３７は対応するＨＤＤのイネーブル信号がア
サート（ＨＤＤ選択）されていれば、供給される信号を
出力し、イネーブル信号がデアサート（ＨＤＤ未選択）
ならば、出力端子が電源に接続されているのでバッファ
１３２〜１３７は固定的に値１を出力する。また、未接
続のＨＤＤに対応するバッファ回路１３２〜１３７は必
ず値１を出力し、このバッファ回路１３２〜１３７出力
はアンド回路１３９に供給される。アンド回路１３９は
供給される信号が全て値１のときにのみ値１を出力し、
その他の場合に値０を出力する。

【００４６】フリップフロップ１４１はＤＩＳＫインタ
フェース回路４１から負論理のＨＤＤアクセス信号をク
ロック入力端子に供給され、データ入力端子に値１を供
給され、ＨＤＤアクセス信号をディレイ回路１４２で遅
延した信号をクリア入力端子に供給されている。これに
よってフリップフロップ１４１はＨＤＤアクセス信号を
供給されると負論理のＷＡＩＴ信号を生成し、このＷＡ
ＩＴ信号はアンド回路１４０に供給されてアンド回路１
３９から供給されるＷＡＩＴ信号と負論理の論理和をと
られ、図１の制御信号出力バッファ６３に供給される。

【００４７】次に図１に示す装置の動作について説明す
る。本装置は、接続されているＨＤＤの認識工程（以下
認識工程）と、原本ＨＤＤの内容を複写先ＨＤＤに複写
する複写工程（以下複写工程）と、複写された内容が原
本ＨＤＤの内容と一致しているかの検証工程（以下検証
工程）からなる。

【００４８】認識工程では、まず、ＣＰＵ３７は、シリ
アルインタフェース４４により、原本／複写先選択回路
５６が、原本ＨＤＤ３１を制御及びデータの送受信対象
とする信号を出力するためのデータを出力し、動作モー
ドレジスタ５４に複写モード及び原本ＨＤＤ書き込み防
止回路５９を有効と設定するようにデータを送信し、Ｈ
ＤＤセレクトレジスタ５３が、原本ＨＤＤ３１のみが選
択された状態になるように、データ送信することによ
り、ステータスレジスタアクセス回路４０の出力が偽の
ときに原本ＨＤＤ３１のＨＤＤ方向バッファ６４ａとメ
インボード方向データバッファ６６ａのみが有効にな
り、原本ＨＤＤ３１の制御やデータの送受信が可能にな
る。この状態で、ＨＤＤのモデルナンバー，容量，ブロ
ック長，ブロック数などのＨＤＤパラメータを取得する
ためのコマンドを与える。このコマンドが正常に終了す
れば、原本ＨＤＤ３１が存在し、正常動作可能と判断
し、複写先ＨＤＤの認識作業に移行する。

【００４９】次に、ＣＰＣＵ３７は原本／複写先選択回
路５６が、複写先ＨＤＤのうちの１台を制御及びデータ
の送受信対象とする信号を出力するように、シリアルイ
ンタフェース４４からデータを送出し、ＨＤＤセレクト
レジスタ５３に、制御及びデータ送受信の対象としたい
任意の複写先ＨＤＤのみが設定されるようにデータを送
信する。ＨＤＤセレクトレジスタ５３に１台の複写先Ｈ
ＤＤが設定されるのと同時に、ＨＤＤ拡張ボード３０の
ファームウェア機能によりＨＤＤセレクトレジスタ５３
で指定された複写先ＨＤＤのメインボード方向データバ
ッファと、ＨＤＤ方向データバッファが有効になるよう
にバスセレクトレジスタ５５が設定される。

【００５０】なお、本来バスセレクトレジスタ５５は、
複数のＨＤＤのみが選択されている場合に、複数のメイ
ンボード方向データバッファが有効になってバスが衝突
するのを避けるために、選択されているうちの１台のＨ
ＤＤに対するメインボード方向データバッファのみを有
効にするように用いられる。この状態で、ステータスレ
ジスタアクセス検出回路６０の出力が偽のときに指定Ｈ
ＤＤ方向データバッファとメインボード方向データバッ
ファのみが有効になり、原本ＨＤＤ３１の制御やデータ
の送受信が可能になる。ここで、ＨＤＤパラメータを取
得するためのコマンドを発行し、コマンドが正常に終了
し、シリアルナンバーのような固有値を除いて、原本Ｈ
ＤＤのパラメータと一致していれば、その複写先ＨＤＤ
を有効とする。以下、同様に他の複写先ＨＤＤについて
も、認識作業を行うことで、認識工程は終了する。

【００５１】認識工程で、注意すべきことは、ＨＤＤ拡
張ボード３０に常に最大数の複写先ＨＤＤが接続されて
いるとは限らないことであり、単純にＨＤＤの応答を期
待した方法であると、ＨＤＤが未接続の場合、比較的長
いタイムアウト時間を経過した後でないと未接続である
ことを認識できないからである。なぜならば、ＨＤＤは
電源投入時などに３０秒もコマンドを受け付けないこと
があるからである。そこで、本発明装置では、ＨＤＤパ
ラメータを取得する以前に次の方法で未接続箇所を予め
制御対象から外す方法を取っている。

【００５２】ＨＤＤ３１〜３６は、パワーオンシーケン
スにおいて約３０秒以内の間ステータスレジスタのビジ
ービットを真にする。従って、ＨＤＤ拡張ボード３０の
回路を、ＨＤＤが未接続な状態で、ステータスレジスタ
を読み込まれた場合に、ビジーが偽で、コマンド発行可
能を示す信号が真になるように構成することで、ビジー
が真であるならば、ＨＤＤが接続されていると判断でき
る。ビジーが偽の場合は、そのドライブへのコマンド発
行を試みて、正常な応答が得られた場合ＨＤＤを有りと
し、そうでなければ未接続と判断する。ビジーが偽で、
ＨＤＤが通電及び接続されているならば、コマンドへの
応答はただちに発生するので、未接続による応答なし
を、短いタイムオーバ時間の経過で判断することができ
る。

【００５３】複写工程では、動作モードレジスタ５４を
複写モード，及び、原本ＨＤＤ書き込み防止回路５９を
有効にするように設定し、回路の誤動作や制御上のミス
が発生しても原本ＨＤＤ３１の内容の破壊を防止するよ
うにする。複写モードの場合、バッファＥＮ信号発生回
路５８内で、原本／複写選択回路５６からの入力が有効
になる。ＨＤＤセレクトレジスタ５３には、原本ＨＤＤ
３１と、複写を実行する複写先ＨＤＤ（例えば３２〜３
６）が指定され、原本／複写先選択回路５６からのバッ
ファＥＮ信号発生回路５８へ供給される信号が原本ＨＤ
Ｄ選択となることで、バッファＥＮ信号発生回路５８
は、原本ＨＤＤのＨＤＤ方向データバッファ６４ａを有
効にする信号を出力する。

【００５４】バスセレクトレジスタ５５には、原本ＨＤ
Ｄのメインボード方向データバッファ６６ａが、複写先
ＨＤＤの中の１台だけのメインボード方向バッファ（例
えば６６ｂ）が有効になるように設定され、原本／／複
写先選択回路５６が原本選択になっているので、バッフ
ァＥＮ信号発生回路５８は、原本ＨＤＤのメインボード
方向バッファ６６ａを有効にする信号を出力する。従っ
て、原本ＨＤＤの双方向バスが有効になり、メインボー
ド２９からの制御を受けて原本ＨＤＤからのデータ読み
込みが実行される。

【００５５】次に、原本／複写先選択回路５６を複写先
選択に制御されると、ＨＤＤセレクトレジスタ５３によ
り指定された全ての複写先ＨＤＤのＨＤＤ方向データバ
ッファ６４ｂ〜６４ｆが有効になり、バスセレクトレジ
スタ５５で指定された１台の複写先ＨＤＤのメインボー
ド方向データバッファ６６ｂが有効になる。この状態
で、読み込んだデータを指定した複写先ＨＤＤに書き込
む準備が出来たことになるが、複数のＨＤＤの同時制御
をうまく実行するためには、全ての対象ＨＤを制御しう
るタイミングを作ることと、特定のＨＤＤのみが固有の
状態になった場合の状態伝達を実現する必要がある。こ
れを実現しているのが、ステータスデータタイミングア
ジャスト回路６１、及び、制御信号タイミングアジャス
ト回路６２である。

【００５６】ステータスデータは、ステータスレジスタ
が、ＣＰＵ３７から読み込まれた際に、ステータスレジ
スタアクセス検出回路６０により、ステータスバッファ
６５が有効になりメインボード２９に対して転送され
る。制御信号は、ＨＤＤの状態により、ＣＰＵ３７に対
して非同期に発生する。ステータスデータは、ビット毎
に意味を持つ８ビットデータであり、制御，データ転送
タイミング及び、動作中に発生したエラーに関する状態
を示す。制御信号は、独立した信号線を使用しており、
動作終了タイミングを示す割り込み信号と、データ転送
中、ＣＰＵに対するＷＡＩＴ信号がある。このうち制
御，データ転送，動作終了タイミングについては、全対
象ＨＤＤの該当信号が真の場合にメインボードに対し
て、信号を真にし、その他については、１台でも真なら
ば真にするようにしている。エラー発生時は、１台毎に
リトライさせ、エラー発生ＨＤＤを特定することができ
る。

【００５７】このようにして、複数のＨＤＤを単一制御
で同時動作させることを可能とし、書き込み制御と、書
き込みデータを転送することで、全複写先ＨＤＤ３２〜
３６に対してデータの複写を同時に行う。また、ＨＤＤ
全体のデータを複写するためには、原本ＨＤＤ３１から
のデータリードと、複写先ＨＤＤ３２〜３６への複写を
繰り返す必要があるために、原本／複写先選択回路５６
のパラレルインタフェース４５を用いた設定により、直
接回路的にバス切り替えを行うことで、データリードと
複写の切り替え時間の短縮を実現している。

【００５８】検証工程は、ＨＤＤ拡張ボードの動作モー
ドレジスタに検証モードを設定することにより実行可能
になる。原本ＨＤＤ３１と、指定された全ての複写先Ｈ
ＤＤ（例えば３２〜３６）のＨＤＤ方向データバッファ
６４ａ〜６４ｆと、原本ＨＤＤのメインボード方向デー
タバッファ６６ａが有効になる。ステータスデータタイ
ミングアジャスト回路６１及び、制御信号タイミングア
ジャスト回路６２は、複写工程と同様に機能し、ＣＰＵ
３７の読み出し制御により、原本ＨＤＤ３１と、指定さ
れた全ての複写先ＨＤＤが読み出しを実行し、読み出さ
れたデータは、データ比較手段であるデータ比較回路５
７に供給され各複写先ＨＤＤのデータが、原本ＨＤＤの
データと一致しているかをチェックされる。エラーがあ
れば、エラーレジスタ５２のエラー発生複写先ＨＤＤに
対応するビットがセットされ、ＣＰＵ４９により、シリ
アルインタフェースを介して、メインボードに通知され
る。しかるべき後に、ＣＰＵ３７から、シリアルインタ
フェース４４を介して、原本ＨＤＤと内容が不一致だっ
た複写先ＨＤＤを検証対象から外すように指示される。

【００５９】図６は本発明装置の第２実施例のブロック
図を示す。この実施例は、第１実施例に対して、更に作
業性を向上させるため、ＨＤＤ３２〜３６の代りに疑似
ＨＤＤ８０，８１，８２，８３，８４を接続する。メイ
ンボード２９、ＨＤＤ拡張ボード３０、及び原本ＨＤＤ
３１は第１実施例と同様なので説明を省略し、疑似ＨＤ
Ｄ８０〜８４について説明する。通常疑似ＨＤＤはパー
ソナルコンピュータなどのコンピュータ機器そのもの
に、外部ＨＤＤの接続を可能とする拡張ＤＩＳＫインタ
フェースを搭載して構成される。

【００６０】図７は疑似ＨＤＤの一実施例のブロック図
を示す。同図中、ＣＰＵ８６は、ＣＰＵバス９４、バス
コントロール回路８７、ローカルバス９５を介して、Ｒ
ＯＭ８９のプログラムをチェックし、全体を疑似ＨＤＤ
として機能させるためのソフトウェアを、ＣＰＵバス９
４、バスコントロール回路８７、ローカルバス９５、デ
ィスクインタフェース回路９０を介して、フロッピィデ
ィスク装置９３からＲＡＭ８８にロードする。次に、Ｒ
ＡＭ８８にロードしたソフトウェアをフェッチし、ソフ
トウェアを実行する。ソフトウェアは、拡張ＤＩＳＫイ
ンタフェース回路９１を接続し、ＨＤＤインタフェース
９３に接続する制御装置（メインボード２９及びＨＤＤ
拡張ボード３０）にとってＨＤＤが接続されているよう
に認識されるよう機能する。

【００６１】以下、これを実現するためのソフトウェア
の機能について説明する。疑似ＨＤＤの目的は、疑似Ｈ
ＤＤがつながれた制御装置にとってあたかも、ＨＤＤ９
２を直接制御しているかのように認識させつつ、ＨＤＤ
９２に対して制御装置が期待している制御を実行して、
ＨＤＤ９２を搭載したまま、ＨＤＤ９２のアクセスを可
能にすることにある。そのために、疑似ＨＤＤのソフト
ウェアはまず、ＨＤＤ９２のＨＤＤパラメータを取得
し、しかるべき後に制御装置が同種の制御を疑似ＨＤＤ
に対して実行してくるのに備える。

【００６２】また、ソフトウェアは、ＨＤＤパラメータ
を取得する以前には、制御装置に対して応答不能な状態
であることを通知するように拡張ＤＩＳＫインタフェー
ス回路９１を制御する。ＨＤＤパラメータ取得後には制
御装置からの制御に対して応答可能であることを示すよ
うに制御する。以降、制御装置からの制御内容に対応し
た制御をＨＤＤ９２に対して行い、ＨＤＤ９２の動作状
態を制御装置に与えながら動作する。なお、原本ＨＤＤ
３１についても疑似ＨＤＤに代えても良いことは勿論で
ある。

【００６３】図８は、本発明装置の第３実施例のブロッ
ク図を示す。同図中、コンピュータ本体１４３内にメイ
ンボード２９を設けると共に、ＨＤＤを接続可能な接続
カード１４５を搭載する。そして、コンピュータ本体１
４３の外部にディスク拡張装置１４６を設け、メインボ
ード２９とディスク拡張装置１４６内のＨＤＤボード３
０とをパラレルインタフェース４４及びシリアルインタ
フェース４５で接続すると共に、接続カード１４５とＨ
ＤＤ拡張ボード３０とをＨＤＤインタフェース４６で接
続する。

【００６４】ディスク拡張装置１４６はＨＤＤ拡張ボー
ド１４７と、ＨＤＤ１４８〜１５３から構成されている
コンピュータ本体１４３の基本ソフト上で接続されてい
るソフトウェアであるデバイスドライバによりＨＤＤ拡
張ボードが制御され、ＨＤＤ１４８〜１５３のアクセス
が行われる。コンピュータ本体１４３の基本ソフトウェ
アから見た場合、ＨＤＤは常に１台と認識されるが，、
デバイスドライバにより、事実上複数のＨＤＤ１４８〜
１５３が認識されて個々に使用可能としたり、又は、Ｈ
ＤＤ１４８〜１５３の容量の和を持つ１台のＨＤＤとし
て使用可能とすることができる。

【００６５】また、本発明によるＨＤＤ拡張ボード３０
の、複数のＨＤＤへの同時書き込み機能と、個別のＨＤ
Ｄからのデータ読み出し機能により、次のような利用方
法を考えることができる。保安上データの多重化が必要
なコンピュータシステムにおいて、複数のＨＤＤに同時
にデータを書き込み、そのうち１台のＨＤＤからデータ
を読み出すように動作させる。もしデータを読み出す時
にエラーになれば、他の１台のＨＤＤからデータを読み
出すように読み出しを行うＨＤＤを切り換えることが可
能で、かつ、３重以上の多重化の必要があってもローコ
ストに対応可能なデータ多重システムを構成することが
可能である。

【００６６】

【発明の効果】上述の如く、請求項１に記載の発明は、
制御データを入出力する制御用インタフェースと、ハー
ドディスクデータを入出力するハードディスクインタフ
ェースとを有し、装置全体を制御するメインボード部
と、複数のハードディスク装置夫々に対応して設けら
れ、ハードディスク装置から供給されるデータを上記ハ
ードディスクインタフェースに供給するメインボード方
向データバッファ、及び上記ハードディスクインタフェ
ースから供給されるデータをハードディスク装置に供給
するハードディスク方向データバッファと、上記制御用
インタフェースから供給される制御データに応じて複数
のメインボード方向データバッファのいずれか１つを選
択して動作させ、かつ、複数のハードディスク方向デー
タバッファの１つ又は複数を選択して動作させるバッフ
ァ制御部とを有する拡張ボード部と、上記拡張ボード部
に接続される複数のハードディスク装置とよりなる。

【００６７】このため、メインボード部から供給される
データを拡張ボード部に接続された複数のハードディス
ク装置に供給して、これらを同時に動作させることが可
能となる。また、請求項２に記載の発明は、請求項１記
載のハードディスク制御装置において、前記メインボー
ド部は前記拡張ボード部に接続された複数のハードディ
スク装置を同時動作させる。

【００６８】このため、複数のハードディスク装置で同
時に読み出し、又は書き込みを行うことが可能となる。
また、請求項３に記載の発明は、請求項２記載のハード
ディスク装置において、前記メインボード部は前記拡張
ボード部に接続された原本のハードディスク装置から読
み出したデータを上記拡張ボードに接続された複数の複
写先のハードディスク装置に同時に複写する。

【００６９】このため、複数のハードディスク装置に対
するデータの複写を短時間で行うことができる。また、
請求項４に記載の発明は、請求項３記載のハードディス
ク制御装置において、前記拡張ボード部は、前記原本の
ハードディスク装置から読み出されたデータと、これと
同時に前記複数の複写先のハードディスク装置から読み
出されたデータ夫々とを比較して異なる場合にエラーと
するデータ比較手段を有する。

【００７０】このため、複数の複写先ハードディスク装
置のデータが原本ハードディスク装置のデータと同一か
否かを短時間に検証することができる。また、請求項５
に記載の発明は、請求項１乃至４のいずれか記載のハー
ドディスク制御装置において、前記拡張ボード部は、接
続される複数のハードディスク装置から供給されるステ
ータスデータ及び制御信号夫々の論理演算を行って前記
メインボード部に供給する単一のステータスデータ及び
制御信号を生成するタイミングアジャスト手段を有す
る。

【００７１】このため、複数のハードディスク装置を同
時に動作させてもメインボード部では単一のハードディ
スク装置が動作しているのと等価となり、複数のハード
ディスク装置の同時制御が可能となる。また、請求項６
に記載の発明は、請求項５記載のハードディスク制御装
置において、前記タイミングアジャスト手段は、前記バ
ッファ制御部により未選択のハードディスク方向データ
バッファに接続されるハードディスク装置に対応するス
テータスデータ及び制御信号夫々のデフォルト値を発生
する。

【００７２】これにより、未選択のハードディスク装置
によって誤ったステータスデータ及び制御信号がメイン
ボード部に供給されることがなく、選択された複数のハ
ードディスク装置の同時制御が可能となる。また、請求
項７に記載の発明は、請求項５又は６記載のハードディ
スク制御装置において、前記タイミングアジャスト手段
は、前記拡張ボード部に未接続のハードディスク装置に
対応するステータスデータ及び制御信号夫々のデフォル
ト値を発生する。

【００７３】これにより、拡張ボード部に接続されてな
いハードディスク装置があっても誤ったステータスデー
タ及び制御信号がメインボード部に供給されることがな
く、接続された複数のハードディスク装置の同時制御が
可能となる。また、請求項８に記載の発明は、請求項１
記載のハードディスク制御装置において、 前記メイン
ボード部の制御用インタフェースは、低速データの通信
を行うシリアルインタフェースと、高速データ通信を行
うパラレルインタフェースとを有する。

【００７４】このため、低速の通信で時間的余裕のある
命令等をシリアルインタフェースを用いて通信するため
にソフトウェアが簡単となり、かつ、原本ハードディス
ク装置からのデータ読み出しと、複写先ハードディスク
装置へのデータ書き込みとの切り換えをパラレルインタ
フェースを用いて通信するために高速に行うことができ
る。

【００７５】また、請求項９に記載の発明は、請求項１
記載のハードディスク制御装置において、前記拡張ボー
ドに接続される複数のハードディスク装置の代りに、ハ
ードディスク装置を搭載し、前記メインボード部に対し
て疑似的にハードディスク装置として認識されるコンピ
ュータである疑似ハードディスク装置を複数接続する。

【００７６】このため、ハードディスク装置を内蔵した
複数のコンピュータを疑似ハードディスク装置として拡
張ボード部に接続して、原本ハードディスク装置からの
データを複数のコンピュータに内蔵されたハードディス
ク装置に複写し、かつ、検証でき、複写及び検証の作業
性を向上できる。

【００７７】また、請求項１０に記載の発明は、請求項
１記載のハードディスク制御装置において、前記メイン
ボード部をコンピュータに接続し、上記コンピュータか
ら前記拡張ボード部に接続される複数のハードディスク
装置をアクセスさせる。

【００７８】このため、コンピュータから複数のハード
ディスク装置を１台のハードディスク装置として認識さ
せることができ、コンピュータに接続されるハードディ
スク装置の容量を大きくすることができる。また、請求
項１１に記載の発明は、請求項１０記載のハードディス
ク制御装置において、前記複数のハードディスク装置に
同一データを書き込み、任意のハードディスク装置から
読み出したデータにエラーが発生したとき、他のハード
ディスク装置からデータの読み出しを行わせる。

【００７９】このため、ハードディスク装置の２重化、
又はそれ以上の多重化を簡単かつローコストで実現でき
る。

【図面の簡単な説明】

【図１】本発明装置のブロック図である。

【図２】ＷＡＩＴ信号発生を説明するためのタイミング
チャートである。

【図３】ＷＡＩＴ信号発生を説明するためのタイミング
チャートである。

【図４】ステータスデータタイミングアジャスト回路の
ブロック図である。

【図５】制御信号タイミングアジャスト回路のブロック
図である。

【図６】本発明装置のブロック図である。

【図７】疑似ＨＤＤのブロック図である。

【図８】本発明装置のブロック図である。

【図９】従来装置のブロック図である。

【符号の説明】

２９ メインボード ３０ ＨＤＤ拡張ボード ３１ 原本ＨＤＤ ３２〜３６ 複写先ＨＤＤ ３７，４９ ＣＰＵ ３８，４８ ＲＡＭ ３９，４７ ＲＯＭ ４０ シリアル／パラレルインタフェース回路 ４１ ＤＩＳＫインタフェース回路 ４２ フロッピィディスク ４３，５０ ＣＰＵバス ４４ シリアルインタフェース ４５ パラレルインタフェース ４６ ＨＤＤインタフェース ５１ シリアルＩＦ ５２ エラーレジスタ ５３ ＨＤＤセレクトレジスタ ５４ 動作モードレジスタ ５５ バスセレクト ５６ 原本／複写先選択回路 ５７ データ比較回路 ５８ バッファＥＮ信号発生回路 ６０ ステータスレジスタアクセス検出回路 ６１ ステータスデータタイミングアジャスト回路 ６２ 制御信号タイミングアジャスト回路 ６４ａ〜６４ｆ ＨＤＤ方向データバッファ ６６ａ〜６６ｆ メインボード方向データバッファ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 制御データを入出力する制御用インタフ
   ェースと、ハードディスクデータを入出力するハードデ
   ィスクインタフェースとを有し、装置全体を制御するメ
   インボード部と、 複数のハードディスク装置夫々に対応して設けられ、ハ
   ードディスク装置から供給されるデータを上記ハードデ
   ィスクインタフェースに供給するメインボード方向デー
   タバッファ、及び上記ハードディスクインタフェースか
   ら供給されるデータをハードディスク装置に供給するハ
   ードディスク方向データバッファと、上記制御用インタ
   フェースから供給される制御データに応じて複数のメイ
   ンボード方向データバッファのいずれか１つを選択して
   動作させ、かつ、複数のハードディスク方向データバッ
   ファの１つ又は複数を選択して動作させるバッファ制御
   部とを有する拡張ボード部と、 上記拡張ボード部に接続される複数のハードディスク装
   置とよりなることを特徴とするハードディスク制御装
   置。
2. 【請求項２】 請求項１記載のハードディスク制御装置
   において、 前記メインボード部は前記拡張ボード部に接続された複
   数のハードディスク装置を同時動作させることを特徴と
   するハードディスク制御装置。
3. 【請求項３】 請求項２記載のハードディスク装置にお
   いて、 前記メインボード部は前記拡張ボード部に接続された原
   本のハードディスク装置から読み出したデータを上記拡
   張ボードに接続された複数の複写先のハードディスク装
   置に同時に複写することを特徴とするハードディスク制
   御装置。
4. 【請求項４】 請求項３記載のハードディスク制御装置
   において、 前記拡張ボード部は、前記原本のハードディスク装置か
   ら読み出されたデータと、これと同時に前記複数の複写
   先のハードディスク装置から読み出されたデータ夫々と
   を比較して異なる場合にエラーとするデータ比較手段を
   有することを特徴とするハードディスク制御装置。
5. 【請求項５】 請求項１乃至４のいずれか記載のハード
   ディスク制御装置において、 前記拡張ボード部は、接続される複数のハードディスク
   装置から供給されるステータスデータ及び制御信号夫々
   の論理演算を行って前記メインボード部に供給する単一
   のステータスデータ及び制御信号を生成するタイミング
   アジャスト手段を有することを特徴とするハードディス
   ク制御装置。
6. 【請求項６】 請求項５記載のハードディスク制御装置
   において、 前記タイミングアジャスト手段は、前記バッファ制御部
   により未選択のハードディスク方向データバッファに接
   続されるハードディスク装置に対応するステータスデー
   タ及び制御信号夫々のデフォルト値を発生することを特
   徴とするハードディスク制御装置。
7. 【請求項７】 請求項５又は６記載のハードディスク制
   御装置において、 前記タイミングアジャスト手段は、前記拡張ボード部に
   未接続のハードディスク装置に対応するステータスデー
   タ及び制御信号夫々のデフォルト値を発生することを特
   徴とするハードディスク制御装置。
8. 【請求項８】 請求項１記載のハードディスク制御装置
   において、 前記メインボード部の制御用インタフェースは、低速デ
   ータの通信を行うシリアルインタフェースと、高速デー
   タ通信を行うパラレルインタフェースとを有することを
   特徴とするハードディスク制御装置。
9. 【請求項９】 請求項１記載のハードディスク制御装置
   において、 前記拡張ボードに接続される複数のハードディスク装置
   の代りに、ハードディスク装置を搭載し、前記メインボ
   ード部に対して疑似的にハードディスク装置として認識
   されるコンピュータである疑似ハードディスク装置を複
   数接続することを特徴とするハードディスク制御装置。
10. 【請求項１０】 請求項１記載のハードディスク制御装
    置において、 前記メインボード部をコンピュータに接続し、上記コン
    ピュータから前記拡張ボード部に接続される複数のハー
    ドディスク装置をアクセスさせることを特徴とするハー
    ドディスク制御装置。
11. 【請求項１１】 請求項１０記載のハードディスク制御
    装置において、 前記複数のハードディスク装置に同一データを書き込
    み、任意のハードディスク装置から読み出したデータに
    エラーが発生したとき、他のハードディスク装置からデ
    ータの読み出しを行わせることを特徴とするハードディ
    スク制御装置。