JPH1022398A - トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法 - Google Patents
トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法Info
- Publication number
- JPH1022398A JPH1022398A JP9066768A JP6676897A JPH1022398A JP H1022398 A JPH1022398 A JP H1022398A JP 9066768 A JP9066768 A JP 9066768A JP 6676897 A JP6676897 A JP 6676897A JP H1022398 A JPH1022398 A JP H1022398A
- Authority
- JP
- Japan
- Prior art keywords
- area
- layer
- silicon
- silicon oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000012212 insulator Substances 0.000 title claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000007704 transition Effects 0.000 claims abstract description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 136
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 239000007787 solid Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 11
- -1 oxygen ions Chemical class 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims description 2
- 238000010348 incorporation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24851—Intermediate layer is discontinuous or differential
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
ジスタ製造用の絶縁体上シリコン(SOI)型の基体、
およびその製造方法を提供する。 【解決手段】 この方法は、第1の区域20および陥没
した少なくとも1つの第2の区域22を形成する成形段
階と、両区域にシリコン酸化物層26を形成する段階
と、前記シリコン酸化物層26を第1の区域と第2の区
域との間の移行フランク部と同じ高さに除去する段階
と、第1および第2の区域20、22と両者間の移行フ
ランク部とにシリコン層のエピタクシー成長を行わせる
段階と、第1の区域および第2の区域におけるエピタク
シー成長されたシリコン層を平坦化して、第1の区域2
0のシリコン酸化物層26の位置で終わらせる段階とを
含む。さらに、基体表面を清浄化して酸化させる段階
と、第2の区域22の表面を部分的に還元する段階を含
むことが好ましい。
Description
絶縁体上シリコン(SOI)型の基体(Silicon on ins
ulator substrate)およびそのような基体の製造方法に
関する。
びそのようなトランジスタを使用する集積回路の製造の
ために特に使用される。
タ、特に金属酸化物半導体(MOS)(metal-oxide-se
miconductor )、金属半導体(MESFET)(metal-
semiconductor )、接合(JFET)型(junction typ
e )の電界効果トランジスタおよびバイポーラ(bipola
r )トランジスタの製造のために使用される。
の絶縁層によって固体シリコン部分から隔離されたシリ
コンの表面層を有している。
面層内に作られたトランジスタの寄生静電容量を著しく
減少させることができる。例えば、SOI型基体上に作
られた電界効果トランジスタのソース−ドレン接合部の
寄生静電容量は、実体シリコン基体に作られたトランジ
スタに比較して係数で6ほど減少させることができる。
体、特にMOSFET基体に作られたトランジスタの作
動は、電気的に浮動の基体を有する素子のキンク効果
(kink effect )として周知の特性現象によって制限さ
れる。
表面層内の電荷の蓄積によって生じる。これらの電荷
は、MOSFET基体のドレーン−チャンネル接合部に
おける衝突の結果としての電離現象で生じる寄生電流に
よって発生される。蓄積された電荷はドレン−ソース接
合部に逆電界を発生し、電界効果トランジスタのソース
(エミッタ)、基体(ベース)及びドレン(コレクタ)
によって形成されるバイポーラトランジスタは寄生電流
を増加させて、キンク効果の現象を引き起す。
書の末尾に示される(1)の参照文献1に与えられてい
る。
の通過を容易とする。従って、キンク効果はSOI型基
体上に作られたトランジスタの特性と信頼性とに関する
安定性の問題を生じる。この問題は特に、P型基体にお
ける集められない熱い電子およびホール電流(hole cur
rent)、またはN型基体における熱いホール(hot hole
s )および電子流、の発生に関連される。
型基体上に作られたトランジスタの供給電圧に対して慎
重に制限が加えられる。この対処法は、トランジスタの
性能特性に不利であって、低い電圧が供給される装置へ
のSOI型基体の適用を制限する。
ことのないトランジスタの製造を可能とする、SOI型
基体とその生産方法とを提供することにある。
に相補型金属酸化物半導体(CMOS)トランジスタの
製造に適した基体を提供することにある。
効果的な解決法を提供することにある。
に、本発明は特にトランジスタ製造用の絶縁体上シリコ
ン型の基体の製造方法に関する。本発明によれば、この
方法は次の段階、すなわち a)第1の区域、および該第1の区域に対して陥没した
少なくとも1つの第2の区域とを形成するために、シリ
コン基体の表面を成形する段階と、 b)第1の区域および第2の区域にシリコン酸化物層を
形成する段階であって、該層は第2の区域においては第
1の区域の前記酸化物層の厚さよりも大きな深さで埋込
まれ、且つ該層は第1の区域と第2の区域との間の少な
くとも1つの移行フランク部の表面と実質的に同じ高さ
であるようにする段階と、 c)第1の区域と第2の区域との間の移行フランク部と
同じ高さの該シリコン酸化物層を除去する段階と、 d)第1および第2の区域と両者間の移行フランク部と
にシリコン層のエピタクシー成長を行わせる段階と、 e)第1の区域および第2の区域におけるエピタクシー
成長されたシリコン層を平坦化して、第1の区域のシリ
コン酸化物層の位置で終らせる段階と、を含む。
ンク部でシリコン酸化物が除去され、また移行フランク
部と第2の区域との両方においてシリコン層がエピタク
シー成長(epitaxy )されるので、第2の区域における
埋込まれた酸化物層の上側のシリコンと、第1の区域に
おける酸化物層の下側のシリコンとの間には連結が形成
される。
成する第2の区域のエピタクシャル(epitaxial )型シ
リコン層から、埋込まれたシリコン酸化物層より下で、
基体の固体(solid )部分へ向かう電荷(P型基体の場
合はホール、N型基体の場合は電子)の流れを生じさせ
る。
酸化物半導体)型デバイスの場合には、基体の固体部分
はドープした凹所(doped recess)によって定められ
る。例えばNチャンネル型MOSトランジスタでは、凹
所がP型となり、Pチャンネル型トランジスタでは、凹
所がN型となる。寄生電流を集めるために接触片を凹所
に連結して設けることができる。
の第2の区域が第1の区域で囲まれ、すなわち横方向を
第1の区域により定められるようになされる。したがっ
て、第2の区域にエピタクシー成長により形成された表
面シリコン層は、処理の段階e)の時点で露出された第
1の区域のシリコン酸化物層によって電気的に絶縁され
る。
b)の遂行時にシリコン酸化物層を、それが第1および
第2の区域において実質的に等しい深さに埋込まれるよ
うにして、形成することができる。
の処理法は次の作業で補完される。すなわち、 f)基体の表面を清浄とし、酸化する。 g)第2の区域の表面を部分的に酸素除去(脱酸)す
る。
によって、エピタクシャルシリコン層の平坦化処理時の
障壁層として作用するシリコン酸化物層の厚さを厚くす
ることが可能となる。第2の区域と基体との間の横方向
接触部の厚さの正確な制御がこれによって達成される。
ることによって、表面のシリコン層の厚さを薄く且つ調
節可能とすることができる。さらに、これは第2の区域
のシリコン表面層と第1の区域のシリコン酸化物表面層
との間に丸められた縁部が形成されることを可能とす
る。このような丸められた縁部は、トランジスタの電気
的特性、およびMOSトランジスタのゲートの酸化物の
品質の正確な制御を可能とする。
でシリコン酸化物層なしに且つ第2の区域のシリコン酸
化物層の上方にドープ不純物を埋め込むこともでき、こ
の埋め込みは、段階f)と段階g)との間に行われる。
基体の固体部分と同じ導電性を有するように選定され
る。
は、第2の区域、すなわちトランジスタが形成される区
域内の表面シリコン層のラッチアップ(latch-up)現象
を防止できるようにする。これは該層と基体の固体部分
との間の電気的接触を向上し、能動区域の間の絶縁を向
上させる。
ば、この処理法の段階a)における基体表面の成形が、 −基体表面の全体にシリコン酸化物層を形成すること、 −第1の区域内のシリコン酸化物層を覆うシリコン窒化
物層を形成すること、 −厚いシリコン酸化物ブロックを形成するために第2の
区域を局部的に酸化させること、 −シリコン窒化物層、シリコン酸化物層、およびシリコ
ン酸化物ブロックを除去することの各段階を含む。
は、1つ以上の陥没部を形成するために、第2の区域
(1つまたは複数)を第1の区域の表面に対して後退さ
せることが可能となる。
れるシリコン酸化物層は、酸素イオンを基体表面を通し
て移入(implantation)し、基体を焼鈍することによっ
て形成することができる。
1および第2の区域に所定の深さでシリコン酸化物層を
形成することが可能であり、シリコン酸化物層を移行フ
ランク部と実質的に同一の高さにするために基体表面に
対する移入角度が選定されることが有利である。
な、すなわち薄いシリコン酸化物層が基体表面の酸化に
よって形成され、これは埋込まれる酸化物層の酸素イオ
ンを移入する前に行われる。微細な酸化物層の本質的な
機能は、埋込まれるシリコン酸化物層の形成のために移
入される酸素イオンを「内部へ向ける即ちとじ込める
(dechannel )」ようにすることである。
体にも関する。第1の区域において基体は固体シリコン
部分を覆うシリコン酸化物層を含み、第1の区域に囲ま
れる少なくとも1つの第2の区域においては、表面シリ
コン層はシリコン酸化物層によって実体シリコン部分か
ら隔てられる。本発明によれば、基体は第2の区域の表
面シリコン層と第1の区域の固体シリコン部分とを電気
的に連結する少なくとも1つの接触片を有し、該接触片
は第2の区域の埋込まれたシリコン酸化物層と第1の区
域の表面シリコン酸化物層との間に位置される。
る。
えば多数の第2の区域を有する。第2の区域の表面シリ
コン層はシリコン酸化物層によって第1の区域から相互
に面絶縁される。
第2の区域に形成可能である。このトランジスタは前述
のキンク効果に影響されることなく、高いバイアス電圧
に耐えることができる。寄生電流のキャリヤ(carrier
s)が能動区域、すなわち第2の区域の表面シリコン層
に集積されることがなく、接触片(1つまたは複数)に
よって基体の固体部分に配向される。
付図面を参照した限定を意図していない例示のための説
明から得られる。
ーハすなわちチップ10から基体を準備することにを示
している。しかし、これらの段階をN型のウェーハに置
換えることは可能である。
がシリコンウェーハ10の表面の酸化によって形成さ
れ、この層12の上にシリコン窒化物層14が形成され
る。マスキング/エッチング作業によってシリコン窒化
物層14は、或る区域においてシリコン酸化物層12を
露出させるようになされる。該区域について局部的酸化
を行われて、厚いシリコン酸化物ブロック16が形成さ
れるようにする。これにより図1に示された構造が与え
られる。
は第1の区域と名付けられ、シリコン酸化物ブロック1
6が占拠する区域(図1には1つのみが示される)は第
2の区域と名付けられる。第1および第2の区域はそれ
ぞれ20、22として示される。
ることができ、それらは第1の区域で囲まれる。しかし
ながら、本明細書のこれ以降では、ただ1つの第2の区
域、すなわち図面で見られる区域でけを参照する。
層14、シリコン酸化物ブロック16および基層12を
除去することであり、酸化によって形成される薄いすな
わち微細なシリコン酸化物層24が基体の全表面上に形
成される。これが図2の構造を与える。図2は、この段
階の後第2の区域22は第1の区域の表面に対して陥没
部を形成することを示している。
形成を示している。この層の形成のために酸素イオンが
シリコンウェーハ10の表面を通して移入される。これ
に関連して、既に基体表面に形成されているシリコン酸
化物層24が移入される酸素イオンの投射ビームのとじ
込め(dechannel )リングすなわち正確な制御を可能と
して、均質な酸素濃度が移入区域で得られるようにする
ことに、注目しなければならない。
rent)となすために焼鈍が行われる。層26はその後シ
リコンウェーハ10内に表面シリコン層27を形成し、
シリコン層27はウェーハ10の固体シリコン部分から
電気的に絶縁されている。
入量は、第1及び第2の区域20、22に所定深さの層
26が形成されるように選定される。例えば、層26は
10〜200nmの深さで埋込まれる。埋込みシリコン
酸化物層の形成に関しては文献2が参照され、その引用
例は文末に示される。
する。すなわち、第1及び第2の区域において等しい深
さに埋込まれる。
向を示す。これは基体平面に垂直な方向に対してθの角
度をなしている。したがってイオンは第2の区域22の
少なくとも一つの側において、第1及び第2の区域2
0、22の間の移行フランク部30に移入される。影に
なることによってイオンが不足するのを防止するため
に、ウェーハを回転させてすべてのフランク部30に同
量イオンが移入されるようにする。移行フランク部30
のイオン移入量はD・cosθに等しく、Dは第1およ
び第2の区域における移入量である。
わち酸化形状即ち酸化プロファイル(oxidation protil
e )が十分急勾配とされて、区域20、22に埋込まれ
る層26が移行フランク部30の表面と実質的に同じ高
さとなることを保証するようになされる。層26は、表
面に与えられているとき、または表面に接近していると
き、すなわち非常に浅い深度で埋込まれているときに
は、表面と実質的に同じ高さ位置にあると考えられる。
が存在せず、表面下の限定された深さ位置に存在する場
合は、表面酸化層24の厚さを厚くするように酸化を実
施して、酸化層24が移行フランク部30の区域におけ
る埋込み層に達するようにすることができる。
これにより基体表面の酸化層24を完全に除去し、また
て移行フランク部30の層24、26の酸化物を消滅さ
せることができる。これによってシリコン層およびフラ
ンク部30のウェーハ10のシリコンが露出される。
に単結晶シリコン層32を形成することによって得られ
る。この層は、好ましくは850〜1300゜Cの温度
範囲、例えば1100゜Cで、エピタクシー成長によっ
て形成される。
20、22における表面層27およびフランク部30に
おけるシリコンから行われるように制御される。
に、すべての材料不純物を排除してシリコン層27の欠
陥を最少限に減少させるために、焼鈍が行われる。
で構成され、第1の区域30の層26の位置で停止され
る。この作業は例えば機械化学的研磨作業によって行わ
れる。図5に示す状態が得られる。
は露出され、その後は基体の表面に現れている。第2の
区域22において、シリコン酸化物層26はシリコン層
27と単結晶シリコン層32とに覆われたままの状態で
あり、その厚さは平坦化作業によって減少される。この
段階に引続いて、第1および第2の区域の基体表面は同
一平面に位置される。
化で構成される。新しいシリコン酸化物層34を形成す
ることによって、第1の区域30におけるシリコン酸化
物層26を厚くし、第2の区域22におけるシリコン酸
化物層32を薄くすることが可能となる。
プ(doping)を達成するドープ不純物の移入が層34を
通して行われる。P型ドープを得るドープ不純物はほう
素不純物である。
入は、第1の区域20においてシリコン酸化物層26の
下方へ、また第2の区域22においては層26の上方へ
延在するPプラス型のドープ領域36が形成できるよう
にする。第2の区域22においては、ドープされた領域
は層27と、層32の少なくとも一部とに対応する。
域に侵入するドープ区域36は、シリコン酸化物層26
の第2の区域の一部(以下に「能動」領域38として示
す)とシリコンウェーハ10の固体部分との間の電気的
接触を向上させることを可能にする。区域36は能動領
域38内のラッチアップ(latch-up)を防止する機能も
有しており、領域38にはその後にトランジスタが形成
される。
る。これによって層32の薄くされた能動領域38が露
出されるが、第1の区域のシリコン酸化物層26の薄く
された部分は保護される。これは図8に示す構造を与え
る。
もの比較的高温で実施されると、脱酸の終期において活
性部分38とシリコン酸化物層26との間に丸められた
縁部が得られる。丸められた縁部は符号40を与えられ
ている。
の凹所を有している。これらは表面において第1の区域
のシリコン酸化物層によって互いに絶縁されている。
片が凹所のフランク部を通して形成され、能動部分に蓄
積された電荷(ホール)を基体の固体部分に向かって排
除して、このようにしてキンク効果を防止することが可
能となされる。接触片は図8に符号39で示されてい
る。
た基体を電界効果トランジスタの製造に使用することを
示す。トランジスタの製造段階を以下に簡単に説明す
る。
トの酸化物(SiO2 )の層50の形成、およびゲート
材料層52、例えば多結晶体シリコンの付着を示してい
る。層52はその後、図10に示すゲート54を得るた
めに、図示しないマスクの形成および選択的エッチング
によって成形される。
n )58の領域は、ゲート54をマスクとして使用して
移入(implantation)を行うことにより、能動領域(ac
tiveregion )内に形成される。
コンウェーハと反対型、すなわち能動領域と反対型の電
導性をもたらすイオンを使用して、二重移入(double i
mplantation )することで形成されるのが好ましい。
向スペーサ60の形成、および多量の第2の移入が続け
られる。
らすイオンの移入がN型トランジスタの形成を可能にす
る。
たは回路は浮動電位(floating potential)寄生ベース
(parasitic base)を有していない。従ってキンク効果
の影響を受けることがなく、したがってトランジスタは
SOI基体上のMOSデバイスとして通常許容される電
圧より高い電圧でバイアスできる。この特性は製造され
たトランジスタの性能特性を高めることが可能であると
いう利点をもたらす。
5年2月、E.D.第32巻、第2号458−462
頁、コウイチ・カトウ他による「2キャリヤのモデリン
グを使用したSOI型MOSFETのキンク特性の解
析」。 (2) 応用物理Lett.(Appl. Phys. Lett. )4
6(11)、1985年6月1日、1064−1066
頁、C. Jaussaud 氏他による「多量酸素イオンによるシ
リコン移入の微細構造」。
に対する成形段階を示す概略断面図。
略断面図。
酸化物層の形成を示す断面図。
る段階を示す概略断面図。
す概略断面図。
略断面図。
形成する段階を示す概略断面図。
段階を示す概略断面図。
Claims (11)
- 【請求項1】 トランジスタ製造用の絶縁体上シリコン
(SOI)型の基体の製造方法であって、 a)第1の区域(20)、および該第1の区域に対して
陥没した少なくとも1つの第2の区域(22)とを形成
するために、シリコン基体(10)の表面を成形する段
階と、 b)第1の区域(20)および第2の区域(22)にシ
リコン酸化物層(26)を形成する段階であって、該層
は第2の区域において第1の区域の前記酸化物層の厚さ
よりも大きな深さで埋込まれ且つ、該層は第1の区域と
第2の区域との間の少なくとも1つの移行フランク部
(30)の表面と実質的に同じ高さであるようにする段
階と、 c)第1の区域と第2の区域との間の移行フランク部
(30)と同じ高さであるシリコン酸化物層(26)を
除去する段階と、 d)第1および第2の区域(20、22)と両者間の移
行フランク部(30)とにシリコン層(32)のエピタ
クシー成長を行わせる段階と、 e)第1の区域および第2の区域におけるエピタクシー
成長されたシリコン層(32)を平坦化して、第1の区
域(20)の酸化シリコン層(26)の位置で終らせる
段階と、を含むことを特徴とする製造方法。 - 【請求項2】 請求項1に記載の方法であって、段階
b)におけるシリコン酸化物層(26)の形成が、実質
的に等しい深さで第1及び第2の区域に埋込まれるよう
にされることを特徴とする製造方法。 - 【請求項3】 請求項1に記載の方法であって、段階
e)の後にf)基体表面を清浄化し、酸化させる段階
と、 g)第2の区域(22)の表面を部分的に酸素除去する
段階と、を含むことを特徴とする製造方法。 - 【請求項4】 請求項3に記載の方法であって、ドープ
不純物の移入が第1の区域(20)のシリコン酸化物層
(26)の下方と第2の区域(22)のシリコン酸化物
層(26)の上方とに行われ、該移入が段階f)と段階
g)との間に行われることを特徴とする製造方法。 - 【請求項5】 請求項1に記載の方法であって、基体表
面の形成段階a)が、 基体の全面にシリコン酸化物層(12)を形成する段階
と、 第1の区域(20)のシリコン酸化物層(12)を覆っ
てシリコン窒化物層(14)を形成する段階と、 第2の区域(22)を局部的に酸化して厚いシリコン酸
化物ブロック(16)を形成する段階と、 シリコン窒化物層(14)、シリコン酸化物層(12)
およびシリコン酸化物ブロック(16)を除去する段階
とを含むことを特徴とする製造方法。 - 【請求項6】 請求項1に記載の方法であって、段階
b)における埋込みシリコン酸化物層(26)の形成
が、基体表面からの酸素イオンの移入と、基体の焼鈍と
を含むことを特徴とする製造方法。 - 【請求項7】 請求項6に記載の方法であって、酸素イ
オンの移入に先立って酸化により微細なシリコン酸化物
層(24)が基体表面に形成され、前記層はこの処理法
の段階c)において除去されることを特徴とする製造方
法。 - 【請求項8】 請求項6に記載の方法であって、移入さ
れるイオンのエネルギ量を調節して第1および第2の区
域(20、22)に所定の深さのシリコン酸化物層(2
6)を形成し、また基体表面に対する移入角度を調節し
てシリコン酸化物層を実質的に移行フランク部(30)
と同じ高さにすることを特徴とする製造方法。 - 【請求項9】 請求項1に記載の方法であってエピタク
シー成長段階d)に先立って基体を焼鈍させることを特
徴とする製造方法。 - 【請求項10】 請求項1に記載の方法であって、段階
d)におけるエピタクシー成長が850〜1300゜C
の温度範囲で行われることを特徴とする製造方法。 - 【請求項11】 第1の区域(20)における固体シリ
コン部分(10)を覆う表面のシリコン酸化物層(2
6)と、第1の区域(20)によって囲まれる少なくと
も1つの第2の区域(22)と、シリコン酸化物層(2
6)によって固体シリコン部分から隔離されるシリコン
表面層(27、32)とを含むトランジスタ製造用の基
体であって、第2の区域(22)のシリコン表面層(2
7、32)と第1の区域(20)の固体シリコン部分
(10)とを電気的に接続する少なくとも1つの接触片
(39)が備えられ、該接触片(39)が第2の区域
(22)の埋込まれたシリコン酸化物層(26)と第1
の区域の表面のシリコン酸化物層(26)との間に位置
していることを特徴とする基体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9603448 | 1996-03-20 | ||
FR9603448A FR2746544B1 (fr) | 1996-03-20 | 1996-03-20 | Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1022398A true JPH1022398A (ja) | 1998-01-23 |
JP4065580B2 JP4065580B2 (ja) | 2008-03-26 |
Family
ID=9490343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06676897A Expired - Fee Related JP4065580B2 (ja) | 1996-03-20 | 1997-03-19 | トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5897939A (ja) |
EP (1) | EP0797252B1 (ja) |
JP (1) | JP4065580B2 (ja) |
KR (1) | KR970067611A (ja) |
CA (1) | CA2200264A1 (ja) |
DE (1) | DE69738700D1 (ja) |
FR (1) | FR2746544B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201402A (ja) * | 2006-01-23 | 2007-08-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5796671A (en) | 1996-03-01 | 1998-08-18 | Wahlstrom; Sven E. | Dynamic random access memory |
GB2352878B (en) * | 1996-03-01 | 2001-03-21 | Sven E Wahlstrom | Dynamic random access memory |
US6331181B1 (en) * | 1998-12-08 | 2001-12-18 | Intuitive Surgical, Inc. | Surgical robotic tools, data architecture, and use |
US6080612A (en) * | 1998-05-20 | 2000-06-27 | Sharp Laboratories Of America, Inc. | Method of forming an ultra-thin SOI electrostatic discharge protection device |
US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
US6956268B2 (en) * | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
US20090065471A1 (en) * | 2003-02-10 | 2009-03-12 | Faris Sadeg M | Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor |
US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
US7033910B2 (en) * | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
CN111129054B (zh) * | 2019-12-23 | 2023-09-05 | 上海集成电路研发中心有限公司 | 一种cmos图像传感器结构及制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2563377B1 (fr) * | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
JPH0738435B2 (ja) * | 1986-06-13 | 1995-04-26 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPH0279445A (ja) * | 1988-09-14 | 1990-03-20 | Oki Electric Ind Co Ltd | 素子分離領域の形成方法 |
US5244827A (en) * | 1991-10-31 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method for planarized isolation for cmos devices |
-
1996
- 1996-03-20 FR FR9603448A patent/FR2746544B1/fr not_active Expired - Fee Related
-
1997
- 1997-02-25 US US08/806,066 patent/US5897939A/en not_active Expired - Lifetime
- 1997-03-18 EP EP97400602A patent/EP0797252B1/fr not_active Expired - Lifetime
- 1997-03-18 CA CA002200264A patent/CA2200264A1/en not_active Abandoned
- 1997-03-18 DE DE69738700T patent/DE69738700D1/de not_active Expired - Lifetime
- 1997-03-19 JP JP06676897A patent/JP4065580B2/ja not_active Expired - Fee Related
- 1997-03-20 KR KR1019970009424A patent/KR970067611A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201402A (ja) * | 2006-01-23 | 2007-08-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69738700D1 (de) | 2008-07-03 |
US5897939A (en) | 1999-04-27 |
FR2746544A1 (fr) | 1997-09-26 |
JP4065580B2 (ja) | 2008-03-26 |
EP0797252A3 (fr) | 1997-11-26 |
CA2200264A1 (en) | 1997-09-20 |
KR970067611A (ko) | 1997-10-13 |
FR2746544B1 (fr) | 1998-05-15 |
EP0797252A2 (fr) | 1997-09-24 |
EP0797252B1 (fr) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6812104B2 (en) | MIS semiconductor device and method of fabricating the same | |
US6531739B2 (en) | Radiation-hardened silicon-on-insulator CMOS device, and method of making the same | |
JPH05160396A (ja) | Mos形電界効果トランジスタ | |
JPH04230071A (ja) | 電界効果トランジスタを有する集積回路とその製造 方法 | |
JPH04214634A (ja) | 高速シリコン・オン・絶縁体半導体集積回路装置の製造方法 | |
EP1402580A1 (en) | Symmetric trench mosfet device and method of making same | |
JP4065580B2 (ja) | トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法 | |
JPS626671B2 (ja) | ||
US6746926B1 (en) | MOS transistor with highly localized super halo implant | |
US7453121B2 (en) | Body contact formation in partially depleted silicon on insulator device | |
JPH11145457A (ja) | 縦型電界効果トランジスタ | |
JPH1093096A (ja) | 半導体装置及びその製造方法 | |
JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP2956538B2 (ja) | 半導体装置の製造方法 | |
KR101038285B1 (ko) | 모스 트랜지스터형성방법 | |
JP4265889B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
JPH09199716A (ja) | 半導体装置およびその製造方法 | |
JP3386106B2 (ja) | 半導体装置及びその製造方法 | |
KR20000027359A (ko) | 몸체접촉 실리콘 이중막 소자 제조방법 | |
KR100257709B1 (ko) | 에스.오.아이. 소자의 트랜지스터 제조방법 | |
US7402494B2 (en) | Method for fabricating high voltage semiconductor device | |
JPS6146984B2 (ja) | ||
JP3369692B2 (ja) | 半導体素子の製造方法 | |
KR20000066156A (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060420 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |