JPH10210481A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 入力画像データの飛び越し走査→ブロック形
式変換と、動きベクトル検出用参照画像データ読み出し
において、１画面分の画像データが画像メモリ上に揃っ
てから符号化ブロックの読み出しを開始していたため、
膨大なメモリサイズを必要とした。 【解決手段】 本発明のメモリ制御装置は、符号化画像
データを格納するメモリの中の１画面分のデータ領域内
をアクセスするためのアドレスを発生するアドレス発生
手段１０２と、１画面分のデータ格納領域の先頭位置を
指定するオフセット発生手段１０１と、アドレス発生手
段とオフセット発生手段の各出力を加算する加算器１０
４の出力を使用メモリ領域の大きさで除した時の剰余を
算出する剰余演算器１０３を有し、剰余演算器の出力を
画像メモリに対するアドレスとして用い、フレームデー
タを格納するメモリバンクの位置を時間と共に移動し、
読出し終了メモリ領域を有効使用し、少いメモリ容量で
目的を達する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は動画像符号化装置の
動きベクトル検出器におけるメモリ制御装置に関する。

【０００２】

【従来の技術】近年、動画像符号化方式として、ＭＰＥ
Ｇ−１（ＩＳＯ／ＩＥＣ１１１７２）、ＭＰＥＧ−２
（ＩＳＯ／ＩＥＣ１３８１８）などの動き補償予測を用
いたフレーム間符号化方式が蓄積、通信、放送の分野で
用いられつつある。これらの方式においては、動画像シ
ーケンスの各画像を符号化ブロックに分割し、符号化ブ
ロック毎に参照画像から検出した動きベクトルを用いて
予測ブロックを求める、動き補償予測が行なわれてい
る。

【０００３】図１４に、フレーム間符号化の概念図を示
す。

【０００４】符号化処理においては、まず最初にＩピク
チャ１４０１が符号化される。Ｉピクチャは全ての符号
化ブロックをフレーム内符号化するフレームであり、そ
れ自身の符号化データのみで復号することができる。

【０００５】Ｉピクチャ１４０１に続くＰピクチャ１４
０２においては、Ｉピクチャ１４０１からの動き補償予
測が行なわれ、予測誤差のみが符号化される。よって、
Ｐピクチャ１４０２の復号には、自身の符号化データ
と、直前のＩピクチャ１４０１の復号結果が必要とな
る。

【０００６】続くＰピクチャ１４０３においては、直前
のＰピクチャ１４０２からの動き補償予測が行なわれる
ので、Ｐピクチャ１４０２の復号には、自身の符号化デ
ータと、直前のＰピクチャ１４０１の復号結果が必要と
なる。以下、同様の処理が続けられる。

【０００７】ここで、符号化ブロックと動きベクトル探
索領域の関係を図１５に示す。動きベクトル検出とは、
参照画像上の動きベクトル探索領域内から、符号化ブロ
ックと最も相関の高いブロックを見つけ出し、そのブロ
ックと符号化ブロックとの間の相対位置を動きベクトル
とする処理である。図１５においては、ブロックサイズ
をＢ×Ｂとし、動きベクトル探索領域の大きさをＭ×Ｎ
としている。

【０００８】図７に、動き補償予測フレーム間符号化装
置における画像入力部周辺のブロック図を示す。７０１
はフレームメモリ、７０２はフレームメモリ７０１を管
理するメモリ制御器、７０３は動きベクトル検出器、７
０４は動きベクトル検出器７０３で算出された動きベク
トル情報を用いて符号化ブロックを符号化する動画像符
号化器である。

【０００９】入力端子７０５から入力された入力画像デ
ータは、メモリ制御器７０２によって一旦フレームメモ
リ７０１に書き込まれ、符号化ブロックデータ，参照画
像データとして必要なタイミングで読み出されて、動き
ベクトル検出器７０３，動画像符号化器７０４に送られ
る。動きベクトル検出器７０３は、参照画像データと符
号化ブロックデータから動きベクトル情報を検出し、動
画像符号化器７０４に伝送する。動画像符号化器７０４
は、動きベクトル検出器７０３によって検出された動き
ベクトル情報を用いて符号化ブロックデータを符号化
し、出力端子７０６から符号化データを出力する。

【００１０】図８に、図７におけるメモリ制御器７０２
の構成例を示す。

【００１１】８０１は入力画像データを一時的に蓄える
キャッシュメモリ、８０２はフレームメモリ７０１から
読み出した符号化ブロックデータを一時的に蓄えるキャ
ッシュメモリ、８０３はフレームメモリ７０１から読み
出した参照画像データを一時的に蓄えるキャッシュメモ
リである。

【００１２】８０４はメモリへの書き込みアドレス発生
器、８０５は符号化ブロック読み出し用アドレス発生
器、８０６は参照画像読み出し用アドレス発生器、８０
７は前記３つのアドレスを切替えてフレームメモリに出
力するセレクタ、８０８はデータバス上におけるデータ
の流れを制御する双方向バッファである。

【００１３】フレームメモリ７０１へのデータの書き込
みと読み出しは時分割に行なわれる。すなわち、フレー
ムメモリ７０１への書き込みデータである入力画像デー
タは一旦内部のキャッシュメモリ８０１に蓄えられ、書
き込み動作時に、一斉にフレームメモリ７０１に書き込
まれる。同じように、読み出しデータは読み出し動作時
に、まとめてフレームメモリ７０１から読み出され、一
旦内部のキャッシュメモリ８０２，８０３に蓄えられ
る。その後、必要なタイミングで適時キャッシュメモリ
８０２，８０３から読み出され、動きベクトル検出器７
０３，動画像符号化器７０４に伝送される。また、読み
出し動作，書き込み動作に同期して、読み出しアドレ
ス，書き込みアドレスがセレクタ８０７によって選択さ
れ、フレームメモリ７０１に入力され、同時に双方向バ
ッファ８０８によってデータの転送方向が制御される。

【００１４】次に、従来におけるメモリ制御器の動作に
ついて説明する。

【００１５】符号化装置に入力される入力画像データ
（デジタルビデオ信号）は、一般的に、図１２に示すよ
うな飛び越し走査の順序で入力される。すなわち、図１
２においては、画面の上から奇数ライン（１，２，３
…：奇数フィールド）の画素データが画面の下まで入力
され、続いて再び画面の上から今度は偶数ライン
（１’，２’，３’…：偶数フィールド）の画素データ
が画面の下まで入力される。

【００１６】符号化においては、ブロック単位で処理が
行なわれるため、飛び越し走査で入力されたデータを、
図１３に示すようなブロック形式に並べ替える必要があ
る。このため、入力されたデジタルビデオ信号は、飛び
越し走査の順番で一旦フレームメモリ７０１に書き込ま
れ、フレームメモリ７０１からブロック形式で読み出す
ことによって、ブロック形式への並べ替えが実行され
る。なお図１３は、ブロックサイズＢ＝８の場合の例で
ある。

【００１７】ここで、ＭＰＥＧ−２のフレーム・ピクチ
ャー構造においては、符号化ブロックは飛び越し走査の
構造を有するように生成される。すなわち、符号化ブロ
ック内の奇数ラインは奇数フィールドから構成され、偶
数ラインは偶数フィールドから構成される。よって、符
号化ブロックを構成するためには、奇数フィールド，偶
数フィールド両方のデータ（フレームデータ）がフレー
ムメモリ上に揃っていなければならない。このため、フ
レームメモリ上に一旦１フレーム分のデータを書き込ん
でから、符号化ブロックの読み出しが開始される。

【００１８】符号化する全てのフレームをＩピクチャで
構成する場合には、飛び越し走査からブロック形式への
変換は、フレームメモリ７０１を２つのメモリバンクに
分割し、書き込み側と読み出し側を交互に切替えること
によって実行することができる。すなわち、一方のメモ
リバンクに飛び越し走査データを書き込み、他方のメモ
リバンクからブロックデータを読み出すという動作を、
１フレーム時間毎に交互に繰り返せばよい。

【００１９】一方、図１４に示すようにＩピクチャの符
号化とＰピクチャの符号化を組み合わせる場合におい
て、動きベクトルを原画像から検出する（動きベクトル
検出における参照画像として原画像を用いる）時には、
符号化画像として読み出されたＩピクチャもしくはＰピ
クチャは符号化処理終了後、続くＰピクチャの参照画像
となるため、再度読み出される。

【００２０】前記したＩピクチャの符号化のみを行なう
場合の２バンク分割では、符号化ブロックの読み出し終
了後、読み出した領域に直ちに次の入力画像の書き込み
が行なわれるため、参照画像読み出しができない。この
ため、フレームメモリ７０１内を３つのメモリバンクに
分割して使用する必要がある。すなわち、図１０に示す
ように、１フレーム期間は入力画像書き込みを、続く１
フレーム期間は符号化ブロックデータの読み出しを、最
後の１フレーム期間は参照画像データの読み出しを行な
い、これらの処理を３つのメモリバンクで１フレーム期
間ずつずらすことによって、一連の処理を途切れること
なく行なうことができる。

【００２１】図９は、上記のメモリ制御を実現するため
の書き込み用アドレス発生器８０４，符号化ブロック読
み出し用アドレス発生器８０５，参照画像読み出し用ア
ドレス発生器８０６のブロック図の例である。ここで、
アドレス生成器９０１は、書き込み用アドレス発生器８
０４においては飛び越し走査データの書き込みアドレス
を、符号化ブロック読み出し用アドレス発生器８０５に
おいては符号化ブロックの読み出しアドレスを、参照画
像読み出し用アドレス発生器８０６においては参照画像
データの読み出しアドレスを各々生成する。その他の部
分の動作は、アドレス発生器８０４，８０５，８０６で
共通である。

【００２２】加算器９０２は、アドレス生成器９０１に
よって生成されたアドレスにセレクタ９０３で選択され
たオフセット値を加算する。

【００２３】ここで、フレームメモリの１ワードを１画
素に対応した場合には、

【００２４】

【数１】

【００２５】

【数２】

【００２６】となる。なお、Ｈは画像の水平方向の画素
数、Ｖはフレーム画像の垂直方向のライン数であり、Ｈ
×Ｖは１バンクのワード数となる。

【００２７】この時、アドレス生成器９０１の出力ａｄ
ｄｒは１バンク内のデータのみにアクセスするため、フ
レームメモリの１ワードを１画素に対応した場合には、
次式を満足する。

【００２８】

【数３】

【００２９】よって、アドレス生成器９０１の出力にメ
モリバンク１の先頭アドレスを加えた時、アドレス発生
器の出力ｏｕｔは

【００３０】

【数４】

【００３１】となり、メモリバンク１上でのデータアク
セスが可能となる。以下同様に、アドレス生成器９０１
の出力にメモリバンク２の先頭アドレスを加えた場合は
メモリバンク２上でのデータアクセスが可能となり、メ
モリバンク３の先頭アドレスを加えた場合はメモリバン
ク３上でのデータアクセスが可能となる。

【００３２】図１１に、セレクタ９０３の動作タイミン
グを示す。書き込み用アドレス発生器８０４内のセレク
タがメモリバンク１を選択した次の１フレーム期間にお
いて、符号化ブロック読み出し用アドレス発生器８０５
内のセレクタが符号化ブロックデータの読み出しのため
にメモリバンク１を選択する。さらに続く１フレーム期
間においては、参照画像読み出し用アドレス発生器８０
６内のセレクタが参照画像の読み出しのためにメモリバ
ンク１を選択する。以上のように、書き込み用アドレス
発生器８０４，符号化ブロック読み出し用アドレス発生
器８０５，参照画像読み出し用アドレス発生器８０６内
の各セレクタが、１フレーム期間の時間差で同一バンク
をアクセスする。

【００３３】

【発明が解決しようとする課題】上記したメモリ制御で
は、動きベクトルの検出のために、３フレームの画像を
格納するメモリ領域が必要である。ＮＴＳＣのテレビジ
ョン解像度においては、縦横の画素数は７２０×４８０
であり、各画素の輝度値を１バイトで表現する場合、輝
度値の画素データを格納するために７２０×４８０×３
＝１，０３６，８００ＭＢｙｔｅのメモリ容量が必要と
なる。よって、従来のメモリ制御器においては、飛び越
し走査→ブロック形式変換と、参照画像データ読み出し
を実行するために膨大なメモリ容量が必要となり、コス
ト低減の大きな障害になっていた。

【００３４】本発明においては、少ないメモリ容量で、
飛び越し走査からブロック形式への変換と、参照画像デ
ータ読み出しを実行することができるメモリ制御器を提
供することを目的とする。

【００３５】

【課題を解決するための手段】本発明のメモリ制御装置
においては、符号化画像データを格納するメモリの中の
１画面分のデータ領域内をアクセスするためのアドレス
を発生するアドレス発生手段と、１画面分のデータ格納
領域の先頭位置を指定するオフセット発生手段と、前記
アドレス発生手段の出力と前記オフセット発生手段の出
力とを加算する加算器と、前記加算器の出力を使用メモ
リ領域の大きさで除した時の剰余を算出する剰余演算器
を有し、前記オフセット発生手段は、１画面分の画像デ
ータ領域の大きさを更新前オフセット値に加算する加算
器と、前記加算器の出力を使用メモリ領域の大きさで除
した時の剰余を算出する剰余演算器からなる。

【００３６】

【発明の実施の形態】まず、本発明のメモリ制御方式に
ついて説明する。

【００３７】図３は、本発明において読み書きされる画
素データの、メモリ空間上での記憶位置を説明するため
のメモリマップである。

【００３８】図３においては、説明の簡単化のため、画
素データの画面上での位置とメモリ空間上での記憶位置
とを１：１に対応させている。すなわち、フレームメモ
リ７０１の１ワードを１画素に対応させ、マップの水平
方向に画像の水平画素数Ｈワード分のアドレスを割り当
てて、図６に示すようにメモリ空間を２次元に展開して
表現している。よって、図３に示すアドレス空間におけ
るデータの位置関係は、画面上での対応する画素の位置
関係に一致する。

【００３９】なお、実際のハードウェアにおいては、メ
モリバンド幅を大きくする（単位時間あたりに読み書き
できるデータ量を増大する）ために、フレームメモリ７
０１のデータバス幅を大きくし、フレームメモリ７０１
の１ワードに複数の画素を対応させることも可能であ
る。 以下、図３を用いて、本発明の装置におけるメモ
リ管理について説明する。なお、各項目の先頭の英文字
は、図３中のａ〜ｆと対応している。

【００４０】（ａ） 飛び越し走査の順序で入力される
入力画像データは、順時フレームメモリ７０１に書き込
まれる。図３においては、アドレス空間を水平方向Ｈワ
ードとして２次元に展開しているため、入力データはメ
モリ空間上を左上隅から右下隅に向けて水平方向順に書
き込まれる。ここで、Ｖ／２ラインの位置まで書き込む
と１フィールド分のデータ書き込みが完了したことにな
り、Ｖラインの位置までで１フレーム分のデータとな
る。なお、図３において、薄い網目領域は第１フレーム
のデータを表している。

【００４１】（ｂ） 第１フレームの奇数フィールドデ
ータを書き終わり、続いて偶数フィールドデータをＢ／
２ラインまで書き込んだ時点から、符号化ブロックデー
タ３０１の読み出しを開始する。符号化ブロックデータ
はインターレース構造を有するため、第１フレームの奇
数フィールドデータと偶数フィールドデータから水平方
向Ｂ画素、垂直方向Ｂ／２画素のブロック状にデータを
読み出し、これをライン単位に交互に組み合わせること
で、大きさＢ×Ｂの符号化ブロックデータを得ることが
できる。

【００４２】（ｃ） 第１フレームの偶数フィールドデ
ータの書き込み終了後、第２フレームの奇数フィールド
データの書き込みが続いて行なわれる。図３において
は、濃い網目領域が第２フレームのデータを表してい
る。

【００４３】１画面分の符号化ブロックデータの読み出
しに要する時間は、書き込みと同様に１フレーム時間で
ある。よって、第２フレームの偶数フィールドデータを
Ｂ／２ラインまで書き込み終わった時点で、第１フレー
ムからの符号化ブロックデータの読み出しが終了し、続
いて第２フレームからの符号化ブロックデータ３０２の
読み出しが開始される。この時、同時に符号化ブロック
データ３０２に対応する第１フレームからの参照画像デ
ータ３０３の読み出しが行なわれる。

【００４４】図１５に示す領域を動きベクトル探索領域
とする場合、フィールド単位に画素データをメモリに格
納している図３においては、探索領域の垂直方向の大き
さはＢ／２＋（Ｎ−Ｂ）／４＝（Ｂ＋Ｎ）／４画素とな
る。このため、破線で囲まれた領域３０３が動きベクト
ル探索領域（参照画像データ）となる。

【００４５】（ｄ） 第１フレームの各フィールドにお
いて、動きベクトル探索領域３０４の上端から上の領域
３０５に書き込まれたデータは、再び読み出されること
はない。このため、領域３０５は不要領域となり、別の
データを書き込むことができる。

【００４６】一方、第２フレームの偶数フィールドデー
タの書き込み終了後、続いて第３フレームの奇数フィー
ルドの書き込みが行なわれる。この時、第３フレームの
奇数フィールドのＢ／２＋（Ｎ＋Ｂ）／４＝（Ｎ＋３
Ｂ）／４ラインまでを第２フレームのデータ領域に続く
領域３０６に書き込み、残りの部分を不要領域となって
いるアドレス空間の先頭から書き込む。

【００４７】なお、斜線の領域は第３フレームのデータ
を表している。

【００４８】（ｅ） （ｄ）で述べたように、第３フレ
ームの（Ｎ＋３Ｂ）／４ライン分のデータは、第２フレ
ームのすぐ後ろに書き込まれるため、アドレス空間の先
頭から書き込まれる残りの奇数フィールドデータはＶ／
２−（Ｎ＋３Ｂ）／４ライン分である。よって、これに
続いて第３フレームの偶数フィールドのＢ／２ライン分
のデータを書き込んだ時、アドレス空間先頭からのライ
ン数の合計は｛Ｖ／２−（Ｎ＋３Ｂ）／４｝＋（Ｂ／
２）＝Ｖ／２−（Ｂ＋Ｎ）／４ラインとなり、この時点
でメモリ上に残っている第１フレームの奇数フィールド
データは、画面の下から（Ｂ＋Ｎ）／４ライン分とな
る。

【００４９】一方、画面で最も下の列の符号化ブロック
に対する動きベクトル探索領域３０７の上端は、フィー
ルド画像の下端から（Ｂ＋Ｎ）／４ラインの位置にあ
る。よって、第２フレームの最後の符号化ブロックデー
タの読み出しが終了するまでは、第１フレームの奇数フ
ィールドの下から（Ｂ＋Ｎ）／４ラインまでのデータを
メモリ上に保持しておく必要がある。

【００５０】ここで、第２フレームからの符号化ブロッ
クデータの読み出し終了のタイミングは、第３フレーム
の偶数フィールドのＢ／２ラインまでをフレームメモリ
に書き込み終わった時点であり、前記したように、この
時メモリ上に残っている第１フレームの奇数フィールド
データは、画面の下から（Ｂ＋Ｎ）／４ライン分であ
る。

【００５１】以上から、第３フレームの偶数フィールド
データの書き込み領域と、第１フレームの奇数フィール
ドからの参照画像データの読み出し領域は重複せず、前
記した「第２フレームの最後の符号化ブロックデータの
読み出しが終了するまで、第１フレームの奇数フィール
ドの下から（Ｂ＋Ｎ）／４ラインまでのデータをメモリ
上に保持しておく。」を実現できることがわかる。

【００５２】（ｆ） 第２フレームからの符号化ブロッ
クデータの読み出し終了に続いて、第３フレームからの
符号化ブロックデータの読み出しが開始され、並行して
第２フレームからの参照画素データの読み出しが行なわ
れる。

【００５３】以上を繰り返して行なうことによって、Ｈ
×｛２Ｖ＋（Ｎ＋３Ｂ）／４｝画素分のメモリ空間で、
飛び越し走査→ブロック形式変換と、参照画像データ読
み出しを並行して実行することができる。

【００５４】図１は、上記のメモリ制御を実現するため
の書き込み用アドレス発生器８０４，符号化ブロック読
み出し用アドレス発生器８０５，参照画像読み出し用ア
ドレス発生器８０６の実施例である。ここで、１０１は
画像データ格納領域の先頭アドレスを出力するオフセッ
ト発生器である。

【００５５】アドレス生成器１０２は、書き込み用アド
レス発生器８０４においては飛び越し走査データの書き
込みアドレスを生成し、符号化ブロック読み出し用アド
レス発生器８０５においては符号化ブロックの読み出し
アドレスを生成し、参照画像読み出し用アドレス発生器
８０６においては参照画像データの読み出しアドレスを
生成する。１０３は剰余演算器であり、入力をＨ×｛２
Ｖ＋（Ｎ＋３Ｂ）／４｝で除した時の余りを出力する。
その他、１０４，１０５は加算器である。

【００５６】図２は、図１におけるオフセット発生器の
実施例である。

【００５７】ここで、２０１は加算器、２０２は１０３
と同一機能を有する剰余演算器、２０３はレジスタであ
る。

【００５８】図４は、図１におけるアドレス出力ｏｕｔ
とオフセット値ｏｆｆｓｅｔのタイムチャートである。
図４においては、共通の時間軸を用いて、上側にアドレ
ス出力ｏｕｔのタイムチャートを、下側にオフセット値
ｏｆｆｓｅｔのタイムチャートを示し、アドレス出力ｏ
ｕｔとオフセット値ｏｆｆｓｅｔのタイミングの関係を
示している。図４上側において、実線矢印は書き込みア
ドレス発生器８０４の出力、太破線矢印は符号化ブロッ
クデータ読み出しアドレス発生器８０５の出力、太一点
鎖線矢印は参照画像データ読み出しアドレス発生器８０
６の出力を表している。

【００５９】画像の１ライン毎にメモリに書き込まれた
画像データに対して、読み出しはブロック状に行なわれ
るので、読み出しアドレスにおいては、図５に示すよう
に、ブロックの横方向の画素読み出しに対応したアドレ
スが、一定の範囲内においてＨワードの間隔で飛び飛び
に発生し、この範囲が時間と共に移動していく。図４に
おいて読み出しアドレスを表す矢印は、アドレス値が発
生する範囲を表しており、このため図４においては、こ
の範囲の推移を表現するために、読み出しアドレスを太
線で表している。

【００６０】また、図４において、薄い網目，濃い網
目，斜線の各領域は、図３に対応しており、メモリ上に
保持されているフレームデータの種類を表している。

【００６１】以下、図４を用いて図１の動作を説明す
る。

【００６２】オフセット値ｏｆｆｓｅｔを格納している
レジスタ２０３は、１フレーム期間に１回更新される。
この時、ｏｆｆｓｅｔの値は加算器２０１によって、１
画面分の画像データ領域のワード数Ｈ×Ｖだけ増加さ
れ、剰余演算器２０２によって、０≦ｏｆｆｓｅｔ＜Ｈ
×｛２Ｖ＋（Ｎ＋３Ｂ）／４｝の範囲に収まるように丸
められる。よって、レジスタ２０３の初期値を０とする
と、ｏｆｆｓｅｔは

【００６３】

【数５】

【００６４】のように変化する。

【００６５】ここで、フレームメモリ書き込みと符号化
ブロック読み出しのタイミングは１フィールド期間（１
／２フレーム期間）＋Ｂ／２ライン入力期間分ずれ、符
号化ブロック読み出しと参照画像データ読み出しのタイ
ミングは１フレーム期間ずれるため、各アドレス発生器
内のレジスタ２０３の更新タイミングは、図４下側に示
すように、書き込みと読み出しのタイミングがＢ／２ラ
イン入力期間分だけずれることになる。

【００６６】この時、アドレス生成器１０２の出力開始
タイミングもｏｆｆｓｅｔ値の更新タイミングに合わせ
たものとなる。すなわち、レジスタ２０３が更新される
タイミングでアドレス生成器１０２はリセットされ、続
いて１フレーム期間必要なアドレス値を生成する。

【００６７】アドレス生成器１０２の出力ａｄｄｒは加
算器１０４によってｏｆｆｓｅｔ値と加算される。ここ
で、全メモリ容量Ｈ×｛２Ｖ＋（Ｎ＋３Ｂ）／４｝の範
囲を越えた加算器１０４の出力は、Ｈ×｛２Ｖ＋（Ｎ＋
３Ｂ）／４｝の範囲に収まるように剰余演算器１０３に
よって丸められる。アドレス生成器１０２の出力ａｄｄ
ｒは、従来例と同じく数３を満足する。よって、剰余演
算器の出力ａｄｄｒ＿ｒは、以下の式で表される。

【００６８】

【数６】

【００６９】図４上側を見ると、書き込みアドレスを表
す実線矢印と、動きベクトル探索領域の読み出しアドレ
スを表す一点鎖線矢印が交わることがない。よって、参
照画像データが書き込まれている領域において、探索領
域データの読み出し以前に飛び越し走査データ書き込み
が行なわれ、必要なデータが読み出せなくなる事態は発
生しないことがわかる。

【００７０】図１０に示す従来例のメモリ制御において
は、画像データを格納するバンクの位置は固定で、常に
同じ位置に画像データを書き込んでいた。

【００７１】一方、本発明のメモリ制御装置において
は、１画面分の画像データを格納する領域の先頭位置を
表すｏｆｆｓｅｔの値に注目すると、アドレス空間の先
頭にｏｆｆｓｅｔ値が戻ってくるたびに−Ｈ×（Ｎ＋３
Ｂ）／４ずつ変移が加わり、メモリバンクの位置が−Ｈ
×（Ｎ＋３Ｂ）／４ずつずれていく。これにより、メモ
リ空間を効率良く利用でき、従来よりも少ないメモリ容
量で飛び越し走査からブロック形式への変換と、参照画
像データ読み出しを実行することができる。

【００７２】

【発明の効果】本発明においては、フレームデータを格
納するメモリバンクの位置を時間と共に移動することに
よって、読み出しの終了したメモリ領域を効率良く使用
することができるため、少ないメモリ容量で、飛び越し
走査からブロック形式への変換と、参照画像データ読み
出しを実行することができる。

【００７３】ここで、１フレームの画素数が７２０×４
８０で、符号化ブロックの大きさがＢ＝１６、動きベク
トル探索領域の垂直方向の大きさがＮ＝４８の場合、輝
度成分の画素データを格納するために必要なメモリ容量
は７２０×｛２×４８０＋（４８＋３×１６）／４｝＝
７０８，４８０Ｂｙｔｅとなる。従来例においては１，
０３６，８００Ｂｙｔｅの容量のメモリが必要であった
ので、本発明において必要なメモリ容量は従来の７０％
程度になり、大幅なメモリ削減が可能となる。

【図面の簡単な説明】

【図１】本発明のメモリ制御装置におけるアドレス発生
器８０４，８０５，８０６（図８）の実施例のブロック
図である。

【図２】図１におけるオフセット発生器１０１の実施例
のブロック図である。

【図３】本発明のメモリ制御装置におけるメモリマップ
図である。

【図４】本発明のメモリ制御装置における実施例のタイ
ムチャートである。

【図５】本発明のメモリ制御装置の実施例における読み
出しアドレス発生器が生成するアドレスを説明する図で
ある。

【図６】図３のメモリマップにおいて、２次元に展開し
たマップの表記について説明する図である。

【図７】動き補償予測を用いた動画像符号化器における
画像入力部周辺のブロック図である。

【図８】図７におけるメモリ制御器７０２のブロック図
である。

【図９】図８のアドレス発生器８０４，８０５，８０６
における従来例のブロック図である。

【図１０】従来例におけるメモリバンクの切り替えタイ
ミングを示す図である。

【図１１】図１０に示すメモリバンク切り替えにおけ
る、アドレス発生器８０４，８０５，８０６内のセレク
タ９０３の制御タイミングを示す図である。

【図１２】飛び越し走査の順序で入力された画像データ
のメモリへの書き込みを説明する図である。

【図１３】図１２に示す順序でメモリに書き込まれた画
像データのブロック読み出しを説明する図である。

【図１４】動画像のフレーム間符号化における予測構造
を説明する図である。

【図１５】動きベクトル検出における動きベクトル探索
領域を説明する図である。

【符号の説明】

１０１ オフセット発生器 １０２ アドレス生成器 １０３ 剰余演算器 １０４，１０５ 加算器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 動画像シーケンスの各画像を符号化ブロ
   ックに分割し、参照画像上の動きベクトル検出領域内か
   ら予測ブロックを生成するための動きベクトルを符号化
   ブロック毎に検出し、前記動きベクトルを用いて参照画
   像から予測ブロックを生成し、符号化ブロックと予測ブ
   ロックとの差分画像ブロックを符号化する動画像符号化
   装置における動きベクトル検出装置において、 入力画像データの飛び越し走査からブロック形式への変
   換と、動きベクトル検出用画素データ読み出しを行なう
   画像メモリにおいて、画像データ格納領域の位置を、動
   きベクトル検出領域の大きさと画像サイズから所定の計
   算によって決定される量ずつ、入力画像毎に移動するこ
   とを特徴とする動きベクトル検出器用メモリ制御装置。
2. 【請求項２】 前記画像メモリに対するアドレス発生器
   は、１画面分のデータ領域内をアクセスするためのアド
   レスを発生するアドレス発生手段と、１画面分のデータ
   格納領域の先頭位置を指定するオフセット発生手段と、
   前記アドレス発生手段の出力と前記オフセット発生手段
   の出力とを加算する加算器（Ａ）と、前記加算器（Ａ）
   の出力を使用メモリ領域の大きさで除した時の剰余を算
   出する剰余演算器（Ａ）を有し、前記オフセット発生手
   段は、オフセット値を保持するレジスタと、１画面分の
   画像データ領域の大きさを前記レジスタに格納された更
   新前オフセット値に加算する加算器（Ｂ）と、前記加算
   器（Ｂ）の出力を使用メモリ領域の大きさで除した時の
   剰余を算出する剰余演算器（Ｂ）を有し、 剰余演算器（Ａ）の出力をメモリアドレスとして使用す
   ることを特徴とする請求項１記載の動きベクトル検出器
   用メモリ制御装置。
3. 【請求項３】 請求項２記載のオフセット発生手段にお
   いては、オフセット値を１画面期間毎に更新し、使用メ
   モリ領域の大きさをＨ×｛２Ｖ＋（Ｎ＋３Ｂ）／４｝個
   （Ｈ：画像データの水平方向の画素数，Ｖ：画像データ
   の垂直方向の画素数，Ｎ：動きベクトル検出領域の垂直
   方向の画素数，Ｂ：符号化ブロックの垂直方向の画素
   数）以上の画素データを格納する領域サイズとすること
   を特徴とする請求項１記載の動きベクトル検出器用メモ
   リ制御装置。
4. 【請求項４】 飛び越し走査の順序で入力される画像デ
   ータのメモリへの書き込みがＶ／２＋Ｂ／２ライン分ま
   で終了した時点から、当該入力画像データにおける符号
   化ブロックの読み出しを開始し、この時、読み出し中の
   符号化ブロックに対するベクトル検出領域画素データの
   読み出しを並行して実行することを特徴とする請求項１
   記載の動きベクトル検出器用メモリ制御装置。