JPH10210481A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH10210481A JPH10210481A JP987797A JP987797A JPH10210481A JP H10210481 A JPH10210481 A JP H10210481A JP 987797 A JP987797 A JP 987797A JP 987797 A JP987797 A JP 987797A JP H10210481 A JPH10210481 A JP H10210481A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- motion vector
- block
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 入力画像データの飛び越し走査→ブロック形
式変換と、動きベクトル検出用参照画像データ読み出し
において、1画面分の画像データが画像メモリ上に揃っ
てから符号化ブロックの読み出しを開始していたため、
膨大なメモリサイズを必要とした。 【解決手段】 本発明のメモリ制御装置は、符号化画像
データを格納するメモリの中の1画面分のデータ領域内
をアクセスするためのアドレスを発生するアドレス発生
手段102と、1画面分のデータ格納領域の先頭位置を
指定するオフセット発生手段101と、アドレス発生手
段とオフセット発生手段の各出力を加算する加算器10
4の出力を使用メモリ領域の大きさで除した時の剰余を
算出する剰余演算器103を有し、剰余演算器の出力を
画像メモリに対するアドレスとして用い、フレームデー
タを格納するメモリバンクの位置を時間と共に移動し、
読出し終了メモリ領域を有効使用し、少いメモリ容量で
目的を達する。
式変換と、動きベクトル検出用参照画像データ読み出し
において、1画面分の画像データが画像メモリ上に揃っ
てから符号化ブロックの読み出しを開始していたため、
膨大なメモリサイズを必要とした。 【解決手段】 本発明のメモリ制御装置は、符号化画像
データを格納するメモリの中の1画面分のデータ領域内
をアクセスするためのアドレスを発生するアドレス発生
手段102と、1画面分のデータ格納領域の先頭位置を
指定するオフセット発生手段101と、アドレス発生手
段とオフセット発生手段の各出力を加算する加算器10
4の出力を使用メモリ領域の大きさで除した時の剰余を
算出する剰余演算器103を有し、剰余演算器の出力を
画像メモリに対するアドレスとして用い、フレームデー
タを格納するメモリバンクの位置を時間と共に移動し、
読出し終了メモリ領域を有効使用し、少いメモリ容量で
目的を達する。
Description
【0001】
【発明の属する技術分野】本発明は動画像符号化装置の
動きベクトル検出器におけるメモリ制御装置に関する。
動きベクトル検出器におけるメモリ制御装置に関する。
【0002】
【従来の技術】近年、動画像符号化方式として、MPE
G−1(ISO/IEC11172)、MPEG−2
(ISO/IEC13818)などの動き補償予測を用
いたフレーム間符号化方式が蓄積、通信、放送の分野で
用いられつつある。これらの方式においては、動画像シ
ーケンスの各画像を符号化ブロックに分割し、符号化ブ
ロック毎に参照画像から検出した動きベクトルを用いて
予測ブロックを求める、動き補償予測が行なわれてい
る。
G−1(ISO/IEC11172)、MPEG−2
(ISO/IEC13818)などの動き補償予測を用
いたフレーム間符号化方式が蓄積、通信、放送の分野で
用いられつつある。これらの方式においては、動画像シ
ーケンスの各画像を符号化ブロックに分割し、符号化ブ
ロック毎に参照画像から検出した動きベクトルを用いて
予測ブロックを求める、動き補償予測が行なわれてい
る。
【0003】図14に、フレーム間符号化の概念図を示
す。
す。
【0004】符号化処理においては、まず最初にIピク
チャ1401が符号化される。Iピクチャは全ての符号
化ブロックをフレーム内符号化するフレームであり、そ
れ自身の符号化データのみで復号することができる。
チャ1401が符号化される。Iピクチャは全ての符号
化ブロックをフレーム内符号化するフレームであり、そ
れ自身の符号化データのみで復号することができる。
【0005】Iピクチャ1401に続くPピクチャ14
02においては、Iピクチャ1401からの動き補償予
測が行なわれ、予測誤差のみが符号化される。よって、
Pピクチャ1402の復号には、自身の符号化データ
と、直前のIピクチャ1401の復号結果が必要とな
る。
02においては、Iピクチャ1401からの動き補償予
測が行なわれ、予測誤差のみが符号化される。よって、
Pピクチャ1402の復号には、自身の符号化データ
と、直前のIピクチャ1401の復号結果が必要とな
る。
【0006】続くPピクチャ1403においては、直前
のPピクチャ1402からの動き補償予測が行なわれる
ので、Pピクチャ1402の復号には、自身の符号化デ
ータと、直前のPピクチャ1401の復号結果が必要と
なる。以下、同様の処理が続けられる。
のPピクチャ1402からの動き補償予測が行なわれる
ので、Pピクチャ1402の復号には、自身の符号化デ
ータと、直前のPピクチャ1401の復号結果が必要と
なる。以下、同様の処理が続けられる。
【0007】ここで、符号化ブロックと動きベクトル探
索領域の関係を図15に示す。動きベクトル検出とは、
参照画像上の動きベクトル探索領域内から、符号化ブロ
ックと最も相関の高いブロックを見つけ出し、そのブロ
ックと符号化ブロックとの間の相対位置を動きベクトル
とする処理である。図15においては、ブロックサイズ
をB×Bとし、動きベクトル探索領域の大きさをM×N
としている。
索領域の関係を図15に示す。動きベクトル検出とは、
参照画像上の動きベクトル探索領域内から、符号化ブロ
ックと最も相関の高いブロックを見つけ出し、そのブロ
ックと符号化ブロックとの間の相対位置を動きベクトル
とする処理である。図15においては、ブロックサイズ
をB×Bとし、動きベクトル探索領域の大きさをM×N
としている。
【0008】図7に、動き補償予測フレーム間符号化装
置における画像入力部周辺のブロック図を示す。701
はフレームメモリ、702はフレームメモリ701を管
理するメモリ制御器、703は動きベクトル検出器、7
04は動きベクトル検出器703で算出された動きベク
トル情報を用いて符号化ブロックを符号化する動画像符
号化器である。
置における画像入力部周辺のブロック図を示す。701
はフレームメモリ、702はフレームメモリ701を管
理するメモリ制御器、703は動きベクトル検出器、7
04は動きベクトル検出器703で算出された動きベク
トル情報を用いて符号化ブロックを符号化する動画像符
号化器である。
【0009】入力端子705から入力された入力画像デ
ータは、メモリ制御器702によって一旦フレームメモ
リ701に書き込まれ、符号化ブロックデータ,参照画
像データとして必要なタイミングで読み出されて、動き
ベクトル検出器703,動画像符号化器704に送られ
る。動きベクトル検出器703は、参照画像データと符
号化ブロックデータから動きベクトル情報を検出し、動
画像符号化器704に伝送する。動画像符号化器704
は、動きベクトル検出器703によって検出された動き
ベクトル情報を用いて符号化ブロックデータを符号化
し、出力端子706から符号化データを出力する。
ータは、メモリ制御器702によって一旦フレームメモ
リ701に書き込まれ、符号化ブロックデータ,参照画
像データとして必要なタイミングで読み出されて、動き
ベクトル検出器703,動画像符号化器704に送られ
る。動きベクトル検出器703は、参照画像データと符
号化ブロックデータから動きベクトル情報を検出し、動
画像符号化器704に伝送する。動画像符号化器704
は、動きベクトル検出器703によって検出された動き
ベクトル情報を用いて符号化ブロックデータを符号化
し、出力端子706から符号化データを出力する。
【0010】図8に、図7におけるメモリ制御器702
の構成例を示す。
の構成例を示す。
【0011】801は入力画像データを一時的に蓄える
キャッシュメモリ、802はフレームメモリ701から
読み出した符号化ブロックデータを一時的に蓄えるキャ
ッシュメモリ、803はフレームメモリ701から読み
出した参照画像データを一時的に蓄えるキャッシュメモ
リである。
キャッシュメモリ、802はフレームメモリ701から
読み出した符号化ブロックデータを一時的に蓄えるキャ
ッシュメモリ、803はフレームメモリ701から読み
出した参照画像データを一時的に蓄えるキャッシュメモ
リである。
【0012】804はメモリへの書き込みアドレス発生
器、805は符号化ブロック読み出し用アドレス発生
器、806は参照画像読み出し用アドレス発生器、80
7は前記3つのアドレスを切替えてフレームメモリに出
力するセレクタ、808はデータバス上におけるデータ
の流れを制御する双方向バッファである。
器、805は符号化ブロック読み出し用アドレス発生
器、806は参照画像読み出し用アドレス発生器、80
7は前記3つのアドレスを切替えてフレームメモリに出
力するセレクタ、808はデータバス上におけるデータ
の流れを制御する双方向バッファである。
【0013】フレームメモリ701へのデータの書き込
みと読み出しは時分割に行なわれる。すなわち、フレー
ムメモリ701への書き込みデータである入力画像デー
タは一旦内部のキャッシュメモリ801に蓄えられ、書
き込み動作時に、一斉にフレームメモリ701に書き込
まれる。同じように、読み出しデータは読み出し動作時
に、まとめてフレームメモリ701から読み出され、一
旦内部のキャッシュメモリ802,803に蓄えられ
る。その後、必要なタイミングで適時キャッシュメモリ
802,803から読み出され、動きベクトル検出器7
03,動画像符号化器704に伝送される。また、読み
出し動作,書き込み動作に同期して、読み出しアドレ
ス,書き込みアドレスがセレクタ807によって選択さ
れ、フレームメモリ701に入力され、同時に双方向バ
ッファ808によってデータの転送方向が制御される。
みと読み出しは時分割に行なわれる。すなわち、フレー
ムメモリ701への書き込みデータである入力画像デー
タは一旦内部のキャッシュメモリ801に蓄えられ、書
き込み動作時に、一斉にフレームメモリ701に書き込
まれる。同じように、読み出しデータは読み出し動作時
に、まとめてフレームメモリ701から読み出され、一
旦内部のキャッシュメモリ802,803に蓄えられ
る。その後、必要なタイミングで適時キャッシュメモリ
802,803から読み出され、動きベクトル検出器7
03,動画像符号化器704に伝送される。また、読み
出し動作,書き込み動作に同期して、読み出しアドレ
ス,書き込みアドレスがセレクタ807によって選択さ
れ、フレームメモリ701に入力され、同時に双方向バ
ッファ808によってデータの転送方向が制御される。
【0014】次に、従来におけるメモリ制御器の動作に
ついて説明する。
ついて説明する。
【0015】符号化装置に入力される入力画像データ
(デジタルビデオ信号)は、一般的に、図12に示すよ
うな飛び越し走査の順序で入力される。すなわち、図1
2においては、画面の上から奇数ライン(1,2,3
…:奇数フィールド)の画素データが画面の下まで入力
され、続いて再び画面の上から今度は偶数ライン
(1’,2’,3’…:偶数フィールド)の画素データ
が画面の下まで入力される。
(デジタルビデオ信号)は、一般的に、図12に示すよ
うな飛び越し走査の順序で入力される。すなわち、図1
2においては、画面の上から奇数ライン(1,2,3
…:奇数フィールド)の画素データが画面の下まで入力
され、続いて再び画面の上から今度は偶数ライン
(1’,2’,3’…:偶数フィールド)の画素データ
が画面の下まで入力される。
【0016】符号化においては、ブロック単位で処理が
行なわれるため、飛び越し走査で入力されたデータを、
図13に示すようなブロック形式に並べ替える必要があ
る。このため、入力されたデジタルビデオ信号は、飛び
越し走査の順番で一旦フレームメモリ701に書き込ま
れ、フレームメモリ701からブロック形式で読み出す
ことによって、ブロック形式への並べ替えが実行され
る。なお図13は、ブロックサイズB=8の場合の例で
ある。
行なわれるため、飛び越し走査で入力されたデータを、
図13に示すようなブロック形式に並べ替える必要があ
る。このため、入力されたデジタルビデオ信号は、飛び
越し走査の順番で一旦フレームメモリ701に書き込ま
れ、フレームメモリ701からブロック形式で読み出す
ことによって、ブロック形式への並べ替えが実行され
る。なお図13は、ブロックサイズB=8の場合の例で
ある。
【0017】ここで、MPEG−2のフレーム・ピクチ
ャー構造においては、符号化ブロックは飛び越し走査の
構造を有するように生成される。すなわち、符号化ブロ
ック内の奇数ラインは奇数フィールドから構成され、偶
数ラインは偶数フィールドから構成される。よって、符
号化ブロックを構成するためには、奇数フィールド,偶
数フィールド両方のデータ(フレームデータ)がフレー
ムメモリ上に揃っていなければならない。このため、フ
レームメモリ上に一旦1フレーム分のデータを書き込ん
でから、符号化ブロックの読み出しが開始される。
ャー構造においては、符号化ブロックは飛び越し走査の
構造を有するように生成される。すなわち、符号化ブロ
ック内の奇数ラインは奇数フィールドから構成され、偶
数ラインは偶数フィールドから構成される。よって、符
号化ブロックを構成するためには、奇数フィールド,偶
数フィールド両方のデータ(フレームデータ)がフレー
ムメモリ上に揃っていなければならない。このため、フ
レームメモリ上に一旦1フレーム分のデータを書き込ん
でから、符号化ブロックの読み出しが開始される。
【0018】符号化する全てのフレームをIピクチャで
構成する場合には、飛び越し走査からブロック形式への
変換は、フレームメモリ701を2つのメモリバンクに
分割し、書き込み側と読み出し側を交互に切替えること
によって実行することができる。すなわち、一方のメモ
リバンクに飛び越し走査データを書き込み、他方のメモ
リバンクからブロックデータを読み出すという動作を、
1フレーム時間毎に交互に繰り返せばよい。
構成する場合には、飛び越し走査からブロック形式への
変換は、フレームメモリ701を2つのメモリバンクに
分割し、書き込み側と読み出し側を交互に切替えること
によって実行することができる。すなわち、一方のメモ
リバンクに飛び越し走査データを書き込み、他方のメモ
リバンクからブロックデータを読み出すという動作を、
1フレーム時間毎に交互に繰り返せばよい。
【0019】一方、図14に示すようにIピクチャの符
号化とPピクチャの符号化を組み合わせる場合におい
て、動きベクトルを原画像から検出する(動きベクトル
検出における参照画像として原画像を用いる)時には、
符号化画像として読み出されたIピクチャもしくはPピ
クチャは符号化処理終了後、続くPピクチャの参照画像
となるため、再度読み出される。
号化とPピクチャの符号化を組み合わせる場合におい
て、動きベクトルを原画像から検出する(動きベクトル
検出における参照画像として原画像を用いる)時には、
符号化画像として読み出されたIピクチャもしくはPピ
クチャは符号化処理終了後、続くPピクチャの参照画像
となるため、再度読み出される。
【0020】前記したIピクチャの符号化のみを行なう
場合の2バンク分割では、符号化ブロックの読み出し終
了後、読み出した領域に直ちに次の入力画像の書き込み
が行なわれるため、参照画像読み出しができない。この
ため、フレームメモリ701内を3つのメモリバンクに
分割して使用する必要がある。すなわち、図10に示す
ように、1フレーム期間は入力画像書き込みを、続く1
フレーム期間は符号化ブロックデータの読み出しを、最
後の1フレーム期間は参照画像データの読み出しを行な
い、これらの処理を3つのメモリバンクで1フレーム期
間ずつずらすことによって、一連の処理を途切れること
なく行なうことができる。
場合の2バンク分割では、符号化ブロックの読み出し終
了後、読み出した領域に直ちに次の入力画像の書き込み
が行なわれるため、参照画像読み出しができない。この
ため、フレームメモリ701内を3つのメモリバンクに
分割して使用する必要がある。すなわち、図10に示す
ように、1フレーム期間は入力画像書き込みを、続く1
フレーム期間は符号化ブロックデータの読み出しを、最
後の1フレーム期間は参照画像データの読み出しを行な
い、これらの処理を3つのメモリバンクで1フレーム期
間ずつずらすことによって、一連の処理を途切れること
なく行なうことができる。
【0021】図9は、上記のメモリ制御を実現するため
の書き込み用アドレス発生器804,符号化ブロック読
み出し用アドレス発生器805,参照画像読み出し用ア
ドレス発生器806のブロック図の例である。ここで、
アドレス生成器901は、書き込み用アドレス発生器8
04においては飛び越し走査データの書き込みアドレス
を、符号化ブロック読み出し用アドレス発生器805に
おいては符号化ブロックの読み出しアドレスを、参照画
像読み出し用アドレス発生器806においては参照画像
データの読み出しアドレスを各々生成する。その他の部
分の動作は、アドレス発生器804,805,806で
共通である。
の書き込み用アドレス発生器804,符号化ブロック読
み出し用アドレス発生器805,参照画像読み出し用ア
ドレス発生器806のブロック図の例である。ここで、
アドレス生成器901は、書き込み用アドレス発生器8
04においては飛び越し走査データの書き込みアドレス
を、符号化ブロック読み出し用アドレス発生器805に
おいては符号化ブロックの読み出しアドレスを、参照画
像読み出し用アドレス発生器806においては参照画像
データの読み出しアドレスを各々生成する。その他の部
分の動作は、アドレス発生器804,805,806で
共通である。
【0022】加算器902は、アドレス生成器901に
よって生成されたアドレスにセレクタ903で選択され
たオフセット値を加算する。
よって生成されたアドレスにセレクタ903で選択され
たオフセット値を加算する。
【0023】ここで、フレームメモリの1ワードを1画
素に対応した場合には、
素に対応した場合には、
【0024】
【数1】
【0025】
【数2】
【0026】となる。なお、Hは画像の水平方向の画素
数、Vはフレーム画像の垂直方向のライン数であり、H
×Vは1バンクのワード数となる。
数、Vはフレーム画像の垂直方向のライン数であり、H
×Vは1バンクのワード数となる。
【0027】この時、アドレス生成器901の出力ad
drは1バンク内のデータのみにアクセスするため、フ
レームメモリの1ワードを1画素に対応した場合には、
次式を満足する。
drは1バンク内のデータのみにアクセスするため、フ
レームメモリの1ワードを1画素に対応した場合には、
次式を満足する。
【0028】
【数3】
【0029】よって、アドレス生成器901の出力にメ
モリバンク1の先頭アドレスを加えた時、アドレス発生
器の出力outは
モリバンク1の先頭アドレスを加えた時、アドレス発生
器の出力outは
【0030】
【数4】
【0031】となり、メモリバンク1上でのデータアク
セスが可能となる。以下同様に、アドレス生成器901
の出力にメモリバンク2の先頭アドレスを加えた場合は
メモリバンク2上でのデータアクセスが可能となり、メ
モリバンク3の先頭アドレスを加えた場合はメモリバン
ク3上でのデータアクセスが可能となる。
セスが可能となる。以下同様に、アドレス生成器901
の出力にメモリバンク2の先頭アドレスを加えた場合は
メモリバンク2上でのデータアクセスが可能となり、メ
モリバンク3の先頭アドレスを加えた場合はメモリバン
ク3上でのデータアクセスが可能となる。
【0032】図11に、セレクタ903の動作タイミン
グを示す。書き込み用アドレス発生器804内のセレク
タがメモリバンク1を選択した次の1フレーム期間にお
いて、符号化ブロック読み出し用アドレス発生器805
内のセレクタが符号化ブロックデータの読み出しのため
にメモリバンク1を選択する。さらに続く1フレーム期
間においては、参照画像読み出し用アドレス発生器80
6内のセレクタが参照画像の読み出しのためにメモリバ
ンク1を選択する。以上のように、書き込み用アドレス
発生器804,符号化ブロック読み出し用アドレス発生
器805,参照画像読み出し用アドレス発生器806内
の各セレクタが、1フレーム期間の時間差で同一バンク
をアクセスする。
グを示す。書き込み用アドレス発生器804内のセレク
タがメモリバンク1を選択した次の1フレーム期間にお
いて、符号化ブロック読み出し用アドレス発生器805
内のセレクタが符号化ブロックデータの読み出しのため
にメモリバンク1を選択する。さらに続く1フレーム期
間においては、参照画像読み出し用アドレス発生器80
6内のセレクタが参照画像の読み出しのためにメモリバ
ンク1を選択する。以上のように、書き込み用アドレス
発生器804,符号化ブロック読み出し用アドレス発生
器805,参照画像読み出し用アドレス発生器806内
の各セレクタが、1フレーム期間の時間差で同一バンク
をアクセスする。
【0033】
【発明が解決しようとする課題】上記したメモリ制御で
は、動きベクトルの検出のために、3フレームの画像を
格納するメモリ領域が必要である。NTSCのテレビジ
ョン解像度においては、縦横の画素数は720×480
であり、各画素の輝度値を1バイトで表現する場合、輝
度値の画素データを格納するために720×480×3
=1,036,800MByteのメモリ容量が必要と
なる。よって、従来のメモリ制御器においては、飛び越
し走査→ブロック形式変換と、参照画像データ読み出し
を実行するために膨大なメモリ容量が必要となり、コス
ト低減の大きな障害になっていた。
は、動きベクトルの検出のために、3フレームの画像を
格納するメモリ領域が必要である。NTSCのテレビジ
ョン解像度においては、縦横の画素数は720×480
であり、各画素の輝度値を1バイトで表現する場合、輝
度値の画素データを格納するために720×480×3
=1,036,800MByteのメモリ容量が必要と
なる。よって、従来のメモリ制御器においては、飛び越
し走査→ブロック形式変換と、参照画像データ読み出し
を実行するために膨大なメモリ容量が必要となり、コス
ト低減の大きな障害になっていた。
【0034】本発明においては、少ないメモリ容量で、
飛び越し走査からブロック形式への変換と、参照画像デ
ータ読み出しを実行することができるメモリ制御器を提
供することを目的とする。
飛び越し走査からブロック形式への変換と、参照画像デ
ータ読み出しを実行することができるメモリ制御器を提
供することを目的とする。
【0035】
【課題を解決するための手段】本発明のメモリ制御装置
においては、符号化画像データを格納するメモリの中の
1画面分のデータ領域内をアクセスするためのアドレス
を発生するアドレス発生手段と、1画面分のデータ格納
領域の先頭位置を指定するオフセット発生手段と、前記
アドレス発生手段の出力と前記オフセット発生手段の出
力とを加算する加算器と、前記加算器の出力を使用メモ
リ領域の大きさで除した時の剰余を算出する剰余演算器
を有し、前記オフセット発生手段は、1画面分の画像デ
ータ領域の大きさを更新前オフセット値に加算する加算
器と、前記加算器の出力を使用メモリ領域の大きさで除
した時の剰余を算出する剰余演算器からなる。
においては、符号化画像データを格納するメモリの中の
1画面分のデータ領域内をアクセスするためのアドレス
を発生するアドレス発生手段と、1画面分のデータ格納
領域の先頭位置を指定するオフセット発生手段と、前記
アドレス発生手段の出力と前記オフセット発生手段の出
力とを加算する加算器と、前記加算器の出力を使用メモ
リ領域の大きさで除した時の剰余を算出する剰余演算器
を有し、前記オフセット発生手段は、1画面分の画像デ
ータ領域の大きさを更新前オフセット値に加算する加算
器と、前記加算器の出力を使用メモリ領域の大きさで除
した時の剰余を算出する剰余演算器からなる。
【0036】
【発明の実施の形態】まず、本発明のメモリ制御方式に
ついて説明する。
ついて説明する。
【0037】図3は、本発明において読み書きされる画
素データの、メモリ空間上での記憶位置を説明するため
のメモリマップである。
素データの、メモリ空間上での記憶位置を説明するため
のメモリマップである。
【0038】図3においては、説明の簡単化のため、画
素データの画面上での位置とメモリ空間上での記憶位置
とを1:1に対応させている。すなわち、フレームメモ
リ701の1ワードを1画素に対応させ、マップの水平
方向に画像の水平画素数Hワード分のアドレスを割り当
てて、図6に示すようにメモリ空間を2次元に展開して
表現している。よって、図3に示すアドレス空間におけ
るデータの位置関係は、画面上での対応する画素の位置
関係に一致する。
素データの画面上での位置とメモリ空間上での記憶位置
とを1:1に対応させている。すなわち、フレームメモ
リ701の1ワードを1画素に対応させ、マップの水平
方向に画像の水平画素数Hワード分のアドレスを割り当
てて、図6に示すようにメモリ空間を2次元に展開して
表現している。よって、図3に示すアドレス空間におけ
るデータの位置関係は、画面上での対応する画素の位置
関係に一致する。
【0039】なお、実際のハードウェアにおいては、メ
モリバンド幅を大きくする(単位時間あたりに読み書き
できるデータ量を増大する)ために、フレームメモリ7
01のデータバス幅を大きくし、フレームメモリ701
の1ワードに複数の画素を対応させることも可能であ
る。 以下、図3を用いて、本発明の装置におけるメモ
リ管理について説明する。なお、各項目の先頭の英文字
は、図3中のa〜fと対応している。
モリバンド幅を大きくする(単位時間あたりに読み書き
できるデータ量を増大する)ために、フレームメモリ7
01のデータバス幅を大きくし、フレームメモリ701
の1ワードに複数の画素を対応させることも可能であ
る。 以下、図3を用いて、本発明の装置におけるメモ
リ管理について説明する。なお、各項目の先頭の英文字
は、図3中のa〜fと対応している。
【0040】(a) 飛び越し走査の順序で入力される
入力画像データは、順時フレームメモリ701に書き込
まれる。図3においては、アドレス空間を水平方向Hワ
ードとして2次元に展開しているため、入力データはメ
モリ空間上を左上隅から右下隅に向けて水平方向順に書
き込まれる。ここで、V/2ラインの位置まで書き込む
と1フィールド分のデータ書き込みが完了したことにな
り、Vラインの位置までで1フレーム分のデータとな
る。なお、図3において、薄い網目領域は第1フレーム
のデータを表している。
入力画像データは、順時フレームメモリ701に書き込
まれる。図3においては、アドレス空間を水平方向Hワ
ードとして2次元に展開しているため、入力データはメ
モリ空間上を左上隅から右下隅に向けて水平方向順に書
き込まれる。ここで、V/2ラインの位置まで書き込む
と1フィールド分のデータ書き込みが完了したことにな
り、Vラインの位置までで1フレーム分のデータとな
る。なお、図3において、薄い網目領域は第1フレーム
のデータを表している。
【0041】(b) 第1フレームの奇数フィールドデ
ータを書き終わり、続いて偶数フィールドデータをB/
2ラインまで書き込んだ時点から、符号化ブロックデー
タ301の読み出しを開始する。符号化ブロックデータ
はインターレース構造を有するため、第1フレームの奇
数フィールドデータと偶数フィールドデータから水平方
向B画素、垂直方向B/2画素のブロック状にデータを
読み出し、これをライン単位に交互に組み合わせること
で、大きさB×Bの符号化ブロックデータを得ることが
できる。
ータを書き終わり、続いて偶数フィールドデータをB/
2ラインまで書き込んだ時点から、符号化ブロックデー
タ301の読み出しを開始する。符号化ブロックデータ
はインターレース構造を有するため、第1フレームの奇
数フィールドデータと偶数フィールドデータから水平方
向B画素、垂直方向B/2画素のブロック状にデータを
読み出し、これをライン単位に交互に組み合わせること
で、大きさB×Bの符号化ブロックデータを得ることが
できる。
【0042】(c) 第1フレームの偶数フィールドデ
ータの書き込み終了後、第2フレームの奇数フィールド
データの書き込みが続いて行なわれる。図3において
は、濃い網目領域が第2フレームのデータを表してい
る。
ータの書き込み終了後、第2フレームの奇数フィールド
データの書き込みが続いて行なわれる。図3において
は、濃い網目領域が第2フレームのデータを表してい
る。
【0043】1画面分の符号化ブロックデータの読み出
しに要する時間は、書き込みと同様に1フレーム時間で
ある。よって、第2フレームの偶数フィールドデータを
B/2ラインまで書き込み終わった時点で、第1フレー
ムからの符号化ブロックデータの読み出しが終了し、続
いて第2フレームからの符号化ブロックデータ302の
読み出しが開始される。この時、同時に符号化ブロック
データ302に対応する第1フレームからの参照画像デ
ータ303の読み出しが行なわれる。
しに要する時間は、書き込みと同様に1フレーム時間で
ある。よって、第2フレームの偶数フィールドデータを
B/2ラインまで書き込み終わった時点で、第1フレー
ムからの符号化ブロックデータの読み出しが終了し、続
いて第2フレームからの符号化ブロックデータ302の
読み出しが開始される。この時、同時に符号化ブロック
データ302に対応する第1フレームからの参照画像デ
ータ303の読み出しが行なわれる。
【0044】図15に示す領域を動きベクトル探索領域
とする場合、フィールド単位に画素データをメモリに格
納している図3においては、探索領域の垂直方向の大き
さはB/2+(N−B)/4=(B+N)/4画素とな
る。このため、破線で囲まれた領域303が動きベクト
ル探索領域(参照画像データ)となる。
とする場合、フィールド単位に画素データをメモリに格
納している図3においては、探索領域の垂直方向の大き
さはB/2+(N−B)/4=(B+N)/4画素とな
る。このため、破線で囲まれた領域303が動きベクト
ル探索領域(参照画像データ)となる。
【0045】(d) 第1フレームの各フィールドにお
いて、動きベクトル探索領域304の上端から上の領域
305に書き込まれたデータは、再び読み出されること
はない。このため、領域305は不要領域となり、別の
データを書き込むことができる。
いて、動きベクトル探索領域304の上端から上の領域
305に書き込まれたデータは、再び読み出されること
はない。このため、領域305は不要領域となり、別の
データを書き込むことができる。
【0046】一方、第2フレームの偶数フィールドデー
タの書き込み終了後、続いて第3フレームの奇数フィー
ルドの書き込みが行なわれる。この時、第3フレームの
奇数フィールドのB/2+(N+B)/4=(N+3
B)/4ラインまでを第2フレームのデータ領域に続く
領域306に書き込み、残りの部分を不要領域となって
いるアドレス空間の先頭から書き込む。
タの書き込み終了後、続いて第3フレームの奇数フィー
ルドの書き込みが行なわれる。この時、第3フレームの
奇数フィールドのB/2+(N+B)/4=(N+3
B)/4ラインまでを第2フレームのデータ領域に続く
領域306に書き込み、残りの部分を不要領域となって
いるアドレス空間の先頭から書き込む。
【0047】なお、斜線の領域は第3フレームのデータ
を表している。
を表している。
【0048】(e) (d)で述べたように、第3フレ
ームの(N+3B)/4ライン分のデータは、第2フレ
ームのすぐ後ろに書き込まれるため、アドレス空間の先
頭から書き込まれる残りの奇数フィールドデータはV/
2−(N+3B)/4ライン分である。よって、これに
続いて第3フレームの偶数フィールドのB/2ライン分
のデータを書き込んだ時、アドレス空間先頭からのライ
ン数の合計は{V/2−(N+3B)/4}+(B/
2)=V/2−(B+N)/4ラインとなり、この時点
でメモリ上に残っている第1フレームの奇数フィールド
データは、画面の下から(B+N)/4ライン分とな
る。
ームの(N+3B)/4ライン分のデータは、第2フレ
ームのすぐ後ろに書き込まれるため、アドレス空間の先
頭から書き込まれる残りの奇数フィールドデータはV/
2−(N+3B)/4ライン分である。よって、これに
続いて第3フレームの偶数フィールドのB/2ライン分
のデータを書き込んだ時、アドレス空間先頭からのライ
ン数の合計は{V/2−(N+3B)/4}+(B/
2)=V/2−(B+N)/4ラインとなり、この時点
でメモリ上に残っている第1フレームの奇数フィールド
データは、画面の下から(B+N)/4ライン分とな
る。
【0049】一方、画面で最も下の列の符号化ブロック
に対する動きベクトル探索領域307の上端は、フィー
ルド画像の下端から(B+N)/4ラインの位置にあ
る。よって、第2フレームの最後の符号化ブロックデー
タの読み出しが終了するまでは、第1フレームの奇数フ
ィールドの下から(B+N)/4ラインまでのデータを
メモリ上に保持しておく必要がある。
に対する動きベクトル探索領域307の上端は、フィー
ルド画像の下端から(B+N)/4ラインの位置にあ
る。よって、第2フレームの最後の符号化ブロックデー
タの読み出しが終了するまでは、第1フレームの奇数フ
ィールドの下から(B+N)/4ラインまでのデータを
メモリ上に保持しておく必要がある。
【0050】ここで、第2フレームからの符号化ブロッ
クデータの読み出し終了のタイミングは、第3フレーム
の偶数フィールドのB/2ラインまでをフレームメモリ
に書き込み終わった時点であり、前記したように、この
時メモリ上に残っている第1フレームの奇数フィールド
データは、画面の下から(B+N)/4ライン分であ
る。
クデータの読み出し終了のタイミングは、第3フレーム
の偶数フィールドのB/2ラインまでをフレームメモリ
に書き込み終わった時点であり、前記したように、この
時メモリ上に残っている第1フレームの奇数フィールド
データは、画面の下から(B+N)/4ライン分であ
る。
【0051】以上から、第3フレームの偶数フィールド
データの書き込み領域と、第1フレームの奇数フィール
ドからの参照画像データの読み出し領域は重複せず、前
記した「第2フレームの最後の符号化ブロックデータの
読み出しが終了するまで、第1フレームの奇数フィール
ドの下から(B+N)/4ラインまでのデータをメモリ
上に保持しておく。」を実現できることがわかる。
データの書き込み領域と、第1フレームの奇数フィール
ドからの参照画像データの読み出し領域は重複せず、前
記した「第2フレームの最後の符号化ブロックデータの
読み出しが終了するまで、第1フレームの奇数フィール
ドの下から(B+N)/4ラインまでのデータをメモリ
上に保持しておく。」を実現できることがわかる。
【0052】(f) 第2フレームからの符号化ブロッ
クデータの読み出し終了に続いて、第3フレームからの
符号化ブロックデータの読み出しが開始され、並行して
第2フレームからの参照画素データの読み出しが行なわ
れる。
クデータの読み出し終了に続いて、第3フレームからの
符号化ブロックデータの読み出しが開始され、並行して
第2フレームからの参照画素データの読み出しが行なわ
れる。
【0053】以上を繰り返して行なうことによって、H
×{2V+(N+3B)/4}画素分のメモリ空間で、
飛び越し走査→ブロック形式変換と、参照画像データ読
み出しを並行して実行することができる。
×{2V+(N+3B)/4}画素分のメモリ空間で、
飛び越し走査→ブロック形式変換と、参照画像データ読
み出しを並行して実行することができる。
【0054】図1は、上記のメモリ制御を実現するため
の書き込み用アドレス発生器804,符号化ブロック読
み出し用アドレス発生器805,参照画像読み出し用ア
ドレス発生器806の実施例である。ここで、101は
画像データ格納領域の先頭アドレスを出力するオフセッ
ト発生器である。
の書き込み用アドレス発生器804,符号化ブロック読
み出し用アドレス発生器805,参照画像読み出し用ア
ドレス発生器806の実施例である。ここで、101は
画像データ格納領域の先頭アドレスを出力するオフセッ
ト発生器である。
【0055】アドレス生成器102は、書き込み用アド
レス発生器804においては飛び越し走査データの書き
込みアドレスを生成し、符号化ブロック読み出し用アド
レス発生器805においては符号化ブロックの読み出し
アドレスを生成し、参照画像読み出し用アドレス発生器
806においては参照画像データの読み出しアドレスを
生成する。103は剰余演算器であり、入力をH×{2
V+(N+3B)/4}で除した時の余りを出力する。
その他、104,105は加算器である。
レス発生器804においては飛び越し走査データの書き
込みアドレスを生成し、符号化ブロック読み出し用アド
レス発生器805においては符号化ブロックの読み出し
アドレスを生成し、参照画像読み出し用アドレス発生器
806においては参照画像データの読み出しアドレスを
生成する。103は剰余演算器であり、入力をH×{2
V+(N+3B)/4}で除した時の余りを出力する。
その他、104,105は加算器である。
【0056】図2は、図1におけるオフセット発生器の
実施例である。
実施例である。
【0057】ここで、201は加算器、202は103
と同一機能を有する剰余演算器、203はレジスタであ
る。
と同一機能を有する剰余演算器、203はレジスタであ
る。
【0058】図4は、図1におけるアドレス出力out
とオフセット値offsetのタイムチャートである。
図4においては、共通の時間軸を用いて、上側にアドレ
ス出力outのタイムチャートを、下側にオフセット値
offsetのタイムチャートを示し、アドレス出力o
utとオフセット値offsetのタイミングの関係を
示している。図4上側において、実線矢印は書き込みア
ドレス発生器804の出力、太破線矢印は符号化ブロッ
クデータ読み出しアドレス発生器805の出力、太一点
鎖線矢印は参照画像データ読み出しアドレス発生器80
6の出力を表している。
とオフセット値offsetのタイムチャートである。
図4においては、共通の時間軸を用いて、上側にアドレ
ス出力outのタイムチャートを、下側にオフセット値
offsetのタイムチャートを示し、アドレス出力o
utとオフセット値offsetのタイミングの関係を
示している。図4上側において、実線矢印は書き込みア
ドレス発生器804の出力、太破線矢印は符号化ブロッ
クデータ読み出しアドレス発生器805の出力、太一点
鎖線矢印は参照画像データ読み出しアドレス発生器80
6の出力を表している。
【0059】画像の1ライン毎にメモリに書き込まれた
画像データに対して、読み出しはブロック状に行なわれ
るので、読み出しアドレスにおいては、図5に示すよう
に、ブロックの横方向の画素読み出しに対応したアドレ
スが、一定の範囲内においてHワードの間隔で飛び飛び
に発生し、この範囲が時間と共に移動していく。図4に
おいて読み出しアドレスを表す矢印は、アドレス値が発
生する範囲を表しており、このため図4においては、こ
の範囲の推移を表現するために、読み出しアドレスを太
線で表している。
画像データに対して、読み出しはブロック状に行なわれ
るので、読み出しアドレスにおいては、図5に示すよう
に、ブロックの横方向の画素読み出しに対応したアドレ
スが、一定の範囲内においてHワードの間隔で飛び飛び
に発生し、この範囲が時間と共に移動していく。図4に
おいて読み出しアドレスを表す矢印は、アドレス値が発
生する範囲を表しており、このため図4においては、こ
の範囲の推移を表現するために、読み出しアドレスを太
線で表している。
【0060】また、図4において、薄い網目,濃い網
目,斜線の各領域は、図3に対応しており、メモリ上に
保持されているフレームデータの種類を表している。
目,斜線の各領域は、図3に対応しており、メモリ上に
保持されているフレームデータの種類を表している。
【0061】以下、図4を用いて図1の動作を説明す
る。
る。
【0062】オフセット値offsetを格納している
レジスタ203は、1フレーム期間に1回更新される。
この時、offsetの値は加算器201によって、1
画面分の画像データ領域のワード数H×Vだけ増加さ
れ、剰余演算器202によって、0≦offset<H
×{2V+(N+3B)/4}の範囲に収まるように丸
められる。よって、レジスタ203の初期値を0とする
と、offsetは
レジスタ203は、1フレーム期間に1回更新される。
この時、offsetの値は加算器201によって、1
画面分の画像データ領域のワード数H×Vだけ増加さ
れ、剰余演算器202によって、0≦offset<H
×{2V+(N+3B)/4}の範囲に収まるように丸
められる。よって、レジスタ203の初期値を0とする
と、offsetは
【0063】
【数5】
【0064】のように変化する。
【0065】ここで、フレームメモリ書き込みと符号化
ブロック読み出しのタイミングは1フィールド期間(1
/2フレーム期間)+B/2ライン入力期間分ずれ、符
号化ブロック読み出しと参照画像データ読み出しのタイ
ミングは1フレーム期間ずれるため、各アドレス発生器
内のレジスタ203の更新タイミングは、図4下側に示
すように、書き込みと読み出しのタイミングがB/2ラ
イン入力期間分だけずれることになる。
ブロック読み出しのタイミングは1フィールド期間(1
/2フレーム期間)+B/2ライン入力期間分ずれ、符
号化ブロック読み出しと参照画像データ読み出しのタイ
ミングは1フレーム期間ずれるため、各アドレス発生器
内のレジスタ203の更新タイミングは、図4下側に示
すように、書き込みと読み出しのタイミングがB/2ラ
イン入力期間分だけずれることになる。
【0066】この時、アドレス生成器102の出力開始
タイミングもoffset値の更新タイミングに合わせ
たものとなる。すなわち、レジスタ203が更新される
タイミングでアドレス生成器102はリセットされ、続
いて1フレーム期間必要なアドレス値を生成する。
タイミングもoffset値の更新タイミングに合わせ
たものとなる。すなわち、レジスタ203が更新される
タイミングでアドレス生成器102はリセットされ、続
いて1フレーム期間必要なアドレス値を生成する。
【0067】アドレス生成器102の出力addrは加
算器104によってoffset値と加算される。ここ
で、全メモリ容量H×{2V+(N+3B)/4}の範
囲を越えた加算器104の出力は、H×{2V+(N+
3B)/4}の範囲に収まるように剰余演算器103に
よって丸められる。アドレス生成器102の出力add
rは、従来例と同じく数3を満足する。よって、剰余演
算器の出力addr_rは、以下の式で表される。
算器104によってoffset値と加算される。ここ
で、全メモリ容量H×{2V+(N+3B)/4}の範
囲を越えた加算器104の出力は、H×{2V+(N+
3B)/4}の範囲に収まるように剰余演算器103に
よって丸められる。アドレス生成器102の出力add
rは、従来例と同じく数3を満足する。よって、剰余演
算器の出力addr_rは、以下の式で表される。
【0068】
【数6】
【0069】図4上側を見ると、書き込みアドレスを表
す実線矢印と、動きベクトル探索領域の読み出しアドレ
スを表す一点鎖線矢印が交わることがない。よって、参
照画像データが書き込まれている領域において、探索領
域データの読み出し以前に飛び越し走査データ書き込み
が行なわれ、必要なデータが読み出せなくなる事態は発
生しないことがわかる。
す実線矢印と、動きベクトル探索領域の読み出しアドレ
スを表す一点鎖線矢印が交わることがない。よって、参
照画像データが書き込まれている領域において、探索領
域データの読み出し以前に飛び越し走査データ書き込み
が行なわれ、必要なデータが読み出せなくなる事態は発
生しないことがわかる。
【0070】図10に示す従来例のメモリ制御において
は、画像データを格納するバンクの位置は固定で、常に
同じ位置に画像データを書き込んでいた。
は、画像データを格納するバンクの位置は固定で、常に
同じ位置に画像データを書き込んでいた。
【0071】一方、本発明のメモリ制御装置において
は、1画面分の画像データを格納する領域の先頭位置を
表すoffsetの値に注目すると、アドレス空間の先
頭にoffset値が戻ってくるたびに−H×(N+3
B)/4ずつ変移が加わり、メモリバンクの位置が−H
×(N+3B)/4ずつずれていく。これにより、メモ
リ空間を効率良く利用でき、従来よりも少ないメモリ容
量で飛び越し走査からブロック形式への変換と、参照画
像データ読み出しを実行することができる。
は、1画面分の画像データを格納する領域の先頭位置を
表すoffsetの値に注目すると、アドレス空間の先
頭にoffset値が戻ってくるたびに−H×(N+3
B)/4ずつ変移が加わり、メモリバンクの位置が−H
×(N+3B)/4ずつずれていく。これにより、メモ
リ空間を効率良く利用でき、従来よりも少ないメモリ容
量で飛び越し走査からブロック形式への変換と、参照画
像データ読み出しを実行することができる。
【0072】
【発明の効果】本発明においては、フレームデータを格
納するメモリバンクの位置を時間と共に移動することに
よって、読み出しの終了したメモリ領域を効率良く使用
することができるため、少ないメモリ容量で、飛び越し
走査からブロック形式への変換と、参照画像データ読み
出しを実行することができる。
納するメモリバンクの位置を時間と共に移動することに
よって、読み出しの終了したメモリ領域を効率良く使用
することができるため、少ないメモリ容量で、飛び越し
走査からブロック形式への変換と、参照画像データ読み
出しを実行することができる。
【0073】ここで、1フレームの画素数が720×4
80で、符号化ブロックの大きさがB=16、動きベク
トル探索領域の垂直方向の大きさがN=48の場合、輝
度成分の画素データを格納するために必要なメモリ容量
は720×{2×480+(48+3×16)/4}=
708,480Byteとなる。従来例においては1,
036,800Byteの容量のメモリが必要であった
ので、本発明において必要なメモリ容量は従来の70%
程度になり、大幅なメモリ削減が可能となる。
80で、符号化ブロックの大きさがB=16、動きベク
トル探索領域の垂直方向の大きさがN=48の場合、輝
度成分の画素データを格納するために必要なメモリ容量
は720×{2×480+(48+3×16)/4}=
708,480Byteとなる。従来例においては1,
036,800Byteの容量のメモリが必要であった
ので、本発明において必要なメモリ容量は従来の70%
程度になり、大幅なメモリ削減が可能となる。
【図1】本発明のメモリ制御装置におけるアドレス発生
器804,805,806(図8)の実施例のブロック
図である。
器804,805,806(図8)の実施例のブロック
図である。
【図2】図1におけるオフセット発生器101の実施例
のブロック図である。
のブロック図である。
【図3】本発明のメモリ制御装置におけるメモリマップ
図である。
図である。
【図4】本発明のメモリ制御装置における実施例のタイ
ムチャートである。
ムチャートである。
【図5】本発明のメモリ制御装置の実施例における読み
出しアドレス発生器が生成するアドレスを説明する図で
ある。
出しアドレス発生器が生成するアドレスを説明する図で
ある。
【図6】図3のメモリマップにおいて、2次元に展開し
たマップの表記について説明する図である。
たマップの表記について説明する図である。
【図7】動き補償予測を用いた動画像符号化器における
画像入力部周辺のブロック図である。
画像入力部周辺のブロック図である。
【図8】図7におけるメモリ制御器702のブロック図
である。
である。
【図9】図8のアドレス発生器804,805,806
における従来例のブロック図である。
における従来例のブロック図である。
【図10】従来例におけるメモリバンクの切り替えタイ
ミングを示す図である。
ミングを示す図である。
【図11】図10に示すメモリバンク切り替えにおけ
る、アドレス発生器804,805,806内のセレク
タ903の制御タイミングを示す図である。
る、アドレス発生器804,805,806内のセレク
タ903の制御タイミングを示す図である。
【図12】飛び越し走査の順序で入力された画像データ
のメモリへの書き込みを説明する図である。
のメモリへの書き込みを説明する図である。
【図13】図12に示す順序でメモリに書き込まれた画
像データのブロック読み出しを説明する図である。
像データのブロック読み出しを説明する図である。
【図14】動画像のフレーム間符号化における予測構造
を説明する図である。
を説明する図である。
【図15】動きベクトル検出における動きベクトル探索
領域を説明する図である。
領域を説明する図である。
101 オフセット発生器 102 アドレス生成器 103 剰余演算器 104,105 加算器
Claims (4)
- 【請求項1】 動画像シーケンスの各画像を符号化ブロ
ックに分割し、参照画像上の動きベクトル検出領域内か
ら予測ブロックを生成するための動きベクトルを符号化
ブロック毎に検出し、前記動きベクトルを用いて参照画
像から予測ブロックを生成し、符号化ブロックと予測ブ
ロックとの差分画像ブロックを符号化する動画像符号化
装置における動きベクトル検出装置において、 入力画像データの飛び越し走査からブロック形式への変
換と、動きベクトル検出用画素データ読み出しを行なう
画像メモリにおいて、画像データ格納領域の位置を、動
きベクトル検出領域の大きさと画像サイズから所定の計
算によって決定される量ずつ、入力画像毎に移動するこ
とを特徴とする動きベクトル検出器用メモリ制御装置。 - 【請求項2】 前記画像メモリに対するアドレス発生器
は、1画面分のデータ領域内をアクセスするためのアド
レスを発生するアドレス発生手段と、1画面分のデータ
格納領域の先頭位置を指定するオフセット発生手段と、
前記アドレス発生手段の出力と前記オフセット発生手段
の出力とを加算する加算器(A)と、前記加算器(A)
の出力を使用メモリ領域の大きさで除した時の剰余を算
出する剰余演算器(A)を有し、前記オフセット発生手
段は、オフセット値を保持するレジスタと、1画面分の
画像データ領域の大きさを前記レジスタに格納された更
新前オフセット値に加算する加算器(B)と、前記加算
器(B)の出力を使用メモリ領域の大きさで除した時の
剰余を算出する剰余演算器(B)を有し、 剰余演算器(A)の出力をメモリアドレスとして使用す
ることを特徴とする請求項1記載の動きベクトル検出器
用メモリ制御装置。 - 【請求項3】 請求項2記載のオフセット発生手段にお
いては、オフセット値を1画面期間毎に更新し、使用メ
モリ領域の大きさをH×{2V+(N+3B)/4}個
(H:画像データの水平方向の画素数,V:画像データ
の垂直方向の画素数,N:動きベクトル検出領域の垂直
方向の画素数,B:符号化ブロックの垂直方向の画素
数)以上の画素データを格納する領域サイズとすること
を特徴とする請求項1記載の動きベクトル検出器用メモ
リ制御装置。 - 【請求項4】 飛び越し走査の順序で入力される画像デ
ータのメモリへの書き込みがV/2+B/2ライン分ま
で終了した時点から、当該入力画像データにおける符号
化ブロックの読み出しを開始し、この時、読み出し中の
符号化ブロックに対するベクトル検出領域画素データの
読み出しを並行して実行することを特徴とする請求項1
記載の動きベクトル検出器用メモリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP987797A JPH10210481A (ja) | 1997-01-23 | 1997-01-23 | メモリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP987797A JPH10210481A (ja) | 1997-01-23 | 1997-01-23 | メモリ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10210481A true JPH10210481A (ja) | 1998-08-07 |
Family
ID=11732393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP987797A Pending JPH10210481A (ja) | 1997-01-23 | 1997-01-23 | メモリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10210481A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074272A1 (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Limited | エンコード中に抽出画像を外部に送信するビデオエンコーダ |
KR100846406B1 (ko) | 2006-06-28 | 2008-07-16 | 후지쯔 가부시끼가이샤 | 인코드 중에 추출 화상을 외부에 송신하는 비디오 인코더 |
-
1997
- 1997-01-23 JP JP987797A patent/JPH10210481A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074272A1 (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Limited | エンコード中に抽出画像を外部に送信するビデオエンコーダ |
US7577197B2 (en) | 2004-01-30 | 2009-08-18 | Fujitsu Microelectronics Ltd. | Video encoder transmitting extracted image to exterior during encoding process |
KR100846406B1 (ko) | 2006-06-28 | 2008-07-16 | 후지쯔 가부시끼가이샤 | 인코드 중에 추출 화상을 외부에 송신하는 비디오 인코더 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3803122B2 (ja) | 画像メモリ装置および動きベクトル検出回路 | |
EP2063646A2 (en) | Method and apparatus for predictive coding | |
JPH10191236A (ja) | 画像処理装置及び画像データメモリ配置方法 | |
WO2007098658A1 (en) | Method for mapping image addresses in memory | |
JP3626687B2 (ja) | 画像処理装置 | |
JPH0759096A (ja) | ビデオエンコーダ及びデコーダ | |
JPH08294115A (ja) | Mpeg復号化器及びその復号化方法 | |
KR19980081641A (ko) | 동화상 복호 방법 및 동화상 복호 장치 | |
US8644380B2 (en) | Integer pixel motion estimation system, motion estimation system for quarter-pixel luminance, motion estimation system for quarter-pixel chrominance, motion estimation system for combined luminance, motion estimation system for combined luminance and chrominance, and motion estimation system for quarter-pixel luminance and chrominance | |
JPH1155676A (ja) | 同期型メモリを用いた動画像データ符号化装置 | |
KR19980018884A (ko) | 화상처리장치 (Image Processor) | |
JPH10210481A (ja) | メモリ制御装置 | |
JP2006287583A (ja) | 画像データ領域取得補間回路 | |
JPH1056652A (ja) | 改善されたフレーム再配列方法およびその装置 | |
US20080049035A1 (en) | Apparatus and method for accessing image data | |
US7420567B2 (en) | Memory access method for video decoding | |
JP4970378B2 (ja) | メモリコントローラおよび画像処理装置 | |
JP4888306B2 (ja) | 画像処理装置および画像処理方法 | |
JP3374014B2 (ja) | 画像相関器 | |
US5946036A (en) | Image decoding using read/write memory control based on display region setting | |
JP3307856B2 (ja) | 画像処理装置 | |
JP2005244844A (ja) | 動画像符号化装置 | |
JPH1198507A (ja) | 画像符号化装置 | |
JPH10262220A (ja) | 半導体集積回路 | |
JPH114443A (ja) | 情報処理装置 |