JPH1198507A - 画像符号化装置 - Google Patents
画像符号化装置Info
- Publication number
- JPH1198507A JPH1198507A JP25507197A JP25507197A JPH1198507A JP H1198507 A JPH1198507 A JP H1198507A JP 25507197 A JP25507197 A JP 25507197A JP 25507197 A JP25507197 A JP 25507197A JP H1198507 A JPH1198507 A JP H1198507A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- sub
- motion
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】MPEG2 に代表される動画像符号化での入力画像
及びローカルデコード画像を保存するフレームメモリに
おいて、高いスループットを実現する。 【解決手段】入力画像をメモリに格納する前段に画像を
サブサンプリングする手段54を配置し、異なる位相のサ
ブサンプリング画像(Ps)を独立した領域に格納する手
段70と、Ps に対して動き検出等の処理をする場合には
片方の領域からのみ読出すことでPs を出力し、1画素
精度の原画が必要となる処理の場合には、両方の領域か
ら読み出した画像を合成して出力する手段63を備えるこ
とにより、不要領域を読み出すことによるメモリアクセ
スのオーバーへッドを削減する。又、メモリの1ワード
を構成する画素を矩形としその短辺方向とファーストペ
ージアクセス(FA)を行う方向を同一にすることで高速ア
クセスが実現できるFAや同期型DRAMにおけるバンク
切替えを有効に利用すると共に不要画素データの読出し
によるスループット低下を抑制する。
及びローカルデコード画像を保存するフレームメモリに
おいて、高いスループットを実現する。 【解決手段】入力画像をメモリに格納する前段に画像を
サブサンプリングする手段54を配置し、異なる位相のサ
ブサンプリング画像(Ps)を独立した領域に格納する手
段70と、Ps に対して動き検出等の処理をする場合には
片方の領域からのみ読出すことでPs を出力し、1画素
精度の原画が必要となる処理の場合には、両方の領域か
ら読み出した画像を合成して出力する手段63を備えるこ
とにより、不要領域を読み出すことによるメモリアクセ
スのオーバーへッドを削減する。又、メモリの1ワード
を構成する画素を矩形としその短辺方向とファーストペ
ージアクセス(FA)を行う方向を同一にすることで高速ア
クセスが実現できるFAや同期型DRAMにおけるバンク
切替えを有効に利用すると共に不要画素データの読出し
によるスループット低下を抑制する。
Description
【0001】
【発明の属する技術分野】本発明は、画像の内容を保持
するための記憶手段の改良に関わり、特に画像データの
圧縮および伸長における処理を行う際に、高いスループ
ットで入出力を行うことが可能な画像記憶装置に関す
る。
するための記憶手段の改良に関わり、特に画像データの
圧縮および伸長における処理を行う際に、高いスループ
ットで入出力を行うことが可能な画像記憶装置に関す
る。
【0002】
【従来の技術】近年、放送、通信、蓄積メディアなどへ
の応用が期待されている技術にMPEG2(ISO/I
EC13818)に代表されるディジタル動画像符号化
技術がある。
の応用が期待されている技術にMPEG2(ISO/I
EC13818)に代表されるディジタル動画像符号化
技術がある。
【0003】周知の通り、MEPG2による動画像符号
化においては、図3に示されるように動き補償と呼ばれ
る方式により符号化を行うフレームまたはフィールド
を、過去や未来のフレームまたはフイールドの類似する
部分から予測し、その残差を符号化することにより高能
率な符号化を実現している。このため、この方式による
符号化および復号化の処理においては、符号化あるいは
復号化した画像を保存するためのメモリ(フレームメモ
リ)が必須となっている。
化においては、図3に示されるように動き補償と呼ばれ
る方式により符号化を行うフレームまたはフィールド
を、過去や未来のフレームまたはフイールドの類似する
部分から予測し、その残差を符号化することにより高能
率な符号化を実現している。このため、この方式による
符号化および復号化の処理においては、符号化あるいは
復号化した画像を保存するためのメモリ(フレームメモ
リ)が必須となっている。
【0004】特に、放送レベル、あるいはHDTV(高
品位テレビ)レベルの解像度を有する動画像の符号化へ
の応用を想定したMPEG2に基づいた符号化方式で
は、このフレームメモリに要求されるスループットは非
常に高いものとなる。
品位テレビ)レベルの解像度を有する動画像の符号化へ
の応用を想定したMPEG2に基づいた符号化方式で
は、このフレームメモリに要求されるスループットは非
常に高いものとなる。
【0005】このような背景から、当該技術分野に関連
する発明としての技術文献である特開平8−12395
3号公報には、フレームメモリにおける画素とアドレス
の割り当てを行う方法が開示されている。ここに開示さ
れている方法においては、図13に示すように、記憶す
べき1フィールドの画像の一方の方向に隣接して配置さ
れた複数の画素を1ワードとし、それに直行する方向に
隣接したアドレスを配置している。
する発明としての技術文献である特開平8−12395
3号公報には、フレームメモリにおける画素とアドレス
の割り当てを行う方法が開示されている。ここに開示さ
れている方法においては、図13に示すように、記憶す
べき1フィールドの画像の一方の方向に隣接して配置さ
れた複数の画素を1ワードとし、それに直行する方向に
隣接したアドレスを配置している。
【0006】一般的なDRAMでは隣接した数百程度の
アドレスの間では、“ファーストページアクセス”と呼
ばれる高速なメモリアクセスが可能であるため、このよ
うなアドレッシングを行うことにより、フレームメモリ
への書き込みおよび読み出しに要する不要なオーバーヘ
ッドを削減し、高速なメモリアクセスを可能としてい
る。
アドレスの間では、“ファーストページアクセス”と呼
ばれる高速なメモリアクセスが可能であるため、このよ
うなアドレッシングを行うことにより、フレームメモリ
への書き込みおよび読み出しに要する不要なオーバーヘ
ッドを削減し、高速なメモリアクセスを可能としてい
る。
【0007】一方、動画像符号化における動き検出・動
き補償処理においては、非常に多くの参照画像の候補点
から類似した領域を求める処埋が要求されるため、その
処理量は膨大になる傾向がある。このため、動き検出の
処理量を削減する方法が数多く提案されている。
き補償処理においては、非常に多くの参照画像の候補点
から類似した領域を求める処埋が要求されるため、その
処理量は膨大になる傾向がある。このため、動き検出の
処理量を削減する方法が数多く提案されている。
【0008】例えば、特開平8−317409号公報に
開示されている技術では、サブサンプリングなどによっ
て画素の密度を粗にした参照画像および符号化画像で動
きの検出を行うようにして、探索候補点を少なくし、処
理の負担を削減している。
開示されている技術では、サブサンプリングなどによっ
て画素の密度を粗にした参照画像および符号化画像で動
きの検出を行うようにして、探索候補点を少なくし、処
理の負担を削減している。
【0009】
【発明が解決しようとする課題】しかしながら、前述の
サブサンプリングした画像を対象とした動き検出の方法
では、特開平8−123953号公報に示されるような
方法で画像をフレームメモリにマッピングを行った場
合、サブサンプリングした画像を読み出すために間引い
た画像も同時に読み出すこととなり、不要なデータの読
み出しのために実質的なメモリのスループットが十分確
保できない原因となり得る。
サブサンプリングした画像を対象とした動き検出の方法
では、特開平8−123953号公報に示されるような
方法で画像をフレームメモリにマッピングを行った場
合、サブサンプリングした画像を読み出すために間引い
た画像も同時に読み出すこととなり、不要なデータの読
み出しのために実質的なメモリのスループットが十分確
保できない原因となり得る。
【0010】このため、動きの検出を行う領域を狭める
などの対応により符号化装置が要求するメモリのスルー
プットを減少させるなどの対応が必要となり、符号化効
率を下げる可能性が発生する。
などの対応により符号化装置が要求するメモリのスルー
プットを減少させるなどの対応が必要となり、符号化効
率を下げる可能性が発生する。
【0011】さらに、通常、動き検出および動き補償の
ための探索候補点は、図4に示すようにフイールドまた
はフレームの中の矩形領域となる場合が多い。この時
に、画像の単一方向に隣接した図13に示されるような
画素でメモリの1ワードを構成すると、矩形領域の指定
によっては、1画素を読み出すために不要な画素を多数
読み込んでしまうこととなる。
ための探索候補点は、図4に示すようにフイールドまた
はフレームの中の矩形領域となる場合が多い。この時
に、画像の単一方向に隣接した図13に示されるような
画素でメモリの1ワードを構成すると、矩形領域の指定
によっては、1画素を読み出すために不要な画素を多数
読み込んでしまうこととなる。
【0012】すなわち、図13においてMEMはメモリ
を示しており、また、1は画像データ、2は1ワードを
構成する画素データ群、3はメモリアクセス方向を示し
ている。そして、データを読み出すにあたっては、例え
ば、メモリMEMをアドレス順にアクセスして読み出し
ていくため、アドレス毎のメモリビット構成が“8×
n”ビットのワード構成であるため、1画素当たりの画
像データの構成ビットにもよるが、1ワード内に複数画
素分の画像データが記憶されることになる。例えば、1
ワードが32ビット構成の画像メモリであった場合、1
画素が4ビット構成の画像データであれば8画素分、記
憶できることになり、1画素が8ビット構成の画像デー
タであれば4画素分、1画素が16ビット構成の画像デ
ータであれば2画素分、記憶できることになる(図で
は、1ワード4画素構成を示している)。
を示しており、また、1は画像データ、2は1ワードを
構成する画素データ群、3はメモリアクセス方向を示し
ている。そして、データを読み出すにあたっては、例え
ば、メモリMEMをアドレス順にアクセスして読み出し
ていくため、アドレス毎のメモリビット構成が“8×
n”ビットのワード構成であるため、1画素当たりの画
像データの構成ビットにもよるが、1ワード内に複数画
素分の画像データが記憶されることになる。例えば、1
ワードが32ビット構成の画像メモリであった場合、1
画素が4ビット構成の画像データであれば8画素分、記
憶できることになり、1画素が8ビット構成の画像デー
タであれば4画素分、1画素が16ビット構成の画像デ
ータであれば2画素分、記憶できることになる(図で
は、1ワード4画素構成を示している)。
【0013】フレームメモリの場合、少なくとも1画面
分(1フレーム分)単位でその画像データを記憶する
が、注目した矩形領域が画面の一部分であれば、その矩
形領域の端の位置のデータは、注目矩形領域外の画素デ
ータも含んでいる可能性が高くなる。
分(1フレーム分)単位でその画像データを記憶する
が、注目した矩形領域が画面の一部分であれば、その矩
形領域の端の位置のデータは、注目矩形領域外の画素デ
ータも含んでいる可能性が高くなる。
【0014】このように、図13に示されるような画素
でメモリの1ワードを構成すると、矩形領域の指定によ
っては、1画素を読み出すために不要な画素を多数読み
込んでしまうこととなる。
でメモリの1ワードを構成すると、矩形領域の指定によ
っては、1画素を読み出すために不要な画素を多数読み
込んでしまうこととなる。
【0015】そして、例えば、水平方向に隣接したS画
素分を1ワードとしてメモリ構成した場合に、探索候補
点となる矩形領域の左端が“8m+7”番目(但し、m
は整数)の画素であった場合、“8m”番目から“8m
+6”番目までの画素は、メモリから読み出されること
になるにもかかわらず、実際には探索候補点として利用
されない。これでは、処理の大きな無駄であり、動画像
符号化時でのスループットをいたずらに低下させる。
素分を1ワードとしてメモリ構成した場合に、探索候補
点となる矩形領域の左端が“8m+7”番目(但し、m
は整数)の画素であった場合、“8m”番目から“8m
+6”番目までの画素は、メモリから読み出されること
になるにもかかわらず、実際には探索候補点として利用
されない。これでは、処理の大きな無駄であり、動画像
符号化時でのスループットをいたずらに低下させる。
【0016】これは解決しなければならない大きな課題
である。本発明は上記の点に鑑みてなされたものであ
り、その目的とするところは、動画像符号化時に実質的
に高いスループットを有するメモリアクセスを実現し、
広範囲におよぶ動き検出を可能とするアドレスの割り当
て方法および1ワードの構成方法を実現できるようにし
た画像記憶装置および画像記憶装置のメモリアクセス方
法を提供することにある。
である。本発明は上記の点に鑑みてなされたものであ
り、その目的とするところは、動画像符号化時に実質的
に高いスループットを有するメモリアクセスを実現し、
広範囲におよぶ動き検出を可能とするアドレスの割り当
て方法および1ワードの構成方法を実現できるようにし
た画像記憶装置および画像記憶装置のメモリアクセス方
法を提供することにある。
【0017】
【課題を解決するための手段】本発明は、上述の目的を
達成するために、入力される動画像の符号化対象フレー
ムもしくはフィールドでの動きを、過去または未来のフ
レームまたはフィールドを参照することにより動き検出
してその位置を示す動きベクトルを得、該動きベクトル
に基づいて前記符号化対象のフレームまたはフィールド
を、過去または未来のフレームまたはフィールドの類似
する部分から予測し、その残差を符号化する動き補償方
式の画像符号化装置において、動きベクトルを得るため
の動き検出に使用する画像を、サブサンプリング画像と
すべく、入力画像をサブサンプリングして位相の異なる
複数のサブサンプリング画像を得る手段と、この得られ
た各異なる位相のサブサンプリング画像を位相別に分け
て独立に格納するサブサンプリング画像格納手段と、前
記動き検出手段が、サブサンプリング画像に対して動き
検出処理をする場合には、位相別に分けた独立して格納
されたサブサンプリング画像のうち、特定の1位相のサ
ブサンプリング画像を読み出して出力して動き検出手段
に与え、1画素精度の原画が必要となる動き補償処理の
場合には、位相別に分けた独立して格納されたサブサン
プリング画像のそれぞれを読み出し、合成して出力して
動き補償手段に与えるべく制御する制御手段とを備えた
ことを特徴とする。
達成するために、入力される動画像の符号化対象フレー
ムもしくはフィールドでの動きを、過去または未来のフ
レームまたはフィールドを参照することにより動き検出
してその位置を示す動きベクトルを得、該動きベクトル
に基づいて前記符号化対象のフレームまたはフィールド
を、過去または未来のフレームまたはフィールドの類似
する部分から予測し、その残差を符号化する動き補償方
式の画像符号化装置において、動きベクトルを得るため
の動き検出に使用する画像を、サブサンプリング画像と
すべく、入力画像をサブサンプリングして位相の異なる
複数のサブサンプリング画像を得る手段と、この得られ
た各異なる位相のサブサンプリング画像を位相別に分け
て独立に格納するサブサンプリング画像格納手段と、前
記動き検出手段が、サブサンプリング画像に対して動き
検出処理をする場合には、位相別に分けた独立して格納
されたサブサンプリング画像のうち、特定の1位相のサ
ブサンプリング画像を読み出して出力して動き検出手段
に与え、1画素精度の原画が必要となる動き補償処理の
場合には、位相別に分けた独立して格納されたサブサン
プリング画像のそれぞれを読み出し、合成して出力して
動き補償手段に与えるべく制御する制御手段とを備えた
ことを特徴とする。
【0018】本発明は、動きベクトルを得るための動き
検出に使用する画像を、サブサンプリング画像とすべ
く、入力画像をサブサンプリングして位相の異なる複数
のサブサンプリング画像を得、この得られた各異なる位
相のサブサンプリング画像を位相別に分けて独立にサブ
サンプリング画像格納手段に格納すると共に、動き検出
手段が、サブサンプリング画像に対して動き検出処理を
する場合には、位相別に分けた独立して格納されたサブ
サンプリング画像のうち、特定の1位相のサブサンプリ
ング画像を読み出して出力して動き検出手段に与え、1
画素精度の原画が必要となる動き補償処理の場合には、
位相別に分けた独立して格納されたサブサンプリング画
像のそれぞれを読み出し、合成して出力して動き補償手
段に与えるべく制御することによって、不要な領域を読
み出すことに起因するメモリアクセスのオーバーへッド
を削減する。また、メモリの1ワードを構成する画素を
矩形とし、その短辺の方向とファーストページアクセス
を行う方向を同一にする。このようにすることにより、
高速なアクセスが実現できるファーストページアクセス
や同期型DRAMにおけるバンク切り替えを有効に利用
するとともに不要な画素データの読み出しによるスルー
プットの低下を抑制することができる。
検出に使用する画像を、サブサンプリング画像とすべ
く、入力画像をサブサンプリングして位相の異なる複数
のサブサンプリング画像を得、この得られた各異なる位
相のサブサンプリング画像を位相別に分けて独立にサブ
サンプリング画像格納手段に格納すると共に、動き検出
手段が、サブサンプリング画像に対して動き検出処理を
する場合には、位相別に分けた独立して格納されたサブ
サンプリング画像のうち、特定の1位相のサブサンプリ
ング画像を読み出して出力して動き検出手段に与え、1
画素精度の原画が必要となる動き補償処理の場合には、
位相別に分けた独立して格納されたサブサンプリング画
像のそれぞれを読み出し、合成して出力して動き補償手
段に与えるべく制御することによって、不要な領域を読
み出すことに起因するメモリアクセスのオーバーへッド
を削減する。また、メモリの1ワードを構成する画素を
矩形とし、その短辺の方向とファーストページアクセス
を行う方向を同一にする。このようにすることにより、
高速なアクセスが実現できるファーストページアクセス
や同期型DRAMにおけるバンク切り替えを有効に利用
するとともに不要な画素データの読み出しによるスルー
プットの低下を抑制することができる。
【0019】また、サブサンプリングされた画像の隣接
した複数の画素を1ワードとする手段を有し、画像を読
み出して利用する際に、前記サブサンプリングされた画
像を利用することにより、動き検出の処理において無駄
な画素の読み出しを低減することができるものである。
した複数の画素を1ワードとする手段を有し、画像を読
み出して利用する際に、前記サブサンプリングされた画
像を利用することにより、動き検出の処理において無駄
な画素の読み出しを低減することができるものである。
【0020】また本発明は、メモリに同期型DRAMを
用い、このメモリの1ワードを構成する画像をm×n
(mとnは整数)画素の矩形とすることにより、動き検
出時の探索範囲に関わりなく、無駄な画素の読み出しを
削減することを可能とする。
用い、このメモリの1ワードを構成する画像をm×n
(mとnは整数)画素の矩形とすることにより、動き検
出時の探索範囲に関わりなく、無駄な画素の読み出しを
削減することを可能とする。
【0021】また本発明は、1ワードを構成する矩形の
短辺と平行な方向にファーストページアクセスが可能な
ようにアドレスを配置することにより、矩形の探索領域
をアクセスする際に高速なファーストページアクセスで
アクセスできるワード数を増大させることができように
し、同時にオーバーへッドが発生するDRAMのページ
切替えや同期型DRAMのバンク切替えを最小限にとど
めることを可能とするものである。
短辺と平行な方向にファーストページアクセスが可能な
ようにアドレスを配置することにより、矩形の探索領域
をアクセスする際に高速なファーストページアクセスで
アクセスできるワード数を増大させることができように
し、同時にオーバーへッドが発生するDRAMのページ
切替えや同期型DRAMのバンク切替えを最小限にとど
めることを可能とするものである。
【0022】
【発明の実施の形態】本発明は、1ワードで複数画素分
の画像データを記憶する画像メモリの画素データ読み出
しに際して、ワード内の不要な画素については読み出し
を行わないで済むようにすることを可能にするもので、
以下、本発明の実施例について、図面を参照して説明す
る。
の画像データを記憶する画像メモリの画素データ読み出
しに際して、ワード内の不要な画素については読み出し
を行わないで済むようにすることを可能にするもので、
以下、本発明の実施例について、図面を参照して説明す
る。
【0023】図1は本発明システムにおけるメモリ制御
部16の詳細な構成を示すブロック図であり、図2はこ
のメモリ制御部16を使用した本発明システムとしての
符号化装置の構成を示すブロック図である。
部16の詳細な構成を示すブロック図であり、図2はこ
のメモリ制御部16を使用した本発明システムとしての
符号化装置の構成を示すブロック図である。
【0024】メモリ制御部16は図1に示すように、ス
キャン変換部51、バイト/ワード変換部52,55,
56、ワード/バイト変換部58,59、アドレス制御
部53,61,67、サブサンプリング実行部54、多
重化器(MUX)57,64、SRAM60,62,6
5,66,68、制御信号生成部63、メモリバス69
とより構成される。なお、70は外部の画像メモリであ
る。
キャン変換部51、バイト/ワード変換部52,55,
56、ワード/バイト変換部58,59、アドレス制御
部53,61,67、サブサンプリング実行部54、多
重化器(MUX)57,64、SRAM60,62,6
5,66,68、制御信号生成部63、メモリバス69
とより構成される。なお、70は外部の画像メモリであ
る。
【0025】これらのうち、スキャン変換部51は与え
られるローカルデコード画像をスキャン変換するための
ものであり、前記バイト/ワード変換部52はこのスキ
ャン変換部51から出力されるデータをバイト/ワード
変換するようにしてある。バイト/ワード変換部52,
55,56は入力された所定ビット構成の画素情報(画
像データ)を、所定バイト数分まとめて所定ビット幅の
情報(データ)に変換するものであり、SRAM60,
62および68は一時退避用のメモリであってバイト/
ワード変換部52,55,56のうちの、それぞれ対応
のものから与えられた所定ビット幅のデータを保持する
ものである。
られるローカルデコード画像をスキャン変換するための
ものであり、前記バイト/ワード変換部52はこのスキ
ャン変換部51から出力されるデータをバイト/ワード
変換するようにしてある。バイト/ワード変換部52,
55,56は入力された所定ビット構成の画素情報(画
像データ)を、所定バイト数分まとめて所定ビット幅の
情報(データ)に変換するものであり、SRAM60,
62および68は一時退避用のメモリであってバイト/
ワード変換部52,55,56のうちの、それぞれ対応
のものから与えられた所定ビット幅のデータを保持する
ものである。
【0026】多重化器(MUX)57,64は与えられ
るデータを多重化して出力するものであって、これら多
重化器57,64のうち、多重化器64はSRAM6
0,62から読み出されたデータを多重化して出力する
ものであり、また、多重化器57は、ワード/バイト変
換器58,59の出力を多重化して出力するものであ
る。
るデータを多重化して出力するものであって、これら多
重化器57,64のうち、多重化器64はSRAM6
0,62から読み出されたデータを多重化して出力する
ものであり、また、多重化器57は、ワード/バイト変
換器58,59の出力を多重化して出力するものであ
る。
【0027】また、SRAM65,66は多重化器64
の出力を一時記憶するものであり、ワード/バイト変換
器58,59はこれらSRAM65,66のうち、対応
する側のSRAMからの読み出しデータをワード構成か
らバイト構成に変換して出力するものである。
の出力を一時記憶するものであり、ワード/バイト変換
器58,59はこれらSRAM65,66のうち、対応
する側のSRAMからの読み出しデータをワード構成か
らバイト構成に変換して出力するものである。
【0028】アドレス制御部61はSRAM60,62
のアドレス制御及びリード/ライト(書き込み/読み出
し)制御をするためのものであり、アドレス制御部53
はSRAM68のアドレス制御及びリード/ライト制御
をするためのものであり、アドレス制御部67はSRA
M66のアドレス制御及びリード/ライト制御をするた
めのものである。
のアドレス制御及びリード/ライト(書き込み/読み出
し)制御をするためのものであり、アドレス制御部53
はSRAM68のアドレス制御及びリード/ライト制御
をするためのものであり、アドレス制御部67はSRA
M66のアドレス制御及びリード/ライト制御をするた
めのものである。
【0029】サブサンプリング実行部54は、入力され
る画像PINを2種類の異なるサブサンプリング画像Ps
1,Ps2に分割し、一方をバイト/ワード変換器55に
他方をバイト/ワード変換器56へ与えるようにするも
のである。前記バイト/ワード変換部55,56はこの
サブサンプリング実行部54から出力されるデータをバ
イト/ワード変換するようにしてある。制御信号生成部
63は画像メモリ70のアドレス制御及びリード/ライ
ト制御のための制御信号を生成するためのものであり、
画像メモリ70はこの制御信号生成部63の出力するア
ドレス制御及びリード/ライト制御のための制御信号に
より制御されてデータの記憶と読み出しを行うものであ
る。
る画像PINを2種類の異なるサブサンプリング画像Ps
1,Ps2に分割し、一方をバイト/ワード変換器55に
他方をバイト/ワード変換器56へ与えるようにするも
のである。前記バイト/ワード変換部55,56はこの
サブサンプリング実行部54から出力されるデータをバ
イト/ワード変換するようにしてある。制御信号生成部
63は画像メモリ70のアドレス制御及びリード/ライ
ト制御のための制御信号を生成するためのものであり、
画像メモリ70はこの制御信号生成部63の出力するア
ドレス制御及びリード/ライト制御のための制御信号に
より制御されてデータの記憶と読み出しを行うものであ
る。
【0030】また、図2に示すように、本実施例の符号
化装置は、入力画像処理部11、メモリ制御部16、動
き検出部12、動き補償部13、DCTおよび量子化を
行う符号化部14、ビットストリーム出力部15、逆量
子化・逆DCTなどを行うローカルデコード画像生成部
17、および外部に接続されるメモリ18から構成され
る。
化装置は、入力画像処理部11、メモリ制御部16、動
き検出部12、動き補償部13、DCTおよび量子化を
行う符号化部14、ビットストリーム出力部15、逆量
子化・逆DCTなどを行うローカルデコード画像生成部
17、および外部に接続されるメモリ18から構成され
る。
【0031】これらのうち、入力画像処理部11は、動
画像の画像データを入力画像10として受けて、これに
所要の前処理を施すものであり、メモリ制御部16は、
図1で説明した構成を有するものであって、この前処理
された画像データを組み替えてメモリ18に記憶させた
り、このメモリ18から読み出した組み替えられたデー
タを元に戻したりする制御を行うためのものである。こ
こでのメモリ18が図1での画像メモリ70に対応す
る。
画像の画像データを入力画像10として受けて、これに
所要の前処理を施すものであり、メモリ制御部16は、
図1で説明した構成を有するものであって、この前処理
された画像データを組み替えてメモリ18に記憶させた
り、このメモリ18から読み出した組み替えられたデー
タを元に戻したりする制御を行うためのものである。こ
こでのメモリ18が図1での画像メモリ70に対応す
る。
【0032】動き検出部12は、2つの画像がもっとも
類似した部分を探索し、その位置を動きベクトルとして
上記メモリ制御部16へ出力するものである。動き補償
部13は、ローカルデコード画像Plcと符号化画像の両
画像データを受けて動き検出と動き補償を行い、その残
差を求めるとともに、この求めた残差を動きベクトルと
ともに符号化部14へ渡す処理を行うものである。符号
化部14はこの動き補償部13からのデータに対してD
CT(直交変換)・量子化などの処理を施すことで符号
化して出力するものであり、ビットストリーム出力部1
5はこの符号化されたデータをビットストリームとして
出力するものである。
類似した部分を探索し、その位置を動きベクトルとして
上記メモリ制御部16へ出力するものである。動き補償
部13は、ローカルデコード画像Plcと符号化画像の両
画像データを受けて動き検出と動き補償を行い、その残
差を求めるとともに、この求めた残差を動きベクトルと
ともに符号化部14へ渡す処理を行うものである。符号
化部14はこの動き補償部13からのデータに対してD
CT(直交変換)・量子化などの処理を施すことで符号
化して出力するものであり、ビットストリーム出力部1
5はこの符号化されたデータをビットストリームとして
出力するものである。
【0033】ローカルデコード画像生成部17はビット
ストリーム出力部15から出力されたビットストリーム
をデコードし、ローカルデコード画像Plcを生成するも
のであって、ビットストリームに対して逆量子化・逆D
CTなどを行うものである。
ストリーム出力部15から出力されたビットストリーム
をデコードし、ローカルデコード画像Plcを生成するも
のであって、ビットストリームに対して逆量子化・逆D
CTなどを行うものである。
【0034】次に上記構成の本装置の作用を説明する。
上記の構成において、撮像装置などで得られた動画像の
データである入力画像10は、入力画像処理部11に入
力され、ここで必要な前処理が行われた後、メモリ制御
部16へ送られる。
上記の構成において、撮像装置などで得られた動画像の
データである入力画像10は、入力画像処理部11に入
力され、ここで必要な前処理が行われた後、メモリ制御
部16へ送られる。
【0035】メモリ制御部16では、この前処理済みの
入力画像10をメモリ18へ保存するようにこのメモリ
18を制御する。これにより、この前処理済みの入力画
像10はメモリ18へ保存される。また、メモリ制御部
16はこの前処理済みの入力画像を動き検出部12にも
与える。
入力画像10をメモリ18へ保存するようにこのメモリ
18を制御する。これにより、この前処理済みの入力画
像10はメモリ18へ保存される。また、メモリ制御部
16はこの前処理済みの入力画像を動き検出部12にも
与える。
【0036】メモリ18に保存された画像は、時間にし
て数フレーム分のフレーム出現経過時点の後にメモリ制
御部16による読み出し制御により読み出され、動き検
出部12へ送られることになる。
て数フレーム分のフレーム出現経過時点の後にメモリ制
御部16による読み出し制御により読み出され、動き検
出部12へ送られることになる。
【0037】動き検出部12には、動きを検出する対象
となる符号化画像と、その探索元となる参照画像とし
て、入力画像処理部11からメモリ18に書き込まれた
サブサンプリング画像が読み出されて、当該動き検出部
12に与えられることにより、当該動き検出部12は当
該メモリ18から読み出された二種類のサブサンプリン
グ画像同士を比較し、これら2つの画像がもっとも類似
した部分を探索し、その位置を動きベクトルのデータに
してメモリ制御部16へ出力する。
となる符号化画像と、その探索元となる参照画像とし
て、入力画像処理部11からメモリ18に書き込まれた
サブサンプリング画像が読み出されて、当該動き検出部
12に与えられることにより、当該動き検出部12は当
該メモリ18から読み出された二種類のサブサンプリン
グ画像同士を比較し、これら2つの画像がもっとも類似
した部分を探索し、その位置を動きベクトルのデータに
してメモリ制御部16へ出力する。
【0038】メモリ制御部16では、この動き検出部1
2にて得られた動きベクトルを、メモリ18の前記入力
画像を保存した領域とは異なる別の領域に保存する。メ
モリ18に保存された動きベクトルのデータは、実際に
画像を符号化する際に符号化を行う画像内の矩形領域と
ともに動き補償部13へ送られる。
2にて得られた動きベクトルを、メモリ18の前記入力
画像を保存した領域とは異なる別の領域に保存する。メ
モリ18に保存された動きベクトルのデータは、実際に
画像を符号化する際に符号化を行う画像内の矩形領域と
ともに動き補償部13へ送られる。
【0039】動き補償部13へは、より精度の高い動き
検出を行うために、メモリ18内の入力画像及び動きベ
クトルのデータの格納領域とは別の領域に保存されたロ
ーカルデコード画像Plcが符号化画像と同時に送られ
る。
検出を行うために、メモリ18内の入力画像及び動きベ
クトルのデータの格納領域とは別の領域に保存されたロ
ーカルデコード画像Plcが符号化画像と同時に送られ
る。
【0040】このローカルデコード画像Plcは、ローカ
ルデコード画像生成部17において符号化部14の出力
する符号化処理済みのデータのビットストリームをデコ
ードすることにより、生成され、メモリ18に保存され
たものである。このローカルデコード画像Plcは、メモ
リ制御部16の制御のもとに、メモリ18内の入力画像
及び動きベクトルのデータの格納領域とは別の領域に保
存されることになる。
ルデコード画像生成部17において符号化部14の出力
する符号化処理済みのデータのビットストリームをデコ
ードすることにより、生成され、メモリ18に保存され
たものである。このローカルデコード画像Plcは、メモ
リ制御部16の制御のもとに、メモリ18内の入力画像
及び動きベクトルのデータの格納領域とは別の領域に保
存されることになる。
【0041】ローカルデコード画像Plcが符号化画像と
共に与えられることにより、動き補償部13では精度の
高い動き検出と動き補償が行われ、その残差(差成分)
が求められ、この求められた残差が、求めた精度の高い
動きベクトルとともに次段の符号化部14へ送られる。
符号化部14では両データをDCT(直交変換)処理
し、その結果を量子化する。そして、このような処理が
行われたことにより、符号化されることになる(符号化
情報の取得)。
共に与えられることにより、動き補償部13では精度の
高い動き検出と動き補償が行われ、その残差(差成分)
が求められ、この求められた残差が、求めた精度の高い
動きベクトルとともに次段の符号化部14へ送られる。
符号化部14では両データをDCT(直交変換)処理
し、その結果を量子化する。そして、このような処理が
行われたことにより、符号化されることになる(符号化
情報の取得)。
【0042】こうして得られた符号化情報は、ビットス
トリーム出力部15へ送られるとともに、その画像が他
の画像の参照画像となる場合にはローカルデコード画像
生成部17へ送られる。そして、このローカルデコード
画像生成部17においてビットストリームをデコードす
ることにより、ローカルデコード画像が生成される。
トリーム出力部15へ送られるとともに、その画像が他
の画像の参照画像となる場合にはローカルデコード画像
生成部17へ送られる。そして、このローカルデコード
画像生成部17においてビットストリームをデコードす
ることにより、ローカルデコード画像が生成される。
【0043】この画像は動き補償部13で参照画像とし
て使われるため、メモリ制御部16を通し、メモリ18
に保存される。ここで上述のメモリ18は、例えば
(株)東芝製のメモリ素子である“TC59S161
6”シリーズと呼ばれる型式番号のメモリ素子などの市
販の同期型DRAMによって構成される。
て使われるため、メモリ制御部16を通し、メモリ18
に保存される。ここで上述のメモリ18は、例えば
(株)東芝製のメモリ素子である“TC59S161
6”シリーズと呼ばれる型式番号のメモリ素子などの市
販の同期型DRAMによって構成される。
【0044】同期型DRAMである“TC59S161
6”シリーズは、1ワードが16ビットで構成され、
1,048,576ワードの記憶容量を持っている。そ
して、このように1,048,576ワードの記憶容量
を持った同期型DRAMであるため、本実施例ではこれ
を4個並列に接続し、“64ビット”のビット幅を実現
している。
6”シリーズは、1ワードが16ビットで構成され、
1,048,576ワードの記憶容量を持っている。そ
して、このように1,048,576ワードの記憶容量
を持った同期型DRAMであるため、本実施例ではこれ
を4個並列に接続し、“64ビット”のビット幅を実現
している。
【0045】同期型DRAMは、バンクと呼ばれる2つ
の記憶領域(“バンク0”,“バンク1”)を持ち、外
部から供給されるクロックに同期してコマンドを与える
ことにより、2つのバンクに対してほぼ独立にメモリア
クセスを行うことができるという特徴を有している。
の記憶領域(“バンク0”,“バンク1”)を持ち、外
部から供給されるクロックに同期してコマンドを与える
ことにより、2つのバンクに対してほぼ独立にメモリア
クセスを行うことができるという特徴を有している。
【0046】同期型DRAMに与えるコマンドは、“A
ctive”(能動),“Read”(読み出し),
“Write”(書き込み),“Precharge”
(事前保持)などが代表的なものであり、読み出しの場
合、図6のタイミングチャートに制御例を示すように、
“バンク0”、“バンク1”それぞれに対して交互にこ
れらのコマンドを与えることにより、ページ切替えのオ
ーバーヘッドを排除したメモリアクセスが可能となる。
ただし、同一のバンクに対する各コマンドは、所定の時
間以上の間隔をおいて発行しなければならないという制
限が存在する。ここで、図6において、“act0”は
“バンク0”に対する“active”コマンドであ
り、“Read0”は“バンク0”に対する“Rea
d”コマンドであり、“Pre0”は“バンク0”に対
する“Precharge”コマンドであり、“act
1”は“バンク1”に対する“active”コマンド
であり、“Read1”は“バンク1”に対する“Re
ad”コマンドであり、“Pre1”は“バンク1”に
対する“Precharge”コマンドであり、“D
x”は“バンクA”に属するメモリバンクから出力され
る“データ”であり、“Dy”は“バンクB”に属する
メモリバンクから出力される“データ”であることを意
味する。
ctive”(能動),“Read”(読み出し),
“Write”(書き込み),“Precharge”
(事前保持)などが代表的なものであり、読み出しの場
合、図6のタイミングチャートに制御例を示すように、
“バンク0”、“バンク1”それぞれに対して交互にこ
れらのコマンドを与えることにより、ページ切替えのオ
ーバーヘッドを排除したメモリアクセスが可能となる。
ただし、同一のバンクに対する各コマンドは、所定の時
間以上の間隔をおいて発行しなければならないという制
限が存在する。ここで、図6において、“act0”は
“バンク0”に対する“active”コマンドであ
り、“Read0”は“バンク0”に対する“Rea
d”コマンドであり、“Pre0”は“バンク0”に対
する“Precharge”コマンドであり、“act
1”は“バンク1”に対する“active”コマンド
であり、“Read1”は“バンク1”に対する“Re
ad”コマンドであり、“Pre1”は“バンク1”に
対する“Precharge”コマンドであり、“D
x”は“バンクA”に属するメモリバンクから出力され
る“データ”であり、“Dy”は“バンクB”に属する
メモリバンクから出力される“データ”であることを意
味する。
【0047】上述したように、同期型DRAMの場合、
同一のバンクに対する各コマンドは、所定の時間以上の
間隔をおいて発行しなければならないという制限が存在
するが、当該同期型DRAMに与えるコマンドの本実施
例での制限を以下に示す。 ・同一バンク内のActive→Active間 9クロック ・同一バンク内のActive→Read/Wrote間 3クロック ・同一バンク内のActive→Precharge間 5クロック ・同一バンク内のPrecharge→Active間 3クロック ・異なるバンク間のRead/Write→Active間 3クロック ・異なるバンク間のActive→Active間 2クロック 従って、同期型DRAMで高いスループットのメモリア
クセスを実現するためには、 [1] .同一バンクのページ切替を連続的に行わず、交互
に2つのバンクをアクセスすることにより、ページ切替
え時のオーバーへッドを削減する。
同一のバンクに対する各コマンドは、所定の時間以上の
間隔をおいて発行しなければならないという制限が存在
するが、当該同期型DRAMに与えるコマンドの本実施
例での制限を以下に示す。 ・同一バンク内のActive→Active間 9クロック ・同一バンク内のActive→Read/Wrote間 3クロック ・同一バンク内のActive→Precharge間 5クロック ・同一バンク内のPrecharge→Active間 3クロック ・異なるバンク間のRead/Write→Active間 3クロック ・異なるバンク間のActive→Active間 2クロック 従って、同期型DRAMで高いスループットのメモリア
クセスを実現するためには、 [1] .同一バンクのページ切替を連続的に行わず、交互
に2つのバンクをアクセスすることにより、ページ切替
え時のオーバーへッドを削減する。
【0048】[2] .同一バンク内のファーストページア
クセスのワード数を多くすることにより、バンク切替え
時のオーバーへッドを削減する。といった工夫が必要と
なる。
クセスのワード数を多くすることにより、バンク切替え
時のオーバーへッドを削減する。といった工夫が必要と
なる。
【0049】以上のような構成では、メモリ制御部16
へ入力される画像は入力画像PINとローカルデコード画
像Plcの2種類となる。また、メモリ制御部16が出力
する画像情報としては、図2に示す画像符号化装置の動
き検出部12に対するものとして“2:1”にサブサン
プリングされた符号化画像Plcと参照画像があり、そし
て、画像符号化装置の動き補償部13に対するものとし
て、1画素精度(サブサンプリングされていない)の符
号化画像および参照画像としてのローカルデコード画像
Plcがある。これらがメモリ制御部16より動き検出部
12と動き補償部13用に出力されることになる。
へ入力される画像は入力画像PINとローカルデコード画
像Plcの2種類となる。また、メモリ制御部16が出力
する画像情報としては、図2に示す画像符号化装置の動
き検出部12に対するものとして“2:1”にサブサン
プリングされた符号化画像Plcと参照画像があり、そし
て、画像符号化装置の動き補償部13に対するものとし
て、1画素精度(サブサンプリングされていない)の符
号化画像および参照画像としてのローカルデコード画像
Plcがある。これらがメモリ制御部16より動き検出部
12と動き補償部13用に出力されることになる。
【0050】動き補償部13にはそれに加え、動き検出
部12からは動き検出を行った結果、得られる2画素精
度の動きベクトルのデータも入力される。一般に、動画
像としての入力画像PINは図5に示すように、フィール
ド単位で、しかも、ラスタスキャンで入力される。つま
り、テレビジョン方式の映像信号(画像信号)は、フレ
ーム画像をラスタスキャンで得るが、ここでのラスタス
キャンは飛び越し走査によるもので線順次であるから、
奇数走査線位置の走査による奇数フィールドと、偶数走
査線位置の走査による偶数フィールドの2フィールド構
成となる。図5においては、奇数フィールドがトップフ
ィールドの画像であり、偶数フィールドがボトムフィー
ルドの画像である。従って、入力画像PINは図5のよう
に、“トップフィールド”→“ボトムフィールド”→
“トップフィールド”→“ボトムフィールド”→という
繰り返しによりフィールド単位で、しかも、各フィール
ドはラスタスキャンの走査順序で得られた画像データが
入力画像PINとして時々刻々と入力されることになる。
部12からは動き検出を行った結果、得られる2画素精
度の動きベクトルのデータも入力される。一般に、動画
像としての入力画像PINは図5に示すように、フィール
ド単位で、しかも、ラスタスキャンで入力される。つま
り、テレビジョン方式の映像信号(画像信号)は、フレ
ーム画像をラスタスキャンで得るが、ここでのラスタス
キャンは飛び越し走査によるもので線順次であるから、
奇数走査線位置の走査による奇数フィールドと、偶数走
査線位置の走査による偶数フィールドの2フィールド構
成となる。図5においては、奇数フィールドがトップフ
ィールドの画像であり、偶数フィールドがボトムフィー
ルドの画像である。従って、入力画像PINは図5のよう
に、“トップフィールド”→“ボトムフィールド”→
“トップフィールド”→“ボトムフィールド”→という
繰り返しによりフィールド単位で、しかも、各フィール
ドはラスタスキャンの走査順序で得られた画像データが
入力画像PINとして時々刻々と入力されることになる。
【0051】一方、画像符号化装置においては画像符号
化処理のためにメモリ制御部16より出力される画像情
報は、動き補償部13に与える符号化画像を除いてすべ
てサブサンプリングされた粗い画像(1/2に間引きさ
れた画像)となる。
化処理のためにメモリ制御部16より出力される画像情
報は、動き補償部13に与える符号化画像を除いてすべ
てサブサンプリングされた粗い画像(1/2に間引きさ
れた画像)となる。
【0052】そこで、本実施例のメモリ制御部16は、
図7に示されるように、入力される画像PINを図1に示
す自己のサブサンプリング実行部54で2種類の異なる
サブサンプリング画像Ps1,Ps2に分割する。つまり、
1画素精度である入力画像PINはラスタスキャンによる
ビットストリームのかたちで画像データが入力されてく
るが、そのラスタスキャンによるビットストリームで与
えられる画像データについて走査進行順に1画素おきに
サンプリングして得た画像のうち、奇数番目の画素のみ
で形成されるサブサンプリング画像Ps1と、偶数番目の
画素のみで形成されるサブサンプリング画像Ps2との2
種類に分ける。
図7に示されるように、入力される画像PINを図1に示
す自己のサブサンプリング実行部54で2種類の異なる
サブサンプリング画像Ps1,Ps2に分割する。つまり、
1画素精度である入力画像PINはラスタスキャンによる
ビットストリームのかたちで画像データが入力されてく
るが、そのラスタスキャンによるビットストリームで与
えられる画像データについて走査進行順に1画素おきに
サンプリングして得た画像のうち、奇数番目の画素のみ
で形成されるサブサンプリング画像Ps1と、偶数番目の
画素のみで形成されるサブサンプリング画像Ps2との2
種類に分ける。
【0053】サブサンプリング実行部54おいてサブサ
ンプリングされたこれらの画像Ps1,Ps2はいずれも、
1画素分ずつ順次間引いた画像であるから、データ量が
入力画像PINの半分の画像であり、精度が1/2の粗い
画像であるから、以下、これを2画素精度の画像と呼ぶ
ことにする。また、これに対して、入力画像PINは画素
精度が元のままであるので、元の1画素単位の精度を保
った画像であるという意味で、1画素精度と呼ぶことに
する。
ンプリングされたこれらの画像Ps1,Ps2はいずれも、
1画素分ずつ順次間引いた画像であるから、データ量が
入力画像PINの半分の画像であり、精度が1/2の粗い
画像であるから、以下、これを2画素精度の画像と呼ぶ
ことにする。また、これに対して、入力画像PINは画素
精度が元のままであるので、元の1画素単位の精度を保
った画像であるという意味で、1画素精度と呼ぶことに
する。
【0054】そして、この分割されたうちの一方(例え
ば、Ps1)はバイト/ワード変換器55に、また、他方
(例えば、Ps2)はバイト/ワード変換器56へ与え
る。バイト/ワード変換器55では、与えられたサブサ
ンプリング画像Ps1について“8ビット”構成の画素情
報を“8バイト”分まとめ、“64ビット”幅の情報と
したところで、一時退避用のメモリSRAM62へ書き
込む。
ば、Ps1)はバイト/ワード変換器55に、また、他方
(例えば、Ps2)はバイト/ワード変換器56へ与え
る。バイト/ワード変換器55では、与えられたサブサ
ンプリング画像Ps1について“8ビット”構成の画素情
報を“8バイト”分まとめ、“64ビット”幅の情報と
したところで、一時退避用のメモリSRAM62へ書き
込む。
【0055】バイト/ワード変換器56では、与えられ
たサブサンプリング画像Ps2について“8ビット”構成
の画素情報を“8バイト”分まとめ、“64ビット”幅
の情報としたところで、時退避用のメモリSRAM60
へ書き込む。
たサブサンプリング画像Ps2について“8ビット”構成
の画素情報を“8バイト”分まとめ、“64ビット”幅
の情報としたところで、時退避用のメモリSRAM60
へ書き込む。
【0056】アドレス制御部61はSRAM62および
SRAM60にそれぞれ一定のワード数分が溜まった時
点で、SRAM62の画像データについては“Ps1単位
群入力画像データ”として、また、SRAM60の画像
データについては“Ps2単位群入力画像データ”とし
て、それぞれメモリバス69を通してメモリ18におけ
るそれぞれ別のメモリ領域へ書き込む。こうして、メモ
リ18にはPs1単位群入力画像データとPs2単位群入力
画像データの2種類の単位群入力画像データが記憶され
ていくことになる。
SRAM60にそれぞれ一定のワード数分が溜まった時
点で、SRAM62の画像データについては“Ps1単位
群入力画像データ”として、また、SRAM60の画像
データについては“Ps2単位群入力画像データ”とし
て、それぞれメモリバス69を通してメモリ18におけ
るそれぞれ別のメモリ領域へ書き込む。こうして、メモ
リ18にはPs1単位群入力画像データとPs2単位群入力
画像データの2種類の単位群入力画像データが記憶され
ていくことになる。
【0057】入力画像を動き検出部12で使用するため
の参照画像及び符号化画像として出力する際は、動き検
出自体が大まかでよいことから粗い画像を使用して良
く、そのために、上記書き込んだPs1単位群入力画像デ
ータとPs2単位群入力画像データの2種類のデータのう
ち、どちらか一方を読み出してこれをメモリバス69を
通してSRAM65または66へ書き込み、そして、こ
れらSRAM65またはSRAM66対応に設けられた
ワード/バイト変換器58若しくはワード/バイト変換
器59により、ワード/バイト変換した後、動き検出部
12へ与える。
の参照画像及び符号化画像として出力する際は、動き検
出自体が大まかでよいことから粗い画像を使用して良
く、そのために、上記書き込んだPs1単位群入力画像デ
ータとPs2単位群入力画像データの2種類のデータのう
ち、どちらか一方を読み出してこれをメモリバス69を
通してSRAM65または66へ書き込み、そして、こ
れらSRAM65またはSRAM66対応に設けられた
ワード/バイト変換器58若しくはワード/バイト変換
器59により、ワード/バイト変換した後、動き検出部
12へ与える。
【0058】一方、動き補償部13へ出力する符号化画
像は、動き補償に使用されるために、精度が要求される
ことから、1画素精度のものである必要があるため、上
記書き込んだPs1単位群入力画像データとPs2単位群入
力画像データの2種類のデータそれぞれを読み出して、
これをメモリバス69を通して一方はSRAM65に、
そして、他方はSRAM66に書き込む。つまり、2つ
の領域からそれぞれ読み出した2種類の入力画像を、同
じワード数だけSRAM65および66へ書き込む。そ
して、SRAM65および66に書き込まれた情報を多
重化器57に与えて多重化して動き補償部13へと出力
する。
像は、動き補償に使用されるために、精度が要求される
ことから、1画素精度のものである必要があるため、上
記書き込んだPs1単位群入力画像データとPs2単位群入
力画像データの2種類のデータそれぞれを読み出して、
これをメモリバス69を通して一方はSRAM65に、
そして、他方はSRAM66に書き込む。つまり、2つ
の領域からそれぞれ読み出した2種類の入力画像を、同
じワード数だけSRAM65および66へ書き込む。そ
して、SRAM65および66に書き込まれた情報を多
重化器57に与えて多重化して動き補償部13へと出力
する。
【0059】他方、ローカルデコード画像生成部17に
おいて符号化部14の出力する符号化処理済みのデータ
のビットストリームをデコードすることにより、生成さ
れたローカルデコード画像Plcは、図8のようにマクロ
ブロックと呼ばれる16×16画素の大きさの矩形領域
Zn がまとまって入力され、動き補償部13の参照画像
として1画素精度で出力される(なお、Pcel は画素を
示す)。
おいて符号化部14の出力する符号化処理済みのデータ
のビットストリームをデコードすることにより、生成さ
れたローカルデコード画像Plcは、図8のようにマクロ
ブロックと呼ばれる16×16画素の大きさの矩形領域
Zn がまとまって入力され、動き補償部13の参照画像
として1画素精度で出力される(なお、Pcel は画素を
示す)。
【0060】また、動き補償部13の参照画像の領域
(矩形領域Zn )は、前段の動き検出部12が求めた動
きベクトルによって1画素精度で変化する。そのため、
動きベクトルに応じて変化するその1画素精度単位での
変化に対応して、参照画像のその該当領域の画像データ
が取り出せる(読み出される)ようにしておく必要があ
る。
(矩形領域Zn )は、前段の動き検出部12が求めた動
きベクトルによって1画素精度で変化する。そのため、
動きベクトルに応じて変化するその1画素精度単位での
変化に対応して、参照画像のその該当領域の画像データ
が取り出せる(読み出される)ようにしておく必要があ
る。
【0061】そこで、本実施例のメモリ制御部16で
は、図9に示すように、スキャン変換部51によって、
各フイールド毎のローカルデコード画像Plcは水平4画
素、垂直2画素単位に変換し、バイト/ワード変換部5
2で“4×2”画素の領域を1ワードとして、SRAM
68に書き込む。すなわち、ローカルデコード画像Plc
は各奇数ラインの各画素(Pcel1〜Pcel16 )につい
て、それぞれ順に水平4画素、垂直2画素単位の配列に
変換し、それを4行4列の配置に左上端を起点として下
端方向そして下端に達すると再び上方に戻り上方から下
方へと進んで再び上方に戻りといった順序で、4行4列
の配置位置に順に埋めていくかたちで置換する。
は、図9に示すように、スキャン変換部51によって、
各フイールド毎のローカルデコード画像Plcは水平4画
素、垂直2画素単位に変換し、バイト/ワード変換部5
2で“4×2”画素の領域を1ワードとして、SRAM
68に書き込む。すなわち、ローカルデコード画像Plc
は各奇数ラインの各画素(Pcel1〜Pcel16 )につい
て、それぞれ順に水平4画素、垂直2画素単位の配列に
変換し、それを4行4列の配置に左上端を起点として下
端方向そして下端に達すると再び上方に戻り上方から下
方へと進んで再び上方に戻りといった順序で、4行4列
の配置位置に順に埋めていくかたちで置換する。
【0062】また、ローカルデコード画像Plcの各偶数
ラインにおける各画素(Pcel1〜Pcel16 )について、
それぞれ順に水平4画素、垂直2画素単位の配列に変換
し、それを4行4列の配置における左上端位置を起点と
して下端方向そして下端に達すると再び上方に戻り上方
から下方へと進んで再び上方に戻りといった順序で、4
行4列の配置位置に順に埋めていかたちで置換する。
ラインにおける各画素(Pcel1〜Pcel16 )について、
それぞれ順に水平4画素、垂直2画素単位の配列に変換
し、それを4行4列の配置における左上端位置を起点と
して下端方向そして下端に達すると再び上方に戻り上方
から下方へと進んで再び上方に戻りといった順序で、4
行4列の配置位置に順に埋めていかたちで置換する。
【0063】そして、奇数ラインのデータについての上
記4行4列の配置を上に、そして、その下には前記偶数
ラインのデータについての上記4行4列の配置を置くか
たちで配置を換えたローカルデコード画像Plcを図9の
変換ローカルデコード画像Plcx として得る。ローカル
デコード画像PlcはSRAM68にこのようなかたちで
書き込まれることになる。
記4行4列の配置を上に、そして、その下には前記偶数
ラインのデータについての上記4行4列の配置を置くか
たちで配置を換えたローカルデコード画像Plcを図9の
変換ローカルデコード画像Plcx として得る。ローカル
デコード画像PlcはSRAM68にこのようなかたちで
書き込まれることになる。
【0064】これは次のような利点が得られる配置とな
る。すなわち、マクロブロック(16×16画素で構成
される単位ブロック)の中でラスタスキャン順に並んで
いたローカルデコード画像Plcの画素データは奇数ライ
ンである第1ラインの画素が水平4画素、垂直2画素単
位に変換されて図9の100−1の位置に、奇数ライン
である第3ラインの画素が水平4画素、垂直2画素単位
に変換されて図9の100−2の位置に、奇数ラインで
ある第5ラインの画素が水平4画素、垂直2画素単位に
変換されて図9の100−3の位置に、奇数ラインであ
る第7ラインの画素が水平4画素、垂直2画素単位に変
換されて図9の100−4の位置に、奇数ラインである
第9ラインの画素が水平4画素、垂直2画素単位に変換
されて図9の100−5の位置に、… …奇数ラインで
ある第25ラインの画素が水平4画素、垂直2画素単位
に変換されて図9の100−13の位置に、… …奇数
ラインである第31ラインの画素が水平4画素、垂直2
画素単位に変換されて図9の100−15の位置に、と
いう具合にそれぞれ配され、また、偶数ラインである第
2ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−17の位置に、偶数ラインである第
4ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−18の位置に、偶数ラインである第
6ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−19の位置に、偶数ラインである第
8ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−20の位置に、偶数ラインである第
26ラインの画素が水平4画素、垂直2画素単位に変換
されて図9の100−24の位置に、… …偶数ライン
である第34ラインの画素が水平4画素、垂直2画素単
位に変換されて図9の100−28の位置に、… …偶
数ラインである第36ラインの画素が水平4画素、垂直
2画素単位に変換されて図9の100−29の位置に、
という具合にそれぞれ配されて変換ローカルデコード画
像Plcxとなる。この結果、全体では8行4列構成とな
った変換ローカルデコード画像Plcx は、上の4行4列
がトップフィールドFtop であり、下の4行4列がボト
ムフィールドFbtm の配列となり、左から順に垂直方向
(列方向)列のデータを取り出すと、これがラスタスキ
ャン順のデータ並びとして、しかも、トップフィールド
(奇数フィールド),ボトムフィールド(偶数フィール
ド)その順にペアとして対応するように得られることに
なる。これにより、フィールドのどの位置に参照画像の
領域が来ても、その領域に一致する画像データ列を簡単
に選択抽出可能になる。
る。すなわち、マクロブロック(16×16画素で構成
される単位ブロック)の中でラスタスキャン順に並んで
いたローカルデコード画像Plcの画素データは奇数ライ
ンである第1ラインの画素が水平4画素、垂直2画素単
位に変換されて図9の100−1の位置に、奇数ライン
である第3ラインの画素が水平4画素、垂直2画素単位
に変換されて図9の100−2の位置に、奇数ラインで
ある第5ラインの画素が水平4画素、垂直2画素単位に
変換されて図9の100−3の位置に、奇数ラインであ
る第7ラインの画素が水平4画素、垂直2画素単位に変
換されて図9の100−4の位置に、奇数ラインである
第9ラインの画素が水平4画素、垂直2画素単位に変換
されて図9の100−5の位置に、… …奇数ラインで
ある第25ラインの画素が水平4画素、垂直2画素単位
に変換されて図9の100−13の位置に、… …奇数
ラインである第31ラインの画素が水平4画素、垂直2
画素単位に変換されて図9の100−15の位置に、と
いう具合にそれぞれ配され、また、偶数ラインである第
2ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−17の位置に、偶数ラインである第
4ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−18の位置に、偶数ラインである第
6ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−19の位置に、偶数ラインである第
8ラインの画素が水平4画素、垂直2画素単位に変換さ
れて図9の100−20の位置に、偶数ラインである第
26ラインの画素が水平4画素、垂直2画素単位に変換
されて図9の100−24の位置に、… …偶数ライン
である第34ラインの画素が水平4画素、垂直2画素単
位に変換されて図9の100−28の位置に、… …偶
数ラインである第36ラインの画素が水平4画素、垂直
2画素単位に変換されて図9の100−29の位置に、
という具合にそれぞれ配されて変換ローカルデコード画
像Plcxとなる。この結果、全体では8行4列構成とな
った変換ローカルデコード画像Plcx は、上の4行4列
がトップフィールドFtop であり、下の4行4列がボト
ムフィールドFbtm の配列となり、左から順に垂直方向
(列方向)列のデータを取り出すと、これがラスタスキ
ャン順のデータ並びとして、しかも、トップフィールド
(奇数フィールド),ボトムフィールド(偶数フィール
ド)その順にペアとして対応するように得られることに
なる。これにより、フィールドのどの位置に参照画像の
領域が来ても、その領域に一致する画像データ列を簡単
に選択抽出可能になる。
【0065】入力画像PINと同様、SRAM内のワード
数が一定量を超えたところで、メモリバス69を通して
メモリ70(図2のメモリ18に相当)に書き込む。そ
して、1フィールド分の書き込みを行う際、図10に示
すように、1ワードを構成する“4×2”画素のうち、
画素数が少ない垂直方向にDRAMのファーストページ
アクセスが可能なよう、アドレスを配置すると同時に、
水平方向には互いに異なるバンクが配置されるようにす
る。
数が一定量を超えたところで、メモリバス69を通して
メモリ70(図2のメモリ18に相当)に書き込む。そ
して、1フィールド分の書き込みを行う際、図10に示
すように、1ワードを構成する“4×2”画素のうち、
画素数が少ない垂直方向にDRAMのファーストページ
アクセスが可能なよう、アドレスを配置すると同時に、
水平方向には互いに異なるバンクが配置されるようにす
る。
【0066】これにより、動き補償部13が要求するフ
ィールド内の矩形領域を読み出す際、1回のページアク
セスで読み書きを行うワード数が増大し、ページ切り替
えおよびバンク切り替えによるオーバーヘッドを抑える
ことが可能となる。また、1ワードを“4×2”画素の
矩形領域とすることにより、動き補償部13が必要とす
る参照画像がどこに存在するかに関係なく、無駄な画素
を読み込むことに起因するオーバーへッドを抑えること
ができるようになる。
ィールド内の矩形領域を読み出す際、1回のページアク
セスで読み書きを行うワード数が増大し、ページ切り替
えおよびバンク切り替えによるオーバーヘッドを抑える
ことが可能となる。また、1ワードを“4×2”画素の
矩形領域とすることにより、動き補償部13が必要とす
る参照画像がどこに存在するかに関係なく、無駄な画素
を読み込むことに起因するオーバーへッドを抑えること
ができるようになる。
【0067】例えば、動き補償部13が要求する参照画
像の矩形領域が“20×12”画素のサイズである場
合、1ワードを“8×1”画素とすると読み出しに必要
なワード数は、最大“水平4ワード×垂直12ワード”
となり、合計すると“48ワード”になる。
像の矩形領域が“20×12”画素のサイズである場
合、1ワードを“8×1”画素とすると読み出しに必要
なワード数は、最大“水平4ワード×垂直12ワード”
となり、合計すると“48ワード”になる。
【0068】一方、本実施例の場合には最大でも“水平
6ワード×垂直7ワード”であり、合計“42ワード”
の読み出しで同じ処理が行えることになる。また、ファ
ーストページアクセスが可能な方向が水平方向である場
合の同期型DRAMへのコマンド例を図11に示す。こ
の図11は42ワードを読み出すのに要する制御動作タ
イミングチャートを示しており、このファーストページ
アクセスが可能な方向が水平方向である場合での同期型
DRAMへの読み出し制御は、42ワードを読み出すの
に55クロック必要となっていることがわかる。
6ワード×垂直7ワード”であり、合計“42ワード”
の読み出しで同じ処理が行えることになる。また、ファ
ーストページアクセスが可能な方向が水平方向である場
合の同期型DRAMへのコマンド例を図11に示す。こ
の図11は42ワードを読み出すのに要する制御動作タ
イミングチャートを示しており、このファーストページ
アクセスが可能な方向が水平方向である場合での同期型
DRAMへの読み出し制御は、42ワードを読み出すの
に55クロック必要となっていることがわかる。
【0069】これに対して本実施例の場合には、垂直方
向にファーストページアクセスが可能であるため、その
動作は図12のようになり、この場合での同期型DRA
Mへの読み出し制御は、図に示されるように49クロッ
クであり、この49クロック分で同じ処理が可能となる
ことがわかる。
向にファーストページアクセスが可能であるため、その
動作は図12のようになり、この場合での同期型DRA
Mへの読み出し制御は、図に示されるように49クロッ
クであり、この49クロック分で同じ処理が可能となる
ことがわかる。
【0070】以上、本発明は、MPEG2に代表される
動画像符号化装置において、その入力画像およびローカ
ルデコード画像を保存するフレームメモリにおいての、
高いスループットを実現するために、本発明において
は、入力画像をメモリに格納する前段に画像をサブサン
プリングする手段を配置し、異なる位相のサブサンプリ
ング画像を独立した領域に格納する手段と、サブサンプ
リングした画像に対して動き検出などの処理をする場合
には、片方の領域からのみ読み出すことによってサブサ
ンプリング画像を出力し、1画素精度の原画が必要とな
る処理の場合には、両方の領域から読み出した画像を合
成して出力することによって、不要な領域を読み出すこ
とに起因するメモリアクセスのオーバーへッドを削減さ
せるようにした。
動画像符号化装置において、その入力画像およびローカ
ルデコード画像を保存するフレームメモリにおいての、
高いスループットを実現するために、本発明において
は、入力画像をメモリに格納する前段に画像をサブサン
プリングする手段を配置し、異なる位相のサブサンプリ
ング画像を独立した領域に格納する手段と、サブサンプ
リングした画像に対して動き検出などの処理をする場合
には、片方の領域からのみ読み出すことによってサブサ
ンプリング画像を出力し、1画素精度の原画が必要とな
る処理の場合には、両方の領域から読み出した画像を合
成して出力することによって、不要な領域を読み出すこ
とに起因するメモリアクセスのオーバーへッドを削減さ
せるようにした。
【0071】また、メモリの1ワードを構成する画素を
矩形とし、その短辺の方向とファーストページアクセス
を行う方向を同一にすることにより、高速なアクセスが
実現できるファーストページアクセスや同期型DRAM
におけるバンク切り替えを有効に利用するとともに、不
要な画素データの読み出しによるスループットの低下抑
制を図るようにした。
矩形とし、その短辺の方向とファーストページアクセス
を行う方向を同一にすることにより、高速なアクセスが
実現できるファーストページアクセスや同期型DRAM
におけるバンク切り替えを有効に利用するとともに、不
要な画素データの読み出しによるスループットの低下抑
制を図るようにした。
【0072】故に、本発明は、MPEG2に代表される
動画像符号化装置において、その入力画像およびローカ
ルデコード画像を保存するフレームメモリにおいての、
高いスループットを実現することができるようになる。
尚、本発明は上述した実施例に限定されるものではな
く、種々変形して実施可能である。
動画像符号化装置において、その入力画像およびローカ
ルデコード画像を保存するフレームメモリにおいての、
高いスループットを実現することができるようになる。
尚、本発明は上述した実施例に限定されるものではな
く、種々変形して実施可能である。
【0073】
【発明の効果】以上説明したように、本発明によれば、
動画像符号化において、書き込むべき画像をあらかじめ
サブサンプリングし、位相の異なるサブサンプリング画
像を得てこれらをそれぞれ別に保存するようにしたこと
により、サブサンプリング画像を対象にした動き検出な
どの処理に対して必要な画像の読み出し効率を高めるこ
とができる。
動画像符号化において、書き込むべき画像をあらかじめ
サブサンプリングし、位相の異なるサブサンプリング画
像を得てこれらをそれぞれ別に保存するようにしたこと
により、サブサンプリング画像を対象にした動き検出な
どの処理に対して必要な画像の読み出し効率を高めるこ
とができる。
【0074】また本発明によれば、記憶すべき画像の中
の矩形の画素群を1ワードとすることにより、画像内の
矩形領域を読み出す際の読み出し効率を高めるととも
に、1ワードを構成する矩形の短辺と平行する方向にフ
ァーストベージアクセス可能な隣接するアドレスを配置
することにより、ファーストページアクセスによる書き
込みおよび読み出しのワード数を増大させ、メモリアク
セスの際のオーバーヘツドとなるDRAMのページ切替
や同期型DRAMのバンク切り替えによるスループット
の低下を減少させることができる。
の矩形の画素群を1ワードとすることにより、画像内の
矩形領域を読み出す際の読み出し効率を高めるととも
に、1ワードを構成する矩形の短辺と平行する方向にフ
ァーストベージアクセス可能な隣接するアドレスを配置
することにより、ファーストページアクセスによる書き
込みおよび読み出しのワード数を増大させ、メモリアク
セスの際のオーバーヘツドとなるDRAMのページ切替
や同期型DRAMのバンク切り替えによるスループット
の低下を減少させることができる。
【図1】本発明を説明するための図であって、本発明の
一実施形態を示す要部構成のブロック図。
一実施形態を示す要部構成のブロック図。
【図2】本発明を説明するための図であって、本発明に
おける図1の実施形態を用いたエンコーダシステムのブ
ロック図。
おける図1の実施形態を用いたエンコーダシステムのブ
ロック図。
【図3】本発明を説明するための図であって、動き補償
の概念を示す図。
の概念を示す図。
【図4】本発明を説明するための図であって、動き検出
の探索範囲の例を示す図。
の探索範囲の例を示す図。
【図5】本発明を説明するための図であって、本発明の
実施形態における入力画像の入力順序を示す図。
実施形態における入力画像の入力順序を示す図。
【図6】本発明を説明するための図であって、本発明シ
ステムに於ける同期型DRAMでの読み出し処理の一例
を示す図。
ステムに於ける同期型DRAMでの読み出し処理の一例
を示す図。
【図7】本発明を説明するための図であって、本発明の
実施形態における入力画像の保存方法を示す図。
実施形態における入力画像の保存方法を示す図。
【図8】本発明を説明するための図であって、本発明の
実施形態におけるローカルデコード画像の入力順序を示
す図。
実施形態におけるローカルデコード画像の入力順序を示
す図。
【図9】本発明を説明するための図であって、本発明の
実施形態におけるローカルデコード画像の保存方法を示
す図。
実施形態におけるローカルデコード画像の保存方法を示
す図。
【図10】本発明を説明するための図であって、本発明
の実施の形態におけるローカルデコード画像のアドレス
マッピングを示す図。
の実施の形態におけるローカルデコード画像のアドレス
マッピングを示す図。
【図11】水平方向にファーストページアクセスが可能
な場合の同期型DRAMへのアクセス方法を示す図。
な場合の同期型DRAMへのアクセス方法を示す図。
【図12】本発明を説明するための図であって、本発明
の実施の形態における同期型DRAMへのアクセス方法
を示す図。
の実施の形態における同期型DRAMへのアクセス方法
を示す図。
【図13】従来例におけるメモリの使用法を示す図。
1…画素データ 2…1ワードを構成する画素データ群 10…入力画像 11…入力画像処理部 12…動き検出部 13…動き補償部 14…符号化部 15…ビットストリーム出力部 16…メモリ制御部 17…ローカルデコード画像生成部 18,70…画像メモリ 51…スキャン変換部 52,55,56…バイト/ワード(byte/wor
d)変換器 53、61、67…SRAMアドレス制御部 54…サブサンプリング画像生成部 57,64…データ多重化器 58,59…ワード/バイト(word/byte)変
換器 60,62,65,66,68…SRAM 63…メモリ制御信号発生部 69…メモリデータバス
d)変換器 53、61、67…SRAMアドレス制御部 54…サブサンプリング画像生成部 57,64…データ多重化器 58,59…ワード/バイト(word/byte)変
換器 60,62,65,66,68…SRAM 63…メモリ制御信号発生部 69…メモリデータバス
Claims (2)
- 【請求項1】入力される動画像の符号化対象フレームも
しくはフィールドでの動きを、過去または未来のフレー
ムまたはフィールドを参照することにより動き検出して
その位置を示す動きベクトルを得、該動きベクトルに基
づいて前記符号化対象のフレームまたはフィールドを、
過去または未来のフレームまたはフィールドの類似する
部分から予測し、その残差を符号化する動き補償方式の
画像符号化装置において、 動きベクトルを得るための動き検出に使用する画像を、
サブサンプリング画像とすべく、入力画像を1/n(n
は整数)にサブサンプリングして位相の異なる複数のサ
ブサンプリング画像を得る手段と、 この得られた各異なる位相のサブサンプリング画像を位
相別に分けて独立に格納するサブサンプリング画像格納
手段と、 前記動き検出手段が、サブサンプリング画像に対して動
き検出処理をする場合には、位相別に分けた独立して格
納されたサブサンプリング画像のうち、特定の1位相の
サブサンプリング画像を読み出して出力して動き検出手
段に与え、1画素精度の原画が必要となる動き補償処理
の場合には、位相別に分けた独立して格納されたサブサ
ンプリング画像のそれぞれを読み出し、合成して出力し
て動き補償手段に与えるべく制御する制御手段と、を備
えたことを特徴とする画像符号化装置。 - 【請求項2】入力される動画像の符号化対象フレームも
しくはフィールドでの動きを、過去または未来のフレー
ムまたはフィールドを参照することにより動き検出して
その位置を示す動きベクトルを得、該動きベクトルに基
づいて前記符号化対象のフレームまたはフィールドを、
過去または未来のフレームまたはフィールドの類似する
部分から予測し、その残差を符号化する動き補償方式の
画像符号化装置において、 前記動画像のフィールドまたはフレームを構成する画素
のうちの複数の画素データをまとめ1つのアドレスを生
成するアドレス生成手段と、 まとめられた複数の画素データを所定のアドレスに記憶
する画素データ記憶手段と、を具備し、 前記画像データ記憶手段はオーバーヘッドなく連続的に
アクセス可能な所定の記憶長を有するものである時、前
記アドレス生成手段において水平方向p画素、垂直方向
q画素(p、qは整数)に1つのアドレスを割り当て、
p<qの場合には水平方向、p>qの場合には垂直方向
に連続的にアクセス可能な記憶領域を展開すると共に、
この記憶領域展開に従って読み出しアクセスすることに
より読み出される画像データを前記参照若しくは前記類
似部分として最適利用できるようにしたことを特徴とす
る画像符号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25507197A JPH1198507A (ja) | 1997-09-19 | 1997-09-19 | 画像符号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25507197A JPH1198507A (ja) | 1997-09-19 | 1997-09-19 | 画像符号化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1198507A true JPH1198507A (ja) | 1999-04-09 |
Family
ID=17273739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25507197A Pending JPH1198507A (ja) | 1997-09-19 | 1997-09-19 | 画像符号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1198507A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074272A1 (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Limited | エンコード中に抽出画像を外部に送信するビデオエンコーダ |
JP2007116293A (ja) * | 2005-10-19 | 2007-05-10 | Hitachi Ltd | データ記憶方法及びこの方法を用いた情報処理装置 |
JP2009071642A (ja) * | 2007-09-14 | 2009-04-02 | Canon Inc | 動画像符号化装置 |
CN113838435A (zh) * | 2021-09-18 | 2021-12-24 | 深圳创维-Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
-
1997
- 1997-09-19 JP JP25507197A patent/JPH1198507A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074272A1 (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Limited | エンコード中に抽出画像を外部に送信するビデオエンコーダ |
US7577197B2 (en) | 2004-01-30 | 2009-08-18 | Fujitsu Microelectronics Ltd. | Video encoder transmitting extracted image to exterior during encoding process |
JP2007116293A (ja) * | 2005-10-19 | 2007-05-10 | Hitachi Ltd | データ記憶方法及びこの方法を用いた情報処理装置 |
JP2009071642A (ja) * | 2007-09-14 | 2009-04-02 | Canon Inc | 動画像符号化装置 |
CN113838435A (zh) * | 2021-09-18 | 2021-12-24 | 深圳创维-Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
CN113838435B (zh) * | 2021-09-18 | 2022-12-13 | 深圳创维-Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3803122B2 (ja) | 画像メモリ装置および動きベクトル検出回路 | |
KR970000604B1 (ko) | 모션보상 텔레비젼과 같은 피드백 시스템용 다중 시리얼 억세스 메모리와 이것을 이용한 디지탈 텔레비젼장치 및 그 비디오 데이터 저장방법 | |
JP3686155B2 (ja) | 画像復号装置 | |
EP0592351B1 (en) | Image decoder | |
JPH10191236A (ja) | 画像処理装置及び画像データメモリ配置方法 | |
EP1998569A1 (en) | Method for mapping image addresses in memory | |
CA1242023A (en) | Video signal compressing and coding apparatus | |
US6188727B1 (en) | Simplicity HDTV video decoder and its decoding method | |
JPH08294115A (ja) | Mpeg復号化器及びその復号化方法 | |
US8644380B2 (en) | Integer pixel motion estimation system, motion estimation system for quarter-pixel luminance, motion estimation system for quarter-pixel chrominance, motion estimation system for combined luminance, motion estimation system for combined luminance and chrominance, and motion estimation system for quarter-pixel luminance and chrominance | |
KR19980081641A (ko) | 동화상 복호 방법 및 동화상 복호 장치 | |
JP3120010B2 (ja) | 画像復号処理方法および画像復号装置 | |
JPH1198507A (ja) | 画像符号化装置 | |
JPH1155676A (ja) | 同期型メモリを用いた動画像データ符号化装置 | |
KR20050043607A (ko) | 신호처리방법 및 신호처리장치 | |
JPH0865686A (ja) | 画像復号化装置 | |
JPH0723397A (ja) | 画像信号復号化装置及び画像信号復号化方法 | |
JP3119994B2 (ja) | 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置 | |
US7420567B2 (en) | Memory access method for video decoding | |
JPH10327416A (ja) | 動画像符号化装置 | |
JPH10262220A (ja) | 半導体集積回路 | |
US20060098012A1 (en) | Apparatus and method for processing image with reduced memory capacity and power consumption | |
EP1331604A1 (en) | Method and device for memory access of block encoders/decoders | |
JP3402941B2 (ja) | 画像処理装置 | |
JP3352346B2 (ja) | 画像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |