JPH10200447A

JPH10200447A - Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機

Info

Publication number: JPH10200447A
Application number: JP1196097A
Authority: JP
Inventors: Kokuriyou Kotobuki; 国梁寿; Nagaaki Shu; 長明周; Teruhei Shu; 旭平周
Original assignee: Yozan Inc
Current assignee: Yozan Inc
Priority date: 1997-01-07
Filing date: 1997-01-07
Publication date: 1998-07-31
Anticipated expiration: 2017-01-07
Also published as: KR19980070379A; US6038250A; CN1102011C; EP0852430A3; CN1195956A; JP3373746B2; EP0852430A2

Abstract

(57)【要約】【課題】高速でセルサーチを行うことのできるＤＳ−
ＣＤＭＡ基地局間非同期セルラ方式における初期同期方
法および受信機を提供する。【解決手段】ベースバンド受信信号は、マッチドフィ
ルタ１に入力され、拡散符号生成部２からの拡散符号と
相関がとられる。信号電力計算部３は、マッチドフィル
タ１の相関値出力の電力を計算し、ロングコード同期タ
イミング判定部４，しきい値計算部５，ロングコード同
定部６に出力する。拡散符号生成部２は、初期セルサー
チ時において、各基地局の制御チャネルに共通のショー
トコード＃０を出力する。ロングコード同期タイミング
が判定された後は、各基地局に固有のロングコード＃ｉ
とショートコード＃０との合成コードである拡散符号系
列の一部であるＮチップの各切片を、順次取り替えなが
ら出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＳ−ＣＤＭＡ
（ＤｉｒｅｃｔＳｅｑｕｅｎｃｅ−ＣｏｄｅＤｉｖ
ｉｓｉｏｎＭｕｔｉｐｌｅＡｃｃｅｓｓ）基地局間
非同期セルラ方式における初期同期方法およびそのため
の受信機に関するものである。

【０００２】

【従来の技術】近年の陸上移動通信の発展に伴い、チャ
ネル容量を大幅に増加することが可能な直接拡散（Ｄ
Ｓ）型のスペクトラム拡散（ＳＳ）を用いた符号分割多
元接続（ＣＤＭＡ）方式のＣＤＭＡセルラ方式が注目さ
れている。一般に、ＣＤＭＡ方式においては他局との相
互干渉があるため、他の多元接続方式（ＦＤＭＡ，ＴＤ
ＭＡ）に比べて周波数利用効率が劣化する。しかし、セ
ルラ方式においては、空間的な周波数再利用効率（同一
周波数のセル繰り返し率）が総合的な周波数利用効率に
寄与するため干渉に強く、セル繰り返し率の高いＣＤＭ
Ａセルラ方式は、将来の有力な方式である。

【０００３】一般にセルラシステムにおいては、移動機
が接続するセルを最初に捕捉する初期セルサーチ、ハン
ドオーバ時に周辺のセルをサーチする周辺セルサーチ、
との２種類のセルサーチが必要となる。特にＤＳ−ＣＤ
ＭＡセルラシステムにおいては、各セルが同一の周波数
を用いているため、セルサーチと同時に受信信号の拡散
符号と受信機において生成する拡散符号レプリカとのタ
イミング誤差を１／２チップ周期以内に捕捉する初期同
期を行うことが必要である。

【０００４】このようなＤＳ−ＣＤＭＡセルラシステム
は、全基地局間の時間同期を厳密に行う基地局間同期シ
ステムと、これを行なわない基地局間非同期システムと
の２つの方式に分類される。基地局間同期システムは、
ＧＰＳ（ＧｌｏｂａｌＰｏｓｉｔｉｏｎｉｎｇＳｙ
ｓｔｅｍ）などの他のシステムを利用して基地局間同期
を実現するもので、各基地局では同一のロングコードを
各基地局毎に異なる遅延を与えて使用するため、初期セ
ルサーチはロングコードのタイミング同期を行うのみで
よい。また、ハンドオーバ時の周辺セルサーチは、移動
機にはそれが属する基地局から周辺基地局のコード遅延
情報を通知されるため、より高速に行うことができる。

【０００５】これに対し、基地局間非同期システムで
は、基地局を識別するために各基地局で用いる拡散符号
を変えている。移動機は、初期セルサーチにおいて拡散
符号を同定することが必要となる。また、ハンドオーバ
時の周辺セルサーチでは、移動機が属する基地局から周
辺基地局で使用している拡散符号の情報を得ることによ
り、同定する拡散符号の数を限定することが可能とな
る。しかし、いずれの場合でも、前記基地局間同期シス
テムの場合と比較するとサーチ時間が大きくなり、拡散
符号にロングコードを使用する場合にはセルサーチに要
する時間は膨大なものとなる。しかしながら、この基地
局間非同期システムは、ＧＰＳ等の他のシステムを必要
としないというメリットがある。

【０００６】このような基地局間非同期システムの問題
を解決し、初期同期を高速に行うことができるセルサー
チ方式が提案されている（樋口健一、佐和橋衛、安達文
幸、「ＤＳ−ＣＤＭＡ基地局間非同期セルラ方式におけ
るロングコードの２段階高速初期同期法」信学技報、Ｃ
Ｓ−９６−１９，ＲＣＳ９６−１２（１９９６−０
５））。この初期同期法は、各セルに固有のロングコー
ドと各通信チャネルに対応したショートコードとからな
る拡散符号系列を用いて、データをロングコードとショ
ートコードにより２重に拡散するものにおいて、制御チ
ャネルに対し、前記各セルに共通の特定のショートコー
ドを割り当てて２段階で初期同期を行うものである。

【０００７】具体的には、基地局送信の制御チャネルに
ついては、特定のショートコードを各セル共通のものと
するとともにロングコード拡散をマスクする。移動機側
では、最初に、第１ステージとして、マッチドフィルタ
を用いて前記共通ショートコードで逆拡散してロングコ
ードのタイミングを検出し、次に、第２ステージとし
て、相関器を用いて各セルに固有のロングコードと前記
共通ショートコードとからなる拡散符号系列を用いて各
セル固有のロングコードの同定を行うものである。

【０００８】図９は、セルの構成図である。図中、６１
は移動機である。各セル＃１〜＃ｎ内にはそれぞれ基地
局ＢＳ１，ＢＳ２，・・・ＢＳｎが設けられており、各
基地局は、それぞれ異なるロングコード＃１，＃２，・
・・，＃ｎと各チャネルを識別するためのショートコー
ド＃０〜＃ｓとを用いて２重に拡散したシンボルを用い
て移動機６１に信号を送る。ここで、前記ショートコー
ド＃０〜＃ｓは、各セルにおいて共通であり、また、各
セルとも制御チャネルには共通のショートコード＃０が
割り当てられている。

【０００９】図１０は、従来の２段階高速初期同期法を
説明するためのタイミング図であり、移動機における制
御チャネルの受信信号の一例を示している。各基地局か
ら送信された制御チャネルの受信信号（ＢＳｋ−２，Ｂ
Ｓｋー１，ＢＳｋからの受信信号のみを図示している）
は、１ロングコード周期で、ショートコード＃０のみで
拡散されたシンボル（図中斜線部分）を有している。こ
のショートコード＃０は、各基地局共通に割り当てられ
たもので、一定周期でロングコード拡散を行なわないよ
うにすることにより実現されている。また、制御チャネ
ルのその他のシンボル位置は、各基地局毎に異なるロン
グコード＃ｉと上述したショートコード＃０とにより２
重に拡散されている。このように、ＢＳｋ−２〜ＢＳｋ
などの各基地局から送信された制御チャネルは、非同期
に多重化されて移動機で受信される。

【００１０】第１ステージにおいて、移動機は、マッチ
ドフィルタを用いて、ベースバンド受信信号とショート
コード＃０との相関をとる。各基地局の制御チャネルの
ショートコード＃０による拡散シンボルの受信タイミン
グに対応する位置に、それぞれ相関のピークが検出され
る。ロングコードのＲ周期の期間にわたって、これらの
ピーク電力を平均してから最大の平均ピーク電力に対応
するタイミングを検出する。検出したタイミング、図示
のコードタイミングＴを、移動局が位置するセルの基地
局から送信された制御チャネルのロングコード同期タイ
ミングであると決定する。

【００１１】次に、第２ステージにおいて、移動機は、
上述した基地局、図１０に示した例ではＢＳｋ（図９に
示した例では基地局ＢＳ１）を識別するために、ロング
コードタイミングＴを検出した制御チャネルを拡散して
いるロングコード＃ｋの同定を行う。このために、初期
セルサーチにおいては、システムで定められているロン
グコード群＃１〜＃ｎの中から順次ロングコード＃ｋを
選択し、この選択したロングコード＃ｋ＋ショートコー
ド＃０の合成コードのレプリカ符号を生成して、第１ス
テージで得られたロングコード同期タイミングに対して
相関器を用いて相関検出を行う。

【００１２】相関検出値がしきい値を超えるまでロング
コード＃ｉを取り替えて相関検出を行ない、閾値を超え
たロングコード＃ｋを受信制御チャネルのロングコード
であると判定してセルサーチを終了する。これにより、
当該基地局を識別することができる。

【００１３】また、ハンドオーバ時の周辺セルサーチに
おいては、現在接続している基地局から通知された周辺
セルのロングコード群から、同様に、順次ロングコード
＃ｉ＋ショートコード＃０の合成コードのレプリカ符号
を生成し、ロングコード同期タイミングに対して相関検
出を行う。

【００１４】以上のように、ロングコードのタイミング
同期とロングコードの同定とを分離することによりセル
サーチを高速に行うことができる。通常の基地局間非同
期セルラシステムにおいては、セルサーチを行うのに
（拡散符号の数×拡散符号の位相数）回程度の相関検出
を行うことが必要であるのに対し、この提案されている
方法によれば、（拡散符号の数＋拡散符号の位相数）回
程度の相関検出で済むこととなる。したがって、通常の
基地局間非同期セルラシステムと比較すれば、セルサー
チを高速に実行することができる。しかし、相関器を用
いて相関検出を行うと、毎回の相関検出に要する時間が
依然として長いという問題があり、より高速に初期同期
をとることが望まれている。

【００１５】

【発明が解決しようとする課題】本発明は、より高速に
セルサーチを行うことのできるＤＳ−ＣＤＭＡ基地局間
非同期セルラ方式における初期同期方法および受信機を
提供することを目的とするものである。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明においては、各セルに固有の
ロングコードと各通信チャネルに対応したショートコー
ドとからなり、制御チャネルに前記各セルに共通の特定
のショートコードが割り当てられた拡散符号系列を用い
るＤＳ−ＣＤＭＡ基地局間非同期セルラ方式における初
期同期方法であって、前記特定のショートコードと受信
信号との相関に基づいて当該基地局からのロングコード
同期タイミングを判定し、前記各セルに固有のロングコ
ードと前記特定のショートコードとからなる各合成コー
ドの切片であって、切り取られる区間を各合成コードご
とに前記切片のチップ数よりも少ない所定チップ数ずつ
ずらせた各切片と前記受信信号との相関をマッチドフィ
ルタを用いて検出し、前記相関出力の電力の大きさに基
づいて当該基地局からのロングコードを同定するもので
あり、前記各切片と前記受信信号との相関は、前記ロン
グコード同期タイミングに基づいて検出を開始し、前記
受信信号が前記所定チップ数だけ前記マッチドフィルタ
に新たに入力されるごとに前記各切片を順次取り替えて
検出するものである。

【００１７】したがって、マッチドフィルタには、１つ
の合成コードの切片との相関処理が終了した時点でも、
ベースバンド受信信号の一部がまだ残っているため、こ
れを捨てずに次の合成コードの切片との相関処理に用い
ることができる。その結果、ロングコードのサーチ速度
を高速化することができる。スライディング相関器を用
いる場合は、前回相関に使われた受信信号は次回相関の
直前に捨てられる。

【００１８】請求項２に記載の発明においては、各セル
に固有のロングコードと各通信チャネルに対応したショ
ートコードとからなり、制御チャネルに前記各セルに共
通の特定のショートコードが割り当てられた拡散符号系
列を用いるＤＳ−ＣＤＭＡ基地局間非同期セルラ方式用
受信機であって、前記各セルに固有のロングコードと前
記特定のショートコードとからなる各合成コードの切片
であって、切り取られる区間を各合成コードごとに前記
切片のチップ数よりも少ない所定チップずつずらせた各
切片を出力する拡散符号生成手段と、該拡散符号生成手
段の出力と受信信号との相関をとるマッチドフィルタ
と、前記特定のショートコードと前記受信信号との相関
に基づいて当該基地局からのロングコード同期タイミン
グを判定するロングコード同期タイミング判定手段と、
前記ロングコード同期タイミングに基づいて、前記拡散
符号生成手段から前記各切片の１つを前記マッチドフィ
ルタにロードさせ、その後、前記受信信号が前記所定チ
ップ数だけ前記マッチドフィルタに新たに入力されるご
とに前記各切片を順次取り替えてロードさせるととも
に、前記マッチドフィルタの出力信号の電力の大きさに
基づいて当該基地局からのロングコードを同定するロン
グコード同定手段を有するものである。したがって、請
求項１に記載の発明と同様に、ロングコードのサーチ速
度を高速化することができる。

【００１９】請求項３に記載の発明においては、請求項
２に記載のＤＳ−ＣＤＭＡ基地局間非同期セルラ方式用
受信機において、前記拡散符号生成手段は、さらに前記
特定のショートコードを出力するものであり、前記ロン
グコード同期タイミング判定手段は、前記拡散符号生成
手段から前記特定のショートコードを前記マッチドフィ
ルタにロードさせるとともに、前記マッチドフィルタの
出力信号の電力の大きさに基づいて当該基地局からのロ
ングコード同期タイミングを判定するものである。した
がって、ロングコード同期タイミングを容易に判定する
ことができるとともに、ロングコード同期タイミングの
判定とロングコードの同定をマッチドフィルタを用いて
行うことができる。

【００２０】請求項４に記載の発明においては、請求項
２または３に記載のＤＳ−ＣＤＭＡ基地局間非同期セル
ラ方式用受信機において、前記マッチドフィルタは、複
数のサンプルホールド回路と、前記各サンプルホールド
回路の出力を前記拡散符号系生成段の出力の対応するビ
ットの値に応じて第１あるいは第２の出力端子に出力す
る複数の乗算部と、前記各乗算部の第１の出力端子の出
力を加算する第１のアナログ加算回路と、前記各乗算部
の第２の出力端子の出力を加算する第２のアナログ加算
回路と、前記第１のアナログ加算回路の出力と前記第２
のアナログ加算回路の出力との減算を行う第３のアナロ
グ加算回路を有するものである。上述したマッチドフィ
ルタは消費電力が小さいため、受信機の消費電力を軽減
することができる。

【００２１】

【発明の実施の形態】図１は、本発明のＤＳ−ＣＤＭＡ
基地局間非同期セルラ方式用受信機の実施の一形態を示
すブロック図である。図中、１はマッチドフィルタ、２
は拡散符号生成部、３は信号電力計算部、４はロングコ
ード同期タイミング判定部、５はしきい値計算部、６は
ロングコード同定部である。従来技術と同様に、各基地
局は、各々の制御チャンネルにおいて、各々の決まった
タイミングで開始するロングコード周期で１情報シンボ
ル長のロングコードをマスクし、各基地局共通のショー
トコード＃０のみで拡散したシンボルを送信する。

【００２２】この実施の形態においては、説明を簡単に
するため、図示しない基地局送信機では送信データをバ
イナリ拡散符号で拡散した送信信号をＢＰＳＫ（Ｂｉｎ
ａｒｙＰＳＫ）変調して送出し、移動機の受信部で
は、ＢＰＳＫ復調の後、前記拡散符号で逆拡散をするも
のとして説明する。

【００２３】基地局からのスペクトラム拡散された送信
信号は、受信アンテナから高周波受信部に入力され、中
間周波数信号に変換された後、中間周波数発振器の出力
と乗算されローパスフィルタを通してベースバンド受信
信号となる。ベースバンド受信信号は、マッチドフィル
タ１に入力され、拡散符号生成部２からの拡散符号と相
関がとられる。信号電力計算部３は、マッチドフィルタ
１の相関値出力の電力を計算し、ロングコード同期タイ
ミング判定部４，しきい値計算部５，ロングコード同定
部６に出力する。

【００２４】拡散符号生成部２は、ロングコード同期タ
イミング判定部４およびロングコード同定部６により制
御される。拡散符号生成部２は、最初、初期セルサーチ
時において、各基地局の制御チャネルに共通のショート
コード＃０を出力する。ロングコード同期タイミングが
判定された後は、各基地局に固有の各ロングコード＃ｉ
とショートコード＃０との合成コードである拡散符号系
列の一部であるＮチップの各切片を順次取り替えながら
出力する。

【００２５】また、ハンドオーバする前の周辺サーチに
おいては、上述した初期セルサーチ時と同様に、各基地
局の制御チャネルに共通のショートコード＃０を出力す
る。ハンドオーバ先の基地局のロングコード同期タイミ
ングが判定された後は、現在属している基地局の制御チ
ャネルから受け取った周辺セルのロングコードの情報に
基づいて、サーチすべき複数のロングコード＃ｉとショ
ートコード＃０の合成コードの部分的なＮチップの各切
片を、順次取り替えながら出力する。

【００２６】ロングコード同期タイミング判定部４は、
初期セルサーチの場合、拡散符号生成部２からショート
コード＃０をマッチドフィルタ１にロードさせるととも
に、最大の相関値の平均電力（Ｒロングコード周期にわ
たって平均化された電力値）が出力される時点のタイミ
ングを選び出し、このタイミングをロングコード同期タ
イミングとして、拡散符号生成部２およびしきい値計算
部５に出力する。しきい値計算部５は、ロングコード同
期タイミング時の最大の相関値の電力に基づいてロング
コード同定部６に出力するしきい値を計算する。また、
ハンドオーバする前の周辺セルサーチの場合には、同様
に拡散符号生成部２からショートコード＃０をマッチド
フィルタ１にロードさせるとともに、現在通信中の基地
局を除いた最大の相関値の平均電力が出力される時点の
タイミングを選び出し、このタイミングをハンドオーバ
先の基地局のロングコード同期タイミングとして拡散符
号生成部２等に出力し、拡散符号生成部２は、各切片の
第１番目のものをマッチドフィルタ１にロードさせる。

【００２７】ロングコード同定部６は、ロングコード同
期タイミング検出後、各切片を取り替えて順次ロードさ
せるとともに、信号電力計算部３の出力を所定のしきい
値と比較する。このしきい値を超えていれば、このとき
拡散符号生成部２にロードしている合成コードに対応し
たロングコードのコード番号を、受信すべき基地局のロ
ングコードであると同定する。

【００２８】マッチドフィルタ１の出力および信号電力
計算部３の出力は、図示しない受信データ処理部に必要
に応じて出力される。例えば、マッチドフィルタ１の出
力をレーク合成回路に出力したり、信号電力計算部３の
出力をマルチパス検出器に出力してパスダイバーシティ
受信を行うことができる。

【００２９】図２は、図１におけるマッチドフィルタの
一例の説明図である。図２（Ａ）はマッチドフィルタの
概念図、図２（Ｂ）はマッチドフィルタの係数入力端子
に入力される合成コードの切片の説明図である。図２
（Ａ）中、１１はシフトレジスタ、１２は乗算部、１３
は加算器、Ａ〜Ｚは、係数入力端子である。この概念図
では、ベースバンド受信信号は、正負の極性付きで入力
され、各合成コードの切片は、１または−１の値をとる
符号列であるとする。図２（Ｂ）に示した符号列の上に
付したＡ，Ｂ・・・Ｚの記号は、各符号が、それぞれ図
２（Ａ）に示した係数入力端子Ａ，Ｂ〜Ｚに入力される
ものであることを表わしている。なお、図２のＭは自然
数を表している。

【００３０】図２（Ａ）に示すように、マッチドフィル
タ１は、上述した合成コードの切片のチップ数に等しい
段数のシフトレジスタ１１、各レジスタ段のタップ出力
と係数入力とを乗算する乗算部１２、乗算部１２の全て
の出力を加算する加算器１３を備えている。シフトレジ
スタ１１の部分は、実際にはＣＣＤ（ＣｈａｒｇｅＣｏ
ｕｐｌｅｄＤｅｖｉｃｅ）やＳＡＷ（Ｓｕｒｆａｃｅ
ＡｃｏｕｓｔｉｃＷａｖｅ）フィルタなどのアナログ
素子、あるいは、デジタルＩＣ回路などのディジタル素
子により構成される。また、後述するようなアナログ演
算回路により構成された、低消費電力のマッチドフィル
タを使用することもできる。

【００３１】いずれの場合でも、マッチドフィルタ１に
対する電源電圧の供給を制御することより、マッチドフ
ィルタ１は、待ち受け時に所定の時間間隔をもって相関
値のピークを検出することが可能な時間だけ駆動される
ようにすることができる。これにより、同期捕捉のため
に消費電力の大きいマッチドフィルタを使用しても、そ
の動作は間欠的に行なわれるため、全体としての消費電
力を少なく抑えることが可能となる。

【００３２】図３は、図１に示した実施の一形態におけ
る初期セルサーチの動作を説明するためのフローチャー
トである。図１に示したブロック図、図２に示したマッ
チドフィルタの概念図および合成コードの切片の説明図
を併用して説明する。

【００３３】Ｓ２１においては、拡散符号生成部２がマ
ッチドフィルタ１にショートコード＃０をロードする。
Ｓ２２においては、マッチドフィルタ１によりベースバ
ンド受信信号とショートコード＃０の相関をとり、信号
電力計算部３によりマッチドフィルタ１の出力の電力を
計算してロングコード同期タイミング判定部４に出力す
る。Ｓ２３においては、ロングコード同期タイミング判
定部４により、この電力があるしきい値を超えた値と対
応する時刻とを記憶する。なお、このしきい値は、これ
までに信号電力計算部３から出力された電力の平均値レ
ベルに決めるなどして、ベースバンド受信信号に対して
適応制御することもできる。上述した処理をロングコー
ドの複数の周期にわたって行い、記憶した値を対応する
時刻ごとに平均化してから相互に比較し、平均化の後
に、最大の相関ピーク値の電力となるときのタイミング
を選び出し、これをロングコード同期タイミングとし
て、拡散符号生成部２等に出力する。

【００３４】Ｓ２４においては、ロングコード同期タイ
ミング判定部４がコード番号ｉの値を１に初期設定し、
Ｓ２５においては、拡散符号生成部２がロングコード＃
１とショートコード＃０との合成コード＃１の一部であ
って、所定チップ長の切片、例えば１２８チップをロー
ドする。最初は、図２（Ｂ）に示したように、ＰＮ
（１）₁₂₈，ＰＮ（１）₁₂₇，・・・・・，ＰＮ（１）
₁が、図２（Ａ）に示した係数入力端子Ａ〜Ｚに入力さ
れる。

【００３５】Ｓ２６においては、マッチドフィルタ１に
よりベースバンド受信信号と上述した合成コード＃１の
切片との相関、すなわち、合成コード＃１との部分相関
をとり、ロングコード同定部６により相関出力の電力が
しきい値を超えたか否かを判定する。具体的には、ロン
グコード同期タイミングの時点で、ベースバンド受信信
号と合成コード＃１の切片との相関をとり、信号電力計
算部３の出力がしきい値計算部５で計算された所定のし
きい値を超えていればＳ２７に処理を進め、超えていな
ければ、Ｓ２８に処理を進める。

【００３６】なお、しきい値計算部５は、ロングコード
同期タイミング時の最大の相関ピーク値の電力の所定比
率となるレベル、あるいは、現時点までの信号電力計算
部３の出力電力の平均値レベルを出力するなどして、し
きい値をベースバンド受信信号に対して適応制御させる
ことができる。

【００３７】Ｓ２７においては、このときのロングコー
ド＃ｉを所望の基地局のロングコードであると決定して
セルサーチを終了する。Ｓ２８においては、このときの
ロングコード＃ｉが最後のロングコードであるか否かを
判定し、最後のロングコードであればＳ２１に処理を戻
し、再度ロングコード同期タイミングの判定からやり直
し、最後のロングコードでなければ、Ｓ２９に処理を進
める。このＤＳ−ＣＤＭＡ基地局間非同期セルラ方式で
使用しているロングコードの最後のものは、例えば、ロ
ングコード＃５１２であるとする。

【００３８】Ｓ２９においては、合成コード＃ｉのｉの
値を１だけ進める。例えば、ｉ＝１であった場合にはｉ
＝２として、Ｓ２５に処理を戻す。Ｓ２５においては、
拡散符号生成部２がロングコード＃２とショートコード
＃０からなる合成コード＃２の切片をマッチドフィルタ
１にロードする。

【００３９】この合成コード＃２の切片は、単純には、
合成コード＃１の切片の場合と同様に、ＰＮ
（２）₁₂₈，ＰＮ（２）₁₂₇，・・・・・，ＰＮ（２）
₁として、ベースバンド受信信号と相関をとればよい。
しかし、相関電力のピークを判定するのには、ある程度
の処理時間、またピーク位相の変動等を考慮して、ある
程度の観測間隔が必要であることから、ベースバンド受
信信号と合成コード＃１の切片との相関をとった時点か
ら、さらにベースバンド受信信号のＭチップが入力され
た後の時点で、ベースバンド受信信号と次の合成コード
＃２の切片との相関をとることにしている。その間にお
いて、ベースバンド受信信号のＭチップが新たに図２
（Ａ）に示したシフトレジスタ１１に入力され、シフト
されている。

【００４０】したがって、相関をとるべき次の合成コー
ド＃２の切片は、ベースバンド受信信号のシフトに対応
させる必要があり、図２（Ｂ）に示すように、ＰＮ
（２）_M+128，ＰＮ（２）_M+127，・・・・・，ＰＮ
（２）_M+1として、図２（Ａ）に示した係数入力端子Ａ
〜Ｚに入力される。引き続くＳ２６〜Ｓ２９では、合成
コード＃２の切片を用いて、合成コード＃１の切片の場
合と同様の処理を行う。なお、Ｍの値は、理論的にはＭ
＝１としてもよいが、チップ同期の精度、相関ピークの
変動等を考慮した場合、余裕を持たせたＭ＝４が妥当で
ある。Ｍの値は、ショートコードのチップ数に比べて小
さな値でよい。

【００４１】以後も同様の処理を行うが、Ｓ２７に進む
ことなく、Ｓ２５において、最後のロングコード＃５１
２に対応する合成コード＃５１２の切片をロードして部
分相関をとる場合には、この切片は、図２（Ｂ）に示し
たように、ＰＮ（５１２）_511M+128，ＰＮ（５１２）
_511M+127，・・・・・，ＰＮ（５１２）_511M+1となる。
これらの合成コード＃ｉの切片は、毎回生成してもよい
が、あらかじめ合成しておいて、ロングコード同定部６
内のメモリなどに記憶しておき、必要なときに随時読み
出すようにすることができる。

【００４２】図４は、本発明の実施の形態において、ベ
ースバンド受信信号と、これと相関処理される各合成コ
ードの切片との対応関係を説明するための説明図であ
る。マッチドフィルタ１において、ロングコード同期タ
イミングで、ベースバンド受信信号は、合成コード＃１
の１番目のチップから１２８番目のチップまでの切片と
相関がとられる。このとき、ベースバンド受信信号の一
番古いチップを第１番目のチップと定め、この第１番目
のチップを基準にベースバンド受信信号のチップの位置
を指示して説明する。図では、括弧を付してベースバン
ド受信信号のチップの位置を指示している。

【００４３】次にベースバンド受信信号が新たにＭチッ
プ入力され、Ｍ回シフトしたタイミングでは、ベースバ
ンド受信信号のＭ＋１番目〜Ｍ＋１２８番目のチップ
が、合成コード＃２のＭ＋１番目〜Ｍ＋１２８番目のチ
ップの切片と相関がとられる。次にベースバンド受信信
号が新たにＭチップ入力され、Ｍ回シフトしたタイミン
グで、ベースバンド受信信号の２Ｍ＋１番目〜２Ｍ＋１
２８番目のチップが、合成コード＃２の２Ｍ＋１番目〜
２Ｍ＋１２８番目のチップの切片と相関がとられる。

【００４４】以後同様な相関処理がマッチドフィルタ１
において行なわれるが、最後の合成コード＃５１２の切
片とベースバンド受信信号との相関がとられる場合に
は、ベースバンド受信信号の５１１Ｍ＋１番目〜５１１
Ｍ＋１２８番目のチップが、合成コード＃５１２の５１
１Ｍ＋１番目〜５１１Ｍ＋１２８番目のチップの切片と
相関がとられる。

【００４５】上述したように、各合成コード＃ｉの切片
は、相関がとられるベースバンド受信信号の新たな入力
に対応して、切り取られる区間を所定のＭチップずつず
らせたものである。各切片とベースバンド受信信号との
相関検出は、ロングコード同期タイミングから開始し、
ベースバンド受信信号が新たにＭチップずつマッチドフ
ィルタ１に入力されるごとに各切片を順次取り替えて行
っている。

【００４６】上述した処理手順により、非常に高速に初
期セルサーチができる。例えば、切片のチップ数Ｎを１
２８チップ（１シンボル）とし、Ｍの値を４、ロングコ
ードの総数を５１２とした場合、最長でも、１２８＋
（５１２−１）×４＝２１７２チップの時間で全てのロ
ングコードに対して１回サーチできる。

【００４７】図５は、相関器を用いた従来技術におい
て、ベースバンド受信信号と、これと相関処理される合
成コードとの対応関係を説明するための説明図である。
従来技術の説明で引用した文献に記載された従来技術
は、相関器を用いるものであるが、ロングコードの同定
のために相関をとる区間を本発明の具体例と同じ条件と
し、１シンボル１２８チップとする。

【００４８】ロングコード同期タイミングの時点で、ベ
ースバンド受信信号の１番目のチップから１２８番目の
チップは、合成コード＃１の１番目のチップから１２８
番目のチップまでの切片と相関がとられる。引き続き、
ベースバンド受信信号の１２８＋１番目〜１２８×２番
目のチップが、合成コード＃２の１２８＋１番目〜１２
８×２番目のチップと相関がとられる。次にベースバン
ド受信信号の１２８×２＋１番目〜１２８×３番目のチ
ップが、合成コード＃３の１２８×２＋１番目〜１２８
×３番目のチップと相関がとられる。

【００４９】相関器を用いる場合には、ベースバンド受
信信号と１つの合成コードとの相関処理が終了した時点
では、それまでのベースバンド受信信号が残っていな
い。これに対して、上述した本発明の実施の形態によれ
ば、ベースバンド受信信号と１つの合成コードの切片と
の相関処理が終了した時点でも、ベースバンド受信信号
の一部がまだマッチドフィルタ内に残っているため、こ
れを捨てずに次の合成コードの切片との相関処理に用い
ることができる。その結果、マッチドフィルタを用いる
本発明の具体例では、サーチ速度が、Ｎ／Ｍ倍、Ｎ＝１
２８，Ｍ＝４としたときには、１２８／４＝３２倍と高
速化される。

【００５０】ハンドオーバする前の周辺セルサーチ時に
おいても、ロングコード同期タイミング判定後、制御チ
ャネルからもらった周辺セルのロングコードの情報に基
づいて、サーチすべきロングコードとショートコード＃
０の合成コードの切片を順番にマッチドフィルタに入力
し、上述した初期セルサーチの場合と同様にしきい値を
超えたロングコードを探し出すことができる。サーチ速
度は、同様に、従来技術に比べて、Ｎ／Ｍ＝１２８／４
＝３２倍となる。

【００５１】なお、上述した説明では、マッチドフィル
タを１つしか用いていないが、マッチドフィルタを複数
個、例えば２個用いて、同時に異なるロングコードの相
関検出を同時並行して行うようにすれば、さらにサーチ
速度を早めることができる。

【００５２】上述した本発明の実施の形態においては、
ベースバンド受信信号と１つの合成コードの切片との相
関処理は、毎回１度しか行っていない。しかし、先に検
出したロングコード同期タイミングが、マルチパス等の
影響で真のロングコード同期タイミングから若干ずれて
いれば、合成コードの切片とベースバンド受信信号の相
関をとる時点が真のロングコード同期タイミングからず
れてしまい、このような場合には、ロングコードの同定
ができなくなるおそれがある。

【００５３】そこで、このような場合を考慮して、ベー
スバンド受信信号と１つの合成コードとの相関処理を、
毎回、相対的なタイミングを数チップの範囲内でずらせ
て複数回行うようにする。このような複数回の相関処理
で得た電力値の中から最も大きな相関ピーク電力が得ら
れた時点を真のロングコード同期タイミングであるとす
るとともに、このときに用いた合成コードのコード番号
から所望のロングコードを同定することができる。

【００５４】再び図３を用いて具体的に説明する。Ｓ２
６において、ロングコード同期タイミングでベースバン
ド受信信号と合成コードの切片との相関をとった後、引
き続き、ベースバンド受信信号が新たにマッチドフィル
タ１に入力される間においても、１チップ入力されるご
とに、信号電力計算部３の出力を連続的に記憶して、複
数個記憶された電力値同士を互いに比較して、その中か
ら最大の電力値を選び、この最大の電力値と対応するコ
ード番号を残す。残された最大電力値をしきい値計算部
５で計算された所定のしきい値と比較し、残された最大
の電力値が、このしきい値を超えていればＳ２７に処理
を進め、超えていなければ、Ｓ２８に処理を進める。

【００５５】Ｓ２８，Ｓ２９，Ｓ２５を経て再びＳ２６
のステップに戻った時点では、ベースバンド受信信号と
次の合成コードの切片との相関が検出されるが、上述し
たように、この時点は、ベースバンド受信信号が新たに
マッチドフィルタ１にＭチップ入力された後になる。し
たがって、信号電力計算部３の出力を連続的に記憶する
個数は、Ｍ以下の値であれば適宜の値に設定することが
できる。逆に、連続的に記憶するチップ数に応じてＭの
値を決めてもよい。

【００５６】図６は、図１におけるマッチドフィルタの
一例の構成図である。このマッチドフィルタは消費電力
が小さいため、本発明を適用した移動機の消費電力を一
層軽減することができる。図７は、図６における反転増
幅器、乗算部、基準電圧発生部の構成を示す回路図であ
り、図７（ａ）は反転増幅器、図７（ｂ）は乗算部、図
７（ｃ）は基準電圧発生部である。図８は、反転増幅器
にキャパシタンスを介して入力電圧を印加するアナログ
演算回路を説明するための回路図である。図中、３１−
１〜３１−６はサンプルホールド回路、３２は制御部、
３３−１〜３３−６は乗算部、３４は基準電圧発生回
路、３５は拡散符号生成部、３６〜４１は加算器、５１
はスイッチ、５２〜５５はＣＭＯＳインバータ回路、５
６，５７はＣＭＯＳトランスミッションゲートである。

【００５７】図を簡略にするために、拡散符号系列が６
ビットからなるものとし、６段の遅延段を有するものと
して記載してあるが、実際に使用される拡散符号系列は
これよりもかなり長い符号系列が使用されるから、それ
に対応する数の段数を設ける。

【００５８】ベースバンド受信信号は、サンプリングタ
イミングを制御する制御部３２により、サンプルホール
ド回路３１−１〜３１−６の１つに分配されて順次入力
される。サンプルホールド回路３１−１〜３１−６の各
出力は、乗算部３３−１〜３３−６において、拡散符号
系列を生成する拡散符号生成部３５の出力と乗算され、
加算器３６〜４１で加算されて相関値を出力する。乗算
部３３−１〜３３−６は、基準電圧３４から基準電圧が
入力されている。

【００５９】サンプルホールド回路３１−１〜３１−６
は、制御部３２により制御されるアナログスイッチ、キ
ャパシタンスＣ１および反転増幅器Ａｍｐから構成され
ている。加算器３６〜４１は複数の入力端子に接続され
たキャパシタンスと反転増幅器Ａｍｐとから構成されて
いる。このように、このマッチドフィルタにおいては、
サンプルホールド回路および加算器において、入力側に
接続されたキャパシタンスと反転増幅器からなるアナロ
グ演算回路（ニューロオペアンプ）を用いる。

【００６０】図７（ａ）に示す反転増幅器において、ス
イッチ５１は、電源Ｖｄｄと反転増幅器Ａｍｐとの間に
直列に接続され、図示しない電源制御部により制御され
て必要時にのみ反転増幅器Ａｍｐを動作させる。ＣＭＯ
Ｓインバータ回路５２〜５４は縦属接続され、入力端子
ＶｉはＣＭＯＳインバータ回路５２の入力部であり、出
力端子ＶｏはＣＭＯＳインバータ回路５４の出力部であ
る。両端子の間には帰還用のキャパシタンスＣｆが設け
られている。

【００６１】この反転増幅器Ａｍｐは、ＣＭＯＳインバ
ータの出力がハイレベルからローレベルあるいはローレ
ベルからハイレベルに遷移する部分を利用して、インバ
ータを増幅器として使用するものであり、奇数段、例え
ば図示するように３段のＣＭＯＳインバータにより構成
される。なお、ＣＭＯＳインバータ回路５３，５４の段
間で電源電圧を分圧している抵抗Ｒ１，Ｒ２は、増幅器
のゲインを制御するために設けられ、また、出力端子Ｖ
ｏとアース間のキャパシタンスＣｇは位相調整のために
設けられており、いずれも、反転増幅器Ａｍｐの発振を
防止するためのものである。

【００６２】図８を参照して、この反転増幅器Ａｍｐに
キャパシタンスを介して入力電圧を印加するアナログ演
算回路の動作を説明する。入力電圧Ｖ１，Ｖ２は、それ
ぞれキャパシタンスＣ１およびＣ２を介して図７（ａ）
に示した反転増幅器Ａｍｐに印加される。反転増幅器Ａ
ｍｐの電圧増幅率は非常に大きいため、この反転増幅器
Ａｍｐの入力側のＢ点における電圧はほぼ一定の値とな
り、このＢ点の電圧をＶbとする。このとき、Ｂ点は、
キャパシタンスＣ１，Ｃ２，ＣｆおよびＣＭＯＳインバ
ータ５２を構成するトランジスタのゲートに接続された
点であり、いずれの電源からもフローティング状態にあ
る。

【００６３】したがって、初期状態において、各キャパ
シタンスＣ１，Ｃ２，Ｃｆに蓄積されている電荷が０で
あるとすると、入力電圧Ｖ１およびＶ２が印加された後
においても、このＢ点を基準としてみたときの各キャパ
シタンスに蓄積される電荷の総量は０となる。これによ
り、次の電荷保存式が成立する。

【００６４】Ｃ１（Ｖ１−Ｖｂ）＋Ｃ２（Ｖ２−Ｖｂ）
＋Ｃｆ（Ｖｏｕｔ−Ｖｂ）＝０ここで、各入力電圧Ｖ１およびＶ２をＢ点の電圧Ｖｂを
基準とする電圧に置き換え、Ｖ（１）＝Ｖ１−Ｖｂ，Ｖ
（２）＝Ｖ２−Ｖｂ，Ｖ’ｏｕｔ＝Ｖｏｕｔ−Ｖｂとす
ると、次式を導くことができる。Ｖ’ｏｕｔ＝−｛（Ｃ１／Ｃｆ）Ｖ（１）＋（Ｃ２／Ｃ
ｆ）Ｖ（２）｝すなわち、アナログ演算回路（ニューロオペアンプ）か
らは、Ｖｂを基準とした大きさが各入力電圧Ｖ（ｉ）に
入力キャパシタンスＣｉとフィードバックキャパシタン
スＣｆとの比である係数（Ｃｉ／Ｃｆ）を乗算した値の
和で、極性が反転された出力電圧Ｖ’ｏｕｔが出力され
ることとなる。

【００６５】図６に戻り、サンプルホールド回路３１−
１〜３１−６について説明する。サンルホールド回路３
１−１〜３１−６においては、図８に示したアナログ演
算回路（ニューロオペアンプ）において、入力端子が１
つの場合に相当し、入力キャパシタンスＣ１の値とフィ
ードバックキャパシタンスＣｆの値とを等しくすれば、
出力電圧は、上述した式により−Ｖ（１）となる。すな
わち、制御部３２により入力スイッチが開放された時点
におけるベースバンド受信信号の電圧が極性反転されて
出力される。

【００６６】制御部３２は、各サンプルホールド回路３
１−１〜３１−６に対し順次制御信号を印加して、各サ
ンプルホールド回路３１−１〜３１−６に設けられてい
るアナログスイッチを一旦閉成し、拡散変調信号の各チ
ップに対応するタイミングで各サンプルホールド回路３
１−１〜３１−６のスイッチを順次開放して入力電圧を
取り込むように制御する。これにより、各サンプルホー
ルド回路３１−１〜３１−６には、拡散符号系列の１周
期分の受信信号が取り込まれ、その極性の反転した受信
信号が出力される。各サンプルホールド回路３１−１〜
３１−６からの出力は、それぞれ乗算部３３−１〜３３
−６に入力される。乗算部３３−１〜３３−６は、同一
構成の２個のマルチプレクサ回路ＭＵＸ１，ＭＵＸ２に
より構成されている。

【００６７】図７（ｂ）に示したマルチプレクサ回路に
おいて、制御信号入力端子Ｓｉが「１」（ハイレベル）
のときには、トランスミッションゲート５６が導通、５
７が非導通となり、第１の入力端子Ｉｎ１からの入力信
号が出力端子Ｏｕｔに出力され、制御信号入力端子Ｓｉ
が「０」（ローレベル）のときには、トランスミッショ
ンゲート５６が非導通、５７が導通となり、第２の入力
端子Ｉｎ２からの入力信号が出力端子Ｏｕｔに出力され
る。

【００６８】図６に戻り、乗算部３３−１〜３３−６に
ついて説明する。乗算部３３−ｉの第１のマルチプレク
サ回路ＭＵＸ１の第１の入力端子Ｉｎ１には、対応する
サンプルホールド回路３１−ｉからの出力電圧Ｖｉが、
第２の入力端子Ｉｎ２には基準電圧発生回路３４から入
力される基準電圧Ｖｒが印加される。一方、第２のマル
チプレクサ回路ＭＵＸ２の各入力端子Ｉｎ１およびＩｎ
２は、第１のマルチプレクサ回路ＭＵＸ１とは入力の接
続関係を逆にしている。すなわち、第１の入力端子Ｉｎ
１には基準電圧Ｖｒが、第２の入力端子Ｉｎ２にはサン
プルホールド回路３１−ｉの出力電圧Ｖｉが印加され
る。

【００６９】また、制御信号入力端子Ｓｉには拡散符号
生成部３５から出力される拡散符号系列のうち、このマ
ルチプレクサ回路ＭＵＸが含まれている乗算部３３−ｉ
に対応するビットのデータが入力される。第１のマルチ
プレクサ回路ＭＵＸ１の出力が乗算部７３−ｉのＨ出力
となり、第２のマルチプレクサ回路ＭＵＸ２の出力が乗
算部７３−ｉのＬ出力となる。

【００７０】したがって、制御信号入力端子Ｓｉに印加
される拡散符号の対応するビットの値が「１」のとき
は、ＭＵＸ１は、サンプルホールド回路３１−ｉからの
入力電圧を出力し、ＭＵＸ２は、基準電圧発生回路３４
からの基準電圧Ｖｒを出力する。一方、拡散符号の対応
するビットが「０」のときは、ＭＵＸ１は、基準電圧発
生回路３４からの基準電圧Ｖｒを出力し、ＭＵＸ２は対
応するサンプルホールド回路３１−ｉからの入力電圧を
出力する。

【００７１】図７（ｃ）に示した基準電圧発生回路Ｖｒ
ｅｆにおいて、スイッチ５１は、電源Ｖｄｄと基準電圧
発生回路Ｖｒｅｆとの間に直列に接続され、図示しない
電源制御部により制御されて、必要時にのみ基準電圧発
生回路Ｖｒｅｆを動作させる。ＣＭＯＳインバータ回路
５２〜５４は、図７における従属接続されたＣＭＯＳイ
ンバータ回路と同じものであるが、回路記号は簡略化し
て記載している。出力端子ＶｒはＣＭＯＳインバータ回
路５４の出力部であり、ＣＭＯＳインバータ回路５２の
入力部と出力端子Ｖｒとは直結されている。なお、図７
に示した反転増幅器Ａｍｐと同様に、ゲイン制御用の抵
抗Ｒ１，Ｒ２、位相調整用のキャパシタンスＣｇが設け
られている。

【００７２】この基準電圧発生回路Ｖｒｅｆは、その入
出力電圧が等しくなる安定点に出力電圧が収束するもの
であり、各ＣＭＯＳインバータ５２〜５４の閾値の設定
等により所望の基準電圧Ｖｒを生成することができる。
ここでは、ダイナミックレンジを大きくすることができ
るように、基準電圧Ｖｒ＝電源電圧Ｖｄｄ／２＝Ｖｂと
されている。したがって、乗算部３３−１〜３３−６の
Ｈ出力，Ｌ出力から基準電圧Ｖｒが出力されている場合
には、上述したＶ’ｏｕｔの式からベースバンド受信信
号は０となる。

【００７３】乗算部３３−１〜３３−３におけるＭＵＸ
１からの出力（Ｈ出力）は、加算器３６に入力される。
加算器３６において、各乗算部３３−１〜３３−３から
の入力電圧にそれぞれ対応する入力キャパシタンスＣ
２，Ｃ３，Ｃ４の大きさは、フィードバックキャパシタ
ンスＣｆの１／３の大きさとしているため、上述した
Ｖ’ｏｕｔの式から、各乗算部３３−１〜３３−３の出
力電圧の和の１／３の大きさを有する電圧が出力され
る。なお、この出力電圧の極性は、このマッチドフィル
タの入力であるベースバンド受信信号の電圧と同一の極
性である。乗算部３３−４〜３３−６のＨ出力は、加算
器３８に入力されており、上述した場合と同様にして、
それらの和の大きさを有する電圧が出力される。この電
圧の極性もベースバンド受信信号の電圧と同一の極性で
ある。

【００７４】加算器３６，３８の出力は、加算器４０に
入力される。この加算器４０における入力キャパシタン
スＣ５，Ｃ６の値は、ともにフィードバックキャパシタ
ンスＣｆの値の１／２としており、加算器４０からは、
加算器３６の出力の１／２の大きさの電圧と加算器３８
の出力の１／２の大きさの電圧の和の電圧が出力され
る。この電圧はベースバンド受信信号の電圧とは逆の極
性を有している。一方、乗算部３３−１〜３３−３にお
けるＭＵＸ２の出力（Ｌ出力）は、加算器３７に入力さ
れ、これらの和の大きさを有する電圧が出力される。ま
た、乗算部３３−４〜３３−６のＬ出力は、加算器３９
に入力され、それらの和の大きさを有する電圧が出力さ
れる。いずれも、ベースバンド受信信号の電圧と同一の
極性を有する電圧が出力される。

【００７５】加算器４０，３７，３９の出力は加算器４
１に入力される。この加算器４１における加算器４０か
らの入力に対応する入力キャパシタンスＣ７の大きさ
は、フィードバックキャパシタンスＣｆの大きさと等し
くされ、また、加算器３７および３９からの入力に対応
する入力キャパシタンスＣ８およびＣ９の大きさは、Ｃ
ｆの値の１／２とされているため、この加算器４１から
は、加算器４０の出力電圧，加算器３７の出力電圧の１
／２の電圧，加算器３９の出力電圧の１／２の電圧の和
の電圧に対応する電圧が出力されることとなる。したが
って、この加算器４１からは、拡散符号生成部３５から
出力される拡散符号系列における「１」が供給される乗
算部３３−ｉに接続されたサンプルホールド回路３１−
ｉの出力の和と、拡散符号系列における「０」が供給さ
れる乗算部３３−ｉに接続されたサンプルホールド回路
３１−ｉの出力の和、との差の電圧、すなわちベースバ
ンド受信信号と拡散符号系列との相関値が出力されるこ
ととなる。

【００７６】なお、加算器４０において入力電圧の和の
１／２の電圧が出力されるようにし、加算器４１におい
て加算器３７および３９からの出力電圧の１／２の電圧
が加算されるようにしているのは、最大電圧が電源電圧
を超えることがないようにするためである。

【００７７】加算器４１から相関値が出力された後、ベ
ースバンド受信信号の次のタイミングで新たに入力され
るチップを、サンプルホールド回路３１−１〜３１−６
の中でベースバンド受信信号の最も古いチップがサンプ
ルホールドされていたサンプルホールド回路に入力す
る。これと同期して、拡散符号生成部３５は、出力して
いた拡散符号系列を１チップだけ循環シフトさせて出力
する。上述した演算処理と同様の処理を行ない、上述し
た次のタイミングのベースバンド受信信号に対する同じ
拡散符号系列との相関値を得る。一旦サンプルホールド
されたベースバンド受信信号を次段のサンプルホールド
回路にシフトさせる処理を行う必要がないため、それに
よる誤差の発生を防止することができる。このマッチド
フィルタは、このようにしてベースバンド受信信号のサ
ンプルホールド回路３１−１〜３１−６への分配と拡散
符号系列のシフトを順次行うことにより、相関演算処理
を行うことができる。

【００７８】このマッチドフィルタによれば、演算処理
が容量結合によるアナログ処理により実行されるため、
回路規模がデジタル処理の場合に比べて大幅に減縮する
ことができ、また、並列演算であるために高速に処理を
実行することができる。さらに、各回路における入出力
は全て電圧信号であるため、非常に低消費電力のものと
することができる。

【００７９】なお、上述した説明では、基地局送信機に
おいては、送信データをバイナリ符号で拡散変調した送
信信号をＢＰＳＫ変調して送出し、移動機の受信部で
は、ＢＰＳＫ復調の後、バイナリ符号で逆拡散をする場
合を例示した。しかし、フェージングなどによる位相変
化を補償するために、受信部で、ＰＳＫ復調の後Ｉ，Ｑ
チャネル別にそれぞれを同一のバイナリ符号で逆拡散し
てもよい。また、データ変調の変調形式および拡散符号
化の変調形式は、特に限定されるものでなく、異なる変
調方式の組み合わせも自由であり、基本的に同様な構成
で実現することができる。例えば、送信データを複素数
符号系列で拡散変調した送信信号をＱＰＳＫあるいはＱ
ＡＭ変調して送出してもよい。

【００８０】

【発明の効果】以上の説明から明らかなように、本発明
によれば、初期セルサーチ時に、ロングコード同期タイ
ミングに基づいてマッチドフィルタでロングコードの同
定を行なっているので、高速に初期同期を行うことがで
きる。また、周辺セルサーチ時にも、同様に、ハンドオ
ーバ先のロングコード同期タイミングに基づいてマッチ
ドフィルタでハンドオーバ先のロングコードの同定を行
なっているので高速に初期同期を行うことができる。さ
らにまた、アナログ演算回路（ニューロオペアンプ）に
よるマッチドフィルタを使用することにより、低消費電
力の受信機を提供することが可能となる。なお、従来の
２段階のセルサーチ法がマッチドフィルタと相関器を併
用しているのに対して、本発明では共通なマッチドフィ
ルタのみを使用するため、回路規模が小さく、システム
構成が容易になる。

【図面の簡単な説明】

【図１】本発明のＤＳ−ＣＤＭＡ基地局間非同期セルラ
方式用受信機の実施の一形態の構成を示すブロック図で
ある。

【図２】図１におけるマッチドフィルタの一例の説明図
である。図２（Ａ）はマッチドフィルタの概念図、図２
（Ｂ）はマッチドフィルタの係数入力端子に入力される
合成コードの説明図である。

【図３】図１に示した実施の一形態における初期セルサ
ーチの動作を説明するためのフローチャートである。

【図４】本発明の実施の形態において、ベースバンド受
信信号と、これと相関処理される各合成コードの切片と
の対応関係を説明するための説明図である。

【図５】相関器を用いた従来技術において、ベースバン
ド受信信号と、これと相関処理される合成コードとの対
応関係を説明するための説明図である。

【図６】図１におけるマッチドフィルタの一例の構成図
である。

【図７】図６における反転増幅器、乗算部、基準電圧発
生部の構成を示す回路図であり、図７（ａ）は反転増幅
器、図７（ｂ）は乗算部、図７（ｃ）は基準電圧発生部
である。

【図８】反転増幅器にキャパシタンスを介して入力電圧
を印加するアナログ演算回路を説明するための回路図で
ある。

【図９】セルの構成図である。

【図１０】従来の２段階高速初期同期法を説明するため
のタイミング図である。

【符号の説明】

１マッチドフィルタ２，３５拡散符号生成部３信号電力計算部４ロングコード同期タイミング判定部５しきい値計算部６ロングコード同定部１１シフトレジスタ１２，３３−１〜３３−６乗算部１３，３６〜４１加算器３１−１〜３１−６サンプルホールド回路３２制御部３４基準電圧発生回路５１スイッチ５２〜５５ＣＭＯＳインバータ回路５６，５７ＣＭＯＳトランスミッションゲート６１移動機

Claims

【特許請求の範囲】

【請求項１】各セルに固有のロングコードと各通信チ
ャネルに対応したショートコードとからなり、制御チャ
ネルに前記各セルに共通の特定のショートコードが割り
当てられた拡散符号系列を用いるＤＳ−ＣＤＭＡ基地局
間非同期セルラ方式における初期同期方法であって、前
記特定のショートコードと受信信号との相関に基づいて
当該基地局からのロングコード同期タイミングを判定
し、前記各セルに固有のロングコードと前記特定のショ
ートコードとからなる各合成コードの切片であって、切
り取られる区間を各合成コードごとに前記切片のチップ
数よりも少ない所定チップ数ずつずらせた各切片と前記
受信信号との相関をマッチドフィルタを用いて検出し、
前記相関出力信号の電力の大きさに基づいて当該基地局
からのロングコードを同定するものであり、前記各切片
と前記受信信号との相関は、前記ロングコード同期タイ
ミングに基づいて検出を開始し、前記受信信号が前記所
定チップ数だけ前記マッチドフィルタに新たに入力され
るごとに前記各切片を順次取り替えて検出するものであ
ることを特徴とするＤＳ−ＣＤＭＡ基地局間非同期セル
ラ方式における初期同期方法。
【請求項２】各セルに固有のロングコードと各通信チ
ャネルに対応したショートコードとからなり、制御チャ
ネルに前記各セルに共通の特定のショートコードが割り
当てられた拡散符号系列を用いるＤＳ−ＣＤＭＡ基地局
間非同期セルラ方式用受信機であって、前記各セルに固
有のロングコードと前記特定のショートコードとからな
る各合成コードの切片であって、切り取られる区間を各
合成コードごとに前記切片のチップ数よりも少ない所定
チップずつずらせた各切片を出力する拡散符号生成手段
と、該拡散符号生成手段の出力と受信信号との相関をと
るマッチドフィルタと、前記特定のショートコードと前
記受信信号との相関に基づいて当該基地局からのロング
コード同期タイミングを判定するロングコード同期タイ
ミング判定手段と、前記ロングコード同期タイミングに
基づいて、前記拡散符号生成手段から前記各切片の１つ
を前記マッチドフィルタにロードさせ、その後、前記受
信信号が前記所定チップ数だけ前記マッチドフィルタに
新たに入力されるごとに前記各切片を順次取り替えてロ
ードさせるとともに、前記マッチドフィルタの出力信号
の電力の大きさに基づいて当該基地局からのロングコー
ドを同定するロングコード同定手段を有することを特徴
とするＤＳ−ＣＤＭＡ基地局間非同期セルラ方式用受信
機。
【請求項３】前記拡散符号生成手段は、さらに前記特
定のショートコードを出力するものであり、前記ロング
コード同期タイミング判定手段は、前記拡散符号生成手
段から前記特定のショートコードを前記マッチドフィル
タにロードさせるとともに、前記マッチドフィルタの出
力信号の電力の大きさに基づいて当該基地局からのロン
グコード同期タイミングを判定するものであることを特
徴とする請求項２に記載のＤＳ−ＣＤＭＡ基地局間非同
期セルラ方式用受信機。
【請求項４】前記マッチドフィルタは、複数のサンプ
ルホールド回路と、前記各サンプルホールド回路の出力
を前記拡散符号系生成段の出力の対応するビットの値に
応じて第１あるいは第２の出力端子に出力する複数の乗
算部と、前記各乗算部の第１の出力端子の出力を加算す
る第１のアナログ加算回路と、前記各乗算部の第２の出
力端子の出力を加算する第２のアナログ加算回路と、前
記第１のアナログ加算回路の出力と前記第２のアナログ
加算回路の出力との減算を行う第３のアナログ加算回路
を有することを特徴とする請求項２または３に記載のＤ
Ｓ−ＣＤＭＡ基地局間非同期セルラ方式用受信機。