JPH10178126A - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法Info
- Publication number
- JPH10178126A JPH10178126A JP33939796A JP33939796A JPH10178126A JP H10178126 A JPH10178126 A JP H10178126A JP 33939796 A JP33939796 A JP 33939796A JP 33939796 A JP33939796 A JP 33939796A JP H10178126 A JPH10178126 A JP H10178126A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- radiating plate
- oxidation
- heat radiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
プがダイパッドから剥離してしまったり、上記放熱板が
反ってしまうことを回避するとともに、上記ダイパッド
に対して上記放熱板が強固に接合された半導体装置、お
よびその製造方法を提供する。 【解決手段】 ダイパッド12と接合されるとともに、
半導体チップ13から発生する熱を外部に放出するため
の放熱板14を備えた半導体装置10において、上記放
熱板14の表面が酸化されて酸化膜が形成されることを
抑制して上記ダイパッド12との接合強度を高めるため
に、上記放熱板14の表面に耐酸化処理を施した。好ま
しくは、上記ダイパッド12としてニッケル合金を用
い、上記放熱板14としてアルミニウム、鉄、またはニ
ッケルを用い、さらに、銅または銀を用いた金属蒸着に
より上記放熱板14の耐酸化処理を施した。
Description
搭載されるダイパッドと、このダイパッドと接合される
とともに、上記半導体チップから発生する熱を外部に放
出するための放熱板と、を備えた半導体装置、およびそ
の製造方法に関する。
C、ある種のゲートアレイ、超LSI等、駆動時に生じ
る発熱量が大きい樹脂パッケージ型半導体装置には、樹
脂パッケージ内に放熱板を組み込み、これによって放熱
性能を高めたものが見うけられる。
半導体装置5の構造例を示す。この半導体装置5は、半
導体チップ50と、この半導体チップ50が搭載される
ダイパッド51と、上記半導体チップ50から発生する
熱を外部に放出するための放熱板54と、上記半導体チ
ップ50とワイヤ53を介して電気的に導通させられて
いる複数本の内部リード52と、上記半導体チップ50
ないし上記内部リード52を包み込む樹脂パッケージ5
6と、上記各内部リード52に連続して上記樹脂パッケ
ージ56の外部に延出する外部リード55と、を備えて
構成されている。
ードフレームに形成されたダイパッド51の下面に上記
放熱板54を接合し、上記ダイパッド51の上面に半導
体チップ50をボンディングし、この半導体チップ50
上に形成された上面電極(図示せず)をワイヤ53を介
してこれに対応する内部リード52と結線し、さらに、
合わせ状態においてダイパッド51上の半導体チップ5
0を収容配置可能なキャビティを有する上下の金型を用
いて樹脂材料により上記ダイパッド51、半導体チップ
50、内部リード52、ワイヤボンディング部52、お
よび放熱板54を樹脂パッケージングすることにより形
成される。
してニッケル合金、たとえばニッケルを42%含む、い
わゆる42アロイを用い、上記放熱板54として銅を用
いた場合には、ハンダリフローの手法により上記半導体
装置5を回路基板上に実装するときの熱によって上記ダ
イパッド51および上記放熱板54がそれぞれ熱膨張す
るが、上記放熱板54と上記ダイパッド51とはそれぞ
れ熱膨張係数が異なるために、上記放熱板54と上記ダ
イパッド51との間の接合部分に応力が集中してしま
う。また、上記放熱板54および上記ダイパッド51の
各々の接合面における上記した応力に対する伸び具合
が、上記放熱板54と上記ダイパッド51と間で異なる
ために、上記放熱板54が反ってしまったり、あるいは
上記放熱板54や上記半導体チップ50が上記ダイパッ
ド51から剥離してしまったりする。このため、上記放
熱板54に十分に熱が伝えられず上記半導体装置5の放
熱性が低下してしまったり、あるいは上記半導体装置5
の品質の低下を招来してしまったりする。
率、すなわち放熱性が高く、しかも上記ダイパッドとの
接合部分のリフロー時の高温における伸び具合が上記ダ
イパッド12と略同様である金属を用いて形成すること
が望まれる。そこで、上記ダイパッド51として42ア
ロイを用いた場合には、アルミニウムなどの金属により
形成された放熱板を用いることも考えられるが、アルミ
ニウムは、その表面が酸化されて酸化膜が形成されやす
いために、上記ダイパッドに対する接合安定性が低いと
いった欠点がある。特に、超音波接合法により上記放熱
板54と上記ダイパッド51とを接合する場合には、上
記酸化膜によって超音波供給時の金属の相互拡散が阻害
されるために、上記放熱板54と上記ダイパッド51と
を所定の強度をもって接合することが困難である。
されたものであって、リフロー時の熱によって放熱板や
半導体チップがダイパッドから剥離してしまったり、上
記放熱板が反ってしまうことを回避するとともに、上記
ダイパッドに対して上記放熱板が強固に接合された半導
体装置、およびその製造方法を提供することをその課題
とする。
は、次の技術的手段を講じている。
導体装置は、半導体チップが搭載されるダイパッドと、
このダイパッドと接合されるとともに、上記半導体チッ
プから発生する熱を外部に放出するための放熱板と、を
備えた半導体装置であって、上記放熱板は、上記ダイパ
ッドとの接合強度を高めるために表面処理が施されてい
ることを特徴としている。
膜が形成されることを抑制するために、耐酸化処理が施
されているので、酸化膜が形成されることに起因した上
記放熱板と上記ダイパッドとの間の接合安定性の低下を
回避することができる。したがって、放熱板として表面
が酸化されて酸化膜が形成されやすい金属を用いた場合
であっても、上記放熱板の表面に耐酸化処理を施すこと
により上記ダイパッドに対する上記放熱板の接合安定性
を損なうことなく強固に上記ダイパッドに対して上記放
熱板を接合することができる。
熱板および/または上記ダイパッドと異なる材質の金属
により耐酸化処理が施されており、上記ダイパッドとし
ては、たとえばニッケル合金が用いられ、上記放熱板と
しては、たとえばアルミニウム、鉄、またはニッケルな
どが用いられる。
熱性が高く、しかも上記ダイパッドとの接合部分のリフ
ロー時の高温における伸び具合が上記ダイパッドと略同
様である金属、たとえばアルミニウムなどの金属が用い
られているので、リフロー時の高温によって上記放熱板
が反ってしまったり、上記放熱板や上記半導体チップが
上記ダイパッドから剥離してしまうことを回避すること
ができる。したがって、上記放熱板に十分に熱が伝えら
れず上記半導体装置の放熱性が低下してしまったり、あ
るいは上記半導体装置の品質の低下を招来してしまうと
いった事態を回避することができる。
理は、金属蒸着により行われ、この金属蒸着層の厚み
は、10〜20μmに設定される。なお、上記放熱板の
表面に耐酸化処理を施すための金属としては、銅または
銀を用いるのが好適である。
酸化されにくいために、上記放熱板の耐酸化層を形成す
るための金属として好適であり、また、上記銅および銀
は、上記放熱板、すなわちアルミニウム、鉄、およびニ
ッケルに対する蒸着安定性が高いといった利点をも有し
ている。
す方法としては、金属蒸着の他、金属イオン注入、金属
メッキなどの方法が考えられ、上記放熱板と上記ダイパ
ッドとを接合する方法としては、超音波接合法またはス
ポット溶接などが考えられる。
製造方法は、ダイパッドと、このダイパッドの周辺に先
端部が配置された複数本の内部リードと、を備えるリー
ドフレームを用いて半導体装置を製造するための方法で
あって、上記ダイパッドとの接合強度を高めるために表
面に耐酸化処理が施された放熱板を上記ダイパッドと接
合するステップと、上記ダイパッドの上面に半導体チッ
プをボンディングするステップと、上記半導体チップと
上記各内部リードとが電気的に導通するようにワイヤを
用いて結線するステップと、を含むことを特徴としてい
る。
ば、上述した第1の側面に係る半導体装置の効果を奏す
ることができる半導体装置を提供することができる。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、図面を参照して具体的に説明する。
一例を表す断面図、図2は、図1のII−II線に沿う断面
図、図3は、上記半導体装置10の製造に用いるリード
フレーム20の平面図、図4は、図3のリードフレーム
20に形成されたダイパッド12の下面に放熱板14を
接合し、さらに上記ダイパッド12の上面に半導体チッ
プ13をボンディングした状態の平面図、図5は、図4
の半導体チップ13と内部リード15とをワイヤ17で
結線した状態の平面図、図6は、図5のリードフレーム
20を金型3に挟持した状態の断面図である。
装置10は、半導体チップ13が搭載されるダイパッド
12と、上記半導体チップ13から発生する熱を外部に
放出するための放熱板14と、上記半導体チップ13と
電気的に導通させられる複数本の内部リード15と、上
記半導体チップ13ないし上記各内部リード15を包み
込む樹脂パッケージ11と、上記各内部リード15と連
続して上記樹脂パッケージ11の外部に延出する外部リ
ード16と、を備えて構成されている。
14は、たとえばアルミニウムなどの比較的導電性の高
い金属によって矩形状に形成されているとともに、矩形
状に形成された上記ダイパッド12よりも大の面積を有
している。上記放熱板14の表面には、銀または銅など
を用いた金属蒸着、金属イオン注入、あるいは金属メッ
キなどの方法による耐酸化処理が施されて10〜20μ
m程度の厚みを有する耐酸化層19が形成されている。
図4および図5に良く表れているように、上記放熱板1
4は、平面視において上記ダイパッド12からその周縁
部がはみ出すようにして上記ダイパッド12の裏面に接
合されている。
の上面と上記各内部リード15の先端部の上面とがワイ
ヤ17によって電気的に導通するように結線されてお
り、半導体チップ13、ダイパッド12、放熱板14、
内部リード16がエポキシ樹脂などの熱硬化性樹脂を材
料として金型成形などによって樹脂パッケージ11が形
成されている。
先端部には、上記樹脂パッケージ11の底面と面一にな
るように水平部16Aが形成されており、この水平部1
6Aをハンダ付けすることにより上記半導体装置10が
回路基板上に面実装されるように構成されている。
半導体装置10の製造方法について説明する。便宜上、
図3を参照しながら上記半導体装置10の製造に用いる
リードフレーム20について先に説明する。
ドフレーム21,21間を掛け渡すようにしてサポート
リード22,22によって支持された平面視矩形状のダ
イパッド12が形成されている。そして、サイドフレー
ム21,21間を掛け渡すようにして、上記ダイパッド
12に対してフレームの長手方向両側に形成されている
各タイバー23,23によってこのタイバー23よりも
外側に延びる外部リード16および内側に延びる内部リ
ード15が一体につなげられている。このリードフレー
ム20は、たとえば42アロイなどのニッケル合金を材
質とする金属薄板に打ち抜きプレス加工を施すことによ
って作成されている。
に放熱板14を取り付けた状態において上記放熱板14
の周縁部の上面が内部リード15の先端部の下面と接触
しないように上記リードフレーム20のその他の部分、
たとえば上記内部リード15対してダウンオフセットさ
れている。
れたダイパッド12の下面に、上記ダイパッド12より
も大の面積を有し、かつアルミニウムなどの金属によっ
て矩形状に形成されているとともに、金属蒸着などの方
法によりその表面に耐酸化処理が施されて耐酸化層19
が形成された放熱板14をその周縁部が平面視において
上記ダイパッド12からはみ出すように接合する。上記
耐酸化層19を形成する金属としては、アルミニウムな
どの金属に比べて酸化されにくく、アルミニウムなどの
金属との蒸着性の高い銀または銅などの金属を用いるの
が好適あり、また、上記耐酸化層の厚みは、10〜20
μm程度に設定されている。なお、上記ダイパッド12
と上記放熱板14との接合方法は、超音波接合であって
も、スポット溶接であっても、またその他であってもよ
い。
酸化膜が形成されることを抑制するために耐酸化処理が
施されているので、上記放熱板14の表面に酸化膜が形
成されることに起因した上記放熱板14と上記ダイパッ
ドとの間の接合強度が低下することを回避することがで
きる。したがって、放熱板14として表面が酸化されて
酸化膜を形成しやすい金属、たとえばアルミニウムなど
を用いた場合であっても、上記放熱板14の表面に耐酸
化処理を施すことにより上記ダイパッド12に対する上
記放熱板14の接合安定性を損なうことなく強固に上記
ダイパッド12に対して上記放熱板14を接合すること
ができる。
ち放熱性が高く、しかも上記ダイパッド12との接合部
分のリフロー時の高温における伸び具合が上記ダイパッ
ド12と略同様であるので、上記放熱板14としてアル
ミニウムを用いた場合には、リフロー時の高温によって
上記放熱板14が反ってしまったり、上記放熱板14や
上記半導体チップ13が上記ダイパッド12から剥離し
てしまうことを回避することができる。したがって、上
記放熱板14に十分に熱が伝えられず上記半導体装置1
0の放熱性が低下してしまったり、あるいは上記半導体
装置10の品質の低下を招来してしまうといった事態を
回避することができる。
12の上面に半導体チップ13を実装し、図5に示すよ
うに、この半導体チップ13の上面に形成された上面電
極(図示せず)と上記各内部リード15の先端部とをワ
イヤ17を用いて結線して電気的に導通するようにす
る。
おいて上記ダイパッド12および上記半導体チップ13
を収容可能なキャビティ4を形成する上下の金型30,
31によって、図5に示すリードフレーム20のタイバ
ー23の部分をはさみ付けて上記キャビティ4内に上記
半導体チップ13を収容する。そして、上記上下の金型
30,31の型締めを行う。
ーナー部には、ランナを介してキャビティ空間内に樹脂
材料を供給するためのゲート(図示せず)が形成されて
おり、型締めが行われた上下の金型30,31には、樹
脂が注入される前からヒータなどによって熱が与えられ
ている。
ず)を介してエポキシ樹脂などの熱硬化性樹脂を溶融状
態でキャビティ4内に注入し、上記金型30,31に与
えられた熱によって注入された樹脂を硬化させて、樹脂
パッケージ11を形成させる。
キを行い、検査工程、標印工程を経た後に、リードフォ
ーミングおよびリードフレームカット処理を施して、図
1および図2に示すような個別の半導体装置10が得ら
れる。
どの金属に限定されず、鉄あるいはニッケルなどの金属
により形成してもよい。
である。
の平面図である。
の下面に放熱板を接合し、さらに上記ダイパッドの上面
に半導体チップをボンディングした状態の平面図であ
る。
結線した状態の平面図である。
断面図である。
Claims (7)
- 【請求項1】 半導体チップが搭載されるダイパッド
と、このダイパッドと接合されるとともに、上記半導体
チップから発生する熱を外部に放出するための放熱板
と、を備えた半導体装置であって、 上記放熱板は、その表面の酸化を抑制して上記ダイパッ
ドとの接合強度を高めるために表面に耐酸化処理が施さ
れていることを特徴とする、半導体装置。 - 【請求項2】 上記放熱板の表面は、上記放熱板および
/または上記ダイパッドと異なる材質の金属により耐酸
化処理が施されている、請求項1に記載の半導体装置。 - 【請求項3】 上記ダイパッドとしてニッケル合金を用
い、上記放熱板としてアルミニウム、鉄、またはニッケ
ルを用いる、請求項1または2に記載の半導体装置。 - 【請求項4】 上記放熱板の耐酸化処理は、金属蒸着に
より行われる、請求項1ないし3のいずれかに記載の半
導体装置。 - 【請求項5】 上記金属蒸着層の厚みは、10〜20μ
mである、請求項4に記載の半導体装置。 - 【請求項6】 銅または銀を上記放熱板の耐酸化処理に
用いる、請求項1ないし5のいずれかに記載の半導体装
置。 - 【請求項7】 ダイパッドと、このダイパッドの周辺に
先端部が配置された複数本の内部リードと、を備えるリ
ードフレームを用いて半導体装置を製造するための方法
であって、 表面の酸化を抑制して上記ダイパッドとの接合強度を高
めるために表面に耐酸化処理が施された放熱板を上記ダ
イパッドと接合するステップと、 上記ダイパッドの上面に半導体チップをボンディングす
るステップと、 上記半導体チップと上記各内部リードとが電気的に導通
するようにワイヤを用いて結線するステップと、 を含むことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33939796A JP4201060B2 (ja) | 1996-12-19 | 1996-12-19 | 半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33939796A JP4201060B2 (ja) | 1996-12-19 | 1996-12-19 | 半導体装置、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10178126A true JPH10178126A (ja) | 1998-06-30 |
JP4201060B2 JP4201060B2 (ja) | 2008-12-24 |
Family
ID=18327098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33939796A Expired - Fee Related JP4201060B2 (ja) | 1996-12-19 | 1996-12-19 | 半導体装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4201060B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1625893A1 (en) | 2004-08-10 | 2006-02-15 | Konica Minolta Photo Imaging, Inc. | Spray coating method, spray coating device and inkjet recording sheet |
-
1996
- 1996-12-19 JP JP33939796A patent/JP4201060B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1625893A1 (en) | 2004-08-10 | 2006-02-15 | Konica Minolta Photo Imaging, Inc. | Spray coating method, spray coating device and inkjet recording sheet |
Also Published As
Publication number | Publication date |
---|---|
JP4201060B2 (ja) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699353B2 (ja) | 代替のflmpパッケージ設計およびそのパッケージ製造方法 | |
JP3704304B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
CN103477429B (zh) | 半导体器件及其制造方法 | |
TWI250622B (en) | Semiconductor package having high quantity of I/O connections and method for making the same | |
JP2004303869A (ja) | 半導体装置およびその製造方法 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
JP2010118577A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP4339660B2 (ja) | 半導体装置 | |
JPS59208755A (ja) | 半導体装置のパツケ−ジ及びその製造方法 | |
JPH02177342A (ja) | 集積回路実装用テープ | |
JPH10178126A (ja) | 半導体装置、およびその製造方法 | |
JP2014146644A (ja) | 半導体装置およびその製造方法 | |
JP3842356B2 (ja) | 半導体装置、およびその製造方法 | |
JP3688760B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP3442911B2 (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
JP2014060344A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
JP3813680B2 (ja) | 半導体装置の製造方法 | |
JP3566479B2 (ja) | 半導体装置の製造方法、およびこの方法により製造される半導体装置 | |
JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
JPH10209194A (ja) | 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 | |
JPH0870087A (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20040712 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Written amendment |
Effective date: 20051125 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060510 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060630 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080930 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111017 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20121017 |
|
LAPS | Cancellation because of no payment of annual fees |