JPH10174438A - 交流入力用電源装置 - Google Patents
交流入力用電源装置Info
- Publication number
- JPH10174438A JPH10174438A JP32278796A JP32278796A JPH10174438A JP H10174438 A JPH10174438 A JP H10174438A JP 32278796 A JP32278796 A JP 32278796A JP 32278796 A JP32278796 A JP 32278796A JP H10174438 A JPH10174438 A JP H10174438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistance
- control circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
換トランスの第3巻線や、突入電流抑制用の抵抗を設け
る必要がなく、かつ小型の交流入力用電源装置を提供す
ることを目的としている。 【解決手段】 交流を入力とし、スイッチング素子の導
通時間を制御して直流出力電圧を安定化させるAC−D
Cコンバータ方式の電源装置において、電力変換トラン
ス1次側に直列に接続され、制御電圧によりその抵抗値
が変化する抵抗値制御回路と、交流電圧を入力して整流
する整流回路と、該整流回路の出力を受ける充放電回路
とを具備し、前記充放電回路出力で前記抵抗値制御回路
の導通抵抗を制御するように構成する。
Description
イッチング素子の導通時間を制御して直流出力電圧を安
定化させるAC−DCコンバータ方式の交流入力用電源
装置に関し、更に詳しくは電源スイッチを投入した時に
流れる突入電流(ラッシュカレント)の抑制を図った交
流入力用電源装置に関する。
通時間を制御して直流出力電圧を安定化させるAC−D
Cコンバータ方式の交流入力用電源装置では、電源スイ
ッチを投入した時に流れる過大な突入電流(ラッシュカ
レント)を抑制する回路を具備しているのが普通であ
る。その理由は、第1に入力電力設備を小さくすること
ができ、第2に小型の整流ダイオードを用いることがで
きるからである。
成例を示す図である。図において、1は交流電圧を発生
する交流電源、D1〜D4は整流用ダイオードであり、3
はこれらダイオードを用いて構成されるブリッジ整流回
路で、交流電圧を入力して直流電圧に変換するものであ
る。SW1は交流電源をオン/オフする電源スイッチで
ある。
されたサイリスタ、R1は該サイリスタCR1と並列に接
続された抵抗である。ブリッジ整流回路3の出力は、サ
イリスタCR1と抵抗R1の並列回路を介して電力変換ト
ランスT1の1次側巻線N1に接続される。
第2巻線N2と第3巻線N3が設けられている。第1巻
線N1と第3巻線N3とは直列に接続されており、第3
巻線N3の他端は整流用ダイオードD7のアノードに接
続されている。R4はダイオードD7と直列に接続された
抵抗、C3は抵抗R4の他端と接続された平滑コンデンサ
である。コンデンサC3に充電される電圧は、前記サイ
リスタCR1のゲートに接続されている。サイリスタC
R1と抵抗R1の並列回路と、電力変換トランスT 1の第
3巻線N3,ダイオードD7,抵抗R4及びコンデンサC
3とで突入電流抑制回路を構成している。
る平滑コンデンサであり、サイリスタCR1の一端とコ
モンライン間に接続されている。該コンデンサC1とし
ては、通常は大容量の電解コンデンサが用いられる。T
R1は電力変換トランスT1の第1巻線に直列に接続され
たスイッチング素子としての電界効果トランジスタ(F
ET)である。
D5,D6は2次側(第2巻線N2側)に発生した高周波
電圧を直流電圧に変換する整流用ダイオードである。L
1はこれら整流用ダイオードのカソード側に接続される
平滑用のリアクトル、C2は該リアクトルL1の他端とコ
モンライン間に接続される平滑コンデンサである。
R0は負荷抵抗である。2は分圧用抵抗R2とR3の接続
点から取り出した分圧電圧を、制御電圧として入力し、
スイッチングトランジスタTR1の導通時間を制御し
て、電力変換トランスT1の2次側の出力電圧が一定に
なるようにするスイッチング制御回路である。該スイッ
チング制御回路2を入力側と出力側とで電気的に絶縁す
ると、電力変換トランスT 1の1次側と2次側が絶縁さ
れた電源装置を実現することができる。このように構成
された回路の動作を説明すれば、以下の通りである。
である。(a)は交流電源1の入力波形eiを、(b)
は電源スイッチSW1のオン/オフ状態を、(c)は平
滑コンデンサC1の電圧Vc1を、(d)は整流回路3に
流れる入力電流Ipをそれぞれ示している。
リッジ整流回路3の出力は、(a)の破線で示すように
直流の脈流となる。この脈流は、平滑コンデンサC1に
て平滑され、(c)に示すような波形となる。今、仮に
抵抗R1が接続されていない状態を考える。電源スイッ
チSW1を投入した時点では、平滑コンデンサC1には電
荷が蓄積されていないので、コンデンサ電圧Vc1は0で
ある。従ってブリッジ整流回路3で整流された電圧がも
ろにコンデンサC1にかかり、大きな突入電流(ラッシ
ュカレント)が流れる。
れているので、流れる突入電流はブリッジ整流回路出力
をV、抵抗R1の値としてR1をそのまま用いるものとす
ると、V/R1となり、抑制されることになる。この時
点では、コンデンサC3には電圧が発生していないので
サイリスタCR1はオフである。この結果、電源スイッ
チSW1投入時の突入電流(交流電源1側からの入力電
流)Ip1は図7の(d)に示すように抑制されたものと
なる。
N3には電圧が発生し、ダイオードD7で整流された
後、抵抗R4とコンデンサC3とで構成される充電回路に
入る。該充電回路では、コンデンサC3にかかる電圧が
徐々に増加していき、ある所定値に達すると、サイリス
タCR1は急激にオンになる。その後は、サイリスタC
R1は電源スイッチSW1をオフにしないかぎり常時オン
状態となる。オン状態では、その抵抗値は数Ω程度と小
さいので、サイリスタCR1と抵抗R1の並列回路は短絡
されているものとみなせる。
は、平滑コンデンサC1に電荷が充電され、電圧が徐々
に上昇すると、スイッチング制御回路2がスイッチング
トランジスタTR1を制御し、DC−DCコンバータ動
作となる。この時、電力変換トランスT1の2次側に発
生した交流電圧は、全波整流回路により整流された後、
リアクトルL1と平滑コンデンサC2による平滑作用によ
り平坦な直流電圧となる。負荷R0には、直流電流が供
給される。
分圧回路でモニタされてスイッチング制御回路2に与え
られる。該スイッチング制御回路2は、この出力電圧値
を基準値と比較し、出力電圧が一定値となるように、ス
イッチングトランジスタTR 1の導通時間を制御する
(PWM動作)。
置では、突入電流抑圧のために、サイリスタを使用し、
電源スイッチ投入(SW1オン)時に流れる過大電流を
抑制しているが、このサイリスタを動作させるために、
電力変換トランスT1に第3巻線N3が必要であった。
また、電源スイッチ投入時の初期に平滑コンデンサC1
に充電すると共に突入電流を抑制するための抵抗R1が
必要であり、この抵抗R1には大電流が流れるため、大
電力抵抗が必要であった。これは小型化を阻害する要因
であった。
W1を投入しても、サイリスタCR1はオフの状態にある
ので、平滑コンデンサC1に充電電流が流れず、電源装
置としてはこのままでは動作できない。
3がなければ、電源スイッチSW1を投入しても、サイ
リスタをオンにすることはできず、平滑コンデンサC1
に充電電流が流れず、電源装置としてはこのままでは動
作できない。
ものであって、電力変換トランスの第3巻線や、突入電
流抑制用の抵抗を設ける必要がなく、かつ小型の交流入
力用電源装置を提供することを目的としている。
ものは、同一の符号を付して示す。図において、1は交
流電源、SW1は電源オン/オフスイッチ、3は交流電
源からの交流電圧を受けて整流する第1の整流回路であ
る。該第1の整流回路3としては、例えば図6に示すよ
うな整流ダイオードを4個用いたブリッジ整流回路が用
いられる。
の整流回路である。該第2の整流回路としては、図2に
示すような半波整流回路が用いられる。5は該第2の整
流回路4の出力を受けて内部のコンデンサに電荷を充電
し、放電する充放電回路である。6は電力変換トランス
T2の1次側に直列に接続され、該充放電回路5の出力
を制御信号として受け、該制御信号によりその導通抵抗
値が変化する抵抗値制御回路である。T2は1次巻線と
2次巻線からなる電力変換トランスで、第3巻線は持っ
ていない。抵抗値制御回路6は、電力変換トランスT2
の1次側に直列に接続されている。
平滑コンデンサ、、SW2は平滑コンデンサC1に蓄えら
れた直流電圧を電力変換トランスT2を介してオン/オ
フするスイッチング素子である。7は該電力変換トラン
スT2の2次側出力を整流する第3の整流回路である。
C2は該第3の整流回路7の出力を平滑する平滑コンデ
ンサである。このコンデンサC2の両端からDC出力が
取り出される。2はこの出力電圧を検出し、出力電圧と
所定の基準値を比較し、出力電圧が所定の値になるよう
に、スイッチング素子SW2の導通時間を制御するスイ
ッチング制御回路である。
W1を投入した時には、第2の整流回路4から充放電回
路5に電流が供給され、内部コンデンサにかかる電圧を
徐々に上昇させ、この内部コンデンサにかかる電圧が抵
抗値制御回路6に制御電圧として印加され、最初は小電
圧が印加されるので、抵抗値制御回路6の導通抵抗は極
めて大きく、突入電流はこの抵抗値制御回路6の高抵抗
のために抑制される。この結果、抵抗値制御回路6を流
れる電流Ipは抑制されたものとなる。また、この発明
の構成によれば、従来の電流抑制抵抗R1と電力変換ト
ランスT2の第3巻線も不要となるので、装置の小型化
が図れる。
回路6として、ゲートに与える電圧によりドレインとソ
ース間の抵抗が変化する電界効果トランジスタを用いる
ことを特徴としている。
その導通抵抗を変化させることができる抵抗値制御回路
6として電界効果トランジスタ(FET)を用いること
により、抵抗値制御回路6を極めて簡単な構成で実現す
ることができる。
オード1個を用いた半波整流回路又はダイオード2個を
用いた全波整流回路を用いることを特徴としている。こ
の発明の構成によれば、前記充放電回路5に電流を供給
する回路を簡単な構成で実現することができる。
施の形態例を詳細に説明する。図2は本発明の第1の実
施の形態例を示す回路図である。図1,図6と同一のも
のは、同一の符号を付して示す。D10は第2の整流回路
を構成するダイオードである。該ダイオードD10のカソ
ード側には抵抗R5が接続され、該抵抗R5の他端は電界
効果トランジスタTR2のゲートGに接続されている。
トランジスタTR2は電力変換トランスT2の1次側に直
列に接続されている。
続されるコンデンサ、R6は該コンデンサC4と並列接続
される抵抗、D7は同じくコンデンサC4と並列接続され
る電圧クランプ用のツェナーダイオードである。これら
抵抗R5,R6,コンデンサC4,ツェナーダイオードD7
とで図1の充放電回路5を構成している。
Sは電力変換トランスT2の1次側に直列に接続され、
該トランジスタTR2はゲートに印加させる制御電圧に
よりドレインDとソースS間の導通抵抗が変化する抵抗
値制御回路6(図1参照)を構成している。前記充放電
回路の出力電圧は、トランジスタTR2のゲートGとソ
ースS間に印加され、該トランジスタTR2のドレイン
DとソースS間の導通抵抗を制御するようになってい
る。その他の構成は、電力変換トランスT2に第3巻線
がない点、サイリスタCR1と電流抑制用抵抗R1及びサ
イリスタCR1の点弧回路がない点を除いて図6と同じ
である。このように構成された回路の動作を説明すれ
ば、以下の通りである。
す図である。(a)は交流入力電圧波形を、(b)は電
源スイッチSW1のオン/オフを、(c)は平滑コンデ
ンサC1にかかる電圧Vc1を、(d)はトランジスタT
R2のゲート−ソース間電圧V GSを、(e)は抵抗値制
御用(突入電流抑制用)電界効果トランジスタTR2の
ドレインDとソースS間の抵抗を、(f)は交流電源1
からの入力電流Ipをそれぞれ示す。
れると、交流入力電圧eiの半波(正弦波電圧の正の部
分)を整流用ダイオードD10で整流し、抵抗R5を介し
て充放電回路のコンデンサC4を充電する。コンデンサ
C4にかかる電圧は徐々に上昇していく。トランジスタ
TR2のゲートGに印加される電圧は、当初は0である
ので、そのドレインDとソースS間の導通抵抗は(e)
に示すように数MΩと極めて高い。従って、平滑コンデ
ンサC1を介して流れる入力電流Ipは小さい値に抑制さ
れ、突入電流が抑制される。図3の(f)のIp1は抑制
された突入電流値を示す。図7の(d)に示す従来装置
と同様の電流抑制効果が出ていることが分かる。
(d)に示すように上昇していくにつれて、トランジス
タTR2のドレインDとソースS間の抵抗は同(e)に
示すように当初の数MΩから数mΩへと徐々に小さくな
っていく。そして、コンデンサC 4にかかる電圧が所定
値以上になると、ツェナーダイオードD7がその値をツ
ェナー電圧にクランプするので、トランジスタTR2の
ドレインDとソースS間の導通抵抗値は数mΩの一定値
となる。
流回路3より図3の(c)に示すように電荷が充電され
ていき、平滑コンデンサC1にかかる電圧Vc1が所定値
になると、スイッチング制御回路2はスイッチング動作
を開始する。図のIpはこの時に電界効果トランジスタ
TR2に流れる電流である。電力変換トランスT2を介し
て2次側に伝達された高周波交流は、ダイオードD5と
D6よりなる整流回路により整流されて、リアクトルL1
と平滑コンデンサC2により平滑されて平坦な特性の直
流電圧となる。この直流電圧が電源装置の出力となり、
負荷R0に負荷電流を供給する。
圧回路により、その出力電圧値が検出され、スイッチン
グ制御回路2に与えられる。該スイッチング制御回路2
は、この出力電圧を予め決められた基準電圧と比較し、
出力電圧が一定値となるように、スイッチングトランジ
スタTR1の導通時間を制御するPWM制御を行なう。
ここで、スイッチング制御回路2の入力と出力間を電気
的に絶縁すると、この電源装置は電力変換トランス1次
側と2次側とが完全に絶縁された電源装置となる。
界効果トランジスタTR2の動作に付いて、詳細に説明
する。図4はトランジスタTR2の動作特性例を示す図
である。(a)はTR2のゲートとソース間電圧V
GSを、(b)はTR2のドレインとソース間の抵抗(導
通抵抗)RDSを、(c)は入力電流Ip(図ではトラン
ジスタのドレインとソース間に流れる電流という意味で
IDとして示す)をそれぞれ示している。
回路5の電圧(とりもなおさずTR2のゲートとソース
間に印加される電圧VGS)は(a)に示すように徐々に
上昇していく。ゲートソース間電圧VGSが所定値以下の
間は、トランジスタTR2のドレインとソース間の抵抗
RDSは(b)に示すように数MΩある。従って、電源ス
イッチSW1を投入した時に流れる突入電流は交流入力
の振幅をei、トランジスタTR2のドレイン−ソース間
抵抗をRDSとしてei/RDSと表され、突入電流を抑制
することができる。(c)のIpsがこの時の入力電流で
あり、その値は例えば0.1mA程度である。
に達すると、ドレインソース間抵抗RDSは(b)に示す
ように急激に減少してきて数mΩ程度まで下がる。この
結果、トランジスタTR2に流れる電流IDは(c)に示
すように一つのピークを持つ。このピーク値をIp1とす
ると、Ip1は次式で表される。
ンサC1にかかる電圧、R DSはトランジスタTR2のドレ
インDとソースS間の抵抗である。この時の電流ピーク
値の値は例えば10A程度である。
ンジスタTR2のゲートGに印加される電圧は、急激に
低下する。コンデンサC4にチャージ(充電)されてい
た電荷は、これと並列に接続された抵抗R6で消費され
るためである。この結果、トランジスタTR2は急激に
オフとなる。
場合、コンデンサC4に充電された電荷が放電されずに
残り、次回の電源スイッチSW1投入時に、トランジス
タTR2の導通抵抗があることになり、過大な突入電流
が流れるおそれがある。そこで、コンデンサC4に充電
されている電荷を放電させるために、抵抗R6が設けら
れ、放電回路を構成せしめている。
る電圧も減少し、装置は動作を停止し、出力電圧は0に
なる。このように、この実施の形態例によれば、充放電
回路で抵抗値制御回路として動作する電界効果トランジ
スタTR2のゲートGに与えるゲート電圧を制御するこ
とにより、電源スイッチSW1投入時に発生する突入電
流を大幅に抑制することができる。また、この実施の形
態例によれば、突入電流抑制回路としての従来装置のよ
うな電力変換トランスの第3巻線や電流抑制用抵抗を必
要としないので、装置を小型化することができる。
制御回路6としてゲートに与える電圧によりドレインと
ソース間の抵抗が変化する電界効果トランジスタを用い
ることにより、抵抗値制御回路を極めて簡単な構成で実
現することができる。
回路に供給するための整流回路をダイオード1個を用い
て構成することにより、簡単な構成の電流供給回路を実
現することができる。
回路図である。図2と同一のものは、同一の符号を付し
て示す。図2の実施の形態例と異なる点は、第2の整流
回路4がダイオードD10とダイオードD11による全波整
流回路となっている点である。ダイオードD11のアノー
ドには、電源1の他端が接続されている。その他の構成
は、図2と全く同じである。このように構成された回路
の動作を説明すれば、以下の通りである。
オードD10とダイオードD11による全波整流回路は入力
交流電圧eiを全波整流する。この全波整流回路4から
充放電回路に電流が供給され、コンデンサC4の充電電
圧(VGS)は、図3の(d)に破線で示すように、半波
整流回路の場合よりも高めの電圧波形となる。全波整流
回路を用いることにより、充放電回路のコンデンサC4
の容量を小さくすることが可能となる。それ以外の動作
及び効果は、図2に示す実施の形態例と全く同じである
ので、以降の説明は省略する。
6として電界効果トランジスタ(FET)を用いたが、
本発明はこれに限るものではなく、制御電圧を受けてそ
の導通抵抗値を可変する構成のものであれば、どのよう
な構成の回路であってもよい。また、DC−DCコンバ
ータ部のスイッチング素子として、電界効果トランジス
タを用いたが、本発明はこれに限るものではなく、その
他のスイッチング素子、例えばバイポーラトランジスタ
等を用いることができる。
よれば、 (1)交流を入力とし、スイッチング素子の導通時間を
制御して直流出力電圧を安定化させるAC−DCコンバ
ータ方式の電源装置において、電力変換トランス1次側
に直列に接続され、制御電圧によりその抵抗値が変化す
る抵抗値制御回路と、交流電圧を入力して整流する整流
回路と、該整流回路の出力を受ける充放電回路とを具備
し、前記充放電回路出力で前記抵抗値制御回路の導通抵
抗を制御することにより、電力変換トランスの第3巻線
や、突入電流抑制用の抵抗を設ける必要がなく、かつ小
型の交流入力用電源装置を提供することができる。
回路として、ゲートに与える電圧によりドレインとソー
ス間の抵抗が変化する電界効果トランジスタを用いるこ
とにより、制御電圧によりその導通抵抗を変化させるこ
とができる抵抗値制御回路6として電界効果トランジス
タ(FET)を用いることにより、抵抗値制御回路6を
極めて簡単な構成で実現することができる。
ード1個を用いた半波整流回路又はダイオード2個を用
いた全波整流回路を用いることにより、前記充放電回路
に電流を供給する回路を簡単な構成で実現することがで
きる。
る。
る。
る。
Claims (3)
- 【請求項1】 交流を入力とし、スイッチング素子の導
通時間を制御して直流出力電圧を安定化させるAC−D
Cコンバータ方式の電源装置において、 電力変換トランス1次側に直列に接続され、制御電圧に
よりその抵抗値が変化する抵抗値制御回路と、 交流電圧を入力して整流する整流回路と、 該整流回路の出力を受ける充放電回路とを具備し、前記
充放電回路出力で前記抵抗値制御回路の導通抵抗を制御
するようにしたことを特徴とする交流入力用電源装置。 - 【請求項2】 前記抵抗値制御回路として、ゲートに与
える電圧によりドレインとソース間の抵抗が変化する電
界効果トランジスタを用いることを特徴とする請求項1
記載の交流入力用電源装置。 - 【請求項3】 前記整流回路として、ダイオード1個を
用いた半波整流回路又はダイオード2個を用いた全波整
流回路を用いることを特徴とする請求項1記載の交流入
力用電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32278796A JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32278796A JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10174438A true JPH10174438A (ja) | 1998-06-26 |
JP3670419B2 JP3670419B2 (ja) | 2005-07-13 |
Family
ID=18147636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32278796A Expired - Fee Related JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3670419B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354776A (ja) * | 2004-06-09 | 2005-12-22 | Foster Electric Co Ltd | スイッチング電源装置 |
JP2009503684A (ja) * | 2005-07-26 | 2009-01-29 | ノーグレン・インコーポレーテッド | Ac/dc電気切換回路 |
JP2015171297A (ja) * | 2014-03-10 | 2015-09-28 | 富士通株式会社 | 電源回路 |
-
1996
- 1996-12-03 JP JP32278796A patent/JP3670419B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005354776A (ja) * | 2004-06-09 | 2005-12-22 | Foster Electric Co Ltd | スイッチング電源装置 |
JP2009503684A (ja) * | 2005-07-26 | 2009-01-29 | ノーグレン・インコーポレーテッド | Ac/dc電気切換回路 |
JP2015171297A (ja) * | 2014-03-10 | 2015-09-28 | 富士通株式会社 | 電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3670419B2 (ja) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
US9837917B1 (en) | X-cap. discharge method for flyback converter | |
US20030026115A1 (en) | Switching-type DC-DC converter | |
JPS62178169A (ja) | スイツチング損失のないシングルエンデツド型直流一直流変換装置 | |
US6493245B1 (en) | Inrush current control for AC to DC converters | |
US20060164868A1 (en) | Capacitively coupled power supply | |
JP3349781B2 (ja) | スイッチングレギュレータ電源装置 | |
JPH04299070A (ja) | スイッチングレギュレータ | |
US6243275B1 (en) | Dc to dc power converter using synchronously switched switches | |
US5687065A (en) | Pre-regulator with light switch to limit voltage ringing on turn-off | |
JP2004222429A (ja) | スイッチング電源装置 | |
JP3670419B2 (ja) | 交流入力用電源装置 | |
JP3402031B2 (ja) | 直流電源装置 | |
US6472830B2 (en) | Discharge lamp lighting circuit | |
JPH10309078A (ja) | スイッチング型直流電源装置 | |
JP2004519190A (ja) | スイッチング電源 | |
JPH10243638A (ja) | スイッチング電源装置 | |
JPH114578A (ja) | 電圧変換装置 | |
JPH0823676A (ja) | 電圧変換装置 | |
KR20030005785A (ko) | 스너버 회로 | |
JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
JP2000102245A (ja) | 共振スイッチ | |
JP2000333452A (ja) | フォワードコンバータ | |
JP3257014B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20050112 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050317 Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090422 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090422 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100422 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110422 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120422 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |