JPH10174438A - 交流入力用電源装置 - Google Patents
交流入力用電源装置Info
- Publication number
- JPH10174438A JPH10174438A JP32278796A JP32278796A JPH10174438A JP H10174438 A JPH10174438 A JP H10174438A JP 32278796 A JP32278796 A JP 32278796A JP 32278796 A JP32278796 A JP 32278796A JP H10174438 A JPH10174438 A JP H10174438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistance
- control circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 本発明は交流入力用電源装置に関し、電力変
換トランスの第３巻線や、突入電流抑制用の抵抗を設け
る必要がなく、かつ小型の交流入力用電源装置を提供す
ることを目的としている。 【解決手段】 交流を入力とし、スイッチング素子の導
通時間を制御して直流出力電圧を安定化させるＡＣ−Ｄ
Ｃコンバータ方式の電源装置において、電力変換トラン
ス１次側に直列に接続され、制御電圧によりその抵抗値
が変化する抵抗値制御回路と、交流電圧を入力して整流
する整流回路と、該整流回路の出力を受ける充放電回路
とを具備し、前記充放電回路出力で前記抵抗値制御回路
の導通抵抗を制御するように構成する。
換トランスの第３巻線や、突入電流抑制用の抵抗を設け
る必要がなく、かつ小型の交流入力用電源装置を提供す
ることを目的としている。 【解決手段】 交流を入力とし、スイッチング素子の導
通時間を制御して直流出力電圧を安定化させるＡＣ−Ｄ
Ｃコンバータ方式の電源装置において、電力変換トラン
ス１次側に直列に接続され、制御電圧によりその抵抗値
が変化する抵抗値制御回路と、交流電圧を入力して整流
する整流回路と、該整流回路の出力を受ける充放電回路
とを具備し、前記充放電回路出力で前記抵抗値制御回路
の導通抵抗を制御するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は交流を入力とし、ス
イッチング素子の導通時間を制御して直流出力電圧を安
定化させるＡＣ−ＤＣコンバータ方式の交流入力用電源
装置に関し、更に詳しくは電源スイッチを投入した時に
流れる突入電流（ラッシュカレント）の抑制を図った交
流入力用電源装置に関する。
イッチング素子の導通時間を制御して直流出力電圧を安
定化させるＡＣ−ＤＣコンバータ方式の交流入力用電源
装置に関し、更に詳しくは電源スイッチを投入した時に
流れる突入電流（ラッシュカレント）の抑制を図った交
流入力用電源装置に関する。
【０００２】
【従来の技術】交流を入力とし、スイッチング素子の導
通時間を制御して直流出力電圧を安定化させるＡＣ−Ｄ
Ｃコンバータ方式の交流入力用電源装置では、電源スイ
ッチを投入した時に流れる過大な突入電流（ラッシュカ
レント）を抑制する回路を具備しているのが普通であ
る。その理由は、第１に入力電力設備を小さくすること
ができ、第２に小型の整流ダイオードを用いることがで
きるからである。
通時間を制御して直流出力電圧を安定化させるＡＣ−Ｄ
Ｃコンバータ方式の交流入力用電源装置では、電源スイ
ッチを投入した時に流れる過大な突入電流（ラッシュカ
レント）を抑制する回路を具備しているのが普通であ
る。その理由は、第１に入力電力設備を小さくすること
ができ、第２に小型の整流ダイオードを用いることがで
きるからである。
【０００３】図６は交流入力用電源装置の従来回路の構
成例を示す図である。図において、１は交流電圧を発生
する交流電源、Ｄ1〜Ｄ4は整流用ダイオードであり、３
はこれらダイオードを用いて構成されるブリッジ整流回
路で、交流電圧を入力して直流電圧に変換するものであ
る。ＳＷ1は交流電源をオン／オフする電源スイッチで
ある。
成例を示す図である。図において、１は交流電圧を発生
する交流電源、Ｄ1〜Ｄ4は整流用ダイオードであり、３
はこれらダイオードを用いて構成されるブリッジ整流回
路で、交流電圧を入力して直流電圧に変換するものであ
る。ＳＷ1は交流電源をオン／オフする電源スイッチで
ある。
【０００４】ＣＲ1はブリッジ整流回路３に直列に接続
されたサイリスタ、Ｒ1は該サイリスタＣＲ1と並列に接
続された抵抗である。ブリッジ整流回路３の出力は、サ
イリスタＣＲ1と抵抗Ｒ1の並列回路を介して電力変換ト
ランスＴ1の１次側巻線Ｎ１に接続される。
されたサイリスタ、Ｒ1は該サイリスタＣＲ1と並列に接
続された抵抗である。ブリッジ整流回路３の出力は、サ
イリスタＣＲ1と抵抗Ｒ1の並列回路を介して電力変換ト
ランスＴ1の１次側巻線Ｎ１に接続される。
【０００５】高周波トランスＴ1には、第１巻線Ｎ１と
第２巻線Ｎ２と第３巻線Ｎ３が設けられている。第１巻
線Ｎ１と第３巻線Ｎ３とは直列に接続されており、第３
巻線Ｎ３の他端は整流用ダイオードＤ7のアノードに接
続されている。Ｒ4はダイオードＤ7と直列に接続された
抵抗、Ｃ3は抵抗Ｒ4の他端と接続された平滑コンデンサ
である。コンデンサＣ3に充電される電圧は、前記サイ
リスタＣＲ1のゲートに接続されている。サイリスタＣ
Ｒ1と抵抗Ｒ1の並列回路と、電力変換トランスＴ 1の第
３巻線Ｎ３，ダイオードＤ7，抵抗Ｒ4及びコンデンサＣ
3とで突入電流抑制回路を構成している。
第２巻線Ｎ２と第３巻線Ｎ３が設けられている。第１巻
線Ｎ１と第３巻線Ｎ３とは直列に接続されており、第３
巻線Ｎ３の他端は整流用ダイオードＤ7のアノードに接
続されている。Ｒ4はダイオードＤ7と直列に接続された
抵抗、Ｃ3は抵抗Ｒ4の他端と接続された平滑コンデンサ
である。コンデンサＣ3に充電される電圧は、前記サイ
リスタＣＲ1のゲートに接続されている。サイリスタＣ
Ｒ1と抵抗Ｒ1の並列回路と、電力変換トランスＴ 1の第
３巻線Ｎ３，ダイオードＤ7，抵抗Ｒ4及びコンデンサＣ
3とで突入電流抑制回路を構成している。
【０００６】Ｃ1はブリッジ整流回路３の出力を平滑す
る平滑コンデンサであり、サイリスタＣＲ1の一端とコ
モンライン間に接続されている。該コンデンサＣ1とし
ては、通常は大容量の電解コンデンサが用いられる。Ｔ
Ｒ1は電力変換トランスＴ1の第１巻線に直列に接続され
たスイッチング素子としての電界効果トランジスタ（Ｆ
ＥＴ）である。
る平滑コンデンサであり、サイリスタＣＲ1の一端とコ
モンライン間に接続されている。該コンデンサＣ1とし
ては、通常は大容量の電解コンデンサが用いられる。Ｔ
Ｒ1は電力変換トランスＴ1の第１巻線に直列に接続され
たスイッチング素子としての電界効果トランジスタ（Ｆ
ＥＴ）である。
【０００７】電力変換トランスＴ1の２次側において、
Ｄ5，Ｄ6は２次側（第２巻線Ｎ２側）に発生した高周波
電圧を直流電圧に変換する整流用ダイオードである。Ｌ
1はこれら整流用ダイオードのカソード側に接続される
平滑用のリアクトル、Ｃ2は該リアクトルＬ1の他端とコ
モンライン間に接続される平滑コンデンサである。
Ｄ5，Ｄ6は２次側（第２巻線Ｎ２側）に発生した高周波
電圧を直流電圧に変換する整流用ダイオードである。Ｌ
1はこれら整流用ダイオードのカソード側に接続される
平滑用のリアクトル、Ｃ2は該リアクトルＬ1の他端とコ
モンライン間に接続される平滑コンデンサである。
【０００８】Ｒ2とＲ3は直列に接続された分圧用抵抗、
Ｒ0は負荷抵抗である。２は分圧用抵抗Ｒ2とＲ3の接続
点から取り出した分圧電圧を、制御電圧として入力し、
スイッチングトランジスタＴＲ1の導通時間を制御し
て、電力変換トランスＴ1の２次側の出力電圧が一定に
なるようにするスイッチング制御回路である。該スイッ
チング制御回路２を入力側と出力側とで電気的に絶縁す
ると、電力変換トランスＴ 1の１次側と２次側が絶縁さ
れた電源装置を実現することができる。このように構成
された回路の動作を説明すれば、以下の通りである。
Ｒ0は負荷抵抗である。２は分圧用抵抗Ｒ2とＲ3の接続
点から取り出した分圧電圧を、制御電圧として入力し、
スイッチングトランジスタＴＲ1の導通時間を制御し
て、電力変換トランスＴ1の２次側の出力電圧が一定に
なるようにするスイッチング制御回路である。該スイッ
チング制御回路２を入力側と出力側とで電気的に絶縁す
ると、電力変換トランスＴ 1の１次側と２次側が絶縁さ
れた電源装置を実現することができる。このように構成
された回路の動作を説明すれば、以下の通りである。
【０００９】図７は従来回路の各部の動作波形を示す図
である。（ａ）は交流電源１の入力波形ｅiを、（ｂ）
は電源スイッチＳＷ1のオン／オフ状態を、（ｃ）は平
滑コンデンサＣ1の電圧Ｖc1を、（ｄ）は整流回路３に
流れる入力電流Ｉpをそれぞれ示している。
である。（ａ）は交流電源１の入力波形ｅiを、（ｂ）
は電源スイッチＳＷ1のオン／オフ状態を、（ｃ）は平
滑コンデンサＣ1の電圧Ｖc1を、（ｄ）は整流回路３に
流れる入力電流Ｉpをそれぞれ示している。
【００１０】今、電源スイッチＳＷ1を投入すると、ブ
リッジ整流回路３の出力は、（ａ）の破線で示すように
直流の脈流となる。この脈流は、平滑コンデンサＣ1に
て平滑され、（ｃ）に示すような波形となる。今、仮に
抵抗Ｒ1が接続されていない状態を考える。電源スイッ
チＳＷ1を投入した時点では、平滑コンデンサＣ1には電
荷が蓄積されていないので、コンデンサ電圧Ｖc1は０で
ある。従ってブリッジ整流回路３で整流された電圧がも
ろにコンデンサＣ1にかかり、大きな突入電流（ラッシ
ュカレント）が流れる。
リッジ整流回路３の出力は、（ａ）の破線で示すように
直流の脈流となる。この脈流は、平滑コンデンサＣ1に
て平滑され、（ｃ）に示すような波形となる。今、仮に
抵抗Ｒ1が接続されていない状態を考える。電源スイッ
チＳＷ1を投入した時点では、平滑コンデンサＣ1には電
荷が蓄積されていないので、コンデンサ電圧Ｖc1は０で
ある。従ってブリッジ整流回路３で整流された電圧がも
ろにコンデンサＣ1にかかり、大きな突入電流（ラッシ
ュカレント）が流れる。
【００１１】しかしながら、実際には抵抗Ｒ1が接続さ
れているので、流れる突入電流はブリッジ整流回路出力
をＶ、抵抗Ｒ1の値としてＲ1をそのまま用いるものとす
ると、Ｖ／Ｒ1となり、抑制されることになる。この時
点では、コンデンサＣ3には電圧が発生していないので
サイリスタＣＲ1はオフである。この結果、電源スイッ
チＳＷ1投入時の突入電流（交流電源１側からの入力電
流）Ｉp1は図７の（ｄ）に示すように抑制されたものと
なる。
れているので、流れる突入電流はブリッジ整流回路出力
をＶ、抵抗Ｒ1の値としてＲ1をそのまま用いるものとす
ると、Ｖ／Ｒ1となり、抑制されることになる。この時
点では、コンデンサＣ3には電圧が発生していないので
サイリスタＣＲ1はオフである。この結果、電源スイッ
チＳＷ1投入時の突入電流（交流電源１側からの入力電
流）Ｉp1は図７の（ｄ）に示すように抑制されたものと
なる。
【００１２】この間に電力変換トランスＴ1の第３巻線
Ｎ３には電圧が発生し、ダイオードＤ7で整流された
後、抵抗Ｒ4とコンデンサＣ3とで構成される充電回路に
入る。該充電回路では、コンデンサＣ3にかかる電圧が
徐々に増加していき、ある所定値に達すると、サイリス
タＣＲ1は急激にオンになる。その後は、サイリスタＣ
Ｒ1は電源スイッチＳＷ1をオフにしないかぎり常時オン
状態となる。オン状態では、その抵抗値は数Ω程度と小
さいので、サイリスタＣＲ1と抵抗Ｒ1の並列回路は短絡
されているものとみなせる。
Ｎ３には電圧が発生し、ダイオードＤ7で整流された
後、抵抗Ｒ4とコンデンサＣ3とで構成される充電回路に
入る。該充電回路では、コンデンサＣ3にかかる電圧が
徐々に増加していき、ある所定値に達すると、サイリス
タＣＲ1は急激にオンになる。その後は、サイリスタＣ
Ｒ1は電源スイッチＳＷ1をオフにしないかぎり常時オン
状態となる。オン状態では、その抵抗値は数Ω程度と小
さいので、サイリスタＣＲ1と抵抗Ｒ1の並列回路は短絡
されているものとみなせる。
【００１３】このようにして、突入電流を抑制した後
は、平滑コンデンサＣ1に電荷が充電され、電圧が徐々
に上昇すると、スイッチング制御回路２がスイッチング
トランジスタＴＲ1を制御し、ＤＣ−ＤＣコンバータ動
作となる。この時、電力変換トランスＴ1の２次側に発
生した交流電圧は、全波整流回路により整流された後、
リアクトルＬ1と平滑コンデンサＣ2による平滑作用によ
り平坦な直流電圧となる。負荷Ｒ0には、直流電流が供
給される。
は、平滑コンデンサＣ1に電荷が充電され、電圧が徐々
に上昇すると、スイッチング制御回路２がスイッチング
トランジスタＴＲ1を制御し、ＤＣ−ＤＣコンバータ動
作となる。この時、電力変換トランスＴ1の２次側に発
生した交流電圧は、全波整流回路により整流された後、
リアクトルＬ1と平滑コンデンサＣ2による平滑作用によ
り平坦な直流電圧となる。負荷Ｒ0には、直流電流が供
給される。
【００１４】２次側直流電圧値は、抵抗Ｒ2とＲ3による
分圧回路でモニタされてスイッチング制御回路２に与え
られる。該スイッチング制御回路２は、この出力電圧値
を基準値と比較し、出力電圧が一定値となるように、ス
イッチングトランジスタＴＲ 1の導通時間を制御する
（ＰＷＭ動作）。
分圧回路でモニタされてスイッチング制御回路２に与え
られる。該スイッチング制御回路２は、この出力電圧値
を基準値と比較し、出力電圧が一定値となるように、ス
イッチングトランジスタＴＲ 1の導通時間を制御する
（ＰＷＭ動作）。
【００１５】
【発明が解決しようとする課題】前述した従来の電源装
置では、突入電流抑圧のために、サイリスタを使用し、
電源スイッチ投入（ＳＷ1オン）時に流れる過大電流を
抑制しているが、このサイリスタを動作させるために、
電力変換トランスＴ1に第３巻線Ｎ３が必要であった。
また、電源スイッチ投入時の初期に平滑コンデンサＣ1
に充電すると共に突入電流を抑制するための抵抗Ｒ1が
必要であり、この抵抗Ｒ1には大電流が流れるため、大
電力抵抗が必要であった。これは小型化を阻害する要因
であった。
置では、突入電流抑圧のために、サイリスタを使用し、
電源スイッチ投入（ＳＷ1オン）時に流れる過大電流を
抑制しているが、このサイリスタを動作させるために、
電力変換トランスＴ1に第３巻線Ｎ３が必要であった。
また、電源スイッチ投入時の初期に平滑コンデンサＣ1
に充電すると共に突入電流を抑制するための抵抗Ｒ1が
必要であり、この抵抗Ｒ1には大電流が流れるため、大
電力抵抗が必要であった。これは小型化を阻害する要因
であった。
【００１６】この抵抗Ｒ1がなければ、電源スイッチＳ
Ｗ1を投入しても、サイリスタＣＲ1はオフの状態にある
ので、平滑コンデンサＣ1に充電電流が流れず、電源装
置としてはこのままでは動作できない。
Ｗ1を投入しても、サイリスタＣＲ1はオフの状態にある
ので、平滑コンデンサＣ1に充電電流が流れず、電源装
置としてはこのままでは動作できない。
【００１７】また、電力変換トランスＴ1の第３巻線Ｎ
３がなければ、電源スイッチＳＷ1を投入しても、サイ
リスタをオンにすることはできず、平滑コンデンサＣ1
に充電電流が流れず、電源装置としてはこのままでは動
作できない。
３がなければ、電源スイッチＳＷ1を投入しても、サイ
リスタをオンにすることはできず、平滑コンデンサＣ1
に充電電流が流れず、電源装置としてはこのままでは動
作できない。
【００１８】本発明はこのような課題に鑑みてなされた
ものであって、電力変換トランスの第３巻線や、突入電
流抑制用の抵抗を設ける必要がなく、かつ小型の交流入
力用電源装置を提供することを目的としている。
ものであって、電力変換トランスの第３巻線や、突入電
流抑制用の抵抗を設ける必要がなく、かつ小型の交流入
力用電源装置を提供することを目的としている。
【００１９】
（１）図１は本発明の原理回路図である。図６と同一の
ものは、同一の符号を付して示す。図において、１は交
流電源、ＳＷ1は電源オン／オフスイッチ、３は交流電
源からの交流電圧を受けて整流する第１の整流回路であ
る。該第１の整流回路３としては、例えば図６に示すよ
うな整流ダイオードを４個用いたブリッジ整流回路が用
いられる。
ものは、同一の符号を付して示す。図において、１は交
流電源、ＳＷ1は電源オン／オフスイッチ、３は交流電
源からの交流電圧を受けて整流する第１の整流回路であ
る。該第１の整流回路３としては、例えば図６に示すよ
うな整流ダイオードを４個用いたブリッジ整流回路が用
いられる。
【００２０】４は同じく交流入力を受けて整流する第２
の整流回路である。該第２の整流回路としては、図２に
示すような半波整流回路が用いられる。５は該第２の整
流回路４の出力を受けて内部のコンデンサに電荷を充電
し、放電する充放電回路である。６は電力変換トランス
Ｔ2の１次側に直列に接続され、該充放電回路５の出力
を制御信号として受け、該制御信号によりその導通抵抗
値が変化する抵抗値制御回路である。Ｔ2は１次巻線と
２次巻線からなる電力変換トランスで、第３巻線は持っ
ていない。抵抗値制御回路６は、電力変換トランスＴ2
の１次側に直列に接続されている。
の整流回路である。該第２の整流回路としては、図２に
示すような半波整流回路が用いられる。５は該第２の整
流回路４の出力を受けて内部のコンデンサに電荷を充電
し、放電する充放電回路である。６は電力変換トランス
Ｔ2の１次側に直列に接続され、該充放電回路５の出力
を制御信号として受け、該制御信号によりその導通抵抗
値が変化する抵抗値制御回路である。Ｔ2は１次巻線と
２次巻線からなる電力変換トランスで、第３巻線は持っ
ていない。抵抗値制御回路６は、電力変換トランスＴ2
の１次側に直列に接続されている。
【００２１】Ｃ1は第１の整流回路３の出力を平滑する
平滑コンデンサ、、ＳＷ2は平滑コンデンサＣ1に蓄えら
れた直流電圧を電力変換トランスＴ2を介してオン／オ
フするスイッチング素子である。７は該電力変換トラン
スＴ2の２次側出力を整流する第３の整流回路である。
Ｃ2は該第３の整流回路７の出力を平滑する平滑コンデ
ンサである。このコンデンサＣ2の両端からＤＣ出力が
取り出される。２はこの出力電圧を検出し、出力電圧と
所定の基準値を比較し、出力電圧が所定の値になるよう
に、スイッチング素子ＳＷ2の導通時間を制御するスイ
ッチング制御回路である。
平滑コンデンサ、、ＳＷ2は平滑コンデンサＣ1に蓄えら
れた直流電圧を電力変換トランスＴ2を介してオン／オ
フするスイッチング素子である。７は該電力変換トラン
スＴ2の２次側出力を整流する第３の整流回路である。
Ｃ2は該第３の整流回路７の出力を平滑する平滑コンデ
ンサである。このコンデンサＣ2の両端からＤＣ出力が
取り出される。２はこの出力電圧を検出し、出力電圧と
所定の基準値を比較し、出力電圧が所定の値になるよう
に、スイッチング素子ＳＷ2の導通時間を制御するスイ
ッチング制御回路である。
【００２２】この発明の構成によれば、電源スイッチＳ
Ｗ1を投入した時には、第２の整流回路４から充放電回
路５に電流が供給され、内部コンデンサにかかる電圧を
徐々に上昇させ、この内部コンデンサにかかる電圧が抵
抗値制御回路６に制御電圧として印加され、最初は小電
圧が印加されるので、抵抗値制御回路６の導通抵抗は極
めて大きく、突入電流はこの抵抗値制御回路６の高抵抗
のために抑制される。この結果、抵抗値制御回路６を流
れる電流Ｉpは抑制されたものとなる。また、この発明
の構成によれば、従来の電流抑制抵抗Ｒ1と電力変換ト
ランスＴ2の第３巻線も不要となるので、装置の小型化
が図れる。
Ｗ1を投入した時には、第２の整流回路４から充放電回
路５に電流が供給され、内部コンデンサにかかる電圧を
徐々に上昇させ、この内部コンデンサにかかる電圧が抵
抗値制御回路６に制御電圧として印加され、最初は小電
圧が印加されるので、抵抗値制御回路６の導通抵抗は極
めて大きく、突入電流はこの抵抗値制御回路６の高抵抗
のために抑制される。この結果、抵抗値制御回路６を流
れる電流Ｉpは抑制されたものとなる。また、この発明
の構成によれば、従来の電流抑制抵抗Ｒ1と電力変換ト
ランスＴ2の第３巻線も不要となるので、装置の小型化
が図れる。
【００２３】（２）この場合において、前記抵抗値制御
回路６として、ゲートに与える電圧によりドレインとソ
ース間の抵抗が変化する電界効果トランジスタを用いる
ことを特徴としている。
回路６として、ゲートに与える電圧によりドレインとソ
ース間の抵抗が変化する電界効果トランジスタを用いる
ことを特徴としている。
【００２４】この発明の構成によれば、制御電圧により
その導通抵抗を変化させることができる抵抗値制御回路
６として電界効果トランジスタ（ＦＥＴ）を用いること
により、抵抗値制御回路６を極めて簡単な構成で実現す
ることができる。
その導通抵抗を変化させることができる抵抗値制御回路
６として電界効果トランジスタ（ＦＥＴ）を用いること
により、抵抗値制御回路６を極めて簡単な構成で実現す
ることができる。
【００２５】（３）また、前記整流回路４として、ダイ
オード１個を用いた半波整流回路又はダイオード２個を
用いた全波整流回路を用いることを特徴としている。こ
の発明の構成によれば、前記充放電回路５に電流を供給
する回路を簡単な構成で実現することができる。
オード１個を用いた半波整流回路又はダイオード２個を
用いた全波整流回路を用いることを特徴としている。こ
の発明の構成によれば、前記充放電回路５に電流を供給
する回路を簡単な構成で実現することができる。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図２は本発明の第１の実
施の形態例を示す回路図である。図１，図６と同一のも
のは、同一の符号を付して示す。Ｄ10は第２の整流回路
を構成するダイオードである。該ダイオードＤ10のカソ
ード側には抵抗Ｒ5が接続され、該抵抗Ｒ5の他端は電界
効果トランジスタＴＲ2のゲートＧに接続されている。
トランジスタＴＲ2は電力変換トランスＴ2の１次側に直
列に接続されている。
施の形態例を詳細に説明する。図２は本発明の第１の実
施の形態例を示す回路図である。図１，図６と同一のも
のは、同一の符号を付して示す。Ｄ10は第２の整流回路
を構成するダイオードである。該ダイオードＤ10のカソ
ード側には抵抗Ｒ5が接続され、該抵抗Ｒ5の他端は電界
効果トランジスタＴＲ2のゲートＧに接続されている。
トランジスタＴＲ2は電力変換トランスＴ2の１次側に直
列に接続されている。
【００２７】Ｃ4は抵抗Ｒ5の他端とコモンライン間に接
続されるコンデンサ、Ｒ6は該コンデンサＣ4と並列接続
される抵抗、Ｄ7は同じくコンデンサＣ4と並列接続され
る電圧クランプ用のツェナーダイオードである。これら
抵抗Ｒ5，Ｒ6，コンデンサＣ4，ツェナーダイオードＤ7
とで図１の充放電回路５を構成している。
続されるコンデンサ、Ｒ6は該コンデンサＣ4と並列接続
される抵抗、Ｄ7は同じくコンデンサＣ4と並列接続され
る電圧クランプ用のツェナーダイオードである。これら
抵抗Ｒ5，Ｒ6，コンデンサＣ4，ツェナーダイオードＤ7
とで図１の充放電回路５を構成している。
【００２８】トランジスタＴＲ2のドレインＤとソース
Ｓは電力変換トランスＴ2の１次側に直列に接続され、
該トランジスタＴＲ2はゲートに印加させる制御電圧に
よりドレインＤとソースＳ間の導通抵抗が変化する抵抗
値制御回路６（図１参照）を構成している。前記充放電
回路の出力電圧は、トランジスタＴＲ2のゲートＧとソ
ースＳ間に印加され、該トランジスタＴＲ2のドレイン
ＤとソースＳ間の導通抵抗を制御するようになってい
る。その他の構成は、電力変換トランスＴ2に第３巻線
がない点、サイリスタＣＲ1と電流抑制用抵抗Ｒ1及びサ
イリスタＣＲ1の点弧回路がない点を除いて図６と同じ
である。このように構成された回路の動作を説明すれ
ば、以下の通りである。
Ｓは電力変換トランスＴ2の１次側に直列に接続され、
該トランジスタＴＲ2はゲートに印加させる制御電圧に
よりドレインＤとソースＳ間の導通抵抗が変化する抵抗
値制御回路６（図１参照）を構成している。前記充放電
回路の出力電圧は、トランジスタＴＲ2のゲートＧとソ
ースＳ間に印加され、該トランジスタＴＲ2のドレイン
ＤとソースＳ間の導通抵抗を制御するようになってい
る。その他の構成は、電力変換トランスＴ2に第３巻線
がない点、サイリスタＣＲ1と電流抑制用抵抗Ｒ1及びサ
イリスタＣＲ1の点弧回路がない点を除いて図６と同じ
である。このように構成された回路の動作を説明すれ
ば、以下の通りである。
【００２９】図３は本発明の回路の各部の動作波形を示
す図である。（ａ）は交流入力電圧波形を、（ｂ）は電
源スイッチＳＷ1のオン／オフを、（ｃ）は平滑コンデ
ンサＣ1にかかる電圧Ｖc1を、（ｄ）はトランジスタＴ
Ｒ2のゲート−ソース間電圧Ｖ GSを、（ｅ）は抵抗値制
御用（突入電流抑制用）電界効果トランジスタＴＲ2の
ドレインＤとソースＳ間の抵抗を、（ｆ）は交流電源１
からの入力電流Ｉpをそれぞれ示す。
す図である。（ａ）は交流入力電圧波形を、（ｂ）は電
源スイッチＳＷ1のオン／オフを、（ｃ）は平滑コンデ
ンサＣ1にかかる電圧Ｖc1を、（ｄ）はトランジスタＴ
Ｒ2のゲート−ソース間電圧Ｖ GSを、（ｅ）は抵抗値制
御用（突入電流抑制用）電界効果トランジスタＴＲ2の
ドレインＤとソースＳ間の抵抗を、（ｆ）は交流電源１
からの入力電流Ｉpをそれぞれ示す。
【００３０】（１）電源スイッチＳＷ1投入時 第３図（ｂ）に示すように電源スイッチＳＷ1が投入さ
れると、交流入力電圧ｅiの半波（正弦波電圧の正の部
分）を整流用ダイオードＤ10で整流し、抵抗Ｒ5を介し
て充放電回路のコンデンサＣ4を充電する。コンデンサ
Ｃ4にかかる電圧は徐々に上昇していく。トランジスタ
ＴＲ2のゲートＧに印加される電圧は、当初は０である
ので、そのドレインＤとソースＳ間の導通抵抗は（ｅ）
に示すように数ＭΩと極めて高い。従って、平滑コンデ
ンサＣ1を介して流れる入力電流Ｉpは小さい値に抑制さ
れ、突入電流が抑制される。図３の（ｆ）のＩp1は抑制
された突入電流値を示す。図７の（ｄ）に示す従来装置
と同様の電流抑制効果が出ていることが分かる。
れると、交流入力電圧ｅiの半波（正弦波電圧の正の部
分）を整流用ダイオードＤ10で整流し、抵抗Ｒ5を介し
て充放電回路のコンデンサＣ4を充電する。コンデンサ
Ｃ4にかかる電圧は徐々に上昇していく。トランジスタ
ＴＲ2のゲートＧに印加される電圧は、当初は０である
ので、そのドレインＤとソースＳ間の導通抵抗は（ｅ）
に示すように数ＭΩと極めて高い。従って、平滑コンデ
ンサＣ1を介して流れる入力電流Ｉpは小さい値に抑制さ
れ、突入電流が抑制される。図３の（ｆ）のＩp1は抑制
された突入電流値を示す。図７の（ｄ）に示す従来装置
と同様の電流抑制効果が出ていることが分かる。
【００３１】コンデンサＣ4にかかる電圧が図３の
（ｄ）に示すように上昇していくにつれて、トランジス
タＴＲ2のドレインＤとソースＳ間の抵抗は同（ｅ）に
示すように当初の数ＭΩから数ｍΩへと徐々に小さくな
っていく。そして、コンデンサＣ 4にかかる電圧が所定
値以上になると、ツェナーダイオードＤ7がその値をツ
ェナー電圧にクランプするので、トランジスタＴＲ2の
ドレインＤとソースＳ間の導通抵抗値は数ｍΩの一定値
となる。
（ｄ）に示すように上昇していくにつれて、トランジス
タＴＲ2のドレインＤとソースＳ間の抵抗は同（ｅ）に
示すように当初の数ＭΩから数ｍΩへと徐々に小さくな
っていく。そして、コンデンサＣ 4にかかる電圧が所定
値以上になると、ツェナーダイオードＤ7がその値をツ
ェナー電圧にクランプするので、トランジスタＴＲ2の
ドレインＤとソースＳ間の導通抵抗値は数ｍΩの一定値
となる。
【００３２】一方、平滑コンデンサＣ1にはブリッジ整
流回路３より図３の（ｃ）に示すように電荷が充電され
ていき、平滑コンデンサＣ1にかかる電圧Ｖc1が所定値
になると、スイッチング制御回路２はスイッチング動作
を開始する。図のＩpはこの時に電界効果トランジスタ
ＴＲ2に流れる電流である。電力変換トランスＴ2を介し
て２次側に伝達された高周波交流は、ダイオードＤ5と
Ｄ6よりなる整流回路により整流されて、リアクトルＬ1
と平滑コンデンサＣ2により平滑されて平坦な特性の直
流電圧となる。この直流電圧が電源装置の出力となり、
負荷Ｒ0に負荷電流を供給する。
流回路３より図３の（ｃ）に示すように電荷が充電され
ていき、平滑コンデンサＣ1にかかる電圧Ｖc1が所定値
になると、スイッチング制御回路２はスイッチング動作
を開始する。図のＩpはこの時に電界効果トランジスタ
ＴＲ2に流れる電流である。電力変換トランスＴ2を介し
て２次側に伝達された高周波交流は、ダイオードＤ5と
Ｄ6よりなる整流回路により整流されて、リアクトルＬ1
と平滑コンデンサＣ2により平滑されて平坦な特性の直
流電圧となる。この直流電圧が電源装置の出力となり、
負荷Ｒ0に負荷電流を供給する。
【００３３】一方、出力電圧は抵抗Ｒ2とＲ3よりなる分
圧回路により、その出力電圧値が検出され、スイッチン
グ制御回路２に与えられる。該スイッチング制御回路２
は、この出力電圧を予め決められた基準電圧と比較し、
出力電圧が一定値となるように、スイッチングトランジ
スタＴＲ1の導通時間を制御するＰＷＭ制御を行なう。
ここで、スイッチング制御回路２の入力と出力間を電気
的に絶縁すると、この電源装置は電力変換トランス１次
側と２次側とが完全に絶縁された電源装置となる。
圧回路により、その出力電圧値が検出され、スイッチン
グ制御回路２に与えられる。該スイッチング制御回路２
は、この出力電圧を予め決められた基準電圧と比較し、
出力電圧が一定値となるように、スイッチングトランジ
スタＴＲ1の導通時間を制御するＰＷＭ制御を行なう。
ここで、スイッチング制御回路２の入力と出力間を電気
的に絶縁すると、この電源装置は電力変換トランス１次
側と２次側とが完全に絶縁された電源装置となる。
【００３４】ここで、抵抗値制御回路として機能する電
界効果トランジスタＴＲ2の動作に付いて、詳細に説明
する。図４はトランジスタＴＲ2の動作特性例を示す図
である。（ａ）はＴＲ2のゲートとソース間電圧Ｖ
GSを、（ｂ）はＴＲ2のドレインとソース間の抵抗（導
通抵抗）ＲDSを、（ｃ）は入力電流Ｉp（図ではトラン
ジスタのドレインとソース間に流れる電流という意味で
ＩDとして示す）をそれぞれ示している。
界効果トランジスタＴＲ2の動作に付いて、詳細に説明
する。図４はトランジスタＴＲ2の動作特性例を示す図
である。（ａ）はＴＲ2のゲートとソース間電圧Ｖ
GSを、（ｂ）はＴＲ2のドレインとソース間の抵抗（導
通抵抗）ＲDSを、（ｃ）は入力電流Ｉp（図ではトラン
ジスタのドレインとソース間に流れる電流という意味で
ＩDとして示す）をそれぞれ示している。
【００３５】電源スイッチＳＷ1を投入すると、充放電
回路５の電圧（とりもなおさずＴＲ2のゲートとソース
間に印加される電圧ＶGS）は（ａ）に示すように徐々に
上昇していく。ゲートソース間電圧ＶGSが所定値以下の
間は、トランジスタＴＲ2のドレインとソース間の抵抗
ＲDSは（ｂ）に示すように数ＭΩある。従って、電源ス
イッチＳＷ1を投入した時に流れる突入電流は交流入力
の振幅をｅi、トランジスタＴＲ2のドレイン−ソース間
抵抗をＲDSとしてｅi／ＲDSと表され、突入電流を抑制
することができる。（ｃ）のＩpsがこの時の入力電流で
あり、その値は例えば０．１ｍＡ程度である。
回路５の電圧（とりもなおさずＴＲ2のゲートとソース
間に印加される電圧ＶGS）は（ａ）に示すように徐々に
上昇していく。ゲートソース間電圧ＶGSが所定値以下の
間は、トランジスタＴＲ2のドレインとソース間の抵抗
ＲDSは（ｂ）に示すように数ＭΩある。従って、電源ス
イッチＳＷ1を投入した時に流れる突入電流は交流入力
の振幅をｅi、トランジスタＴＲ2のドレイン−ソース間
抵抗をＲDSとしてｅi／ＲDSと表され、突入電流を抑制
することができる。（ｃ）のＩpsがこの時の入力電流で
あり、その値は例えば０．１ｍＡ程度である。
【００３６】ここで、ゲートソース間電圧ＶGSが所定値
に達すると、ドレインソース間抵抗ＲDSは（ｂ）に示す
ように急激に減少してきて数ｍΩ程度まで下がる。この
結果、トランジスタＴＲ2に流れる電流ＩDは（ｃ）に示
すように一つのピークを持つ。このピーク値をＩp1とす
ると、Ｉp1は次式で表される。
に達すると、ドレインソース間抵抗ＲDSは（ｂ）に示す
ように急激に減少してきて数ｍΩ程度まで下がる。この
結果、トランジスタＴＲ2に流れる電流ＩDは（ｃ）に示
すように一つのピークを持つ。このピーク値をＩp1とす
ると、Ｉp1は次式で表される。
【００３７】Ｉp1＝（ｅi−Ｖc1）／ＲDS ここで、ｅiは交流入力電圧の振幅、Ｖciは平滑コンデ
ンサＣ1にかかる電圧、Ｒ DSはトランジスタＴＲ2のドレ
インＤとソースＳ間の抵抗である。この時の電流ピーク
値の値は例えば１０Ａ程度である。
ンサＣ1にかかる電圧、Ｒ DSはトランジスタＴＲ2のドレ
インＤとソースＳ間の抵抗である。この時の電流ピーク
値の値は例えば１０Ａ程度である。
【００３８】（２）電源スイッチＳＷ1断時 電源スイッチＳＷ1を断にすると、突入電流抑制用トラ
ンジスタＴＲ2のゲートＧに印加される電圧は、急激に
低下する。コンデンサＣ4にチャージ（充電）されてい
た電荷は、これと並列に接続された抵抗Ｒ6で消費され
るためである。この結果、トランジスタＴＲ2は急激に
オフとなる。
ンジスタＴＲ2のゲートＧに印加される電圧は、急激に
低下する。コンデンサＣ4にチャージ（充電）されてい
た電荷は、これと並列に接続された抵抗Ｒ6で消費され
るためである。この結果、トランジスタＴＲ2は急激に
オフとなる。
【００３９】ここで、若し放電抵抗Ｒ6を設けなかった
場合、コンデンサＣ4に充電された電荷が放電されずに
残り、次回の電源スイッチＳＷ1投入時に、トランジス
タＴＲ2の導通抵抗があることになり、過大な突入電流
が流れるおそれがある。そこで、コンデンサＣ4に充電
されている電荷を放電させるために、抵抗Ｒ6が設けら
れ、放電回路を構成せしめている。
場合、コンデンサＣ4に充電された電荷が放電されずに
残り、次回の電源スイッチＳＷ1投入時に、トランジス
タＴＲ2の導通抵抗があることになり、過大な突入電流
が流れるおそれがある。そこで、コンデンサＣ4に充電
されている電荷を放電させるために、抵抗Ｒ6が設けら
れ、放電回路を構成せしめている。
【００４０】それと同時に、平滑コンデンサＣ1にかか
る電圧も減少し、装置は動作を停止し、出力電圧は０に
なる。このように、この実施の形態例によれば、充放電
回路で抵抗値制御回路として動作する電界効果トランジ
スタＴＲ2のゲートＧに与えるゲート電圧を制御するこ
とにより、電源スイッチＳＷ1投入時に発生する突入電
流を大幅に抑制することができる。また、この実施の形
態例によれば、突入電流抑制回路としての従来装置のよ
うな電力変換トランスの第３巻線や電流抑制用抵抗を必
要としないので、装置を小型化することができる。
る電圧も減少し、装置は動作を停止し、出力電圧は０に
なる。このように、この実施の形態例によれば、充放電
回路で抵抗値制御回路として動作する電界効果トランジ
スタＴＲ2のゲートＧに与えるゲート電圧を制御するこ
とにより、電源スイッチＳＷ1投入時に発生する突入電
流を大幅に抑制することができる。また、この実施の形
態例によれば、突入電流抑制回路としての従来装置のよ
うな電力変換トランスの第３巻線や電流抑制用抵抗を必
要としないので、装置を小型化することができる。
【００４１】また、この実施の形態例によれば、抵抗値
制御回路６としてゲートに与える電圧によりドレインと
ソース間の抵抗が変化する電界効果トランジスタを用い
ることにより、抵抗値制御回路を極めて簡単な構成で実
現することができる。
制御回路６としてゲートに与える電圧によりドレインと
ソース間の抵抗が変化する電界効果トランジスタを用い
ることにより、抵抗値制御回路を極めて簡単な構成で実
現することができる。
【００４２】更に、この実施の形態例によれば、充放電
回路に供給するための整流回路をダイオード１個を用い
て構成することにより、簡単な構成の電流供給回路を実
現することができる。
回路に供給するための整流回路をダイオード１個を用い
て構成することにより、簡単な構成の電流供給回路を実
現することができる。
【００４３】図５は本発明の第２の実施の形態例を示す
回路図である。図２と同一のものは、同一の符号を付し
て示す。図２の実施の形態例と異なる点は、第２の整流
回路４がダイオードＤ10とダイオードＤ11による全波整
流回路となっている点である。ダイオードＤ11のアノー
ドには、電源１の他端が接続されている。その他の構成
は、図２と全く同じである。このように構成された回路
の動作を説明すれば、以下の通りである。
回路図である。図２と同一のものは、同一の符号を付し
て示す。図２の実施の形態例と異なる点は、第２の整流
回路４がダイオードＤ10とダイオードＤ11による全波整
流回路となっている点である。ダイオードＤ11のアノー
ドには、電源１の他端が接続されている。その他の構成
は、図２と全く同じである。このように構成された回路
の動作を説明すれば、以下の通りである。
【００４４】電源スイッチＳＷ1が投入されると、ダイ
オードＤ10とダイオードＤ11による全波整流回路は入力
交流電圧ｅiを全波整流する。この全波整流回路４から
充放電回路に電流が供給され、コンデンサＣ4の充電電
圧（ＶGS）は、図３の（ｄ）に破線で示すように、半波
整流回路の場合よりも高めの電圧波形となる。全波整流
回路を用いることにより、充放電回路のコンデンサＣ4
の容量を小さくすることが可能となる。それ以外の動作
及び効果は、図２に示す実施の形態例と全く同じである
ので、以降の説明は省略する。
オードＤ10とダイオードＤ11による全波整流回路は入力
交流電圧ｅiを全波整流する。この全波整流回路４から
充放電回路に電流が供給され、コンデンサＣ4の充電電
圧（ＶGS）は、図３の（ｄ）に破線で示すように、半波
整流回路の場合よりも高めの電圧波形となる。全波整流
回路を用いることにより、充放電回路のコンデンサＣ4
の容量を小さくすることが可能となる。それ以外の動作
及び効果は、図２に示す実施の形態例と全く同じである
ので、以降の説明は省略する。
【００４５】前述の実施の形態例では、抵抗値制御回路
６として電界効果トランジスタ（ＦＥＴ）を用いたが、
本発明はこれに限るものではなく、制御電圧を受けてそ
の導通抵抗値を可変する構成のものであれば、どのよう
な構成の回路であってもよい。また、ＤＣ−ＤＣコンバ
ータ部のスイッチング素子として、電界効果トランジス
タを用いたが、本発明はこれに限るものではなく、その
他のスイッチング素子、例えばバイポーラトランジスタ
等を用いることができる。
６として電界効果トランジスタ（ＦＥＴ）を用いたが、
本発明はこれに限るものではなく、制御電圧を受けてそ
の導通抵抗値を可変する構成のものであれば、どのよう
な構成の回路であってもよい。また、ＤＣ−ＤＣコンバ
ータ部のスイッチング素子として、電界効果トランジス
タを用いたが、本発明はこれに限るものではなく、その
他のスイッチング素子、例えばバイポーラトランジスタ
等を用いることができる。
【００４６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）交流を入力とし、スイッチング素子の導通時間を
制御して直流出力電圧を安定化させるＡＣ−ＤＣコンバ
ータ方式の電源装置において、電力変換トランス１次側
に直列に接続され、制御電圧によりその抵抗値が変化す
る抵抗値制御回路と、交流電圧を入力して整流する整流
回路と、該整流回路の出力を受ける充放電回路とを具備
し、前記充放電回路出力で前記抵抗値制御回路の導通抵
抗を制御することにより、電力変換トランスの第３巻線
や、突入電流抑制用の抵抗を設ける必要がなく、かつ小
型の交流入力用電源装置を提供することができる。
よれば、 （１）交流を入力とし、スイッチング素子の導通時間を
制御して直流出力電圧を安定化させるＡＣ−ＤＣコンバ
ータ方式の電源装置において、電力変換トランス１次側
に直列に接続され、制御電圧によりその抵抗値が変化す
る抵抗値制御回路と、交流電圧を入力して整流する整流
回路と、該整流回路の出力を受ける充放電回路とを具備
し、前記充放電回路出力で前記抵抗値制御回路の導通抵
抗を制御することにより、電力変換トランスの第３巻線
や、突入電流抑制用の抵抗を設ける必要がなく、かつ小
型の交流入力用電源装置を提供することができる。
【００４７】（２）この場合において、前記抵抗値制御
回路として、ゲートに与える電圧によりドレインとソー
ス間の抵抗が変化する電界効果トランジスタを用いるこ
とにより、制御電圧によりその導通抵抗を変化させるこ
とができる抵抗値制御回路６として電界効果トランジス
タ（ＦＥＴ）を用いることにより、抵抗値制御回路６を
極めて簡単な構成で実現することができる。
回路として、ゲートに与える電圧によりドレインとソー
ス間の抵抗が変化する電界効果トランジスタを用いるこ
とにより、制御電圧によりその導通抵抗を変化させるこ
とができる抵抗値制御回路６として電界効果トランジス
タ（ＦＥＴ）を用いることにより、抵抗値制御回路６を
極めて簡単な構成で実現することができる。
【００４８】（３）また、前記整流回路として、ダイオ
ード１個を用いた半波整流回路又はダイオード２個を用
いた全波整流回路を用いることにより、前記充放電回路
に電流を供給する回路を簡単な構成で実現することがで
きる。
ード１個を用いた半波整流回路又はダイオード２個を用
いた全波整流回路を用いることにより、前記充放電回路
に電流を供給する回路を簡単な構成で実現することがで
きる。
【図１】本発明の原理回路図である。
【図２】本発明の第１の実施の形態例を示す回路図であ
る。
る。
【図３】本発明回路の各部の動作波形例を示す図であ
る。
る。
【図４】ＴＲ2の動作特性例を示す図である。
【図５】本発明の第２の実施の形態例を示す回路図であ
る。
る。
【図６】従来回路の構成を示す図である。
【図７】従来回路の各部の動作波形例を示す図である。
１ 交流電源 ２ スイッチング制御回路 ３ 第１の整流回路 ４ 第２の整流回路 ５ 充放電回路 ６ 抵抗値制御回路 ７ 第３の整流回路 Ｃ1 平滑コンデンサ Ｃ2 平滑コンデンサ Ｔ2 電力変換トランス ＳＷ1 電源スイッチ ＳＷ2 スイッチング素子
Claims (3)
- 【請求項１】 交流を入力とし、スイッチング素子の導
通時間を制御して直流出力電圧を安定化させるＡＣ−Ｄ
Ｃコンバータ方式の電源装置において、 電力変換トランス１次側に直列に接続され、制御電圧に
よりその抵抗値が変化する抵抗値制御回路と、 交流電圧を入力して整流する整流回路と、 該整流回路の出力を受ける充放電回路とを具備し、前記
充放電回路出力で前記抵抗値制御回路の導通抵抗を制御
するようにしたことを特徴とする交流入力用電源装置。 - 【請求項２】 前記抵抗値制御回路として、ゲートに与
える電圧によりドレインとソース間の抵抗が変化する電
界効果トランジスタを用いることを特徴とする請求項１
記載の交流入力用電源装置。 - 【請求項３】 前記整流回路として、ダイオード１個を
用いた半波整流回路又はダイオード２個を用いた全波整
流回路を用いることを特徴とする請求項１記載の交流入
力用電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32278796A JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32278796A JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10174438A true JPH10174438A (ja) | 1998-06-26 |
| JP3670419B2 JP3670419B2 (ja) | 2005-07-13 |
Family
ID=18147636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32278796A Expired - Fee Related JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670419B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354776A (ja) * | 2004-06-09 | 2005-12-22 | Foster Electric Co Ltd | スイッチング電源装置 |
| JP2009503684A (ja) * | 2005-07-26 | 2009-01-29 | ノーグレン・インコーポレーテッド | Ａｃ／ｄｃ電気切換回路 |
| JP2015171297A (ja) * | 2014-03-10 | 2015-09-28 | 富士通株式会社 | 電源回路 |
-
1996
- 1996-12-03 JP JP32278796A patent/JP3670419B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354776A (ja) * | 2004-06-09 | 2005-12-22 | Foster Electric Co Ltd | スイッチング電源装置 |
| JP2009503684A (ja) * | 2005-07-26 | 2009-01-29 | ノーグレン・インコーポレーテッド | Ａｃ／ｄｃ電気切換回路 |
| JP2015171297A (ja) * | 2014-03-10 | 2015-09-28 | 富士通株式会社 | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3670419B2 (ja) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
| US9837917B1 (en) | X-cap. discharge method for flyback converter | |
| US20030026115A1 (en) | Switching-type DC-DC converter | |
| JPS62178169A (ja) | スイツチング損失のないシングルエンデツド型直流一直流変換装置 | |
| US6493245B1 (en) | Inrush current control for AC to DC converters | |
| US20060164868A1 (en) | Capacitively coupled power supply | |
| JP3349781B2 (ja) | スイッチングレギュレータ電源装置 | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| US6243275B1 (en) | Dc to dc power converter using synchronously switched switches | |
| US5687065A (en) | Pre-regulator with light switch to limit voltage ringing on turn-off | |
| JP2004222429A (ja) | スイッチング電源装置 | |
| JP3670419B2 (ja) | 交流入力用電源装置 | |
| JP3402031B2 (ja) | 直流電源装置 | |
| US6472830B2 (en) | Discharge lamp lighting circuit | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JPH10243638A (ja) | スイッチング電源装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH0823676A (ja) | 電圧変換装置 | |
| KR20030005785A (ko) | 스너버 회로 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JP2000102245A (ja) | 共振スイッチ | |
| JP2000333452A (ja) | フォワードコンバータ | |
| JP3257014B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050112 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050317 Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120422 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |