JP3670419B2 - 交流入力用電源装置 - Google Patents
交流入力用電源装置 Download PDFInfo
- Publication number
- JP3670419B2 JP3670419B2 JP32278796A JP32278796A JP3670419B2 JP 3670419 B2 JP3670419 B2 JP 3670419B2 JP 32278796 A JP32278796 A JP 32278796A JP 32278796 A JP32278796 A JP 32278796A JP 3670419 B2 JP3670419 B2 JP 3670419B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- resistor
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は交流を入力とし、スイッチング素子の導通時間を制御して直流出力電圧を安定化させるAC−DCコンバータ方式の交流入力用電源装置に関し、更に詳しくは電源スイッチを投入した時に流れる突入電流(ラッシュカレント)の抑制を図った交流入力用電源装置に関する。
【0002】
【従来の技術】
交流を入力とし、スイッチング素子の導通時間を制御して直流出力電圧を安定化させるAC−DCコンバータ方式の交流入力用電源装置では、電源スイッチを投入した時に流れる過大な突入電流(ラッシュカレント)を抑制する回路を具備しているのが普通である。その理由は、第1に入力電力設備を小さくすることができ、第2に小型の整流ダイオードを用いることができるからである。
【0003】
図6は交流入力用電源装置の従来回路の構成例を示す図である。図において、1は交流電圧を発生する交流電源、D1〜D4は整流用ダイオードであり、3はこれらダイオードを用いて構成されるブリッジ整流回路で、交流電圧を入力して直流電圧に変換するものである。SW1は交流電源をオン/オフする電源スイッチである。
【0004】
CR1はブリッジ整流回路3に直列に接続されたサイリスタ、R1は該サイリスタCR1と並列に接続された抵抗である。ブリッジ整流回路3の出力は、サイリスタCR1と抵抗R1の並列回路を介して電力変換トランスT1の1次側巻線N1に接続される。
【0005】
高周波トランスT1には、第1巻線N1と第2巻線N2と第3巻線N3が設けられている。第1巻線N1と第3巻線N3とは直列に接続されており、第3巻線N3の他端は整流用ダイオードD7のアノードに接続されている。R4はダイオードD7と直列に接続された抵抗、C3は抵抗R4の他端と接続された平滑コンデンサである。コンデンサC3に充電される電圧は、前記サイリスタCR1のゲートに接続されている。サイリスタCR1と抵抗R1の並列回路と、電力変換トランスT1の第3巻線N3,ダイオードD7,抵抗R4及びコンデンサC3とで突入電流抑制回路を構成している。
【0006】
C1はブリッジ整流回路3の出力を平滑する平滑コンデンサであり、サイリスタCR1の一端とコモンライン間に接続されている。該コンデンサC1としては、通常は大容量の電解コンデンサが用いられる。TR1は電力変換トランスT1の第1巻線に直列に接続されたスイッチング素子としての電界効果トランジスタ(FET)である。
【0007】
電力変換トランスT1の2次側において、D5,D6は2次側(第2巻線N2側)に発生した高周波電圧を直流電圧に変換する整流用ダイオードである。L1はこれら整流用ダイオードのカソード側に接続される平滑用のリアクトル、C2は該リアクトルL1の他端とコモンライン間に接続される平滑コンデンサである。
【0008】
R2とR3は直列に接続された分圧用抵抗、R0は負荷抵抗である。2は分圧用抵抗R2とR3の接続点から取り出した分圧電圧を、制御電圧として入力し、スイッチングトランジスタTR1の導通時間を制御して、電力変換トランスT1の2次側の出力電圧が一定になるようにするスイッチング制御回路である。該スイッチング制御回路2を入力側と出力側とで電気的に絶縁すると、電力変換トランスT1の1次側と2次側が絶縁された電源装置を実現することができる。このように構成された回路の動作を説明すれば、以下の通りである。
【0009】
図7は従来回路の各部の動作波形を示す図である。(a)は交流電源1の入力波形eiを、(b)は電源スイッチSW1のオン/オフ状態を、(c)は平滑コンデンサC1の電圧Vc1を、(d)は整流回路3に流れる入力電流Ipをそれぞれ示している。
【0010】
今、電源スイッチSW1を投入すると、ブリッジ整流回路3の出力は、(a)の破線で示すように直流の脈流となる。この脈流は、平滑コンデンサC1にて平滑され、(c)に示すような波形となる。今、仮に抵抗R1が接続されていない状態を考える。電源スイッチSW1を投入した時点では、平滑コンデンサC1には電荷が蓄積されていないので、コンデンサ電圧Vc1は0である。従ってブリッジ整流回路3で整流された電圧がもろにコンデンサC1にかかり、大きな突入電流(ラッシュカレント)が流れる。
【0011】
しかしながら、実際には抵抗R1が接続されているので、流れる突入電流はブリッジ整流回路出力をV、抵抗R1の値としてR1をそのまま用いるものとすると、V/R1となり、抑制されることになる。この時点では、コンデンサC3には電圧が発生していないのでサイリスタCR1はオフである。この結果、電源スイッチSW1投入時の突入電流(交流電源1側からの入力電流)Ip1は図7の(d)に示すように抑制されたものとなる。
【0012】
この間に電力変換トランスT1の第3巻線N3には電圧が発生し、ダイオードD7で整流された後、抵抗R4とコンデンサC3とで構成される充電回路に入る。該充電回路では、コンデンサC3にかかる電圧が徐々に増加していき、ある所定値に達すると、サイリスタCR1は急激にオンになる。その後は、サイリスタCR1は電源スイッチSW1をオフにしないかぎり常時オン状態となる。オン状態では、その抵抗値は数Ω程度と小さいので、サイリスタCR1と抵抗R1の並列回路は短絡されているものとみなせる。
【0013】
このようにして、突入電流を抑制した後は、平滑コンデンサC1に電荷が充電され、電圧が徐々に上昇すると、スイッチング制御回路2がスイッチングトランジスタTR1を制御し、DC−DCコンバータ動作となる。この時、電力変換トランスT1の2次側に発生した交流電圧は、全波整流回路により整流された後、リアクトルL1と平滑コンデンサC2による平滑作用により平坦な直流電圧となる。負荷R0には、直流電流が供給される。
【0014】
2次側直流電圧値は、抵抗R2とR3による分圧回路でモニタされてスイッチング制御回路2に与えられる。該スイッチング制御回路2は、この出力電圧値を基準値と比較し、出力電圧が一定値となるように、スイッチングトランジスタTR1の導通時間を制御する(PWM動作)。
【0015】
【発明が解決しようとする課題】
前述した従来の電源装置では、突入電流抑圧のために、サイリスタを使用し、電源スイッチ投入(SW1オン)時に流れる過大電流を抑制しているが、このサイリスタを動作させるために、電力変換トランスT1に第3巻線N3が必要であった。また、電源スイッチ投入時の初期に平滑コンデンサC1に充電すると共に突入電流を抑制するための抵抗R1が必要であり、この抵抗R1には大電流が流れるため、大電力抵抗が必要であった。これは小型化を阻害する要因であった。
【0016】
この抵抗R1がなければ、電源スイッチSW1を投入しても、サイリスタCR1はオフの状態にあるので、平滑コンデンサC1に充電電流が流れず、電源装置としてはこのままでは動作できない。
【0017】
また、電力変換トランスT1の第3巻線N3がなければ、電源スイッチSW1を投入しても、サイリスタをオンにすることはできず、平滑コンデンサC1に充電電流が流れず、電源装置としてはこのままでは動作できない。
【0018】
本発明はこのような課題に鑑みてなされたものであって、電力変換トランスの第3巻線や、突入電流抑制用の抵抗を設ける必要がなく、かつ小型の交流入力用電源装置を提供することを目的としている。
【0019】
【課題を解決するための手段】
(1)図1は本発明の原理回路図である。図6と同一のものは、同一の符号を付して示す。図において、1は交流電源、SW1は電源オン/オフスイッチ、3は交流電源からの交流電圧を受けて整流する第1の整流回路である。該第1の整流回路3としては、例えば図6に示すような整流ダイオードを4個用いたブリッジ整流回路が用いられる。
【0020】
4は同じく交流入力を受けて整流する第2の整流回路である。該第2の整流回路としては、図2に示すような半波整流回路が用いられる。5は該第2の整流回路4の出力を受けて内部のコンデンサに電荷を充電し、放電する充放電回路である。6は電力変換トランスT2の1次側に直列に接続され、該充放電回路5の出力を制御信号として受け、該制御信号によりその導通抵抗値が変化する抵抗値制御回路である。T2は1次巻線と2次巻線からなる電力変換トランスで、第3巻線は持っていない。抵抗値制御回路6は、電力変換トランスT2の1次側に直列に接続されている。
【0021】
C1は第1の整流回路3の出力を平滑する平滑コンデンサ、、SW2は平滑コンデンサC1に蓄えられた直流電圧を電力変換トランスT2を介してオン/オフするスイッチング素子である。7は該電力変換トランスT2の2次側出力を整流する第3の整流回路である。C2は該第3の整流回路7の出力を平滑する平滑コンデンサである。このコンデンサC2の両端からDC出力が取り出される。2はこの出力電圧を検出し、出力電圧と所定の基準値を比較し、出力電圧が所定の値になるように、スイッチング素子SW2の導通時間を制御するスイッチング制御回路である。
【0022】
この発明の構成によれば、電源スイッチSW1を投入した時には、第2の整流回路4から充放電回路5に電流が供給され、内部コンデンサにかかる電圧を徐々に上昇させ、この内部コンデンサにかかる電圧が抵抗値制御回路6に制御電圧として印加され、最初は小電圧が印加されるので、抵抗値制御回路6の導通抵抗は極めて大きく、突入電流はこの抵抗値制御回路6の高抵抗のために抑制される。この結果、抵抗値制御回路6を流れる電流IPは抑制されたものとなる。また、この発明の構成によれば、従来の電流抑制抵抗R1と電力変換トランスT2の第3巻線も不要となるので、装置の小型化が図れる。
また、前記抵抗値制御回路6として、ゲートに与える電圧によりドレインとソース間の抵抗が変化する電界効果トランジスタ(FET)を用いるので、抵抗値制御回路6を極めて簡単な構成で実現することができる。また、前記整流回路4として、ダイオード1個を用いた半波整流回路又はダイオード2個を用いた全波整流回路を用いるので、前記充放電回路5に電流を供給する回路を簡単な構成で実現することができる。
【0026】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
図2は本発明の第1の実施の形態例を示す回路図である。図1,図6と同一のものは、同一の符号を付して示す。D10は第2の整流回路を構成するダイオードである。該ダイオードD10のカソード側には抵抗R5が接続され、該抵抗R5の他端は電界効果トランジスタTR2のゲートGに接続されている。トランジスタTR2は電力変換トランスT2の1次側に直列に接続されている。
【0027】
C4は抵抗R5の他端とコモンライン間に接続されるコンデンサ、R6は該コンデンサC4と並列接続される抵抗、D7は同じくコンデンサC4と並列接続される電圧クランプ用のツェナーダイオードである。これら抵抗R5,R6,コンデンサC4,ツェナーダイオードD7とで図1の充放電回路5を構成している。
【0028】
トランジスタTR2のドレインDとソースSは電力変換トランスT2の1次側に直列に接続され、該トランジスタTR2はゲートに印加させる制御電圧によりドレインDとソースS間の導通抵抗が変化する抵抗値制御回路6(図1参照)を構成している。前記充放電回路の出力電圧は、トランジスタTR2のゲートGとソースS間に印加され、該トランジスタTR2のドレインDとソースS間の導通抵抗を制御するようになっている。その他の構成は、電力変換トランスT2に第3巻線がない点、サイリスタCR1と電流抑制用抵抗R1及びサイリスタCR1の点弧回路がない点を除いて図6と同じである。このように構成された回路の動作を説明すれば、以下の通りである。
【0029】
図3は本発明の回路の各部の動作波形を示す図である。(a)は交流入力電圧波形を、(b)は電源スイッチSW1のオン/オフを、(c)は平滑コンデンサC1にかかる電圧Vc1を、(d)はトランジスタTR2のゲート−ソース間電圧VGSを、(e)は抵抗値制御用(突入電流抑制用)電界効果トランジスタTR2のドレインDとソースS間の抵抗を、(f)は交流電源1からの入力電流Ipをそれぞれ示す。
【0030】
(1)電源スイッチSW1投入時
第3図(b)に示すように電源スイッチSW1が投入されると、交流入力電圧eiの半波(正弦波電圧の正の部分)を整流用ダイオードD10で整流し、抵抗R5を介して充放電回路のコンデンサC4を充電する。コンデンサC4にかかる電圧は徐々に上昇していく。トランジスタTR2のゲートGに印加される電圧は、当初は0であるので、そのドレインDとソースS間の導通抵抗は(e)に示すように数MΩと極めて高い。従って、平滑コンデンサC1を介して流れる入力電流Ipは小さい値に抑制され、突入電流が抑制される。図3の(f)のIp1は抑制された突入電流値を示す。図7の(d)に示す従来装置と同様の電流抑制効果が出ていることが分かる。
【0031】
コンデンサC4にかかる電圧が図3の(d)に示すように上昇していくにつれて、トランジスタTR2のドレインDとソースS間の抵抗は同(e)に示すように当初の数MΩから数mΩへと徐々に小さくなっていく。そして、コンデンサC4にかかる電圧が所定値以上になると、ツェナーダイオードD7がその値をツェナー電圧にクランプするので、トランジスタTR2のドレインDとソースS間の導通抵抗値は数mΩの一定値となる。
【0032】
一方、平滑コンデンサC1にはブリッジ整流回路3より図3の(c)に示すように電荷が充電されていき、平滑コンデンサC1にかかる電圧Vc1が所定値になると、スイッチング制御回路2はスイッチング動作を開始する。図のIpはこの時に電界効果トランジスタTR2に流れる電流である。電力変換トランスT2を介して2次側に伝達された高周波交流は、ダイオードD5とD6よりなる整流回路により整流されて、リアクトルL1と平滑コンデンサC2により平滑されて平坦な特性の直流電圧となる。この直流電圧が電源装置の出力となり、負荷R0に負荷電流を供給する。
【0033】
一方、出力電圧は抵抗R2とR3よりなる分圧回路により、その出力電圧値が検出され、スイッチング制御回路2に与えられる。該スイッチング制御回路2は、この出力電圧を予め決められた基準電圧と比較し、出力電圧が一定値となるように、スイッチングトランジスタTR1の導通時間を制御するPWM制御を行なう。ここで、スイッチング制御回路2の入力と出力間を電気的に絶縁すると、この電源装置は電力変換トランス1次側と2次側とが完全に絶縁された電源装置となる。
【0034】
ここで、抵抗値制御回路として機能する電界効果トランジスタTR2の動作に付いて、詳細に説明する。図4はトランジスタTR2の動作特性例を示す図である。(a)はTR2のゲートとソース間電圧VGSを、(b)はTR2のドレインとソース間の抵抗(導通抵抗)RDSを、(c)は入力電流Ip(図ではトランジスタのドレインとソース間に流れる電流という意味でIDとして示す)をそれぞれ示している。
【0035】
電源スイッチSW1を投入すると、充放電回路5の電圧(とりもなおさずTR2のゲートとソース間に印加される電圧VGS)は(a)に示すように徐々に上昇していく。ゲートソース間電圧VGSが所定値以下の間は、トランジスタTR2のドレインとソース間の抵抗RDSは(b)に示すように数MΩある。従って、電源スイッチSW1を投入した時に流れる突入電流は交流入力の振幅をei、トランジスタTR2のドレイン−ソース間抵抗をRDSとしてei/RDSと表され、突入電流を抑制することができる。(c)のIpsがこの時の入力電流であり、その値は例えば0.1mA程度である。
【0036】
ここで、ゲートソース間電圧VGSが所定値に達すると、ドレインソース間抵抗RDSは(b)に示すように急激に減少してきて数mΩ程度まで下がる。この結果、トランジスタTR2に流れる電流IDは(c)に示すように一つのピークを持つ。このピーク値をIp1とすると、Ip1は次式で表される。
【0037】
Ip1=(ei−Vc1)/RDS
ここで、eiは交流入力電圧の振幅、Vciは平滑コンデンサC1にかかる電圧、RDSはトランジスタTR2のドレインDとソースS間の抵抗である。この時の電流ピーク値の値は例えば10A程度である。
【0038】
(2)電源スイッチSW1断時
電源スイッチSW1を断にすると、突入電流抑制用トランジスタTR2のゲートGに印加される電圧は、急激に低下する。コンデンサC4にチャージ(充電)されていた電荷は、これと並列に接続された抵抗R6で消費されるためである。この結果、トランジスタTR2は急激にオフとなる。
【0039】
ここで、若し放電抵抗R6を設けなかった場合、コンデンサC4に充電された電荷が放電されずに残り、次回の電源スイッチSW1投入時に、トランジスタTR2の導通抵抗があることになり、過大な突入電流が流れるおそれがある。そこで、コンデンサC4に充電されている電荷を放電させるために、抵抗R6が設けられ、放電回路を構成せしめている。
【0040】
それと同時に、平滑コンデンサC1にかかる電圧も減少し、装置は動作を停止し、出力電圧は0になる。
このように、この実施の形態例によれば、充放電回路で抵抗値制御回路として動作する電界効果トランジスタTR2のゲートGに与えるゲート電圧を制御することにより、電源スイッチSW1投入時に発生する突入電流を大幅に抑制することができる。また、この実施の形態例によれば、突入電流抑制回路としての従来装置のような電力変換トランスの第3巻線や電流抑制用抵抗を必要としないので、装置を小型化することができる。
【0041】
また、この実施の形態例によれば、抵抗値制御回路6としてゲートに与える電圧によりドレインとソース間の抵抗が変化する電界効果トランジスタを用いることにより、抵抗値制御回路を極めて簡単な構成で実現することができる。
【0042】
更に、この実施の形態例によれば、充放電回路に供給するための整流回路をダイオード1個を用いて構成することにより、簡単な構成の電流供給回路を実現することができる。
【0043】
図5は本発明の第2の実施の形態例を示す回路図である。図2と同一のものは、同一の符号を付して示す。図2の実施の形態例と異なる点は、第2の整流回路4がダイオードD10とダイオードD11による全波整流回路となっている点である。ダイオードD11のアノードには、電源1の他端が接続されている。その他の構成は、図2と全く同じである。このように構成された回路の動作を説明すれば、以下の通りである。
【0044】
電源スイッチSW1が投入されると、ダイオードD10とダイオードD11による全波整流回路は入力交流電圧eiを全波整流する。この全波整流回路4から充放電回路に電流が供給され、コンデンサC4の充電電圧(VGS)は、図3の(d)に破線で示すように、半波整流回路の場合よりも高めの電圧波形となる。全波整流回路を用いることにより、充放電回路のコンデンサC4の容量を小さくすることが可能となる。それ以外の動作及び効果は、図2に示す実施の形態例と全く同じであるので、以降の説明は省略する。
【0045】
前述の実施の形態例では、抵抗値制御回路6として電界効果トランジスタ(FET)を用いたが、本発明はこれに限るものではなく、制御電圧を受けてその導通抵抗値を可変する構成のものであれば、どのような構成の回路であってもよい。また、DC−DCコンバータ部のスイッチング素子として、電界効果トランジスタを用いたが、本発明はこれに限るものではなく、その他のスイッチング素子、例えばバイポーラトランジスタ等を用いることができる。
【0046】
【発明の効果】
以上、詳細に説明したように、本発明によれば、
交流を入力とし、スイッチング素子の導通時間を制御して直流出力電圧を安定化させるAC−DCコンバータ方式の電源装置において、電力変換トランス1次側に直列に接続され、制御電圧によりその抵抗値が変化するFET制御回路と、交流電圧を入力して整流する少なくともダイオード1個を用いる整流回路と、該整流回路の出力を受け、コンデンサと抵抗とツェナーダイオードよりなり、該コンデンサに蓄積される電圧で前記FET制御回路のゲート制御信号として用いる充放電回路とを具備し、前記充放電回路出力で前記FET制御回路の導通抵抗を制御することにより、
電力変換トランスの第3巻線や、突入電流抑制用の抵抗を設ける必要がなく、かつ小型の交流入力用電源装置を提供することができる。
また、前記抵抗値制御回路として、ゲートに与える電圧によりドレインとソース間の抵抗が変化する電界効果トランジスタを用いることにより、制御電圧によりその導通抵抗を変化させることができる抵抗値制御回路6とすることで、極めて簡単な構成で実現することができる。また、前記整流回路として、ダイオード1個を用いた半波整流回路又はダイオード2個を用いた全波整流回路を用いることにより、前記充放電回路に電流を供給する回路を簡単な構成で実現することができる。
【図面の簡単な説明】
【図1】本発明の原理回路図である。
【図2】本発明の第1の実施の形態例を示す回路図である。
【図3】本発明回路の各部の動作波形例を示す図である。
【図4】TR2の動作特性例を示す図である。
【図5】本発明の第2の実施の形態例を示す回路図である。
【図6】従来回路の構成を示す図である。
【図7】従来回路の各部の動作波形例を示す図である。
【符号の説明】
1 交流電源
2 スイッチング制御回路
3 第1の整流回路
4 第2の整流回路
5 充放電回路
6 抵抗値制御回路
7 第3の整流回路
C1 平滑コンデンサ
C2 平滑コンデンサ
T2 電力変換トランス
SW1 電源スイッチ
SW2 スイッチング素子
Claims (1)
- 交流を入力とし、スイッチング素子の導通時間を制御して直流出力電圧を安定化させるAC−DCコンバータ方式の電源装置において、
電力変換トランス1次側に直列に接続され、制御電圧によりその抵抗値が変化するFET制御回路と、
交流電圧を入力して整流する少なくともダイオード1個を用いる整流回路と、
該整流回路の出力を受け、コンデンサと抵抗とツェナーダイオードよりなり、該コンデンサに蓄積される電圧で前記FET制御回路のゲート制御信号として用いる充放電回路とを具備し、前記充放電回路出力で前記FET制御回路の導通抵抗を制御するようにしたことを特徴とする交流入力用電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32278796A JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32278796A JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10174438A JPH10174438A (ja) | 1998-06-26 |
JP3670419B2 true JP3670419B2 (ja) | 2005-07-13 |
Family
ID=18147636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32278796A Expired - Fee Related JP3670419B2 (ja) | 1996-12-03 | 1996-12-03 | 交流入力用電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3670419B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4509658B2 (ja) * | 2004-06-09 | 2010-07-21 | フォスター電機株式会社 | スイッチング電源装置 |
US7723864B2 (en) * | 2005-07-26 | 2010-05-25 | Norgren, Inc. | AC-to-DC electrical switching circuit |
JP6299292B2 (ja) * | 2014-03-10 | 2018-03-28 | 富士通株式会社 | 電源回路 |
-
1996
- 1996-12-03 JP JP32278796A patent/JP3670419B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10174438A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100806774B1 (ko) | Ac/dc 변환기 및 이를 이용한 ac/dc 변환 방법 | |
US4949234A (en) | High efficiency power factor correction circuit | |
JPH04299070A (ja) | スイッチングレギュレータ | |
JP4212366B2 (ja) | スイッチング電源装置 | |
US20090244930A1 (en) | Electrical dc-dc power converter with magnetically coupled switch control circuit | |
JP3670419B2 (ja) | 交流入力用電源装置 | |
JP6393962B2 (ja) | スイッチング電源装置 | |
JP2017229140A (ja) | 電源制御装置、半導体集積回路、および共振型コンバータ | |
JP3402031B2 (ja) | 直流電源装置 | |
JPH09117146A (ja) | スイッチング電源装置 | |
JP7489939B2 (ja) | スイッチング電源装置 | |
JPH10309078A (ja) | スイッチング型直流電源装置 | |
JP3587907B2 (ja) | 直流電源装置 | |
JP2004519190A (ja) | スイッチング電源 | |
JP3590152B2 (ja) | 直流電源装置 | |
JPH114578A (ja) | 電圧変換装置 | |
JP2000333452A (ja) | フォワードコンバータ | |
JP2003033025A (ja) | スイッチング電源装置 | |
JP2000102245A (ja) | 共振スイッチ | |
KR0164788B1 (ko) | 승압형 컨버터의 역전류 제한회로 | |
JP3339558B2 (ja) | 電力変換装置 | |
JP2021058064A (ja) | 整流電圧平滑回路、交流直流変換回路及び電力変換回路 | |
JPH0898530A (ja) | 過電圧抑制回路 | |
JPH10143261A (ja) | スイッチング電源装置 | |
JPH08182332A (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |