JPH10173482A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH10173482A JPH10173482A JP8335636A JP33563696A JPH10173482A JP H10173482 A JPH10173482 A JP H10173482A JP 8335636 A JP8335636 A JP 8335636A JP 33563696 A JP33563696 A JP 33563696A JP H10173482 A JPH10173482 A JP H10173482A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- circuit
- transconductance
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 37
- 230000005669 field effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 DCフィードバックを必要としない全差動型
のフィルタ回路を提供する。 【解決手段】 トランスコンダクタンス回路Gm1+,
Gm1−,Gm2+,Gm2−と定ゲインアンプGAの
入力と出力の全てが完全差動信号である全差動型回路と
する。本来のフィルタ形成に無関係な1倍の定ゲインア
ンプGAを入れることによって、個数を奇数とし、各構
成要素回路は同相電圧に対しては反転して出力する極性
となり、帰還ループは同相電圧に対し負帰還となり、自
身でフィードバックがかかるため、専用のDCフィード
バック回路を必要としないで動作点を定めることができ
る。
のフィルタ回路を提供する。 【解決手段】 トランスコンダクタンス回路Gm1+,
Gm1−,Gm2+,Gm2−と定ゲインアンプGAの
入力と出力の全てが完全差動信号である全差動型回路と
する。本来のフィルタ形成に無関係な1倍の定ゲインア
ンプGAを入れることによって、個数を奇数とし、各構
成要素回路は同相電圧に対しては反転して出力する極性
となり、帰還ループは同相電圧に対し負帰還となり、自
身でフィードバックがかかるため、専用のDCフィード
バック回路を必要としないで動作点を定めることができ
る。
Description
【0001】
【発明の属する技術分野】この発明は、MOS型半導体
集積回路においてアナログ信号処理を行う場合の基本と
なるフィルタ回路に関する。
集積回路においてアナログ信号処理を行う場合の基本と
なるフィルタ回路に関する。
【0002】
【従来の技術】近年、デジタル機器の増大とデジタル信
号処理技術の進歩によって、デジタル信号処理に適した
CMOS集積回路が半導体市場の大部分を占めるように
なってきている。
号処理技術の進歩によって、デジタル信号処理に適した
CMOS集積回路が半導体市場の大部分を占めるように
なってきている。
【0003】ところが、映像や音声信号は入出力がアナ
ログであるためアナログで処理する方が簡単であった
り、デジタルで処理するにしてもA/D、D/A変換や
その前後のフィルタ処理およびクロック発生のための発
振器などにアナログ回路が必要である。アナログ回路に
はバイポーラが向いており、CMOSはアナログスイッ
チやサンプルホールドなどの一部の回路を除いては不向
きとされてきた。
ログであるためアナログで処理する方が簡単であった
り、デジタルで処理するにしてもA/D、D/A変換や
その前後のフィルタ処理およびクロック発生のための発
振器などにアナログ回路が必要である。アナログ回路に
はバイポーラが向いており、CMOSはアナログスイッ
チやサンプルホールドなどの一部の回路を除いては不向
きとされてきた。
【0004】しかし、バイポーラやBiCMOSのプロ
セスはややコスト高になる上、CMOSでのデジタルア
ナログ混載による1チップ化という要求が強く、CMO
Sでアナログ信号処理を行うための回路開発が盛んにな
ってきている。
セスはややコスト高になる上、CMOSでのデジタルア
ナログ混載による1チップ化という要求が強く、CMO
Sでアナログ信号処理を行うための回路開発が盛んにな
ってきている。
【0005】アナログ信号処理で使用頻度が高く、トー
タル性能に大きな影響を及ぼす重要な機能として「アク
ティブフィルタ」がある。従来、CMOSアナログでの
アクティブフィルタというと、スイッチトキャパシタフ
ィルタ(SCF)やサンプルデータフィルタなどの離散
時間処理によるフィルタが中心であった。これらはクロ
ックにより正確に周波数特性が決まり、製造工程起因す
る素子ばらつきの影響をほとんど受けないため精度が高
いという長所持つ反面、 1.折り返しが存在するため前後に連続時間のフィルタ
が必要である。 2.オペアンプやサンプルホールド(S/H)に扱う周
波数の何倍もの帯域が必要なため、ビデオ帯域以上の高
周波のフィルタには使えない。 3.回路規模が大きく、経済的でない。 という欠点を持ち、高い周波数まで使える簡単で安いフ
ィルタは作れない。これは離散時間フィルタであるがゆ
えの問題であり解決が困難である。最近では、性能の良
い連続時間のCMOSフィルタを開発する試みが始まっ
てきた。
タル性能に大きな影響を及ぼす重要な機能として「アク
ティブフィルタ」がある。従来、CMOSアナログでの
アクティブフィルタというと、スイッチトキャパシタフ
ィルタ(SCF)やサンプルデータフィルタなどの離散
時間処理によるフィルタが中心であった。これらはクロ
ックにより正確に周波数特性が決まり、製造工程起因す
る素子ばらつきの影響をほとんど受けないため精度が高
いという長所持つ反面、 1.折り返しが存在するため前後に連続時間のフィルタ
が必要である。 2.オペアンプやサンプルホールド(S/H)に扱う周
波数の何倍もの帯域が必要なため、ビデオ帯域以上の高
周波のフィルタには使えない。 3.回路規模が大きく、経済的でない。 という欠点を持ち、高い周波数まで使える簡単で安いフ
ィルタは作れない。これは離散時間フィルタであるがゆ
えの問題であり解決が困難である。最近では、性能の良
い連続時間のCMOSフィルタを開発する試みが始まっ
てきた。
【0006】連続時間のフィルタで最もポピュラーなも
のとしては、トランスコンダクタンス回路(Gm)回路
とコンデンサとで構成する積分回路を2個組み合せた
「バイカッド回路」という2次のフィルタを多段接続し
て所望のフィルタ特性を得る、という手法が用いられ
る。バイポーラでは抵抗やゲインセルを使ってトランス
コンダクタンス(電圧−電流変換特性)を線形化してい
る。しかし、CMOSでは素子のgm(トランスコンダ
クタンス)値が小さいため、同じ手法を使うと巨大なサ
イズの素子が多く必要となり、経済性が著しく悪い。そ
こで、ソースを直結した差動ペアトランジスタで電圧電
流変換してトランスコンダクタンス特性を得る。
のとしては、トランスコンダクタンス回路(Gm)回路
とコンデンサとで構成する積分回路を2個組み合せた
「バイカッド回路」という2次のフィルタを多段接続し
て所望のフィルタ特性を得る、という手法が用いられ
る。バイポーラでは抵抗やゲインセルを使ってトランス
コンダクタンス(電圧−電流変換特性)を線形化してい
る。しかし、CMOSでは素子のgm(トランスコンダ
クタンス)値が小さいため、同じ手法を使うと巨大なサ
イズの素子が多く必要となり、経済性が著しく悪い。そ
こで、ソースを直結した差動ペアトランジスタで電圧電
流変換してトランスコンダクタンス特性を得る。
【0007】ところが、MOSトランジスタのソース電
圧対ドレイン電流の特性は2乗特性であり、コンデンサ
の電流対電圧の積分特性はリニアであり、積分出力をシ
ングルで取り出すと大きな2次ひずみが発生する。そこ
で、入力・出力ともに完全な差動信号で扱って2次ひず
み分をキャンセルする必要がある。このような全差動処
理では通常そのままでは出力のDC電圧が定まらないの
で、DC(動作点)を定めるバイアス回路が別に必要に
なる。このため、一般的には、出力のDC電圧を検出し
てトランスコンダクタンス回路回路の入力部のバイアス
に直流帰還をかける、という方法がとられる。これを直
流フィードバック(またはコモンモードフィードバック
など)と呼ぶこととする。
圧対ドレイン電流の特性は2乗特性であり、コンデンサ
の電流対電圧の積分特性はリニアであり、積分出力をシ
ングルで取り出すと大きな2次ひずみが発生する。そこ
で、入力・出力ともに完全な差動信号で扱って2次ひず
み分をキャンセルする必要がある。このような全差動処
理では通常そのままでは出力のDC電圧が定まらないの
で、DC(動作点)を定めるバイアス回路が別に必要に
なる。このため、一般的には、出力のDC電圧を検出し
てトランスコンダクタンス回路回路の入力部のバイアス
に直流帰還をかける、という方法がとられる。これを直
流フィードバック(またはコモンモードフィードバック
など)と呼ぶこととする。
【0008】このような直流フィードバックを備えた全
差動型バイカッド回路の従来例を図6に示す。この回路
は2段の積分回路からなり、各段は出力端が共通の2つ
のトランスコンダクタンス回路回路と出力端に接続され
たコンデンサから成る。各段のトランスコンダクタンス
回路回路Gm1+,Gm2+は、シングル構成における
+入力に相当し、下のトランスコンダクタンス回路Gm
1−,Gm2−は、シングル構成における−入力(フィ
ードバック入力)に相当する。
差動型バイカッド回路の従来例を図6に示す。この回路
は2段の積分回路からなり、各段は出力端が共通の2つ
のトランスコンダクタンス回路回路と出力端に接続され
たコンデンサから成る。各段のトランスコンダクタンス
回路回路Gm1+,Gm2+は、シングル構成における
+入力に相当し、下のトランスコンダクタンス回路Gm
1−,Gm2−は、シングル構成における−入力(フィ
ードバック入力)に相当する。
【0009】このように、2段の積分回路を縦続接続し
てLPFなどを形成する。直流フィードバック1と2
は、各積分回路毎にその出力をモニタして各段の出力端
のバイアス電流を制御することにより、出力のDC電圧
がある設定電圧になるようにしている。信号の入力位置
や出力信号の取り出し位置を変えることによって、LP
F以外にもBPFやHPFを作ることができる。
てLPFなどを形成する。直流フィードバック1と2
は、各積分回路毎にその出力をモニタして各段の出力端
のバイアス電流を制御することにより、出力のDC電圧
がある設定電圧になるようにしている。信号の入力位置
や出力信号の取り出し位置を変えることによって、LP
F以外にもBPFやHPFを作ることができる。
【0010】図6のフィルタを構成する各段の積分回路
を、CMOSプロセスで実現する具体的回路の一例を図
7に示す。トランスコンダクタンス特性を実現するトラ
ンスコンダクタンス回路は、ソース結合の差動ペアを用
いる。トランスコンダクタンス回路Gm1+、Gm2+
に相当する部分がM1とM2とI1で構成する差動回路
であり、トランスコンダクタンス回路Gm1−,Gm2
−に相当する部分がM3とM4とI2で構成する差動回
路である。これらの電流出力は、出力点で加算する。G
NDに繋がる2つの電流源でバイアスすることにより出
力を差動で取り出している。この電流源はそれぞれ、差
動入力部のバイアス電流I1とI2に対し、正確に(I
1+I2)/2の関係になってなければならない。この
関係がわずかでも狂うと、各段の出力端のDCインピー
ダンスが非常に高いため、上下の電流源のアンバランス
により出力のDC電圧は大きく狂い、不安定で定まらな
くなる。
を、CMOSプロセスで実現する具体的回路の一例を図
7に示す。トランスコンダクタンス特性を実現するトラ
ンスコンダクタンス回路は、ソース結合の差動ペアを用
いる。トランスコンダクタンス回路Gm1+、Gm2+
に相当する部分がM1とM2とI1で構成する差動回路
であり、トランスコンダクタンス回路Gm1−,Gm2
−に相当する部分がM3とM4とI2で構成する差動回
路である。これらの電流出力は、出力点で加算する。G
NDに繋がる2つの電流源でバイアスすることにより出
力を差動で取り出している。この電流源はそれぞれ、差
動入力部のバイアス電流I1とI2に対し、正確に(I
1+I2)/2の関係になってなければならない。この
関係がわずかでも狂うと、各段の出力端のDCインピー
ダンスが非常に高いため、上下の電流源のアンバランス
により出力のDC電圧は大きく狂い、不安定で定まらな
くなる。
【0011】「直流フィードバック」はこのための対策
回路であり、出力のDC電位をある値に固定し、安定さ
せるためのものである。図7の出力端に一端がつながっ
た抵抗同士の他端をつなぎ、これと目標電圧Vrefを
オペアンプで比較する。出力信号が完全差動信号で2つ
の抵抗値が等しい場合、その中点には出力信号のDC電
位が取り出せる。これとVrefを比較し、高い場合は
電流源の電流が増えるように制御し、出力の同相電圧を
下げる。逆にVrefより低い場合は電流源の電流が減
るように制御し、出力の同相電圧を上げる。
回路であり、出力のDC電位をある値に固定し、安定さ
せるためのものである。図7の出力端に一端がつながっ
た抵抗同士の他端をつなぎ、これと目標電圧Vrefを
オペアンプで比較する。出力信号が完全差動信号で2つ
の抵抗値が等しい場合、その中点には出力信号のDC電
位が取り出せる。これとVrefを比較し、高い場合は
電流源の電流が増えるように制御し、出力の同相電圧を
下げる。逆にVrefより低い場合は電流源の電流が減
るように制御し、出力の同相電圧を上げる。
【0012】このようにして出力信号の同相電位がVr
efと等しい電圧になるように制御する。この回路はフ
ィルタを構成する各段の差動出力のDC電圧がそれぞれ
Vrefになるようにバイアスするものであるが、素子
数増加を招く。オペアンプ自身でもかなりの素子数が必
要なのに加えて、中点電圧を検出する抵抗の存在が高イ
ンピーダンスの積分出力端に影響しないように、図示し
たようなバッファを設けたりすることが必要なためであ
る。しかも、この直流フィードバック回路は各積分回路
毎に必要なため、フィルタ全体ではかなりの占有面積を
占めることになる。
efと等しい電圧になるように制御する。この回路はフ
ィルタを構成する各段の差動出力のDC電圧がそれぞれ
Vrefになるようにバイアスするものであるが、素子
数増加を招く。オペアンプ自身でもかなりの素子数が必
要なのに加えて、中点電圧を検出する抵抗の存在が高イ
ンピーダンスの積分出力端に影響しないように、図示し
たようなバッファを設けたりすることが必要なためであ
る。しかも、この直流フィードバック回路は各積分回路
毎に必要なため、フィルタ全体ではかなりの占有面積を
占めることになる。
【0013】例えば図7の回路で、積分回路の本質的な
部分である左側の点線内が、MOSトランジスタ4個と
電流源4個とコンデンサ1個で、せいぜい10〜15素
子程度なのに対して、バイアス設定のための直流フィー
ドバック回路は、20〜30素子程度にもおよび、2/
3を占める。フィルタは積分回路を次数分組み合わせて
設計するだけなので、フィルタ全体でもそのまま直流フ
ィードバックが約2/3を占めることになる。このよう
に、直流フィードバックを使わざるを得ないことが全差
動型フィルタのコストアップを招き、安価なフィルタ回
路の実現を妨げていた。
部分である左側の点線内が、MOSトランジスタ4個と
電流源4個とコンデンサ1個で、せいぜい10〜15素
子程度なのに対して、バイアス設定のための直流フィー
ドバック回路は、20〜30素子程度にもおよび、2/
3を占める。フィルタは積分回路を次数分組み合わせて
設計するだけなので、フィルタ全体でもそのまま直流フ
ィードバックが約2/3を占めることになる。このよう
に、直流フィードバックを使わざるを得ないことが全差
動型フィルタのコストアップを招き、安価なフィルタ回
路の実現を妨げていた。
【0014】
【発明が解決しようとする課題】上記したように、トラ
ンスコンダクタンス回路とコンデンサとで構成する積分
回路を用いた連続時間フィルタをCMOSで実現するに
は、全差動型にして原理的に発生しやすい2次ひずみを
取り除くことが不可欠であるが、その場合出力のDCバ
イアス設定のため、各積分回路毎にDCフィードバック
が必要となる。この回路はかなりの素子数を必要とする
ため、全体の回路規模を著しく増大させることになり、
コストアップを招いていた。
ンスコンダクタンス回路とコンデンサとで構成する積分
回路を用いた連続時間フィルタをCMOSで実現するに
は、全差動型にして原理的に発生しやすい2次ひずみを
取り除くことが不可欠であるが、その場合出力のDCバ
イアス設定のため、各積分回路毎にDCフィードバック
が必要となる。この回路はかなりの素子数を必要とする
ため、全体の回路規模を著しく増大させることになり、
コストアップを招いていた。
【0015】この発明の目的は、DCフィードバックを
必要としない全差動型のフィルタ回路を提供することに
ある。
必要としない全差動型のフィルタ回路を提供することに
ある。
【0016】
【課題を解決するための手段】上記目的を達成するため
この発明においては、1対の差動入力端子と1対の差動
出力端子を持ち、同相入力電圧に対しては高い反転ゲイ
ンを有し差動入力電圧に対してはあるトランスコンダク
タンスで電流出力するトランスコンダクタンス回路と、
1対の差動入力端子と1対の差動出力端子を持ち、差動
入力に対してはあるゲインで出力し同相入力に対しては
前記ゲインと同程度の反転ゲインを有する定ゲインアン
プと、前記トランスコンダクタンス回路の差動出力端子
に接続される電流源と、前記トランスコンダクタンス回
路の差動出力端子に接続されるコンデンサとを構成要素
とし、このうち少なくとも前記トランスコンダクタンス
回路と前記コンデンサと前記電流源は複数個を使用し、
これらを任意に組み合わせて相互に結線することによ
り、全差動型フィルタを構成する。
この発明においては、1対の差動入力端子と1対の差動
出力端子を持ち、同相入力電圧に対しては高い反転ゲイ
ンを有し差動入力電圧に対してはあるトランスコンダク
タンスで電流出力するトランスコンダクタンス回路と、
1対の差動入力端子と1対の差動出力端子を持ち、差動
入力に対してはあるゲインで出力し同相入力に対しては
前記ゲインと同程度の反転ゲインを有する定ゲインアン
プと、前記トランスコンダクタンス回路の差動出力端子
に接続される電流源と、前記トランスコンダクタンス回
路の差動出力端子に接続されるコンデンサとを構成要素
とし、このうち少なくとも前記トランスコンダクタンス
回路と前記コンデンサと前記電流源は複数個を使用し、
これらを任意に組み合わせて相互に結線することによ
り、全差動型フィルタを構成する。
【0017】上記したフィルタを構成する前記トランス
コンダクタンス回路と前記定ゲインアンプを電界効果ト
ランジスタで構成し、前記電流源のすべてを一定の電流
比を保ちながらその電流値を一括して制御することによ
り、フィルタの周波数特性を比例制御することができ
る。
コンダクタンス回路と前記定ゲインアンプを電界効果ト
ランジスタで構成し、前記電流源のすべてを一定の電流
比を保ちながらその電流値を一括して制御することによ
り、フィルタの周波数特性を比例制御することができ
る。
【0018】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図1は、こ
の発明の第1の実施の形態について説明するための回路
構成図である。この実施の形態は、2組のトランスコン
ダクタンス回路Gm1+,Gm1−およびGm2+,G
m2−とゲインアンプGAとそれに積分コンデンサによ
りLPFを示している。
いて、図面を参照しながら詳細に説明する。図1は、こ
の発明の第1の実施の形態について説明するための回路
構成図である。この実施の形態は、2組のトランスコン
ダクタンス回路Gm1+,Gm1−およびGm2+,G
m2−とゲインアンプGAとそれに積分コンデンサによ
りLPFを示している。
【0019】入力Vinをトランスコンダクタ回路Gm
1+の正負入力に接続する。トランスコンダクタ回路G
m1+の正出力は、トランスコンダクタ回路Gm1−の
正出力に接続するとともにゲイン係数Kが1の定ゲイン
アンプGAの正入力および並列接続された積分コンデン
サC1と電流源I1を介して基準電位点に接続する。ト
ランスコンダクタンス回路Gm1+の負出力は、トラン
スコンダクタンス回路Gm1−の負出力を共通に接続す
るとともに定ゲインアンプGAの負入力および並列接続
された積分コンデンサC1と電流源I2を介して基準電
位点に接続する。定ゲインアンプGAの正出力は、トラ
ンスコンダクタンス回路Gm2+の正入力に接続し、負
出力は、トランスコンダクタンス回路Gm2+の負入力
に接続する。
1+の正負入力に接続する。トランスコンダクタ回路G
m1+の正出力は、トランスコンダクタ回路Gm1−の
正出力に接続するとともにゲイン係数Kが1の定ゲイン
アンプGAの正入力および並列接続された積分コンデン
サC1と電流源I1を介して基準電位点に接続する。ト
ランスコンダクタンス回路Gm1+の負出力は、トラン
スコンダクタンス回路Gm1−の負出力を共通に接続す
るとともに定ゲインアンプGAの負入力および並列接続
された積分コンデンサC1と電流源I2を介して基準電
位点に接続する。定ゲインアンプGAの正出力は、トラ
ンスコンダクタンス回路Gm2+の正入力に接続し、負
出力は、トランスコンダクタンス回路Gm2+の負入力
に接続する。
【0020】トランスコンダクタンス回路Gm2+の正
出力は、トランスコンダクタンス回路Gm2−の正出力
に接続するとともに電流源I3を介して基準電位点に接
続し、負出力は、トランスコンダクタンス回路Gm2−
の負出力に接続するとともに電流源I4を介して基準電
位点に接続する。トランスコンダクタンス回路Gm2+
の正負出力には、積分コンデンサC2の両端を接続する
とともに、出力Voutに接続する。トランスコンダク
タンス回路Gm2+の正出力は、トランスコンダクタン
ス回路Gm1−,Gm2−の負入力にそれぞれ接続し、
トランスコンダクタンス回路Gm2+の負出力は、トラ
ンスコンダクタンス回路Gm1−,Gm2−の正入力に
それぞれ接続する。
出力は、トランスコンダクタンス回路Gm2−の正出力
に接続するとともに電流源I3を介して基準電位点に接
続し、負出力は、トランスコンダクタンス回路Gm2−
の負出力に接続するとともに電流源I4を介して基準電
位点に接続する。トランスコンダクタンス回路Gm2+
の正負出力には、積分コンデンサC2の両端を接続する
とともに、出力Voutに接続する。トランスコンダク
タンス回路Gm2+の正出力は、トランスコンダクタン
ス回路Gm1−,Gm2−の負入力にそれぞれ接続し、
トランスコンダクタンス回路Gm2+の負出力は、トラ
ンスコンダクタンス回路Gm1−,Gm2−の正入力に
それぞれ接続する。
【0021】この構成の特徴は、トランスコンダクタン
ス回路Gm1+,Gm1−,Gm2+,Gm2−と定ゲ
インアンプGAの入力と出力の全てが完全差動信号であ
る全差動型回路である点と、帰還ループ上のこれら構成
要素回路の個数が3個である点である。本来のフィルタ
形成に無関係な1倍の定ゲインアンプGAを入れること
によって、個数を奇数の3個に増やしている。
ス回路Gm1+,Gm1−,Gm2+,Gm2−と定ゲ
インアンプGAの入力と出力の全てが完全差動信号であ
る全差動型回路である点と、帰還ループ上のこれら構成
要素回路の個数が3個である点である。本来のフィルタ
形成に無関係な1倍の定ゲインアンプGAを入れること
によって、個数を奇数の3個に増やしている。
【0022】こうすることにより、各構成要素回路はあ
とで述べるように同相電圧に対しては反転して出力する
極性なので、この帰還ループは同相電圧に対し負帰還と
なり、自身でフィードバックがかかるため、専用のDC
フィードバック(コモンモードフィードバック)回路を
必要としないで動作点を定めることができる。
とで述べるように同相電圧に対しては反転して出力する
極性なので、この帰還ループは同相電圧に対し負帰還と
なり、自身でフィードバックがかかるため、専用のDC
フィードバック(コモンモードフィードバック)回路を
必要としないで動作点を定めることができる。
【0023】各段は2つのトランスコンダクタンス回路
と出力端に接続された積分コンデンサとから成る。トラ
ンスコンダクタンス回路Gm1+,Gm2+はシングル
構成における+入力に相当し、トランスコンダクタンス
回路Gm1−,Gm2−はシングル構成における−入力
(フィードバック入力)に相当する。各トランスコンダ
クタンス回路のgm値を、 Gm1+,Gm1−:gm1 Gm2+,Gm2−:gm2 として、この回路の入出力間の伝達関数を求めると、
と出力端に接続された積分コンデンサとから成る。トラ
ンスコンダクタンス回路Gm1+,Gm2+はシングル
構成における+入力に相当し、トランスコンダクタンス
回路Gm1−,Gm2−はシングル構成における−入力
(フィードバック入力)に相当する。各トランスコンダ
クタンス回路のgm値を、 Gm1+,Gm1−:gm1 Gm2+,Gm2−:gm2 として、この回路の入出力間の伝達関数を求めると、
【数1】 となる。この式からも明らかなように、この実施の形態
の回路の場合、伝達関数のゼロ点は無限大周波数に2重
に存在するので2次のLPF特性となる。
の回路の場合、伝達関数のゼロ点は無限大周波数に2重
に存在するので2次のLPF特性となる。
【0024】図1の回路の各トランスコンダクタンス回
路Gm1+,Gm1−,Gm2+,Gm2−は具体的に
は図2に示す回路で構成する。すなわち、各トランスコ
ンダクタンス回路Gm1+,Gm1−,Gm2+,Gm
2−は、ソースを直接電源に接続したソース結合の差動
MOSトランジスタM1,M2で構成し、ゲートには前
段の差動信号を入力する。このような2つのトランスコ
ンダクタンス回路の極性の同じドレイン端子同士を結線
し、正負の出力端子に積分コンデンサをつなぎ、この両
端子を差動出力端子とする。この両端子はそれぞれ電流
源でバイアスしておく。
路Gm1+,Gm1−,Gm2+,Gm2−は具体的に
は図2に示す回路で構成する。すなわち、各トランスコ
ンダクタンス回路Gm1+,Gm1−,Gm2+,Gm
2−は、ソースを直接電源に接続したソース結合の差動
MOSトランジスタM1,M2で構成し、ゲートには前
段の差動信号を入力する。このような2つのトランスコ
ンダクタンス回路の極性の同じドレイン端子同士を結線
し、正負の出力端子に積分コンデンサをつなぎ、この両
端子を差動出力端子とする。この両端子はそれぞれ電流
源でバイアスしておく。
【0025】この回路の動作を調べるために、差動MO
SトランジスタM1とM2による電圧電流変換特性を計
算する。ここで入力信号は完全差動信号であることを前
提とし、両トランジスタは同じ特性でありともに飽和モ
ード領域にバイアスされていると仮定する。出力抵抗と
基板バイアス効果を無視すれば2つのトランジスタのド
レイン電流は次のように表わされる。
SトランジスタM1とM2による電圧電流変換特性を計
算する。ここで入力信号は完全差動信号であることを前
提とし、両トランジスタは同じ特性でありともに飽和モ
ード領域にバイアスされていると仮定する。出力抵抗と
基板バイアス効果を無視すれば2つのトランジスタのド
レイン電流は次のように表わされる。
【0026】 M1:I1=(k1/2)(VGS1−Vth1)2 … (1) M2:I2=(k1/2)(VGS2−Vth1)2 … (2) ただし、k=μCoxW/L=μ(εox/tox)W
/Lで、μはデバイスでの電子移動度、εoxはゲート
酸化膜誘電率、toxはゲート酸化膜圧、Wはゲート
幅、Lはゲート長である。
/Lで、μはデバイスでの電子移動度、εoxはゲート
酸化膜誘電率、toxはゲート酸化膜圧、Wはゲート
幅、Lはゲート長である。
【0027】差動MOSトランジスタM1とM2のドレ
イン電流の差電流を出力とすると、出力I1−I2は
(1)−(2)より、 I1−I2=(k1/2)(VGS1+VGS2−2Vth1)(VGS1 −VGS2) =(k1/2)(VGS1+VGS2−2Vth1)Vin となる。入力信号の電源に対する直流電圧をVbとする
と、入力は完全差動信号であり、差動MOSトランジス
タM1とM2のソース端子が電源に接続されていて固定
だから、VGS1+VGS2=2Vbということにな
る。従って、 I1−I2=k1(VB−Vth1)Vin … (3) となり、この回路の差動入力電圧から差動出力電流まで
のトランスコンダクタンスGmは、 Gm=Iout/Vin=(I1−I2)/Vin =k1(VB−Vth1) … (4) と表わすことができる。(4)式は入力信号Vinに依
存した項を含まず、2次ひずみの原因となる「Vin
2」の項も含まない。素子ペア(M1=M2)が完全に
とれていれば、Gmは理想的には主に素子のW/L比で
決まる。従って、出力を差動で取り出す限りにおいて
は、トランスコンダクタンス値は入力に依存することな
く一定である。また、Vth1のばらつきは入力のバイ
アス電圧Vbを調整することによって調整でき、さらに
VbによってGm値を積極的に変えることもできること
が(4)式からわかる。
イン電流の差電流を出力とすると、出力I1−I2は
(1)−(2)より、 I1−I2=(k1/2)(VGS1+VGS2−2Vth1)(VGS1 −VGS2) =(k1/2)(VGS1+VGS2−2Vth1)Vin となる。入力信号の電源に対する直流電圧をVbとする
と、入力は完全差動信号であり、差動MOSトランジス
タM1とM2のソース端子が電源に接続されていて固定
だから、VGS1+VGS2=2Vbということにな
る。従って、 I1−I2=k1(VB−Vth1)Vin … (3) となり、この回路の差動入力電圧から差動出力電流まで
のトランスコンダクタンスGmは、 Gm=Iout/Vin=(I1−I2)/Vin =k1(VB−Vth1) … (4) と表わすことができる。(4)式は入力信号Vinに依
存した項を含まず、2次ひずみの原因となる「Vin
2」の項も含まない。素子ペア(M1=M2)が完全に
とれていれば、Gmは理想的には主に素子のW/L比で
決まる。従って、出力を差動で取り出す限りにおいて
は、トランスコンダクタンス値は入力に依存することな
く一定である。また、Vth1のばらつきは入力のバイ
アス電圧Vbを調整することによって調整でき、さらに
VbによってGm値を積極的に変えることもできること
が(4)式からわかる。
【0028】このように、トランスコンダクタンス回路
としてソース接地型の全差動動作にすることによって、
CMOSアナログ回路で発生しやすい2次ひずみ問題を
解決し、線形性のよいトランスコンダクタンス特性を得
ることができる。さらには差動のソース接続点に電流源
を置く必要がないため、その電圧分だけ電源電圧を有効
に使うことができ、低電圧化に向くという利点もある。
としてソース接地型の全差動動作にすることによって、
CMOSアナログ回路で発生しやすい2次ひずみ問題を
解決し、線形性のよいトランスコンダクタンス特性を得
ることができる。さらには差動のソース接続点に電流源
を置く必要がないため、その電圧分だけ電源電圧を有効
に使うことができ、低電圧化に向くという利点もある。
【0029】なお、図2の回路はPMOSを差動トラン
ジスタに用いた例で示したが、電源とGNDを逆にして
NMOSを差動トランジスタに用いても全く同じように
積分回路が構成でき、同じ効果を得ることができる。
ジスタに用いた例で示したが、電源とGNDを逆にして
NMOSを差動トランジスタに用いても全く同じように
積分回路が構成でき、同じ効果を得ることができる。
【0030】ここで、図1の回路の定ゲインアンプGA
のK=1とした具体的な回路は図3に示すものである。
すなわち、図2のトランスコンダクタンス回路を構成す
る差動MOSトランジスタM1とM2の負荷としてMO
SトランジスタM3とM4を接続したものである。MO
SトランジスタM1,M2のゲートには前段の差動信号
を入力する。この場合も先の計算と同様の前提条件で差
動MOSトランジスタM1とM2による電圧電流変換特
性を計算すると、M1の動作特性は(1)式と同じにな
り、M2の動作特性は(2)式と同じになる。同様にM
3とM4の動作特性(ドレイン電流)は次のように表わ
される。
のK=1とした具体的な回路は図3に示すものである。
すなわち、図2のトランスコンダクタンス回路を構成す
る差動MOSトランジスタM1とM2の負荷としてMO
SトランジスタM3とM4を接続したものである。MO
SトランジスタM1,M2のゲートには前段の差動信号
を入力する。この場合も先の計算と同様の前提条件で差
動MOSトランジスタM1とM2による電圧電流変換特
性を計算すると、M1の動作特性は(1)式と同じにな
り、M2の動作特性は(2)式と同じになる。同様にM
3とM4の動作特性(ドレイン電流)は次のように表わ
される。
【0031】 M3:I1=(k2/2)(VGS3−Vth2)2 … (5) M4:I2=(k2/2)(VGS4−Vth2)2 … (6) 以上の式(1),(2),(5),(6)を連立して解
くと、差動入力電圧から差動出力電圧までのゲインは、
くと、差動入力電圧から差動出力電圧までのゲインは、
【数2】 として求めることができる。これによると素子のペアマ
ッチング(M1=M2,M3=M4)が完全にとれてい
れば、ゲインは理想的には素子の物理的形状W/L比だ
けで決まることになり、差動信号に対しては原理的にひ
ずみのない一定ゲインのアンプとなる。一方、同相信号
を考えるとソース接地アンプなので、ゲインは差動信号
に対するゲインと同程度であるが位相は反転する。差動
信号に対しては、次段との接続の仕方で正相にも逆相に
もなるが、同相信号に対しては必ず逆相の反転アンプと
なる。図1の回路ではこのアンプの前後で同相信号が反
転する。
ッチング(M1=M2,M3=M4)が完全にとれてい
れば、ゲインは理想的には素子の物理的形状W/L比だ
けで決まることになり、差動信号に対しては原理的にひ
ずみのない一定ゲインのアンプとなる。一方、同相信号
を考えるとソース接地アンプなので、ゲインは差動信号
に対するゲインと同程度であるが位相は反転する。差動
信号に対しては、次段との接続の仕方で正相にも逆相に
もなるが、同相信号に対しては必ず逆相の反転アンプと
なる。図1の回路ではこのアンプの前後で同相信号が反
転する。
【0032】図2のトランスコンダクタンス回路はソー
スを直接接地点に接続しており、一般的な差動回路のよ
うにソースを電流源に繋いでバイアスしていないので、
入力信号の同相成分の除去ができないという点がある。
実はこれを逆に利用することによって図1のフィルタ回
路で専用のDCフィードバック回路を設けることを不要
にしている。
スを直接接地点に接続しており、一般的な差動回路のよ
うにソースを電流源に繋いでバイアスしていないので、
入力信号の同相成分の除去ができないという点がある。
実はこれを逆に利用することによって図1のフィルタ回
路で専用のDCフィードバック回路を設けることを不要
にしている。
【0033】つまり、MOSトランジスタM1とM2で
構成する差動回路は、それぞれのソースが電源で固定さ
れているため、入出力間で同相電圧に対して高い反転ゲ
インを持つ。すなわち、入力であるゲート電圧がともに
上がれば、出力のドレイン電圧はともに大きく下がる。
逆に、入力であるゲート電圧がともに下がれば、出力の
ドレイン電圧はともに大きく上昇する。さらに、図3の
定ゲインアンプもすでに述べたように同相電圧に対して
反転ゲインを持つ。
構成する差動回路は、それぞれのソースが電源で固定さ
れているため、入出力間で同相電圧に対して高い反転ゲ
インを持つ。すなわち、入力であるゲート電圧がともに
上がれば、出力のドレイン電圧はともに大きく下がる。
逆に、入力であるゲート電圧がともに下がれば、出力の
ドレイン電圧はともに大きく上昇する。さらに、図3の
定ゲインアンプもすでに述べたように同相電圧に対して
反転ゲインを持つ。
【0034】そこで図1の回路を同相電圧の伝達という
観点で見ると次のようになる。この回路の帰還ループと
しては、Gm2+→Gm1−→1→Gm2+という経路
で戻るループがある。このループの同相電圧の伝達を考
えると、各構成要素回路で計3回反転して元に戻るので
ループとしては負帰還になる。すなわち各構成要素回路
の出力電圧はその電圧がGND側にあるバイアス電流源
の電流値で決まるような電圧に落ち着くように動作をす
る。例えば、各トランスコンダクタンス回路を構成する
MOSトランジスタの形状が全て等しく、これをバイア
スしているGND側のバイアス電流値が全て等しいとす
ると、各段の出力電圧は全て等しくなるように動作す
る。この電圧はI1,I2が各電流源の半分の電流値で
あるとして、これを前記(1)、(2)に代入して求め
たVGSの値に等しくなる。ただし、入力だけはあらかじ
めこの収束電圧を予想してそれに近い同相電圧を入力V
inに与えておく必要がある。このようにすれば、各電
界効果トランジスタはドレイン側の電流源で決まる電流
値に自己バイアスされることになり、専用のDCフィー
ドバック回路を必要としない。
観点で見ると次のようになる。この回路の帰還ループと
しては、Gm2+→Gm1−→1→Gm2+という経路
で戻るループがある。このループの同相電圧の伝達を考
えると、各構成要素回路で計3回反転して元に戻るので
ループとしては負帰還になる。すなわち各構成要素回路
の出力電圧はその電圧がGND側にあるバイアス電流源
の電流値で決まるような電圧に落ち着くように動作をす
る。例えば、各トランスコンダクタンス回路を構成する
MOSトランジスタの形状が全て等しく、これをバイア
スしているGND側のバイアス電流値が全て等しいとす
ると、各段の出力電圧は全て等しくなるように動作す
る。この電圧はI1,I2が各電流源の半分の電流値で
あるとして、これを前記(1)、(2)に代入して求め
たVGSの値に等しくなる。ただし、入力だけはあらかじ
めこの収束電圧を予想してそれに近い同相電圧を入力V
inに与えておく必要がある。このようにすれば、各電
界効果トランジスタはドレイン側の電流源で決まる電流
値に自己バイアスされることになり、専用のDCフィー
ドバック回路を必要としない。
【0035】このように、この実施の形態のフィルタ回
路では、素子数を大幅に少なくすることができ、コスト
のかからないCMOSフィルタが実現できる。なお、こ
の例では2段で構成したフィルタについて述べたがさら
に段数が増やしたフィルタ回路であっても、帰還ループ
上にある定ゲインアンプの個数を調整することにより同
相電圧の伝達を必ず負帰還にできる。
路では、素子数を大幅に少なくすることができ、コスト
のかからないCMOSフィルタが実現できる。なお、こ
の例では2段で構成したフィルタについて述べたがさら
に段数が増やしたフィルタ回路であっても、帰還ループ
上にある定ゲインアンプの個数を調整することにより同
相電圧の伝達を必ず負帰還にできる。
【0036】従って、図2のトランスコンダクタンス回
路と図3の定ゲインアンプの組み合せにより、任意の特
性のフィルタ回路が専用のDCフィードバックを必要と
せず、安価で規模の小さな回路で実現できる。
路と図3の定ゲインアンプの組み合せにより、任意の特
性のフィルタ回路が専用のDCフィードバックを必要と
せず、安価で規模の小さな回路で実現できる。
【0037】このような同相帰還ループには発振の問題
が生じ易い。図1の回路の「Gm2+→Gm1−→1→
Gm2+」というループは、Gm2+、Gm1−という
2つの高ゲイン段を持つため高域での位相回りによる発
振を防ぐための位相補償が必須となる。このため図1で
はこのためGm1の対になる出力端子のコンデンサC1
を2つに分割してそれぞれ対GNDに接続する形式にし
て対処している。このようにすれば、トランスコンダク
タンス回路Gm1の出力端では同相電圧に対して、2C
1のコンデンサ負荷がかかるのに対し、トランスコンダ
クタンス回路Gm2の出力端では同相電圧に対してはコ
ンデンサ負荷が全くない。
が生じ易い。図1の回路の「Gm2+→Gm1−→1→
Gm2+」というループは、Gm2+、Gm1−という
2つの高ゲイン段を持つため高域での位相回りによる発
振を防ぐための位相補償が必須となる。このため図1で
はこのためGm1の対になる出力端子のコンデンサC1
を2つに分割してそれぞれ対GNDに接続する形式にし
て対処している。このようにすれば、トランスコンダク
タンス回路Gm1の出力端では同相電圧に対して、2C
1のコンデンサ負荷がかかるのに対し、トランスコンダ
クタンス回路Gm2の出力端では同相電圧に対してはコ
ンデンサ負荷が全くない。
【0038】従って、同相の帰還ループはGm1と2C
1で1つの低域の極を作るという位相補償が実現でき
る。この位相補償はフィルタ特性を形成するコンデンサ
で同相帰還ループの位相補償を兼ねるので、非常に経済
的であるという利点がある。
1で1つの低域の極を作るという位相補償が実現でき
る。この位相補償はフィルタ特性を形成するコンデンサ
で同相帰還ループの位相補償を兼ねるので、非常に経済
的であるという利点がある。
【0039】また、各段の出力端子をバイアスしている
全電流源の電流値を比例して変えると各トランスコンダ
クタンスを構成するMOSトランジスタのVGSが平行
して変わる。これは(4)式のVBが変化することを意
味し、前述したように各トランスコンダクタンスのGm
を比例制御することができる。これによりフィルタ特性
を周波数軸上で相似移動させることができ、特にICの
製造工程でのばらつきに起因する時定数ばらつきの調整
に有効である。
全電流源の電流値を比例して変えると各トランスコンダ
クタンスを構成するMOSトランジスタのVGSが平行
して変わる。これは(4)式のVBが変化することを意
味し、前述したように各トランスコンダクタンスのGm
を比例制御することができる。これによりフィルタ特性
を周波数軸上で相似移動させることができ、特にICの
製造工程でのばらつきに起因する時定数ばらつきの調整
に有効である。
【0040】次に、この発明の第2の実施の形態につい
て図4の回路構成図を用いて説明する。この実施の形態
は、トランスコンダクタンス回路Gm1+を取り除くと
ともに、基準電位点に接続されていたコンデンサC1,
C1を入力Vinに接続した部分の構成が図1と異な
る。
て図4の回路構成図を用いて説明する。この実施の形態
は、トランスコンダクタンス回路Gm1+を取り除くと
ともに、基準電位点に接続されていたコンデンサC1,
C1を入力Vinに接続した部分の構成が図1と異な
る。
【0041】この場合、入力から出力へのDC伝達はな
くなり、BPF特性を示すことが容易に推測できる。同
相伝達ループは図1の実施の形態と全く同じなので、同
相の負帰還ループの作用で安定な自己バイアスを作り、
専用のDCフィードバック回路を必要としない点は同様
である。ただし、この実施の形態では、図1に比べ、ト
ランスコンダクタンス回路Gm1+を除去した分だけ、
電流源I1,I2の電流値は少なくてよい。
くなり、BPF特性を示すことが容易に推測できる。同
相伝達ループは図1の実施の形態と全く同じなので、同
相の負帰還ループの作用で安定な自己バイアスを作り、
専用のDCフィードバック回路を必要としない点は同様
である。ただし、この実施の形態では、図1に比べ、ト
ランスコンダクタンス回路Gm1+を除去した分だけ、
電流源I1,I2の電流値は少なくてよい。
【0042】図5は、この発明の第3の実施の形態につ
いて説明するための回路構成図である。この実施の形態
は、図4に示した実施の形態に対して、入力をコンデン
サC2,C2を介して出力Voutに接続し、定ゲイン
アンプGAの入力端間にコンデンサC12の両端を接続
した部分の構成が図4と異なる。
いて説明するための回路構成図である。この実施の形態
は、図4に示した実施の形態に対して、入力をコンデン
サC2,C2を介して出力Voutに接続し、定ゲイン
アンプGAの入力端間にコンデンサC12の両端を接続
した部分の構成が図4と異なる。
【0043】このような位置からの入力した場合、伝達
関数のゼロ点はゼロ周波数に2重に存在するので2次の
HPF特性となる。同相伝達ループは図4の実施の形態
と全く同じなので、同相の負帰還ループの作用で安定な
自己バイアスを作り、専用のDCフィードバック回路を
必要としない点は同様である。
関数のゼロ点はゼロ周波数に2重に存在するので2次の
HPF特性となる。同相伝達ループは図4の実施の形態
と全く同じなので、同相の負帰還ループの作用で安定な
自己バイアスを作り、専用のDCフィードバック回路を
必要としない点は同様である。
【0044】この発明では、第1〜第3の実施の形態で
説明した、3種類のフィルタ回路の主種の特性を縦続に
接続して任意の高次フィルタを作ることも可能である。
その場合、小規模で安価なフィルタ回路というこの発明
の利点をより一層、活かすことができる。
説明した、3種類のフィルタ回路の主種の特性を縦続に
接続して任意の高次フィルタを作ることも可能である。
その場合、小規模で安価なフィルタ回路というこの発明
の利点をより一層、活かすことができる。
【0045】
【発明の効果】以上記載してきたたように、この発明に
係る連続時間フィルタ回路は、トランスコンダクタンス
回路と定ゲインアンプと電流源とコンデンサを構成要素
としてこれを組み合わせて全差動型にて構成することに
より、無ひずみのフィルタ回路をDCフィードバックを
必要とせず作ることができるため、高次のフィルタ回路
を小規模で安価に実現できる。
係る連続時間フィルタ回路は、トランスコンダクタンス
回路と定ゲインアンプと電流源とコンデンサを構成要素
としてこれを組み合わせて全差動型にて構成することに
より、無ひずみのフィルタ回路をDCフィードバックを
必要とせず作ることができるため、高次のフィルタ回路
を小規模で安価に実現できる。
【図1】この発明の第1の実施形態について説明するた
めの回路構成図。
めの回路構成図。
【図2】この発明に係るフィルタ回路に用いるトランス
コンダクタンス回路
コンダクタンス回路
【図3】この発明に係るフィルタ回路に用いる定ゲイン
アンプ
アンプ
【図4】この発明の第2の実施形態について説明するた
めの回路構成図。
めの回路構成図。
【図5】この発明の第3の実施形態について説明するた
めの回路構成図。
めの回路構成図。
【図6】従来の2次バイカッド型全差動フィルタ回路に
ついて説明するための回路構成図。
ついて説明するための回路構成図。
【図7】図6の全差動フィルタ回路を構成した場合につ
いて説明するための回路図。
いて説明するための回路図。
Gm1+,Gm1−,Gm2+,Gm2−…トランスコ
ンダクタンス回路、GA…定ゲインアンプ、C1,C2
…コンデンサ、I1〜I4…電流源。
ンダクタンス回路、GA…定ゲインアンプ、C1,C2
…コンデンサ、I1〜I4…電流源。
Claims (14)
- 【請求項1】 差動電圧入力と差動電流出力とを有し、
同相電圧入力に対しては極性を反転して出力する第1の
回路部と、 差動電圧入力と差動電圧出力とを有し、同相電圧入力に
対しては極性を反転して出力する第2の回路部とからな
り、 前記差動電圧出力または差動電流出力を起点として一巡
するループにより帰還される経路上に、前記第1と第2
の回路を挿入し、該回路を合わせた数が奇数となる関係
にして配置するとともに、前記差動電流出力にコンデン
サを接続してなることを特徴とするフィルタ回路。 - 【請求項2】 前記第1の回路は、同相の入力電圧に対
しては高い反転ゲインを有し、差動入力電圧に対しては
所定のトランスコンダクタンスで電流出力するトランス
コンダクタンス回路であり、 前記第2の回路は、差動入力に対してはあるゲインで出
力し、同相入力に対しては前記ゲインと同程度の反転ゲ
インを有する定ゲインアンプであることを特徴とする請
求項1記載のフィルタ回路。 - 【請求項3】 前記トランスコンダクタンス回路は、1
対の電界効果トランジスタで構成し、該トランジスタの
対のソースを共通の定電圧端子に接続し、対のゲートを
前記トランスコンダクタンス回路の入力端子対とし、対
のドレイン端子を定電流源に接続するとともにこれを出
力端子対とし、 前記定ゲインアンプは、2対の電界効果トランジスタで
構成し、入力側の電界効果トランジスタ対のソースを前
記定電圧端子に共通に接続し、対のゲート端子を入力端
子対とし、対のドレイン端子を出力側の電界効果トラン
ジスタ対のソース端子にそれぞれ接続してこれらを出力
端子対とし、出力側の電界効果トランジスタ対のゲート
端子対とドレイン端子対をそれぞれ定電圧端子に共通に
接続したことを特徴とする請求項2記載のフィルタ回
路。 - 【請求項4】 前記トランスコンダクタンス回路の出力
端子に接続した前記電流源のすべてを一定の電流比を保
ちながらその電流値を一括して制御することにより、フ
ィルタの周波数特性を比例制御することを特徴とする請
求項3記載のフィルタ回路。 - 【請求項5】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力するトランスコンダクタンス回路と、 差動入力端子および差動出力端子を有し、差動入力に対
してはあるゲインで出力し同相入力に対しては前記ゲイ
ンと同程度の反転ゲインを有する定ゲインアンプと、 前記トランスコンダクタンス回路の差動出力端子に接続
される電流源と、 前記トランスコンダクタンス回路の差動出力端子に接続
されるコンデンサとの回路網により構成してなるフィル
タ回路において、 あるノード対から出発し、前記トランスコンダクタンス
回路または前記定ゲインアンプの入力から入り出力に出
る手順を順番に繰り返し一巡して元のノードに戻るルー
プが存在し、前記回路網に存在するいかなるループにお
いても経由するトランスコンダクタンス回路と定ゲイン
アンプの総和が奇数であることを特徴とするフィルタ回
路。 - 【請求項6】 回路網に存在する全ての一巡ループは、
その経路に1個のトランスコンダクタンス回路だけしか
含まないか、2個のトランスコンダクタンス回路と1個
の定ゲインアンプを含むかのいずれかであることを特徴
とする請求項5記載のフィルタ回路。 - 【請求項7】 前記一巡ループに、2個の前記トランス
コンダクタンス回路と前記定ゲインアンプを有し、一方
のトランスコンダクタンス回路の出力に接続するコンデ
ンサは1対の出力端子間に接続し、他方のトランスコン
ダクタンス回路の出力に接続するコンデンサは少なくと
も2個を使用し、1対の出力端子のそれぞれと定電圧端
子との間に接続したことを特徴とする請求項6記載のフ
ィルタ回路。 - 【請求項8】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第1および第2のトランスコンダクタンス回
路の前記差動出力端子同士をそれぞれ接続し、その接続
点にコンデンサと電流源を接続し、 前記差動出力端子に、差動入力に対してはあるゲインで
出力し、同相入力に対しては前記ゲインと同程度の反転
ゲインを有する定ゲインアンプの差動入力に接続し、 前記定ゲインアンプの差動出力を、差動入力端子および
差動出力端子を持ち、同相入力電圧に対しては高い反転
ゲインを有し、差動入力電圧に対してはあるトランスコ
ンダクタンスで電流出力する第3のトランスコンダクタ
ンス回路の差動入力端子に接続し、 差動入力端子および差動出力端子を有し、同相入力電圧
に対しては高い反転ゲインを有し、差動入力電圧に対し
てはあるトランスコンダクタンスで電流出力する第4の
トランスコンダクタンス回路および前記第3のトランス
コンダクタンス回路の前記差動出力端子同士をそれぞれ
接続し、その接続点にコンデンサと電流源を接続し、 共通接続された前記第3および第4のトランスコンダク
タンスの差動出力端子を正負の極性を変えて前記第2お
よび第4のトランスコンダクタンス回路の差動入力端子
にそれぞれ接続し、 前記第1のトランスコンダクタンス回路の差動入力端子
をフィルタ入力としてなることを特徴とするフィルタ回
路。 - 【請求項9】 前記定ゲインアンプの差動入力を前記第
3および第4のトランスコンダクタンスの差動出力端子
に前記定ゲインアンプの差動入力を、前記第2のトラン
スコンダクタンス回路の差動入力端子に前記定ゲインア
ンプの差動出力をそれぞれ接続してなることを特徴する
請求項8記載のフィルタ回路。 - 【請求項10】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第1のトランスコンダクタンス回路の前記差
動出力端子にコンデンサと電流源を接続し、 前記差動出力端子に、差動入力に対してはあるゲインで
出力し、同相入力に対しては前記ゲインと同程度の反転
ゲインを有する定ゲインアンプの差動入力に接続し、 前記定ゲインアンプの差動出力を、差動入力端子および
差動出力端子を持ち、同相入力電圧に対しては高い反転
ゲインを有し、差動入力電圧に対してはあるトランスコ
ンダクタンスで電流出力する第2のトランスコンダクタ
ンス回路の差動入力端子に接続し、 差動入力端子および差動出力端子を有し、同相入力電圧
に対しては高い反転ゲインを有し、差動入力電圧に対し
てはあるトランスコンダクタンスで電流出力する第3の
トランスコンダクタンス回路および前記第2のトランス
コンダクタンス回路の前記差動出力端子同士をそれぞれ
接続し、その接続点にコンデンサと電流源を接続し、 共通接続された前記第2および第3のトランスコンダク
タンスの差動出力端子を正負の極性を変えて前記第1お
よび第3のトランスコンダクタンス回路の差動入力端子
にそれぞれ接続し、 前記第1のトランスコンダクタンス回路の差動出力端子
に接続されたコンデンサの他端を、フィルタの入力端子
対としてなることを特徴とするフィルタ回路。 - 【請求項11】 前記定ゲインアンプの差動入力を前記
第2および第3のトランスコンダクタンスの差動出力端
子に、前記定ゲインアンプの差動出力を前記第1のトラ
ンスコンダクタンス回路の差動入力端子にそれぞれ接続
してなることを特徴する請求項10記載のフィルタ回
路。 - 【請求項12】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第1のトランスコンダクタンス回路の前記差
動出力端子にコンデンサと電流源を接続し、 前記差動出力端子に、差動入力に対してはあるゲインで
出力し、同相入力に対しては前記ゲインと同程度の反転
ゲインを有する定ゲインアンプの差動入力に接続し、 前記定ゲインアンプの差動出力を、差動入力端子および
差動出力端子を持ち、同相入力電圧に対しては高い反転
ゲインを有し、差動入力電圧に対してはあるトランスコ
ンダクタンスで電流出力する第2のトランスコンダクタ
ンス回路の差動入力端子に接続し、 差動入力端子および差動出力端子を有し、同相入力電圧
に対しては高い反転ゲインを有し、差動入力電圧に対し
てはあるトランスコンダクタンスで電流出力する第3の
トランスコンダクタンス回路および前記第2のトランス
コンダクタンス回路の前記差動出力端子同士をそれぞれ
接続し、その接続点にコンデンサと電流源を接続し、 共通接続された前記第2および第3のトランスコンダク
タンスの差動出力端子を正負の極性を変えて前記第1お
よび第3のトランスコンダクタンス回路の差動入力端子
にそれぞれ接続し、 前記第2および第3のトランスコンダクタンス回路の差
動出力端子に接続されたコンデンサの他端を、フィルタ
の入力端子対としてなることを特徴とするフィルタ回
路。 - 【請求項13】 前記定ゲインアンプの差動入力を前記
第2および第3のトランスコンダクタンスの差動出力端
子に、前記定ゲインアンプの差動出力を前記第1のトラ
ンスコンダクタンス回路の差動入力端子にそれぞれ接続
してなることを特徴する請求項12記載のフィルタ回
路。 - 【請求項14】 請求項8,10,12に記載のフィル
タ回路を、任意に多段構成に接続することによって高次
のフィルタ回路として形成してなることを特徴とするフ
ィルタ回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33563696A JP3361021B2 (ja) | 1996-12-16 | 1996-12-16 | フィルタ回路 |
DE69727785T DE69727785T2 (de) | 1996-12-16 | 1997-12-12 | Filterschaltung |
EP97121978A EP0851578B1 (en) | 1996-12-16 | 1997-12-12 | Filter circuit |
US08/991,403 US6335655B1 (en) | 1996-12-16 | 1997-12-16 | Filter circuit |
KR1019970069057A KR100299740B1 (ko) | 1996-12-16 | 1997-12-16 | 필터회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33563696A JP3361021B2 (ja) | 1996-12-16 | 1996-12-16 | フィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10173482A true JPH10173482A (ja) | 1998-06-26 |
JP3361021B2 JP3361021B2 (ja) | 2003-01-07 |
Family
ID=18290821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33563696A Expired - Fee Related JP3361021B2 (ja) | 1996-12-16 | 1996-12-16 | フィルタ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6335655B1 (ja) |
EP (1) | EP0851578B1 (ja) |
JP (1) | JP3361021B2 (ja) |
KR (1) | KR100299740B1 (ja) |
DE (1) | DE69727785T2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6137370A (en) * | 1998-03-04 | 2000-10-24 | Kabushiki Kaisha Toshiba | Oscillator having loop including transconductor bandpass filter |
US7894727B2 (en) | 2006-11-15 | 2011-02-22 | Sharp Kabushiki Kaisha | Operational amplifier circuit, bandpass filter circuit, and infrared signal processing circuit |
US8260155B2 (en) | 2006-07-18 | 2012-09-04 | Sharp Kabushiki Kaisha | Carrier detection circuit, method for controlling carrier detection circuit, and infrared signal processing circuit having the carrier detection circuit |
JP2017505007A (ja) * | 2013-12-11 | 2017-02-09 | クアルコム,インコーポレイテッド | 面積効率の良いベースバンドフィルタ |
CN114448384A (zh) * | 2022-02-09 | 2022-05-06 | 深圳市九天睿芯科技有限公司 | 一种滤波电路 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429720B1 (en) * | 2000-05-12 | 2002-08-06 | Analog Devices, Inc. | RMS-DC converter using a variable gain amplifier to drive a squaring cell |
US6795843B1 (en) * | 2000-11-08 | 2004-09-21 | Sequoia Communications | Low-distortion differential circuit |
US6448848B1 (en) * | 2000-12-29 | 2002-09-10 | Intel Corporation | Method of controlling common-mode in differential gm-C circuits |
EP1356587A1 (en) * | 2001-01-18 | 2003-10-29 | Koninklijke Philips Electronics N.V. | Electronic filter circuit with feed back loop |
SE521303C2 (sv) * | 2001-12-06 | 2003-10-21 | Ericsson Telefon Ab L M | Differentiellt transistorpar |
KR20020069181A (ko) * | 2002-05-13 | 2002-08-29 | 주식회사 엠씨링크 | 에프엠 전송신호 발생기용 전압조정 발진기의 집적회로 설계방법 |
US6600373B1 (en) * | 2002-07-31 | 2003-07-29 | Agere Systems, Inc. | Method and circuit for tuning a transconductance amplifier |
US20040198287A1 (en) * | 2002-10-08 | 2004-10-07 | Kramer Bradley A. | Simultaneous Gm-C filter and variable gain amplifier circuit |
JP3976665B2 (ja) * | 2002-11-20 | 2007-09-19 | 富士通株式会社 | バッファ回路装置 |
EP1424773B1 (en) * | 2002-11-28 | 2007-01-24 | STMicroelectronics S.r.l. | Circuit device for realising a non-linear reactive elements scale network |
DE10343567B3 (de) * | 2003-09-19 | 2004-11-25 | Infineon Technologies Ag | Mehrstufiger Differenzverstärker |
US7098718B2 (en) * | 2003-12-11 | 2006-08-29 | The Trustees Of Boston University | Tunable current-mode integrator for low-frequency filters |
US7098731B1 (en) * | 2004-01-13 | 2006-08-29 | Wyszynski Adam S | Synthesis method for an active polyphase filter |
DE602005008364D1 (de) * | 2005-02-02 | 2008-09-04 | St Microelectronics Sa | Ein rauscharmes Tiefpassfilter |
EP1806842B1 (fr) * | 2005-12-30 | 2009-09-02 | Stmicroelectronics SA | Circuit de filtrage à transconductance, en particulier pour un téléphone cellulaire |
US20070194839A1 (en) * | 2006-02-23 | 2007-08-23 | Anadigics, Inc. | Tunable balanced loss compensation in an electronic filter |
US7626439B2 (en) * | 2006-09-28 | 2009-12-01 | Finisar Corporation | Cross-point adjustment circuit |
WO2011117911A1 (ja) * | 2010-03-23 | 2011-09-29 | 富士通株式会社 | 周波数可変フィルタ |
US9497049B2 (en) * | 2014-09-04 | 2016-11-15 | Qualcomm Incorporated | Wideband transmitter with high-frequency signal peaking |
US9369099B1 (en) * | 2014-12-10 | 2016-06-14 | Qualcomm Incorporated | Low power operational transconductance amplifier |
KR102684764B1 (ko) * | 2023-08-18 | 2024-07-11 | 연세대학교 산학협력단 | 준순환기 및 이를 포함하는 통신 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5345190A (en) * | 1993-08-02 | 1994-09-06 | Motorola, Inc. | Modular low voltage filter with common mode feedback |
JP3318725B2 (ja) * | 1994-01-12 | 2002-08-26 | 株式会社日立製作所 | アナログフィルタ回路 |
US5625317A (en) * | 1994-08-08 | 1997-04-29 | Texas Instruments Incorporated | Tuning method for integrated continuous-time filters |
US5528179A (en) * | 1995-05-31 | 1996-06-18 | Texas Instruments Incorporated | Constant capacitance prgrammable transconductance input stage |
-
1996
- 1996-12-16 JP JP33563696A patent/JP3361021B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-12 EP EP97121978A patent/EP0851578B1/en not_active Expired - Lifetime
- 1997-12-12 DE DE69727785T patent/DE69727785T2/de not_active Expired - Fee Related
- 1997-12-16 KR KR1019970069057A patent/KR100299740B1/ko not_active IP Right Cessation
- 1997-12-16 US US08/991,403 patent/US6335655B1/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6137370A (en) * | 1998-03-04 | 2000-10-24 | Kabushiki Kaisha Toshiba | Oscillator having loop including transconductor bandpass filter |
US8260155B2 (en) | 2006-07-18 | 2012-09-04 | Sharp Kabushiki Kaisha | Carrier detection circuit, method for controlling carrier detection circuit, and infrared signal processing circuit having the carrier detection circuit |
US7894727B2 (en) | 2006-11-15 | 2011-02-22 | Sharp Kabushiki Kaisha | Operational amplifier circuit, bandpass filter circuit, and infrared signal processing circuit |
JP2017505007A (ja) * | 2013-12-11 | 2017-02-09 | クアルコム,インコーポレイテッド | 面積効率の良いベースバンドフィルタ |
CN114448384A (zh) * | 2022-02-09 | 2022-05-06 | 深圳市九天睿芯科技有限公司 | 一种滤波电路 |
Also Published As
Publication number | Publication date |
---|---|
US6335655B1 (en) | 2002-01-01 |
KR100299740B1 (ko) | 2001-09-03 |
EP0851578A3 (en) | 2001-09-26 |
DE69727785T2 (de) | 2004-12-02 |
DE69727785D1 (de) | 2004-04-01 |
JP3361021B2 (ja) | 2003-01-07 |
EP0851578A2 (en) | 1998-07-01 |
KR19980064159A (ko) | 1998-10-07 |
EP0851578B1 (en) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361021B2 (ja) | フィルタ回路 | |
Kuo et al. | A linear MOS transconductor using source degeneration and adaptive biasing | |
US7042291B2 (en) | Balanced amplifier and filter using the same | |
US7443214B2 (en) | PLL circuit and frequency setting circuit using the same | |
JPH0779121A (ja) | 広い同調範囲の演算トランスコンダクタンス増幅器 | |
JP2007181032A (ja) | トランスコンダクタ、積分器及びフィルタ回路 | |
US5345190A (en) | Modular low voltage filter with common mode feedback | |
WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
EP0375017B1 (en) | Fully differential filter with switched condensers using CMOS operational amplifiers with no common-mode feedback | |
JPH10303664A (ja) | 可変利得増幅器 | |
EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
EP1811662B1 (en) | A lowpass biquad VGA filter | |
US7375583B2 (en) | Low noise lowpass filter | |
Minaei | A new high performance CMOS third generation current conveyor (CCIII) and its application | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
JPH10322143A (ja) | Ac結合回路 | |
Garradhi et al. | Low voltage low power analog circuit design OTA using signal attenuation technique in universal filter application | |
US7196573B1 (en) | Systems and methods for creating complex poles | |
Muñoz et al. | Two new VHF tunable CMOS low-voltage linear transconductors and their application to HF gm-C filter design | |
JPH10126214A (ja) | フィルタ回路 | |
Kumngern et al. | Voltage-mode first-order allpass filter using single-ended OTAs and grounded capacitor | |
JP2004007362A (ja) | 平衡型増幅器及びこれを用いたフィルタ並びに電圧電流変換回路 | |
JP2919487B2 (ja) | 積分回路およびアクティブフィルタ | |
JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |