SE521303C2 - Differentiellt transistorpar - Google Patents

Differentiellt transistorpar

Info

Publication number
SE521303C2
SE521303C2 SE0104116A SE0104116A SE521303C2 SE 521303 C2 SE521303 C2 SE 521303C2 SE 0104116 A SE0104116 A SE 0104116A SE 0104116 A SE0104116 A SE 0104116A SE 521303 C2 SE521303 C2 SE 521303C2
Authority
SE
Sweden
Prior art keywords
collector
common
areas
cells
control
Prior art date
Application number
SE0104116A
Other languages
English (en)
Other versions
SE0104116D0 (sv
SE0104116L (sv
Inventor
Johan Sjoestroem
Torkel Arnborg
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0104116A priority Critical patent/SE521303C2/sv
Publication of SE0104116D0 publication Critical patent/SE0104116D0/sv
Priority to TW091101269A priority patent/TW559856B/zh
Priority to AU2002356487A priority patent/AU2002356487A1/en
Priority to PCT/SE2002/002243 priority patent/WO2003049283A1/en
Publication of SE0104116L publication Critical patent/SE0104116L/sv
Publication of SE521303C2 publication Critical patent/SE521303C2/sv
Priority to US10/848,811 priority patent/US7023053B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

20 25 30 521 303 fÜfÜffäT¿åY:ß 2 På i och för sig känt sätt innefattar varje transistor 1, 2 i ett substrat 4 respektive 5 ett flertal transistorceller Cl, C2 som var och en innefattar ett emitterområde, ett styreområde och ett kollektorområde.
Varje dylik cell Cl, C2 innefattar ett emitterområde S, ett styreområde G och ett kollektorområde D såsom visas mer i detalj ovanför transistom 1 i fig. 1. På i och för sig känt sätt är emitterområdet S anslutet till en substratkontakt SC via en metallbygel C.
I varje transistor 1, 2 är samtliga styreområden parallellkopplade samt anslutna till en gemensam styreklämma (icke visad). Samtliga kollektorområden är vidare parallellkopplade samt anslutna till en gemensam kollektorklämma (icke visad) i varje transistor 1, 2.
Transistoremas 1, 2 emitterområden är samtliga hopkopplade via de kraftigt dopade substraten 4, 5 och jordplanet 3.
Vid drift kommer RF -strömmen att flyta från transistorns 1 styreområde G och kollektorområde D genom transistoms 1 kanal, genom transistorns l emitterområde S och in i transistorns 1 metallbygel C, genom transistorns 1 substratkontakt SC, genom transistorns 1 substrat 4, genom jordplanet 3 och in i transistoms 2 substrat 5, genom transistorns 2 substratkontakt (icke visad), genom transistorns 2 metall- bygel (icke visad) och in i transistorns 2 emitterområde (icke visat), genom transistoms 2 kanal (icke visad) och in i transistorns 2 styreområde (icke visat) och kollektorområde (icke visat) såsom antyds medelst linjen 6 i fig. 1.
Eftersom den effektiva impedansen mellan transistoremas 1 och 2 emitterområden är skild från noll vid radiofrekvens samt gemensam för både in- och utgångs- looparna hos transistorema kommer förstärkningen att minska till följd av åter- koppling i det kända differentiella transistorparet. 10 15 20 25 30 ii» _. vt-c 'rig =ø REDOGÖRELSE FÖR UPPFINN IN GEN Ändamålet med uppfinningen består i att åstadkomma ett differentiellt transistorpar med låg effektiv impedans mellan transistorernas emitterområden.
Detta emås genom att det differentiella transistorparet enligt uppfinningen innefattar ett flertal transistorceller i ett substrat. Varje cell innefattar ett första kollektorom- råde vid respektive kant av cellen och ett andra kollektorområde mellan de första kollektorområdena. Emitterområden förefinns mellan respektive första kollektor- område och det andra kollektorområdet. Första styreområden är anordnade mellan respektive första kollektorområde och emitterområdena och andra styreområden är anordnade mellan emitterområdena och det andra kollektorområdet. De första kollektorområdena i samtliga celler är hopkopplade till en gemensam första kollektorklämma. Det andra kollektorområdet i samtliga celler är hopkopplade till en gemensam andra kollektorklämma. De första styreområdena i samtliga celler är hopkopplade till en gemensam första styreklåmma och de andra styreområdena i samtliga celler är hopkopplade till en gemensam andra styreklämma. l det differentiella transistorparet enligt uppfinningen kommer RF -strömmar att flyta genom det differentiella paret utan att passera genom bulksubstratet.
FIGURBESKRIVNING Uppfinningen beskrivs närmare nedan under hänvisning till bifogad ritning på vilken fig. l, som beskrivits ovan, är en schematisk tvärsnittsvy av ett känt differentiellt transistorpar och fig. 2 är en schematisk tvärsnittsvy av en utförings- form av ett differentiellt transistorpar enligt uppfinningen.
BESKRIVNING AV UPPFINNINGEN F ig. 2 är en schematisk tvärsnittsvy av en utföringsform av ett differentiellt LDMOS-transistorpar 7 enligt uppfinningen. 10 15 20 25 521 303 4 Enligt uppfinningen slås celler med två LDMOS-transistorer ihop två och två till ett flertal hopslagna celler C3 i ett och samma substrat 8 på ett jordplan 9.
Hopslagiiingen kan ske genom att spegla exempelvis varje transistorcell Cl i fig. 1 vid dess emitterkontaktkant så att varje kombination av varje transistorcell Cl och dess speglade version har en gemensam substratkontakt i mitten, emittrar på vardera sidan om den gemensamma substratkontakten, vilka är hopkopplade via en gemensam metallbygel, kollektorer vid kanterna och styren däremellan. Varje dylik kombination av två celler speglas därefter vid ena kollektorkanten så att varje ny kombination av fyra celler har kollektorer vid kantema, en gemensam kollektor i mitten, hopkopplade emittrar mellan kantkollektorema och den gemensamma kollektorn, första styren mellan kantkollektorema och de hopkopplade emittrarna saint andra styren mellan de hopkopplade emittrama och den gemensamma kollektorn.
I ñg. 2 visas en dylik hopslagen cell C3 enligt uppfinningen mer i detalj ovanför transistorparet 7.
Den hopslagna cellen C3 innefattar ett kollektorområde D1 1 vid cellens ena kant samt ett kollektorområde D12 vid cellens andra kant. Kantkollektorområdena D1 1, D12 och samtliga kollektorområden i det differentiella transistorparet 7 som motsvarar dessa kantkollektorområden D1 1, D12 är hopkopplade till en gemensam kantkollektorklämma VDl .
Ett centralt kollektorområde D22 är beläget mellan kantkollektorområdena D1 1, D12. Det centrala kollektorområdet D22 och samtliga kollektorområden i det differentiella transistorparet 7 som motsvarar detta centrala kollektorområde D22 är hopkopplade till en gemensam central kollektorklämma VD2. 10 15 25 30 En gemensam substratkontakt SC11 med emitterområden S11 och S21 på vardera sidan, vilka är hopkopplade via en gemensam metallbygel Cl 1, är belägen mellan kantkollektorområdet D11 och det centrala kollektorområdet D22. En annan gemensam substratkontakt SC12 med emitterområden S12 och S22 på vardera sidan, vilka är hopkopplade via en gemensam metallbygel C 12, är belägen mellan kantkollektorområdet D12 och det centrala kollektorområdet D22.
De gemensamma substratkontakterna SCl1, SC12 och samtliga andra substratkontakter i det differentiella transistorparet 7 som motsvarar dessa substratkontakter SC1 1, SC12 är hopkopplade via substratet 8 och jordplanet 9.
Första styreomrâden G1 1, G12 är belägna mellan kantkollektorområdena D1 1, D12 och de gemensamma substratkontakterna SCl 1, SC12. De första styreområdena G1 1, G12 och samtliga styreorområden i det differentiella transistorparet 7 som motsvarar dessa första styreområden G1 1, G12 är hopkopplade till en gemensam första styreklämma VGl.
Andra styreområden G21, G22 är belägna mellan de gemensamma substratkon- takterna SC 1 1, SC 12 och det centrala kollektorområdet D22. De andra styreom- rådena G21, G22 och samtliga styreorområden i det differentiella transistorparet 7 som motsvarar dessa andra styreområden G21, G22 är hopkopplade till en gemensam andra styreklämma VG2.
Vid drift kommer RF -strömmar att flyta inuti cellerna från kantkollektorområdena Dl 1, D12 och styreområdena G11, G12 via emitterområdena S1 1, S12 in i de gemensamma metallbyglama C11, C12, genom emitterområdena S21, S22 och till det centrala kollektorområdet D22 samt styreområdena G21, G22 såsom antyds medelst linjer 10 och 11 i fig. 2. 10 521 ans ¿¿»,¿;,¿¿,, 6 RF-strömmar kommer således inte att flyta genom substratet 8 och jordplanet 9. _ Emitterimpedansen hos det differentiella paret enligt uppfinningen kommer härigenom att bli lägre och följaktligen kommer förstärkningen att bli högre än i det kända differentiella paret enligt fig. 1.
Det är underförstått att uppfinningen inte är begränsad till differentiella LDMOS- transistorpar utan är lika tillämpbar på bipolära skikttransistorer. I ett dylikt differentiellt par (icke visat) skulle det finnas kollektorområden som motsvarar kollektorområdena i fig. 2, emitterområden som motsvarar emitterområdena i fig. 2 samt basområden som motsvarar styreområdena i fig. 2.

Claims (1)

10 15 20 25 521 303 PATENTKRAV
1. Differentiellt transistorpar, kännetecknat av att det innefattar ett flertal transistorceller i ett substrat, varvid varje cell innefattar - ett första kollektorområde (D11, D12) vid respektive kant av cellen, - ett andra kollektorområde (D22) mellan de första kollektorområdena (Dl 1, D12), - emitterområden (S1 1-S21, S12-S22) mellan respektive första kollektorområde (Dl 1, D12) och det andra kollektorområdet (D22), - första styre/basområden (G11, G12) mellan respektive första kollektorområde (D11, D12) och emitterområdena (S1 1-S21, S12-S22) och - andra styre/basområden (G21, G22) mellan emitterområdena (S11-S21, S 12-S22) och det andra kollektorområdet (D22), varvid de första kollektorområdena (Dl 1, D12) i samtliga celler är hopkopplade till en gemensam första kollektorklämma (VDl), varvid det andra kollektorområdet (D22) i samtliga celler är hopkopplade till en gemensam andra kollektorklämma (VD2), varvid de första styre/basområdena (Gl 1, G12) i samtliga celler är hopkopplade till en gemensam första styre/basklämma (VG1) och varvid de andra styre/basområdena (G21, G22) i samtliga celler är hopkopplade till en gemensam andra styre/basklämma (VG2).
SE0104116A 2001-12-06 2001-12-06 Differentiellt transistorpar SE521303C2 (sv)

Priority Applications (5)

Application Number Priority Date Filing Date Title
SE0104116A SE521303C2 (sv) 2001-12-06 2001-12-06 Differentiellt transistorpar
TW091101269A TW559856B (en) 2001-12-06 2002-01-25 A differential transistor pair
AU2002356487A AU2002356487A1 (en) 2001-12-06 2002-12-05 A differential transistor pair
PCT/SE2002/002243 WO2003049283A1 (en) 2001-12-06 2002-12-05 A differential transistor pair
US10/848,811 US7023053B2 (en) 2001-12-06 2004-05-19 Differential transistor pair

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0104116A SE521303C2 (sv) 2001-12-06 2001-12-06 Differentiellt transistorpar

Publications (3)

Publication Number Publication Date
SE0104116D0 SE0104116D0 (sv) 2001-12-06
SE0104116L SE0104116L (sv) 2003-06-07
SE521303C2 true SE521303C2 (sv) 2003-10-21

Family

ID=20286234

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0104116A SE521303C2 (sv) 2001-12-06 2001-12-06 Differentiellt transistorpar

Country Status (5)

Country Link
US (1) US7023053B2 (sv)
AU (1) AU2002356487A1 (sv)
SE (1) SE521303C2 (sv)
TW (1) TW559856B (sv)
WO (1) WO2003049283A1 (sv)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163244A (en) * 1977-10-28 1979-07-31 General Electric Company Symmetrical integrated injection logic circuit
JPH09181191A (ja) * 1995-12-27 1997-07-11 Denso Corp 差動対トランジスタを有する回路装置
JP3361021B2 (ja) * 1996-12-16 2003-01-07 株式会社東芝 フィルタ回路
US6345178B1 (en) * 2000-07-17 2002-02-05 Nokia Networks Oy Linear balanced RF mixer

Also Published As

Publication number Publication date
WO2003049283A1 (en) 2003-06-12
AU2002356487A1 (en) 2003-06-17
TW559856B (en) 2003-11-01
SE0104116D0 (sv) 2001-12-06
US20040212020A1 (en) 2004-10-28
US7023053B2 (en) 2006-04-04
SE0104116L (sv) 2003-06-07

Similar Documents

Publication Publication Date Title
CN105372891B (zh) 一种阵列基板以及显示装置
US11552070B2 (en) Electrostatic protection circuit, array substrate and display device
US11844245B2 (en) Display device having power line
JP4123935B2 (ja) ラテラル薄膜soi装置及びその製造方法
US20130313653A1 (en) MOS Transistor with Multi-finger Gate Electrode
CN101197380A (zh) 半导体装置和电光学装置
EP4084083A1 (en) Trench igbt chip
CN104809984A (zh) 源极驱动电路、源极驱动装置、显示面板及显示装置
WO2014172958A1 (zh) 触控像素驱动电路、方法、阵列基板和液晶显示装置
CN109062457A (zh) 一种内嵌式自容触控装置
SE521303C2 (sv) Differentiellt transistorpar
US20200161392A1 (en) Organic light emitting diode display and method for manufacturing the same
CN101540340A (zh) 薄膜晶体管
US6731365B2 (en) Array circuit of a liquid crystal display wherein common electrodes isolated each other in different pixel regions
JP2018207363A (ja) 双方向スイッチ回路及びスイッチ装置
US20170017341A1 (en) Touch display panel
CN110858609B (zh) Igbt及其制造方法
US9342644B1 (en) Semiconductor integrated circuit having differential amplifier and method of arranging the same
WO2022027404A1 (en) Touch control structure, display panel, display apparatus, and method of fabricating touch control structure
CN203659876U (zh) 超结器件和包括所述超结器件的半导体结构
CN112687683A (zh) 晶体管器件
CN105244354B (zh) 薄膜晶体管阵列基板
TWI831618B (zh) 共源極電晶體裝置
JP2001257360A (ja) 半導体装置
CN109243353A (zh) 反相器及goa电路

Legal Events

Date Code Title Description
NUG Patent has lapsed