JPH10170954A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH10170954A JPH10170954A JP32670296A JP32670296A JPH10170954A JP H10170954 A JPH10170954 A JP H10170954A JP 32670296 A JP32670296 A JP 32670296A JP 32670296 A JP32670296 A JP 32670296A JP H10170954 A JPH10170954 A JP H10170954A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- pixel electrodes
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
に配列された画素電極と、画素電極にそれぞれ設けられ
たスイッチング素子と、スイッチング素子に接続された
バスラインとを有する液晶表示装置に関し、開口率が高
く、しかもディスクリネーションラインの発生がない液
晶表示装置及びその製造方法を提供する。 【解決手段】 絶縁性基板と、絶縁性基板上にマトリク
ス状に配列された画素電極10、12と、画素電極1
0、12にそれぞれ設けられたTFT素子14と、各T
FT素子14に接続されたバスライン16、18とを有
する液晶表示装置において、隣接した前記画素電極1
0、12同士を絶縁するための絶縁膜20がドレインバ
スライン18上方に設けられている。
Description
縁性基板上にマトリクス状に配列された画素電極と、画
素電極にそれぞれ設けられたスイッチング素子と、スイ
ッチング素子に接続されたバスラインとを有する液晶表
示装置及びその製造方法に関する。
置は、その液晶パネル部において、アクティブマトリク
ス基板と対向基板とがスペーサを介して貼り合わされ、
その間に液晶が注入された構成になっている。従来の液
晶表示装置を図9を用いて説明する。図9は、従来の液
晶表示装置を示す上面図である。
極110がマトリクス状に配列されている。各画素電極
110には、TFT(薄膜トランジスタ)素子114が
設けられている。各TFT素子114は、走査線と呼ば
れるゲートバスライン116と、信号線と呼ばれるドレ
インバスライン118とに接続されている。画素電極1
10とゲートバスライン116との間には、電気的に分
離するための離隔領域136が設けられている。また同
様に、画素電極110とドレインバスライン118との
間にも、離隔領域138が設けられている。
電極と、光の漏れを遮断するための遮光膜とが設けられ
ている。TFT素子114、ゲートバスライン116、
ドレインバスライン118、離隔領域136、138と
を覆うように、遮光膜は設けられるが、アクティブマト
リクス基板と対向基板とを貼り合わせる際に生じる位置
合わせのずれを考慮して、幅を広くしておかなければな
らない。遮光膜の幅が広くなると、開口率が低くなり、
輝度の低下を招いてしまう。
は、遮光膜の幅を狭くすることが望ましい。遮光膜の幅
を狭くするための従来技術としては、特開昭63−27
9228にて開示された液晶表示装置がある。この技術
を図10、図11を用いて説明する。図10は、特開昭
63−279228にて開示された液晶表示装置の上面
図である。図11は、図10のC−C′線断面図であ
る。図9に示す液晶表示装置と同一の構成要素には、同
一の符号を付している。
板上には、画素電極110がマトリクス状に配列されて
いる。各画素電極110には、TFT素子114が設け
られている。各TFT素子114は、ゲートバスライン
116とドレインバスライン118とに接続されてい
る。各画素電極110間には、ゲートバスライン116
に沿って、電気的に分離するための離隔領域123が設
けられている。また同様に、各画素電極110間には、
ドレインバスライン118に沿って、電気的に分離する
ための離隔領域122が設けられている。
のような構造になっている。絶縁性基板124上にゲー
ト絶縁膜126が形成され、ゲート絶縁膜126上にド
レインバスライン118が設けられている。ドレインバ
スライン118上に、全面に絶縁性の平坦化層128が
設けられている。その平坦化層128上に、画素電極1
10が設けられている。
は、バスライン116、118と画素電極110とを、
平坦化層128を介して別の層にすることにより、バス
ライン116、118を遮光膜として用いている。ま
た、遮光膜として用いられるバスライン116、118
と画素電極110とが同一基板上に設けられているの
で、アクティブマトリクス基板と対向基板とを張り合わ
せるときのずれを考慮しなくてよい。
は、遮光膜の幅を狭くすることが可能となったので、従
来の液晶表示装置と比較して開口率の飛躍的向上が実現
された。
れた液晶表示装置では、ドレインバスライン118上方
の離隔領域122が極めて狭いので、隣接する画素電極
110同士が逆極性電位になったときに強い電界150
が生じ、この電界150によって液晶の配向方向が乱さ
れてしまう。これにより、画面にディスクリネーション
ライン(disclination line)(図示
せず)が発生してしまう。
子を、図12を用いて説明する。図12は、開示された
液晶表示装置の、ドレインバスライン118付近の電界
強度152をシミュレートした図である。ドレインバス
ライン118の幅は6μmに設定されている。図12か
らわかるように、電界強度の最も強いピーク154と、
2番目に強いピーク156がある。そして、2番目に強
いピーク156が、ドレインバスライン118の幅から
はみ出し、開口部160に位置している。2番目に強い
ピーク156の領域では、液晶の配向方向158が乱さ
れ、画面上でディスクリネーションラインとなる。
すると、ノーマリホワイトモードのときには、黒を表示
すると白抜けとなってコントラストが低下し、ノーマリ
ブラックモードのときには、白を表示すると黒い部分と
なって輝度が低下してしまう。ところで、ディスクリネ
ーションラインをなくすためには、配向方向158の乱
された領域の液晶を遮光膜で覆わなければならない。遮
光膜として用いられているゲートバスライン116は、
幅が広いため、画素電極110の位置を工夫すれば、配
向方向158の乱された領域の液晶を覆うことができ
る。しかし、ドレインバスライン118は、幅が狭いた
め、配向方向158の乱された領域の液晶を覆うのは困
難である。一方、ドレインバスライン118の幅を広く
すれば、配向方向158の乱された領域の液晶を覆うこ
とができるが、その分だけ開口率は低下してしまう。
122を極端に狭めて1μm乃至2μmにすれば、配向
方向158の乱された領域の液晶をドレインバスライン
118で覆うことができる。しかし、すべての画素電極
110に対して、隣接する画素電極110の離隔領域1
22を1μm乃至2μmにすることは極めて難しく、隣
接する画素電極110同士がショートしてしまう危険性
がある。
は、従来の液晶表示装置と比較して開口率の飛躍的向上
が実現されたが、その一方でディスクリネーションライ
ンが発生するという問題があった。本発明は、開口率が
高く、しかもディスクリネーションラインが発生しない
液晶表示装置及びその製造方法を提供することを目的と
する。
と、前記絶縁性基板上にマトリクス状に配列された画素
電極と、前記画素電極にそれぞれ設けられたスイッチン
グ素子と、前記スイッチング素子に接続されたバスライ
ンとを有する液晶表示装置において、前記バスライン上
方に設けられ、隣接した前記画素電極同士を絶縁するた
めの絶縁膜を有することを特徴とする液晶表示装置によ
って達成される。これにより、開口率を向上させるとと
もに、ディスクリネーションラインの発生をなくすこと
ができる。
する前記画素電極同士は、前記絶縁膜を介して縁部が離
隔して設けられていてもよいし、前記絶縁膜を介して縁
部が重なりあって設けられていてもよい。また、上記目
的は、絶縁性基板と、前記絶縁性基板上にマトリクス状
に配列された画素電極と、前記画素電極にそれぞれ設け
られたスイッチング素子と、前記スイッチング素子に接
続されたバスラインとを有する液晶表示装置を製造す
る、液晶表示装置の製造方法において、前記スイッチン
グ素子及び前記バスラインが形成された前記絶縁性基板
上に、絶縁性の平坦化層を形成する工程と、前記平坦化
層上に、1画素おきに第1の画素電極を形成する工程
と、前記バスライン上方の前記平坦化層上に、前記第1
の画素電極の縁部に重なるように絶縁膜を形成する工程
と、前記第1の画素電極の間に、前記絶縁膜に縁部が重
なるように第2の画素電極を形成する工程とを有するこ
とを特徴とする液晶表示装置の製造方法によって達成さ
れる。
示装置を図1乃至図3を用いて説明する。図1は、本実
施形態による液晶表示装置の平面図である。図2は、図
1のA−A′線断面図である。図3は、図1のB−B′
線断面図である。図1のように、アクティブマトリクス
基板上には、第1の画素電極10と第2の画素電極12
とがマトリクス状に配列されている。第1の画素電極1
0、第2の画素電極12には、それぞれTFT素子14
が設けられている。各TFT素子14は、ゲートバスラ
イン16とドレインバスライン18とに接続されてい
る。ドレインバスライン18上方において、第1の画素
電極10と第2の画素電極12間に、電気的に分離する
ための離隔領域22(図2参照)が設けられている。ま
た、その離隔領域22の間には、ドレインバスライン1
8に沿って、絶縁膜20が設けられている。
ても、第1の画素電極10同士及び第2の画素電極12
同士を電気的に分離するための離隔領域23が設けられ
ている。A−A′線に沿った断面は、図2のような構造
になっている。絶縁性基板24上にゲート絶縁膜26が
形成され、ゲート絶縁膜26上にドレインバスライン1
8が設けられている。ドレインバスライン18上に、全
面に絶縁性の平坦化層28が設けられている。その平坦
化層28上に、第1の画素電極10と第2の画素電極1
2とが設けられている。また、隣り合った画素電極1
0、12同士が電気的に接続しないように、絶縁膜20
が設けられている。
置では、バスライン16、18と画素電極10、12と
を、平坦化層28を介して別の層にすることにより、バ
スライン16、18を遮光膜として用いている。なお、
バスライン16、18だけでは、TFT素子14を遮光
することができないので、TFT素子14を遮光するた
めの遮光膜が対向基板側(図示せず)に別途設けられて
いる。
は、絶縁膜20を介すことにより、隣接する画素電極1
0、12間の離隔領域22が極めて狭く設けられてい
る。隣接する画素電極10、12同士が逆極性電位にな
ると、画素電極10、12間に強い電界50が発生す
る。B−B′線に沿った断面は、図3のような構造にな
っている。絶縁性基板24上にゲート電極16が設けら
れ、ゲート電極16上にゲート絶縁膜26が形成されて
いる。そして、ゲート電極16上には、ゲート絶縁膜2
6を介してアモルファスシリコン素子層30が設けられ
ている。更に、アモルファスシリコン素子層30の一方
の縁部はドレインバスライン18に接続され、他方の縁
部はソース電極32に接続されている。そして、全面に
絶縁性の平坦化層28が設けられている。その平坦化層
28には、ソース電極32上にコンタクトホール34が
設けられている。そのコンタクトホール34を介して、
ソース電極32と第2の画素電極12とが接続されてい
る。
離隔領域22付近の電界強度を図4を用いて説明する。
図4は、本実施形態による液晶表示装置の、ドレインバ
スライン18付近の電界強度52をシミュレートした図
である。ドレインバスライン18の幅は6μmに設定さ
れている。図4からわかるように、電界強度の最も強い
ピーク54と、2番目に強いピーク56がある。しか
し、離隔領域22が極めて狭いことにより電界50が一
部に集中するので、電界強度の強いピーク54、56は
遮光膜として用いられているドレインバスライン18に
よって覆われている。従って、画面にディスクリネーシ
ョンラインは発生しない。
ンバスライン18上方において画素電極10、12間に
絶縁膜20が設けられたので、画素電極10、12間の
離隔領域22を極めて狭くすることができ、画素電極1
0、12間に発生する電界50が一部に集中する。その
ため、電界強度の強いピーク54、56を、遮光膜とし
て用いられるドレインバスライン18の領域で覆うこと
ができるので、画面にディスクリネーションラインが発
生するのを防ぐことができる。
造方法を、図5乃至図8の工程断面図を用いて説明す
る。図5乃至図8は、本実施形態による液晶表示装置
の、製造方法を説明するための断面図である。まず、絶
縁性基板24上に、幅20μmのゲートバスライン16
(図示せず)を形成し、その後、全面に、厚さ約100
nmのSiO2 のゲート絶縁膜26を形成する。ここで
は図示しないが、次に、アモルファスシリコン素子層3
0を形成する。その後、幅6μmのドレインバスライン
18を形成するとともに、ここでは図示しないがソース
電極32を形成する(図5(a)参照)。
系樹脂を材料として、厚さ約2μmの平坦化層28を設
ける(図5(b)参照)。続いて、全面に、スパッタリ
ングによりITO(インジウム錫酸化物)の導電膜40
を形成する(図6(a)参照)。その後、ポジレジスト
(図示せず)を所定の形状にパターニングし、硝酸など
のエッチャントによりポジレジストをマスクとして導電
膜40を除去することによって、1画素おきに画素電極
10を形成する。なお、画素電極10の縁部は、上面か
ら見たときに、ドレインバスライン18に約3μm乃至
4μm重なるように設け、ゲートバスライン16に約5
μm重なるように設ける(図6(b)参照)。
に、画素電極10の縁部を覆うようにして、厚さ約30
0nmの絶縁膜20を形成する。絶縁膜20の幅は、ド
レインバスライン18の幅より小さくする。(図7
(a)参照)。続いて、画素電極10の上方に、後の工
程で画素電極10がエッチングされないためのストッパ
層42を形成する(図7(b)参照)。
電膜44を形成する(図8(a)参照)。次いで、ポジ
レジスト(図示せず)を所定の形状にパターニングし、
硝酸などのエッチャントによりポジレジストをマスクと
して導電膜44を除去することによって、残りの画素電
極である画素電極12を形成する。なお、画素電極12
の縁部は、上面から見たときに、絶縁膜20の一部に重
なり、ドレインバスライン18に約3μm乃至4μm重
なり、ゲートバスライン16に約5μm重なるように設
ける(図8(b)参照)。
トリクス基板の表面に、配向膜を塗布し、液晶の配向方
向58を規定するためにラビング処理を行った後、スペ
ーサとシール材とを用いて対向基板と貼り合わせること
により、液晶表示装置が完成する。なお、対向基板に
は、TFT素子14を覆うためのCr薄膜の遮光膜と、
対向電極とが設けられている。
インバスライン上方において画素電極間に絶縁膜が設け
られたので、画素電極間の離隔領域を極めて狭くするこ
とができ、画素電極間に発生する電界が一部に集中す
る。そのため、電界強度の強いピークを、遮光膜として
用いられるドレインバスラインの領域で覆うことができ
るので、画面にディスクリネーションラインが発生する
のを防ぐことができる。また、絶縁膜が設けられている
ので、エッチング不良による画素電極間の電気的ショー
トが発生せず、画素電極形成時の位置合わせも容易であ
る。
形が可能である。例えば、上記実施形態では、隣接する
画素電極同士は絶縁膜を介して縁部が離隔して設けられ
ているが、絶縁膜を介して縁部が重なり合っていてもよ
い。また、上記実施形態では、絶縁膜はドレインバスラ
インの上方に設けられているが、ゲートバスラインなど
他のバスラインの上方でもよい。
バスライン上方において画素電極間に絶縁膜が設けられ
たので、画素電極間の離隔領域を極めて狭くすることが
でき、画素電極間に発生する電界が一部に集中する。そ
のため、電界強度の強いピークを、遮光膜として用いら
れるドレインバスラインの領域で覆うことができるの
で、開口率が高く、しかもディスクリネーションライン
の発生がない液晶表示装置を提供できる。また、絶縁膜
が設けられているので、エッチング不良による画素電極
間の電気的ショートが発生せず、画素電極形成時の位置
合わせも容易である。
平面図である。
ある。
ある。
強度を示す図である。
方法を示す断面図(その1)である。
方法を示す断面図(その2)である。
方法を示す断面図(その3)である。
方法を示す断面図(その4)である。
る。
C′線断面図である。
である。
Claims (4)
- 【請求項1】 絶縁性基板と、前記絶縁性基板上にマト
リクス状に配列された画素電極と、前記画素電極にそれ
ぞれ設けられたスイッチング素子と、前記スイッチング
素子に接続されたバスラインとを有する液晶表示装置に
おいて、 前記バスライン上方に設けられ、隣接した前記画素電極
同士を絶縁するための絶縁膜を有することを特徴とする
液晶表示装置。 - 【請求項2】 請求項1記載の液晶表示装置において、 隣接する前記画素電極同士は、前記絶縁膜を介して縁部
が離隔して設けられていることを特徴とする液晶表示装
置。 - 【請求項3】 請求項1記載の液晶表示装置において、 隣接する前記画素電極同士は、前記絶縁膜を介して縁部
が重なりあって設けられていることを特徴とする液晶表
示装置。 - 【請求項4】 絶縁性基板と、前記絶縁性基板上にマト
リクス状に配列された画素電極と、前記画素電極にそれ
ぞれ設けられたスイッチング素子と、前記スイッチング
素子に接続されたバスラインとを有する液晶表示装置を
製造する、液晶表示装置の製造方法において、 前記スイッチング素子及び前記バスラインが形成された
前記絶縁性基板上に、絶縁性の平坦化層を形成する工程
と、 前記平坦化層上に、1画素おきに第1の画素電極を形成
する工程と、 前記バスライン上方の前記平坦化層上に、前記第1の画
素電極の縁部に重なるように絶縁膜を形成する工程と、 前記第1の画素電極の間に、前記絶縁膜に縁部が重なる
ように第2の画素電極を形成する工程とを有することを
特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32670296A JP3776187B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32670296A JP3776187B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10170954A true JPH10170954A (ja) | 1998-06-26 |
JP3776187B2 JP3776187B2 (ja) | 2006-05-17 |
Family
ID=18190723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32670296A Expired - Lifetime JP3776187B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3776187B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312329B1 (ko) * | 1999-09-13 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 구조 및 그 제조방법 |
JP2005250228A (ja) * | 2004-03-05 | 2005-09-15 | Casio Comput Co Ltd | トランジスタアレイ基板 |
JP2014167641A (ja) * | 2010-02-05 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2016177284A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び該液晶表示装置を用いた電子機器 |
-
1996
- 1996-12-06 JP JP32670296A patent/JP3776187B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312329B1 (ko) * | 1999-09-13 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 구조 및 그 제조방법 |
JP2005250228A (ja) * | 2004-03-05 | 2005-09-15 | Casio Comput Co Ltd | トランジスタアレイ基板 |
JP4661060B2 (ja) * | 2004-03-05 | 2011-03-30 | カシオ計算機株式会社 | トランジスタアレイ基板及び液晶ディスプレイパネル |
JP2014167641A (ja) * | 2010-02-05 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US9057918B2 (en) | 2010-02-05 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising first and second pixel electrodes that overlap each other with an insulating layer interposed therebetween |
JP2015232737A (ja) * | 2010-02-05 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US9541803B2 (en) | 2010-02-05 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising first and second reflective pixel electrodes that overlap each other with an insulating layer having a tapered first end portion interposed therebetween |
JP2016177284A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び該液晶表示装置を用いた電子機器 |
JP2022058383A (ja) * | 2015-03-19 | 2022-04-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3776187B2 (ja) | 2006-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4130490B2 (ja) | 液晶表示装置 | |
JP3269787B2 (ja) | 液晶表示装置 | |
US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2003195330A (ja) | 液晶表示装置 | |
JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
JPH0980416A (ja) | 液晶表示装置 | |
US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
JP2002040480A (ja) | 液晶表示装置 | |
JPH05313197A (ja) | アクティブマトリクス基板 | |
US7098970B2 (en) | Liquid crystal display device and its manufacturing method | |
JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
JPH1164884A (ja) | 液晶表示装置 | |
JPH11109418A (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
JP4072015B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
JP2002258324A (ja) | 液晶表示装置 | |
JP3776187B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2702319B2 (ja) | アクティブマトリクス基板 | |
JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP3591674B2 (ja) | 液晶表示装置 | |
JP3367821B2 (ja) | アクティブマトリクス基板 | |
KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
JP4137811B2 (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060222 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |