JP4661060B2 - トランジスタアレイ基板及び液晶ディスプレイパネル - Google Patents
トランジスタアレイ基板及び液晶ディスプレイパネル Download PDFInfo
- Publication number
- JP4661060B2 JP4661060B2 JP2004062163A JP2004062163A JP4661060B2 JP 4661060 B2 JP4661060 B2 JP 4661060B2 JP 2004062163 A JP2004062163 A JP 2004062163A JP 2004062163 A JP2004062163 A JP 2004062163A JP 4661060 B2 JP4661060 B2 JP 4661060B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- drain line
- insulating film
- display electrode
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
図10は、特許文献1に記載の液晶表示装置と同様に、画素TFT上をオーバーコート絶縁膜で覆い、この絶縁膜にコンタクトホールを設けて画素電極と画素TFTとを接続させる構造の液晶表示装置のドレインラインに直交する線に沿ってトランジスタアレイ基板を切断した当該トランジスタアレイ基板の断面図である。
本発明の目的は各画素の開口率を向上させることである。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記第1のドレインラインは、前記第1の薄膜トランジスタに接続されていることを特徴とする。
また、請求項3に記載の発明は、請求項1または2に記載の発明において、前記第2の薄膜トランジスタに接続された第2のドレインラインを備え、前記第2の表示電極は、前記第3の画素電極部の少なくとも一部が前記第2のドレインラインと重なるように配置されていることを特徴とする。
また、請求項4に記載の発明は、請求項1から3の何れかに記載の発明において、前記第1の表示電極は、前記第1のドレインラインと重ならない領域に前記第2の画素電極部と同一の層として形成された第4の画素電極部を有し、前記第4の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第1の画素電極部に接続されていることを特徴とする。
また、請求項5に記載の発明は、第1の薄膜トランジスタに接続された第1の表示電極と、第2の薄膜トランジスタに接続された第2の表示電極と、前記第1の表示電極及び前記第2の表示電極よりも下層側に形成された第1のドレインラインと、を備え、前記第1の表示電極と前記第2の表示電極とが前記第1のドレインラインの延伸方向に対して直交する方向に隣接するように配置されているトランジスタアレイ基板であって、前記第1の表示電極は、前記第1のドレインラインの延伸方向に平行な一辺が前記第1のドレインラインとの間に第1の絶縁膜を介在させて前記第1のドレインラインに重なる第1の画素電極部を有し、前記第2の表示電極は、前記第1のドレインラインの延伸方向に平行な一辺が前記第1のドレインラインとの間に前記第1の画素電極部よりも上層側に形成された第2の絶縁膜を介在させて前記第1のドレインラインに重なる第2の画素電極部を有し、前記第1の表示電極は、前記第1のドレインラインと重ならない領域に前記第2の画素電極部と同一の層として形成された第4の画素電極部を有し、前記第4の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第1の画素電極部に接続されていることを特徴とする。
また、請求項6に記載の発明は、請求項1から5の何れかに記載の発明において、前記第1のドレインラインは、遮光性の導電性材料により形成され、前記第1の画素電極部及び前記第2の画素電極部は、透明性の導電性材料により形成されていることを特徴とする。
また、請求項7に記載の発明は、請求項1から6の何れかに記載の発明において、前記第1の表示電極と前記第2の表示電極との間の基板平面における間隔が前記第1のドレインラインのライン幅よりも短いことを特徴とする。
また、請求項8に記載の発明は、請求項1から7の何れかに記載の発明において、前記第1の表示電極と前記第2の表示電極は、互いに重ならないように配置されていることを特徴とする。
また、請求項9に記載の発明は、請求項1から8の何れかに記載の発明において、前記第1の薄膜トランジスタは、前記第1の絶縁膜に形成された第1のコンタクトホールを介して前記第1の表示電極に接続され、前記第2の薄膜トランジスタは、前記第1の絶縁膜に形成された第2のコンタクトホールを介して前記第2の表示電極に接続されていることを特徴とする。
前記第3の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第2の画素電極部に接続されていることを特徴とする。
図1はトランジスタアレイ基板1の電極構成を示す平面図である。図2及び図3はトランジスタアレイ基板1を用いた液晶ディスプレイパネル100の一部を示す断面図であって、図2は図1のA−A線に沿う断面図であり、図3は図1のB−B線に沿う断面図である。
対向基板40は、当該対向基板40の表面を構成する基板として透明基板41を有している。透明基板41はホウケイ酸ガラス、石英ガラスその他の透明なガラス、PMMA(Polymethyl methacrylate)、ポリカーボネートその他の透明な樹脂で平板状に形成されたものである。透明基板41の裏面41aには、第1,第2の各画素電極61,62に相対する領域で開口した黒色のブラックマトリクス44が格子状にパターニングされており、ブラックマトリクス44によって囲繞された複数の開口部がマトリクス状に配列されている。ブラックマトリクス44の各開口部には赤(R)、緑(G)、青(B)の何れかの色を有したカラーフィルタ43が形成されており、対向基板40全体ではこれら三色が規則正しく配列されている。
トランジスタアレイ基板1は、当該トランジスタアレイ基板1の背面を構成する基板として透明基板2を有している。透明基板2はホウケイ酸ガラス、石英ガラスその他の透明なガラス、PMMA、ポリカーボネートその他の透明な樹脂で平板状に形成されたものである。
キャパシタ30は、対向電極42、第1,第2の画素電極61,62及びそれらの間に封入された液晶分子50から構成されたものである。上記の通り、対向電極42が等電位に保たれているため、電位Vcom側の電極が対向電極42に相当する。このような回路構成においては、対向電極42が接地されていれば、定電位Vcomは0Vになる。
以下の説明では、図1のB−B線に沿う断面に着目して層間絶縁膜16上の層構造の製造過程を順次説明する。
なお、隣り合う第1の画素電極61同士では、必ずしもフォトレジストの最小幅までパターニングする必要はなく、第1の画素電極61の他方の側縁部61bをドレインライン6と重複させなくてもよい。
例えば、上記第1の実施形態では、第2の画素電極62を、絶縁膜17を介して第1の画素電極61の上層に配したが、当該第2の画素電極62を、絶縁膜17を介さずに第1の画素電極61の直上層に配してもよいし、第1の画素電極61と同層に配してもよい。
また、上記第1の実施形態では、第1の画素電極61と第2の画素電極62との2つの画素電極をドレインライン6に重複させたが、第1,第2の画素電極61,62以外の他の画素電極を、互いに電気的に導通させた状態で3つ以上用いてドレインライン6上に画素電極を重複させてもよい。
本第2の実施形態に係る液晶ディスプレイパネル100は、上記第1の実施形態に係る液晶ディスプレイパネル100と略同様の構成を有しているが、トランジスタアレイ基板1の層間絶縁膜16上の層構造が異なっている。本第2の実施形態では、層間絶縁膜16上の層構造及びその製造方法についてのみ説明する。
以下の説明では、図6のD−D線に沿う断面に着目して層間絶縁膜16上の層構造の製造過程を順次説明する。
同様に、不純物半導体膜12,13は共に、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)にn+の不純物(例えばGa)をドープしたものであってもよい。
また上記第1,第2の各実施形態では、薄膜トランジスタ4はnチャネル型であったが、pチャネル型のみ、或いはnチャネル型の薄膜トランジスタ及びpチャネル型薄膜トランジスタが混在するようにしてもよい。
4 薄膜トランジスタ
5 ゲートライン
6 ドレインライン
61,71 第1の画素電極
61a,71a 一方の側縁部
61b,71b 他方の側縁部
62,72 第2の画素電極
62a,72a 一方の側縁部
62b,72b 他方の側縁部
Claims (10)
- 第1の薄膜トランジスタに接続された第1の表示電極と、第2の薄膜トランジスタに接続された第2の表示電極と、前記第1の表示電極及び前記第2の表示電極よりも下層側に形成された第1のドレインラインと、を備え、
前記第1の表示電極と前記第2の表示電極とが前記第1のドレインラインの延伸方向に対して直交する方向に隣接するように配置されているトランジスタアレイ基板であって、
前記第1の表示電極は、前記第1のドレインラインの延伸方向に平行な一辺が前記第1のドレインラインとの間に第1の絶縁膜を介在させて前記第1のドレインラインに重なる第1の画素電極部を有し、
前記第2の表示電極は、前記第1のドレインラインの延伸方向に平行な一辺が前記第1のドレインラインとの間に前記第1の画素電極部よりも上層側に形成された第2の絶縁膜を介在させて前記第1のドレインラインに重なる第2の画素電極部と、前記第1のドレインラインと重ならない領域に前記第1の画素電極部と同一の層として形成された第3の画素電極部と、を有し、
前記第3の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第2の画素電極部に接続されていることを特徴とするトランジスタアレイ基板。 - 前記第1のドレインラインは、前記第1の薄膜トランジスタに接続されていることを特徴とする請求項1に記載のトランジスタアレイ基板。
- 前記第2の薄膜トランジスタに接続された第2のドレインラインを備え、
前記第2の表示電極は、前記第3の画素電極部の少なくとも一部が前記第2のドレインラインと重なるように配置されていることを特徴とする請求項1または2に記載のトランジスタアレイ基板。 - 前記第1の表示電極は、前記第1のドレインラインと重ならない領域に前記第2の画素電極部と同一の層として形成された第4の画素電極部を有し、
前記第4の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第1の画素電極部に接続されていることを特徴とする請求項1から3の何れかに記載のトランジスタアレイ基板。 - 第1の薄膜トランジスタに接続された第1の表示電極と、第2の薄膜トランジスタに接続された第2の表示電極と、前記第1の表示電極及び前記第2の表示電極よりも下層側に形成された第1のドレインラインと、を備え、
前記第1の表示電極と前記第2の表示電極とが前記第1のドレインラインの延伸方向に対して直交する方向に隣接するように配置されているトランジスタアレイ基板であって、
前記第1の表示電極は、前記第1のドレインラインの延伸方向に平行な一辺が前記第1のドレインラインとの間に第1の絶縁膜を介在させて前記第1のドレインラインに重なる第1の画素電極部を有し、
前記第2の表示電極は、前記第1のドレインラインの延伸方向に平行な一辺が前記第1のドレインラインとの間に前記第1の画素電極部よりも上層側に形成された第2の絶縁膜を介在させて前記第1のドレインラインに重なる第2の画素電極部を有し、
前記第1の表示電極は、前記第1のドレインラインと重ならない領域に前記第2の画素電極部と同一の層として形成された第4の画素電極部を有し、
前記第4の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第1の画素電極部に接続されていることを特徴とするトランジスタアレイ基板。 - 前記第1のドレインラインは、遮光性の導電性材料により形成され、
前記第1の画素電極部及び前記第2の画素電極部は、透明性の導電性材料により形成されていることを特徴とする請求項1から5の何れかに記載のトランジスタアレイ基板。 - 前記第1の表示電極と前記第2の表示電極との間の基板平面における間隔が前記第1のドレインラインのライン幅よりも短いことを特徴とする請求項1から6の何れかに記載のトランジスタアレイ基板。
- 前記第1の表示電極と前記第2の表示電極は、互いに重ならないように配置されていることを特徴とする請求項1から7の何れかに記載のトランジスタアレイ基板。
- 前記第1の薄膜トランジスタは、前記第1の絶縁膜に形成された第1のコンタクトホールを介して前記第1の表示電極に接続され、
前記第2の薄膜トランジスタは、前記第1の絶縁膜に形成された第2のコンタクトホールを介して前記第2の表示電極に接続されていることを特徴とする請求項1から8の何れかに記載のトランジスタアレイ基板。 - 第1の薄膜トランジスタに接続された第1の表示電極と、第2の薄膜トランジスタに接続された第2の表示電極と、前記第1の表示電極及び前記第2の表示電極よりも液晶層から遠い側に形成されたドレインラインと、を備え、
前記第1の表示電極と前記第2の表示電極とが前記ドレインラインの延伸方向に対して直交する方向に隣接するように配置されている液晶ディスプレイパネルであって、
前記第1の表示電極は、前記ドレインラインの延伸方向に平行な一辺が前記ドレインラインとの間に第1の絶縁膜を介在させて前記ドレインラインに重なる第1の画素電極部を有し、
前記第2の表示電極は、前記ドレインラインの延伸方向に平行な一辺が前記ドレインラインとの間に前記第1の画素電極部よりも前記液晶層に近い側に形成された第2の絶縁膜を介在させて前記ドレインラインに重なる第2の画素電極部と、前記ドレインラインと重ならない領域に前記第1の画素電極部と同一の層として形成された第3の画素電極部と、を有し、
前記第3の画素電極部は、前記第2の絶縁膜に形成されたコンタクトホールを介して前記第2の画素電極部に接続されていることを特徴とする液晶ディスプレイパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062163A JP4661060B2 (ja) | 2004-03-05 | 2004-03-05 | トランジスタアレイ基板及び液晶ディスプレイパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004062163A JP4661060B2 (ja) | 2004-03-05 | 2004-03-05 | トランジスタアレイ基板及び液晶ディスプレイパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005250228A JP2005250228A (ja) | 2005-09-15 |
JP4661060B2 true JP4661060B2 (ja) | 2011-03-30 |
Family
ID=35030747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004062163A Expired - Fee Related JP4661060B2 (ja) | 2004-03-05 | 2004-03-05 | トランジスタアレイ基板及び液晶ディスプレイパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661060B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101327855B1 (ko) | 2006-12-22 | 2013-11-12 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
US8174655B2 (en) * | 2006-12-22 | 2012-05-08 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
US9305496B2 (en) | 2010-07-01 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Electric field driving display device |
CN102645804B (zh) | 2011-12-12 | 2015-12-02 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法和显示装置 |
JP6091238B2 (ja) * | 2013-02-13 | 2017-03-08 | 三菱電機株式会社 | 液晶表示装置 |
KR102523971B1 (ko) * | 2016-06-16 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN114280858B (zh) * | 2022-01-06 | 2023-06-16 | 南昌虚拟现实研究院股份有限公司 | 一种反射式液晶相位调制装置 |
CN114326228A (zh) * | 2022-01-06 | 2022-04-12 | 南昌虚拟现实研究院股份有限公司 | 一种玻璃基液晶相位调制装置及制备方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04264528A (ja) * | 1991-02-20 | 1992-09-21 | Sharp Corp | 単純マトリクス液晶表示装置 |
JPH06160875A (ja) * | 1992-11-20 | 1994-06-07 | Seiko Epson Corp | 液晶表示装置 |
JPH06222390A (ja) * | 1993-01-28 | 1994-08-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10123564A (ja) * | 1996-10-16 | 1998-05-15 | Seiko Epson Corp | 液晶パネル及び投射型表示装置 |
JPH10142619A (ja) * | 1996-11-07 | 1998-05-29 | Sharp Corp | 液晶表示装置及びその製造方法 |
JPH10170954A (ja) * | 1996-12-06 | 1998-06-26 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
JP2003140172A (ja) * | 2001-08-22 | 2003-05-14 | Advanced Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
JP2003248233A (ja) * | 2002-02-25 | 2003-09-05 | Kyocera Corp | 液晶表示装置 |
JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
-
2004
- 2004-03-05 JP JP2004062163A patent/JP4661060B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04264528A (ja) * | 1991-02-20 | 1992-09-21 | Sharp Corp | 単純マトリクス液晶表示装置 |
JPH06160875A (ja) * | 1992-11-20 | 1994-06-07 | Seiko Epson Corp | 液晶表示装置 |
JPH06222390A (ja) * | 1993-01-28 | 1994-08-12 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10123564A (ja) * | 1996-10-16 | 1998-05-15 | Seiko Epson Corp | 液晶パネル及び投射型表示装置 |
JPH10142619A (ja) * | 1996-11-07 | 1998-05-29 | Sharp Corp | 液晶表示装置及びその製造方法 |
JPH10170954A (ja) * | 1996-12-06 | 1998-06-26 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
JP2003140172A (ja) * | 2001-08-22 | 2003-05-14 | Advanced Display Inc | 液晶表示装置および液晶表示装置の製造方法 |
JP2003248233A (ja) * | 2002-02-25 | 2003-09-05 | Kyocera Corp | 液晶表示装置 |
JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005250228A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100905409B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
US9151992B2 (en) | Color filter substrate and liquid crystal display device including the same | |
KR101335276B1 (ko) | 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법 | |
JP4199501B2 (ja) | 液晶表示装置の製造方法 | |
US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
KR101980774B1 (ko) | 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법 | |
KR100752950B1 (ko) | 씨오티구조 액정표시장치 및 그 제조방법 | |
US8466863B2 (en) | Liquid crystal display and method for manufacturing the same | |
KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
JP4661060B2 (ja) | トランジスタアレイ基板及び液晶ディスプレイパネル | |
KR20130030975A (ko) | 액정표시장치 | |
JP2009251417A (ja) | 液晶表示装置 | |
US7777230B2 (en) | Display device | |
KR20130033676A (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
US9780127B2 (en) | Liquid crystral display and manufacturing method thereof | |
US20190081076A1 (en) | Thin film transistor substrate and display panel | |
KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
KR102438251B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
JP2001228491A (ja) | 液晶表示装置 | |
JP2004053752A (ja) | 液晶表示装置 | |
KR101970550B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
KR20120007323A (ko) | 고 개구율을 갖는 액정표시장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |