JP3776187B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP3776187B2 JP3776187B2 JP32670296A JP32670296A JP3776187B2 JP 3776187 B2 JP3776187 B2 JP 3776187B2 JP 32670296 A JP32670296 A JP 32670296A JP 32670296 A JP32670296 A JP 32670296A JP 3776187 B2 JP3776187 B2 JP 3776187B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- crystal display
- display device
- drain bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁性基板と、絶縁性基板上にマトリクス状に配列された画素電極と、画素電極にそれぞれ設けられたスイッチング素子と、スイッチング素子に接続されたバスラインとを有する液晶表示装置及びその製造方法に関する。
【0002】
【従来の技術】
従来のアクティブマトリクス液晶表示装置は、その液晶パネル部において、アクティブマトリクス基板と対向基板とがスペーサを介して貼り合わされ、その間に液晶が注入された構成になっている。
従来の液晶表示装置を図9を用いて説明する。図9は、従来の液晶表示装置を示す上面図である。
【0003】
アクティブマトリクス基板上には、画素電極110がマトリクス状に配列されている。各画素電極110には、TFT(薄膜トランジスタ)素子114が設けられている。各TFT素子114は、走査線と呼ばれるゲートバスライン116と、信号線と呼ばれるドレインバスライン118とに接続されている。画素電極110とゲートバスライン116との間には、電気的に分離するための離隔領域136が設けられている。また同様に、画素電極110とドレインバスライン118との間にも、離隔領域138が設けられている。
【0004】
他方の対向基板上(図示せず)には、対向電極と、光の漏れを遮断するための遮光膜とが設けられている。TFT素子114、ゲートバスライン116、ドレインバスライン118、離隔領域136、138とを覆うように、遮光膜は設けられるが、アクティブマトリクス基板と対向基板とを貼り合わせる際に生じる位置合わせのずれを考慮して、幅を広くしておかなければならない。遮光膜の幅が広くなると、開口率が低くなり、輝度の低下を招いてしまう。
【0005】
上述したような開口率の低下を防ぐためには、遮光膜の幅を狭くすることが望ましい。遮光膜の幅を狭くするための従来技術としては、特開昭63−279228にて開示された液晶表示装置がある。
この技術を図10、図11を用いて説明する。図10は、特開昭63−279228にて開示された液晶表示装置の上面図である。図11は、図10のC−C′線断面図である。図9に示す液晶表示装置と同一の構成要素には、同一の符号を付している。
【0006】
図10のように、アクティブマトリクス基板上には、画素電極110がマトリクス状に配列されている。各画素電極110には、TFT素子114が設けられている。各TFT素子114は、ゲートバスライン116とドレインバスライン118とに接続されている。
各画素電極110間には、ゲートバスライン116に沿って、電気的に分離するための離隔領域123が設けられている。また同様に、各画素電極110間には、ドレインバスライン118に沿って、電気的に分離するための離隔領域122が設けられている。
【0007】
また、C−C′線に沿った断面は、図11のような構造になっている。絶縁性基板124上にゲート絶縁膜126が形成され、ゲート絶縁膜126上にドレインバスライン118が設けられている。ドレインバスライン118上に、全面に絶縁性の平坦化層128が設けられている。その平坦化層128上に、画素電極110が設けられている。
【0008】
上述のように、開示された液晶表示装置では、バスライン116、118と画素電極110とを、平坦化層128を介して別の層にすることにより、バスライン116、118を遮光膜として用いている。また、遮光膜として用いられるバスライン116、118と画素電極110とが同一基板上に設けられているので、アクティブマトリクス基板と対向基板とを張り合わせるときのずれを考慮しなくてよい。
【0009】
このように、開示された液晶表示装置では、遮光膜の幅を狭くすることが可能となったので、従来の液晶表示装置と比較して開口率の飛躍的向上が実現された。
【0010】
【発明が解決しようとする課題】
しかしながら、開示された液晶表示装置では、ドレインバスライン118上方の離隔領域122が極めて狭いので、隣接する画素電極110同士が逆極性電位になったときに強い電界150が生じ、この電界150によって液晶の配向方向が乱されてしまう。これにより、画面にディスクリネーションライン(disclination line)(図示せず)が発生してしまう。
【0011】
ディスクリネーションラインが発生する様子を、図12を用いて説明する。
図12は、開示された液晶表示装置の、ドレインバスライン118付近の電界強度152をシミュレートした図である。ドレインバスライン118の幅は6μmに設定されている。図12からわかるように、電界強度の最も強いピーク154と、2番目に強いピーク156がある。そして、2番目に強いピーク156が、ドレインバスライン118の幅からはみ出し、開口部160に位置している。2番目に強いピーク156の領域では、液晶の配向方向158が乱され、画面上でディスクリネーションラインとなる。
【0012】
画面にディスクリネーションラインが発生すると、ノーマリホワイトモードのときには、黒を表示すると白抜けとなってコントラストが低下し、ノーマリブラックモードのときには、白を表示すると黒い部分となって輝度が低下してしまう。
ところで、ディスクリネーションラインをなくすためには、配向方向158の乱された領域の液晶を遮光膜で覆わなければならない。遮光膜として用いられているゲートバスライン116は、幅が広いため、画素電極110の位置を工夫すれば、配向方向158の乱された領域の液晶を覆うことができる。しかし、ドレインバスライン118は、幅が狭いため、配向方向158の乱された領域の液晶を覆うのは困難である。一方、ドレインバスライン118の幅を広くすれば、配向方向158の乱された領域の液晶を覆うことができるが、その分だけ開口率は低下してしまう。
【0013】
また、隣接する画素電極110の離隔領域122を極端に狭めて1μm乃至2μmにすれば、配向方向158の乱された領域の液晶をドレインバスライン118で覆うことができる。しかし、すべての画素電極110に対して、隣接する画素電極110の離隔領域122を1μm乃至2μmにすることは極めて難しく、隣接する画素電極110同士がショートしてしまう危険性がある。
【0014】
このように、開示された液晶表示装置では、従来の液晶表示装置と比較して開口率の飛躍的向上が実現されたが、その一方でディスクリネーションラインが発生するという問題があった。
本発明は、開口率が高く、しかもディスクリネーションラインが発生しない液晶表示装置及びその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的は、絶縁性基板と、前記絶縁性基板上に形成され、光を遮るゲートバスラインと、前記ゲートバスラインに交差するように形成され、光を遮るドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインの交差部の近傍にそれぞれ形成された薄膜トランジスタと、前記絶縁性基板上に、前記ゲートバスライン、前記ドレインバスライン及び前記薄膜トランジスタを覆うように形成された平坦化層と、前記平坦化層上にマトリクス状に配列され、前記薄膜トランジスタにそれぞれ電気的に接続された複数の画素電極とを有する液晶表示装置において、隣接した前記画素電極のうちの一方の前記画素電極の縁部は、前記平坦化層を介して前記ドレインバスラインに重なっており、隣接した前記画素電極のうちの他方の前記画素電極の縁部は、前記平坦化層を介して前記ドレインバスラインに重なっており、前記平坦化層上にドレインバスラインに沿って帯状に設けられ、隣接した前記画素電極同士を絶縁するための絶縁膜を有し、前記絶縁膜のうちの前記一方の画素電極側の部分は、前記一方の画素電極の前記縁部の上に重なっており、前記他方の画素電極の前記縁部は、前記絶縁膜のうちの前記他方の画素電極側の部分の上に重なっていることを特徴とする液晶表示装置によって達成される。これにより、開口率を向上させるとともに、ディスクリネーションラインの発生をなくすことができる。
【0016】
なお、上記の液晶表示装置において、隣接する前記画素電極同士は、前記絶縁膜を介して縁部が離隔して設けられていてもよいし、前記絶縁膜を介して縁部が重なりあって設けられていてもよい。また、上記目的は、絶縁性基板と、前記絶縁性基板上に形成され、光を遮るゲートバスラインと、前記ゲートバスラインに交差するように形成され、光を遮るドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインの交差部の近傍にそれぞれ形成された薄膜トランジスタと、前記絶縁性基板上に、前記ゲートバスライン、前記ドレインバスライン及び前記薄膜トランジスタを覆うように形成された平坦化層と、前記平坦化層上にマトリクス状に配列され、前記薄膜トランジスタにそれぞれ電気的に接続された複数の画素電極とを有する液晶表示装置を製造する、液晶表示装置の製造方法において、前記スイッチング素子、前記ゲートバスライン及び前記ドレインバスラインが形成された前記絶縁性基板上に、絶縁性の平坦化層を形成する工程と、前記平坦化層上に、1画素おきに第1の画素電極を形成する工程であって、縁部が前記平坦化層を介して前記ドレインバスラインに重なるように第1の画素電極を形成する工程と、前記ドレインバスライン上方の前記平坦化層上に、前記第1の画素電極の縁部に重なるように絶縁膜を帯状に形成する工程と、前記第1の画素電極の間に、前記絶縁膜に縁部が重なるように第2の画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【0017】
【発明の実施の形態】
本発明の一実施形態による液晶表示装置を図1乃至図3を用いて説明する。
図1は、本実施形態による液晶表示装置の平面図である。図2は、図1のA−A′線断面図である。図3は、図1のB−B′線断面図である。
図1のように、アクティブマトリクス基板上には、第1の画素電極10と第2の画素電極12とがマトリクス状に配列されている。第1の画素電極10、第2の画素電極12には、それぞれTFT素子14が設けられている。各TFT素子14は、ゲートバスライン16とドレインバスライン18とに接続されている。ドレインバスライン18上方において、第1の画素電極10と第2の画素電極12間に、電気的に分離するための離隔領域22(図2参照)が設けられている。また、その離隔領域22の間には、ドレインバスライン18に沿って、絶縁膜20が設けられている。
【0018】
同様に、ゲートバスライン16上方においても、第1の画素電極10同士及び第2の画素電極12同士を電気的に分離するための離隔領域23が設けられている。
A−A′線に沿った断面は、図2のような構造になっている。絶縁性基板24上にゲート絶縁膜26が形成され、ゲート絶縁膜26上にドレインバスライン18が設けられている。ドレインバスライン18上に、全面に絶縁性の平坦化層28が設けられている。その平坦化層28上に、第1の画素電極10と第2の画素電極12とが設けられている。また、隣り合った画素電極10、12同士が電気的に接続しないように、絶縁膜20が設けられている。
【0019】
このように、本実施形態による液晶表示装置では、バスライン16、18と画素電極10、12とを、平坦化層28を介して別の層にすることにより、バスライン16、18を遮光膜として用いている。なお、バスライン16、18だけでは、TFT素子14を遮光することができないので、TFT素子14を遮光するための遮光膜が対向基板側(図示せず)に別途設けられている。
【0020】
また、本実施形態による液晶表示装置では、絶縁膜20を介すことにより、隣接する画素電極10、12間の離隔領域22が極めて狭く設けられている。隣接する画素電極10、12同士が逆極性電位になると、画素電極10、12間に強い電界50が発生する。
B−B′線に沿った断面は、図3のような構造になっている。絶縁性基板24上にゲート電極16が設けられ、ゲート電極16上にゲート絶縁膜26が形成されている。そして、ゲート電極16上には、ゲート絶縁膜26を介してアモルファスシリコン素子層30が設けられている。更に、アモルファスシリコン素子層30の一方の縁部はドレインバスライン18に接続され、他方の縁部はソース電極32に接続されている。そして、全面に絶縁性の平坦化層28が設けられている。その平坦化層28には、ソース電極32上にコンタクトホール34が設けられている。そのコンタクトホール34を介して、ソース電極32と第2の画素電極12とが接続されている。
【0021】
次に、本実施形態による液晶表示装置の、離隔領域22付近の電界強度を図4を用いて説明する。図4は、本実施形態による液晶表示装置の、ドレインバスライン18付近の電界強度52をシミュレートした図である。ドレインバスライン18の幅は6μmに設定されている。
図4からわかるように、電界強度の最も強いピーク54と、2番目に強いピーク56がある。しかし、離隔領域22が極めて狭いことにより電界50が一部に集中するので、電界強度の強いピーク54、56は遮光膜として用いられているドレインバスライン18によって覆われている。従って、画面にディスクリネーションラインは発生しない。
【0022】
このように、本実施形態によれば、ドレインバスライン18上方において画素電極10、12間に絶縁膜20が設けられたので、画素電極10、12間の離隔領域22を極めて狭くすることができ、画素電極10、12間に発生する電界50が一部に集中する。そのため、電界強度の強いピーク54、56を、遮光膜として用いられるドレインバスライン18の領域で覆うことができるので、画面にディスクリネーションラインが発生するのを防ぐことができる。
【0023】
次に、本実施形態による液晶表示装置の製造方法を、図5乃至図8の工程断面図を用いて説明する。
図5乃至図8は、本実施形態による液晶表示装置の、製造方法を説明するための断面図である。
まず、絶縁性基板24上に、幅20μmのゲートバスライン16(図示せず)を形成し、その後、全面に、厚さ約100nmのSiO2 のゲート絶縁膜26を形成する。ここでは図示しないが、次に、アモルファスシリコン素子層30を形成する。その後、幅6μmのドレインバスライン18を形成するとともに、ここでは図示しないがソース電極32を形成する(図5(a)参照)。
【0024】
次いで、全面に、誘電率3程度のアクリル系樹脂を材料として、厚さ約2μmの平坦化層28を設ける(図5(b)参照)。
続いて、全面に、スパッタリングによりITO(インジウム錫酸化物)の導電膜40を形成する(図6(a)参照)。
その後、ポジレジスト(図示せず)を所定の形状にパターニングし、硝酸などのエッチャントによりポジレジストをマスクとして導電膜40を除去することによって、1画素おきに画素電極10を形成する。なお、画素電極10の縁部は、上面から見たときに、ドレインバスライン18に約3μm乃至4μm重なるように設け、ゲートバスライン16に約5μm重なるように設ける(図6(b)参照)。
【0025】
次いで、ドレインバスライン18の上方に、画素電極10の縁部を覆うようにして、厚さ約300nmの絶縁膜20を形成する。絶縁膜20の幅は、ドレインバスライン18の幅より小さくする。(図7(a)参照)。
続いて、画素電極10の上方に、後の工程で画素電極10がエッチングされないためのストッパ層42を形成する(図7(b)参照)。
【0026】
その後、全面に、スパッタリングにより導電膜44を形成する(図8(a)参照)。
次いで、ポジレジスト(図示せず)を所定の形状にパターニングし、硝酸などのエッチャントによりポジレジストをマスクとして導電膜44を除去することによって、残りの画素電極である画素電極12を形成する。なお、画素電極12の縁部は、上面から見たときに、絶縁膜20の一部に重なり、ドレインバスライン18に約3μm乃至4μm重なり、ゲートバスライン16に約5μm重なるように設ける(図8(b)参照)。
【0027】
上述のようにして形成されたアクティブマトリクス基板の表面に、配向膜を塗布し、液晶の配向方向58を規定するためにラビング処理を行った後、スペーサとシール材とを用いて対向基板と貼り合わせることにより、液晶表示装置が完成する。なお、対向基板には、TFT素子14を覆うためのCr薄膜の遮光膜と、対向電極とが設けられている。
【0028】
上述のように、本実施形態によれば、ドレインバスライン上方において画素電極間に絶縁膜が設けられたので、画素電極間の離隔領域を極めて狭くすることができ、画素電極間に発生する電界が一部に集中する。そのため、電界強度の強いピークを、遮光膜として用いられるドレインバスラインの領域で覆うことができるので、画面にディスクリネーションラインが発生するのを防ぐことができる。また、絶縁膜が設けられているので、エッチング不良による画素電極間の電気的ショートが発生せず、画素電極形成時の位置合わせも容易である。
【0029】
本発明は上記実施形態に関わらず種々の変形が可能である。
例えば、上記実施形態では、隣接する画素電極同士は絶縁膜を介して縁部が離隔して設けられているが、絶縁膜を介して縁部が重なり合っていてもよい。
また、上記実施形態では、絶縁膜はドレインバスラインの上方に設けられているが、ゲートバスラインなど他のバスラインの上方でもよい。
【0030】
【発明の効果】
以上の通り、本発明によれば、ドレインバスライン上方において画素電極間に絶縁膜が設けられたので、画素電極間の離隔領域を極めて狭くすることができ、画素電極間に発生する電界が一部に集中する。そのため、電界強度の強いピークを、遮光膜として用いられるドレインバスラインの領域で覆うことができるので、開口率が高く、しかもディスクリネーションラインの発生がない液晶表示装置を提供できる。また、絶縁膜が設けられているので、エッチング不良による画素電極間の電気的ショートが発生せず、画素電極形成時の位置合わせも容易である。
【図面の簡単な説明】
【図1】本発明の一実施形態による液晶表示装置を示す平面図である。
【図2】図1に示す液晶表示装置のA−A′線断面図である。
【図3】図1に示す液晶表示装置のB−B′線断面図である。
【図4】本発明の一実施形態による液晶表示装置の電界強度を示す図である。
【図5】本発明の一実施形態による液晶表示装置の製造方法を示す断面図(その1)である。
【図6】本発明の一実施形態による液晶表示装置の製造方法を示す断面図(その2)である。
【図7】本発明の一実施形態による液晶表示装置の製造方法を示す断面図(その3)である。
【図8】本発明の一実施形態による液晶表示装置の製造方法を示す断面図(その4)である。
【図9】従来の液晶表示装置を示す平面図である。
【図10】開示された液晶表示装置を示す平面図である。
【図11】図10に示す開示された液晶表示装置のC−C′線断面図である。
【図12】開示された液晶表示装置の電界強度を示す図である。
【符号の説明】
10…第1の画素電極
12…第2の画素電極
14…TFT素子
16…ゲートバスライン
18…ドレインバスライン
20…絶縁膜
22、23…離隔領域
24…絶縁性基板
26…ゲート絶縁膜
28…平坦化層
30…アモルファスシリコン素子層
32…ソース電極
34…コンタクトホール
40…導電膜
42…ストッパ層
44…導電膜
50…電界
52…電界強度
54…最も強いピーク
56…2番目に強いピーク
58…液晶分子の配向方向
60…開口部
110…画素電極
114…TFT素子
116…ゲートバスライン
118…ドレインバスライン
122、123…離隔領域
124…絶縁性基板
126…ゲート絶縁膜
128…平坦化層
136、138…離隔領域
150…電界
152…電界強度
154…最も強いピーク
156…2番目に強いピーク
158…液晶分子の配向方向
160…開口部
Claims (4)
- 絶縁性基板と、前記絶縁性基板上に形成され、光を遮るゲートバスラインと、前記ゲートバスラインに交差するように形成され、光を遮るドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインの交差部の近傍にそれぞれ形成された薄膜トランジスタと、前記絶縁性基板上に、前記ゲートバスライン、前記ドレインバスライン及び前記薄膜トランジスタを覆うように形成された平坦化層と、前記平坦化層上にマトリクス状に配列され、前記薄膜トランジスタにそれぞれ電気的に接続された複数の画素電極とを有する液晶表示装置において、
隣接した前記画素電極のうちの一方の前記画素電極の縁部は、前記平坦化層を介して前記ドレインバスラインに重なっており、
隣接した前記画素電極のうちの他方の前記画素電極の縁部は、前記平坦化層を介して前記ドレインバスラインに重なっており、
前記平坦化層上にドレインバスラインに沿って帯状に設けられ、隣接した前記画素電極同士を絶縁するための絶縁膜を有し、
前記絶縁膜のうちの前記一方の画素電極側の部分は、前記一方の画素電極の前記縁部の上に重なっており、
前記他方の画素電極の前記縁部は、前記絶縁膜のうちの前記他方の画素電極側の部分の上に重なっている
ことを特徴とする液晶表示装置。 - 請求項1記載の液晶表示装置において、
隣接する前記画素電極同士は、前記絶縁膜を介して縁部が離隔して設けられていることを特徴とする液晶表示装置。 - 請求項1記載の液晶表示装置において、
隣接する前記画素電極同士は、前記絶縁膜を介して縁部が重なりあって設けられていることを特徴とする液晶表示装置。 - 絶縁性基板と、前記絶縁性基板上に形成され、光を遮るゲートバスラインと、前記ゲートバスラインに交差するように形成され、光を遮るドレインバスラインと、前記ゲートバスラインと前記ドレインバスラインの交差部の近傍にそれぞれ形成された薄膜トランジスタと、前記絶縁性基板上に、前記ゲートバスライン、前記ドレインバスライン及び前記薄膜トランジスタを覆うように形成された平坦化層と、前記平坦化層上にマトリクス状に配列され、前記薄膜トランジスタにそれぞれ電気的に接続された複数の画素電極とを有する液晶表示装置を製造する、液晶表示装置の製造方法において、
前記スイッチング素子、前記ゲートバスライン及び前記ドレインバスラインが形成された前記絶縁性基板上に、絶縁性の平坦化層を形成する工程と、
前記平坦化層上に、1画素おきに第1の画素電極を形成する工程であって、縁部が前記平坦化層を介して前記ドレインバスラインに重なるように第1の画素電極を形成する工程と、
前記ドレインバスライン上方の前記平坦化層上に、前記第1の画素電極の縁部に重なるように絶縁膜を帯状に形成する工程と、
前記第1の画素電極の間に、前記絶縁膜に縁部が重なるように第2の画素電極を形成する工程とを有することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32670296A JP3776187B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32670296A JP3776187B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10170954A JPH10170954A (ja) | 1998-06-26 |
JP3776187B2 true JP3776187B2 (ja) | 2006-05-17 |
Family
ID=18190723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32670296A Expired - Lifetime JP3776187B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3776187B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100312329B1 (ko) * | 1999-09-13 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 구조 및 그 제조방법 |
JP4661060B2 (ja) * | 2004-03-05 | 2011-03-30 | カシオ計算機株式会社 | トランジスタアレイ基板及び液晶ディスプレイパネル |
WO2011096276A1 (en) | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP6662665B2 (ja) * | 2015-03-19 | 2020-03-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び該液晶表示装置を用いた電子機器 |
-
1996
- 1996-12-06 JP JP32670296A patent/JP3776187B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10170954A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3269787B2 (ja) | 液晶表示装置 | |
JP4130490B2 (ja) | 液晶表示装置 | |
JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP4535791B2 (ja) | 液晶表示装置用基板及び該基板の補修方法 | |
US8125584B2 (en) | Liquid crystal display panel and liquid crystal display device | |
JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
JPH0980416A (ja) | 液晶表示装置 | |
JP2760462B2 (ja) | アクティブマトリクス基板 | |
JP3448384B2 (ja) | 液晶表示装置 | |
JP3296704B2 (ja) | 液晶表示装置 | |
US5936685A (en) | Liquid crystal display device with pixel electrode overlapping drain wiring | |
JP3659608B2 (ja) | 液晶表示装置 | |
US7098970B2 (en) | Liquid crystal display device and its manufacturing method | |
KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
JPH1164884A (ja) | 液晶表示装置 | |
JP3776187B2 (ja) | 液晶表示装置及びその製造方法 | |
US6133968A (en) | Liquid crystal display panel | |
JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
JP2702319B2 (ja) | アクティブマトリクス基板 | |
JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP3552086B2 (ja) | 液晶表示装置 | |
JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP3367821B2 (ja) | アクティブマトリクス基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060222 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |