JPH10164128A - 通信処理装置 - Google Patents
通信処理装置Info
- Publication number
- JPH10164128A JPH10164128A JP8313470A JP31347096A JPH10164128A JP H10164128 A JPH10164128 A JP H10164128A JP 8313470 A JP8313470 A JP 8313470A JP 31347096 A JP31347096 A JP 31347096A JP H10164128 A JPH10164128 A JP H10164128A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- processor
- information
- communication processing
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】本発明は通信処理装置の制御情報、接続情報の
設定に関しシステム立ち上げ時の初期設定の時間、スイ
ッチ部の系切替え時の切替え時間を短縮することのでき
る通信処理装置を実現することを目的とする。 【解決手段】クロスコネクト部と、回線終端制御部を備
える二重化構成のスイッチ部と、二重化構成のプロセッ
サを備える通信処理装置において、プロセッサの中に、
プロトコル処理部と回線終端部の全ての制御情報と接続
情報との一括転送を行う書込みメモリインタフェースを
設け、スイッチ部の中に前回と今回送られてきた制御情
報と接続情報の差分を検出する設ける差分検出部を設
け、書込みメモリインタフェースにより、プロセッサか
らスイッチ部に対して、制御情報と接続情報の一括転送
を行い、初期設定時は全情報の処理を行い、次回から
は、前回の接続情報と制御情報と今回の情報の差分のみ
の処理を行うように構成する。
設定に関しシステム立ち上げ時の初期設定の時間、スイ
ッチ部の系切替え時の切替え時間を短縮することのでき
る通信処理装置を実現することを目的とする。 【解決手段】クロスコネクト部と、回線終端制御部を備
える二重化構成のスイッチ部と、二重化構成のプロセッ
サを備える通信処理装置において、プロセッサの中に、
プロトコル処理部と回線終端部の全ての制御情報と接続
情報との一括転送を行う書込みメモリインタフェースを
設け、スイッチ部の中に前回と今回送られてきた制御情
報と接続情報の差分を検出する設ける差分検出部を設
け、書込みメモリインタフェースにより、プロセッサか
らスイッチ部に対して、制御情報と接続情報の一括転送
を行い、初期設定時は全情報の処理を行い、次回から
は、前回の接続情報と制御情報と今回の情報の差分のみ
の処理を行うように構成する。
Description
【０００１】
【産業上の利用分野】本発明は通信処理装置の制御情
報、接続情報の設定に関する。フレームリレー通信シス
テムは、データ通信で使用されているパケット交換方式
で使用されるＸ．２５プロトコルをベースにし、データ
伝送手順を大幅に簡略化することにより、高速のデータ
伝送を可能としたものである。
報、接続情報の設定に関する。フレームリレー通信シス
テムは、データ通信で使用されているパケット交換方式
で使用されるＸ．２５プロトコルをベースにし、データ
伝送手順を大幅に簡略化することにより、高速のデータ
伝送を可能としたものである。
【０００２】このフレームリレー通信システムに使用さ
れる通信処理装置の立ち上げ時に、クロスコネクト機能
により回線終端部とプロトコル処理部とを任意に接続す
るために、初期設定時およびスイッチ部の系切り替え時
に、スイッチ部に対して大量の制御情報、接続情報を設
定することが必要である。
れる通信処理装置の立ち上げ時に、クロスコネクト機能
により回線終端部とプロトコル処理部とを任意に接続す
るために、初期設定時およびスイッチ部の系切り替え時
に、スイッチ部に対して大量の制御情報、接続情報を設
定することが必要である。
【０００３】そこで、このような制御情報、接続情報の
設定を効率的に行うことのできる通信処理装置が要求さ
れている。
設定を効率的に行うことのできる通信処理装置が要求さ
れている。
【０００４】
【従来の技術】図８は従来例の通信処理装置を説明する
ブロック図を示す。図中の１０、１１は０系、１系のプ
ロセッサ、１０Ａ、１０Ｂは０系、１系のスイッチ部制
御用のメモリ、２０、２１は０系、１系のスイッチ部、
２０Ａはクロスコネクト部、２０Ｂは回線終端制御部、
２０Ｃは制御部、３０はプロトコル処理部、４０は回線
終端部である。
ブロック図を示す。図中の１０、１１は０系、１系のプ
ロセッサ、１０Ａ、１０Ｂは０系、１系のスイッチ部制
御用のメモリ、２０、２１は０系、１系のスイッチ部、
２０Ａはクロスコネクト部、２０Ｂは回線終端制御部、
２０Ｃは制御部、３０はプロトコル処理部、４０は回線
終端部である。
【０００５】通信処理装置はシステム立ち上げ時に、プ
ロセッサ１０、１１（以下現用系のプロセッサを１０、
予備系のプロセッサを１１として説明する）から大量の
制御情報をスイッチ部２０、２１（以下現用系のスイッ
チ部を２０、予備系のスイッチ部を２１とする）に対し
て設定する必要がある。
ロセッサ１０、１１（以下現用系のプロセッサを１０、
予備系のプロセッサを１１として説明する）から大量の
制御情報をスイッチ部２０、２１（以下現用系のスイッ
チ部を２０、予備系のスイッチ部を２１とする）に対し
て設定する必要がある。
【０００６】また、通信処理装置の運用中に現用系（以
下ＡＣＴ系と称する）のスイッチ部２０に異常が検出さ
れ、予備系（以下ＳＢＹ系と称する）のスイッチ部２１
をＡＣＴ系に切り替えた場合にも、プロセッサ１０から
大量の制御情報をスイッチ部２１に対して設定してか
ら、スイッチ部２１が新ＡＣＴ系としての動作を開始す
る。
下ＡＣＴ系と称する）のスイッチ部２０に異常が検出さ
れ、予備系（以下ＳＢＹ系と称する）のスイッチ部２１
をＡＣＴ系に切り替えた場合にも、プロセッサ１０から
大量の制御情報をスイッチ部２１に対して設定してか
ら、スイッチ部２１が新ＡＣＴ系としての動作を開始す
る。
【０００７】
【発明が解決しようとする課題】上述の従来例では、プ
ロセッサ１０、１１からスイッチ部２０、２１に制御情
報、接続情報を転送するためのインタフェースは、大量
の制御情報を一度に設定できるエリアを有していない。
したがって、プロセッサ１０、１１側で複数回のコマン
ドの編集、プロセッサ１０、１１とスイッチ部２０、２
１との間での複数回の制御情報、接続情報の転送が必要
となり、通信処理装置の立ち上げに長い時間がかかって
いる。
ロセッサ１０、１１からスイッチ部２０、２１に制御情
報、接続情報を転送するためのインタフェースは、大量
の制御情報を一度に設定できるエリアを有していない。
したがって、プロセッサ１０、１１側で複数回のコマン
ドの編集、プロセッサ１０、１１とスイッチ部２０、２
１との間での複数回の制御情報、接続情報の転送が必要
となり、通信処理装置の立ち上げに長い時間がかかって
いる。
【０００８】また、通信処理装置の運用中にＡＣＴ系の
スイッチ部２０に異常が検出され、ＳＢＹ系のスイッチ
部２１をＡＣＴ系に切り替えた場合（ここでは、スイッ
チ部２０をＡＣＴ系、スイッチ部２１を予備系とている
が、その逆でも動作は同様である。）、ＡＣＴ系のプロ
セッサ１０から大量の制御情報、接続情報をスイッチ部
２１に設定することが必要である。この場合も、立ち上
がり時の初期設定で説明したのと同様に、コマンド書込
みインタフェースは大量の制御情報、接続情報を一度に
設定できるエリアを有していないので、ＡＣＴ系のプロ
セッサ１０側で複数回のコマンドの編集、プロセッサ１
０とスイッチ部２１との間での複数回の転送制御手順が
必要となり、正常に動作できる系を再設定するのに長い
時間がかかっていた。
スイッチ部２０に異常が検出され、ＳＢＹ系のスイッチ
部２１をＡＣＴ系に切り替えた場合（ここでは、スイッ
チ部２０をＡＣＴ系、スイッチ部２１を予備系とている
が、その逆でも動作は同様である。）、ＡＣＴ系のプロ
セッサ１０から大量の制御情報、接続情報をスイッチ部
２１に設定することが必要である。この場合も、立ち上
がり時の初期設定で説明したのと同様に、コマンド書込
みインタフェースは大量の制御情報、接続情報を一度に
設定できるエリアを有していないので、ＡＣＴ系のプロ
セッサ１０側で複数回のコマンドの編集、プロセッサ１
０とスイッチ部２１との間での複数回の転送制御手順が
必要となり、正常に動作できる系を再設定するのに長い
時間がかかっていた。
【０００９】また、このようなスイッチ部の系切替え時
に、ＡＣＴ系のプロセッサ１０が他の処理を実行してい
る場合には、その処理が終了するのを待って、上述の各
種情報の設定処理を行うので、さらに、系切替えのため
の時間が長くなり、この切り替え時間中に回線から送ら
れてきたフレームが失われてしまう。
に、ＡＣＴ系のプロセッサ１０が他の処理を実行してい
る場合には、その処理が終了するのを待って、上述の各
種情報の設定処理を行うので、さらに、系切替えのため
の時間が長くなり、この切り替え時間中に回線から送ら
れてきたフレームが失われてしまう。
【００１０】さらに、二重化構成のプロセッサ１０、１
１の切り替えを行うとき、スイッチ部２０は、旧ＡＣＴ
系のプロセッサ１０から送られてきた制御情報を廃棄す
ることができず、新ＡＣＴ系プロセッサ１１のコマンド
インタフェースにエラーを生じる可能性（例えば、旧Ａ
ＣＴ系のプロセッサ１０からコマンドを送出し、それに
対するステータスが戻らないうちに、プロセッサが切り
替えられると、コマンドを発行していない新ＡＣＴ系の
プロセッサ１１にステータスが返送されることとな
る。）もあり、このようなエラーの発生を防止するた
め、新ＡＣＴ系プロセッサ１１の初期設定を遅らせるこ
とが必要である。
１の切り替えを行うとき、スイッチ部２０は、旧ＡＣＴ
系のプロセッサ１０から送られてきた制御情報を廃棄す
ることができず、新ＡＣＴ系プロセッサ１１のコマンド
インタフェースにエラーを生じる可能性（例えば、旧Ａ
ＣＴ系のプロセッサ１０からコマンドを送出し、それに
対するステータスが戻らないうちに、プロセッサが切り
替えられると、コマンドを発行していない新ＡＣＴ系の
プロセッサ１１にステータスが返送されることとな
る。）もあり、このようなエラーの発生を防止するた
め、新ＡＣＴ系プロセッサ１１の初期設定を遅らせるこ
とが必要である。
【００１１】そして、プロセッサ１０とスイッチ部２０
との間のインタフェースの正常性を一定周期で監視して
いるので、新ＡＣＴ系プロセッサ１１の初期設定に時間
がかかるとスイッチ部２０はインタフェース異常を検出
して新ＡＣＴ系プロセッサ１１からの制御を受け付けら
れない状態となる。
との間のインタフェースの正常性を一定周期で監視して
いるので、新ＡＣＴ系プロセッサ１１の初期設定に時間
がかかるとスイッチ部２０はインタフェース異常を検出
して新ＡＣＴ系プロセッサ１１からの制御を受け付けら
れない状態となる。
【００１２】本発明は、システム立ち上げ時の初期設定
の時間、および、スイッチ部の系切替え時の切替え時間
を短縮し、プロセッサの系切替え時、プロセッサとスイ
ッチ部とのインタフェースの正常性を保つことのできる
通信処理装置を実現しようとする。
の時間、および、スイッチ部の系切替え時の切替え時間
を短縮し、プロセッサの系切替え時、プロセッサとスイ
ッチ部とのインタフェースの正常性を保つことのできる
通信処理装置を実現しようとする。
【００１３】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図は通信処理装置を示し、図
中の１０、１１は装置全体の制御を行う二重化構成のプ
ロセッサ、２０、２１は複数のプロトコル処理部３０と
複数の一重化の回線終端部４０の間のクロスコネクト処
理を行うクロスコネクト部２０Ａと、回線終端制御を行
う回線終端制御部２０Ｂ、前記クロスコネクト部２０
Ａ、回線終端制御部２０Ｂの制御を行う制御部２０Ｃを
備える二重化構成のスイッチ部である。
明するブロック図である。図は通信処理装置を示し、図
中の１０、１１は装置全体の制御を行う二重化構成のプ
ロセッサ、２０、２１は複数のプロトコル処理部３０と
複数の一重化の回線終端部４０の間のクロスコネクト処
理を行うクロスコネクト部２０Ａと、回線終端制御を行
う回線終端制御部２０Ｂ、前記クロスコネクト部２０
Ａ、回線終端制御部２０Ｂの制御を行う制御部２０Ｃを
備える二重化構成のスイッチ部である。
【００１４】５１Ａ、５１Ｂは本発明により、プロセッ
サ１０、１１の中に設ける書込みメモリインタフェース
で（図中インタフェースをＩＮＦと示す）プロセッサ１
０、１１からスイッチ部２０、２１に、プロトコル処理
部３０と回線終端部４０の制御情報、接続情報の一括転
送を行うものである。
サ１０、１１の中に設ける書込みメモリインタフェース
で（図中インタフェースをＩＮＦと示す）プロセッサ１
０、１１からスイッチ部２０、２１に、プロトコル処理
部３０と回線終端部４０の制御情報、接続情報の一括転
送を行うものである。
【００１５】また、６０は本発明により、スイッチ部２
０、２１の中に設ける差分検出部であり、前回送られて
きた制御情報、接続情報と今回送られてきた制御情報、
接続情報との差分を検出するものである。
０、２１の中に設ける差分検出部であり、前回送られて
きた制御情報、接続情報と今回送られてきた制御情報、
接続情報との差分を検出するものである。
【００１６】 本発明では、初期設定時には書込みメ
モリインタフェース５１Ａ、５１Ｂにより、プロセッサ
１０、１１からスイッチ部２０、２１に対して、制御情
報と接続情報の一括転送を行い、初期設定時は全情報を
処理し、次回からは、差分検出部６０により制御情報と
接続情報の今回の情報と次回の情報の差分を検出して、
差分のみの処理を行うことにより、初期設定、系切替え
処理を迅速に行うことができる。
モリインタフェース５１Ａ、５１Ｂにより、プロセッサ
１０、１１からスイッチ部２０、２１に対して、制御情
報と接続情報の一括転送を行い、初期設定時は全情報を
処理し、次回からは、差分検出部６０により制御情報と
接続情報の今回の情報と次回の情報の差分を検出して、
差分のみの処理を行うことにより、初期設定、系切替え
処理を迅速に行うことができる。
【００１７】また、プロセッサ１０、１１の中に読出し
メモリインタフェース５２を設けることにより、スイッ
チ部２０、２１内の接続情報、回線終端部４０の動作状
態をプロセッサ１０、１１から一括して読み出すことが
可能となる。（請求項１、２） プロセッサ１０、１１の中に保守用コマンドインタ
フェース５３を設けることにより、保守用のコマンドの
書き込み、およびそれに対するステータスを読出すこと
が可能となる。（請求項３） 書込みメモリインタフェース（書込みメモリインタ
フェース５１Ａ、５１Ｂを併せて、書込みメモリインタ
フェースと称する）、読出しメモリインタフェース、保
守用コマンドインタフェースを設けることにより、ＳＢ
Ｙ系のスイッチ部２１に情報を書き込んだ後、ＡＣＴ系
のスイッチ部２０に同じ情報を書き込み、系切替えを迅
速に行えるようにしておく。また、ＳＢＹ系のスイッチ
部２１をＡＣＴ系に切り替えた時に、回線終端部４０の
状態を読み取り、プロセッサ１０、１１から設定した制
御情報と異なる場合は、回線終端部４０の再設定を行
う。（請求項４、５） さらに、スイッチ部２０、２１のプロセッサ系切替
え検出部７０がプロセッサ１０、１１の系切替えを検出
したときは、旧のＡＣＴ系のプロセッサ１０が設定した
情報を廃棄する。（請求項６） そして、インタフェース監視部８０により、プロセ
ッサ１０、１１が各インタフェースに書込みを行った
後、各インタフェースの正常性の監視を行う。（請求項
７）
メモリインタフェース５２を設けることにより、スイッ
チ部２０、２１内の接続情報、回線終端部４０の動作状
態をプロセッサ１０、１１から一括して読み出すことが
可能となる。（請求項１、２） プロセッサ１０、１１の中に保守用コマンドインタ
フェース５３を設けることにより、保守用のコマンドの
書き込み、およびそれに対するステータスを読出すこと
が可能となる。（請求項３） 書込みメモリインタフェース（書込みメモリインタ
フェース５１Ａ、５１Ｂを併せて、書込みメモリインタ
フェースと称する）、読出しメモリインタフェース、保
守用コマンドインタフェースを設けることにより、ＳＢ
Ｙ系のスイッチ部２１に情報を書き込んだ後、ＡＣＴ系
のスイッチ部２０に同じ情報を書き込み、系切替えを迅
速に行えるようにしておく。また、ＳＢＹ系のスイッチ
部２１をＡＣＴ系に切り替えた時に、回線終端部４０の
状態を読み取り、プロセッサ１０、１１から設定した制
御情報と異なる場合は、回線終端部４０の再設定を行
う。（請求項４、５） さらに、スイッチ部２０、２１のプロセッサ系切替
え検出部７０がプロセッサ１０、１１の系切替えを検出
したときは、旧のＡＣＴ系のプロセッサ１０が設定した
情報を廃棄する。（請求項６） そして、インタフェース監視部８０により、プロセ
ッサ１０、１１が各インタフェースに書込みを行った
後、各インタフェースの正常性の監視を行う。（請求項
７）
【００１８】
【発明の実施の形態】図２は本発明の実施例を説明する
ブロック図である。図は請求項１〜７の全ての構成を包
含する通信制御装置を示す。
ブロック図である。図は請求項１〜７の全ての構成を包
含する通信制御装置を示す。
【００１９】図中の１０、１１は装置全体の制御を行う
二重化構成のプロセッサ、２０、２１は、複数のプロト
コル処理部３０と複数の一重化の回線終端部４０の間の
クロスコネクト処理を行うクロスコネクト部２０Ａと、
回線終端制御を行う回線終端制御部２０Ｂ、および、ク
ロスコネクト部２０Ａ、回線終端制御部２０Ｂの制御を
行う制御部２０Ｃを備える二重化構成のスイッチ部であ
る。
二重化構成のプロセッサ、２０、２１は、複数のプロト
コル処理部３０と複数の一重化の回線終端部４０の間の
クロスコネクト処理を行うクロスコネクト部２０Ａと、
回線終端制御を行う回線終端制御部２０Ｂ、および、ク
ロスコネクト部２０Ａ、回線終端制御部２０Ｂの制御を
行う制御部２０Ｃを備える二重化構成のスイッチ部であ
る。
【００２０】５０Ａ、５０Ｂは本発明により、プロセッ
サ１０、１１の中に設けるメモリインタフェースであ
り、書込みメモリインタフェース、読出しメモリインタ
フェース、保守用コマンドインタフェースを備えてい
る。
サ１０、１１の中に設けるメモリインタフェースであ
り、書込みメモリインタフェース、読出しメモリインタ
フェース、保守用コマンドインタフェースを備えてい
る。
【００２１】また、６０は差分検出部であり、７０はプ
ロセッサ系切替え検出部であり、８０はインタフェース
監視部である。図３は本発明の実施例のメモリインタフ
ェースを説明する図である。本発明のメモリインタフェ
ース５０は、プロセッサ１０からスイッチ部２０、２１
に対してプロトコル処理部３０と回線終端部４０の間の
全ての制御情報と接続情報を一括して書き込むことので
きる状態設定エリアとしての書き込みメモリインタフェ
ース５１と、スイッチ部２０の中のスイッチ接続情報と
回線終端部４０の動作状態をプロセッサ１０から一括し
て読み出すことのできる状態表示エリアとしての読出し
メモリインタフェース５２と、プロセッサ１０からスイ
ッチ部２０に対してコマンドを設定するコマンド設定エ
リア５３Ａとコマンドに対するステータスをプロセッサ
１０から読み出すステータス表示エリア５３Ｂを持つ保
守用コマンドインタフェース５３から構成している。
ロセッサ系切替え検出部であり、８０はインタフェース
監視部である。図３は本発明の実施例のメモリインタフ
ェースを説明する図である。本発明のメモリインタフェ
ース５０は、プロセッサ１０からスイッチ部２０、２１
に対してプロトコル処理部３０と回線終端部４０の間の
全ての制御情報と接続情報を一括して書き込むことので
きる状態設定エリアとしての書き込みメモリインタフェ
ース５１と、スイッチ部２０の中のスイッチ接続情報と
回線終端部４０の動作状態をプロセッサ１０から一括し
て読み出すことのできる状態表示エリアとしての読出し
メモリインタフェース５２と、プロセッサ１０からスイ
ッチ部２０に対してコマンドを設定するコマンド設定エ
リア５３Ａとコマンドに対するステータスをプロセッサ
１０から読み出すステータス表示エリア５３Ｂを持つ保
守用コマンドインタフェース５３から構成している。
【００２２】図４は本発明の実施例のプロセッサの状態
設定処理フローチャート（１）である。上述の構成によ
り、ＡＣＴ系プロセッサ１０は、書込みメモリインタフ
ェース５１Ａ、５１Ｂに同じ情報を設定する。そして、
ＳＴＥＰ（以下Ｓと称する）１で、ＡＣＴ系プロセッサ
１０はＳＢＹ系のスイッチ部２１に状態設定処理を実行
し、次いで、Ｓ２で、ＡＣＴ系のスイッチ部２０に対し
て状態設定処理を実行する。
設定処理フローチャート（１）である。上述の構成によ
り、ＡＣＴ系プロセッサ１０は、書込みメモリインタフ
ェース５１Ａ、５１Ｂに同じ情報を設定する。そして、
ＳＴＥＰ（以下Ｓと称する）１で、ＡＣＴ系プロセッサ
１０はＳＢＹ系のスイッチ部２１に状態設定処理を実行
し、次いで、Ｓ２で、ＡＣＴ系のスイッチ部２０に対し
て状態設定処理を実行する。
【００２３】図５は本発明の実施例のプロセッサの状態
設定処理のフローチャート（２）であり、図４のＳ１、
Ｓ２の処理内容を示すものである。通信処理装置の初期
設定時にはスイッチ部２０、２１は全ての情報を読み込
み、その情報によりスイッチ接続、回線終端部４０の制
御を行う。
設定処理のフローチャート（２）であり、図４のＳ１、
Ｓ２の処理内容を示すものである。通信処理装置の初期
設定時にはスイッチ部２０、２１は全ての情報を読み込
み、その情報によりスイッチ接続、回線終端部４０の制
御を行う。
【００２４】Ｓ１でスイッチ部２０から状態設定書込み
可能通知があると、Ｓ２でＡＣＴ系のプロセッサ１０は
書込みメモリインタフェース５１Ａ、５１Ｂに状態を書
き込む。そして、Ｓ３でスイッチ部２０に状態設定情報
の読み出しを要求し、Ｓ４でスイッチ部２０から状態設
定情報の書込み可能通知があり、Ｓ５でスイッチ部２０
から状態設定情報の読出し要求があると、Ｓ６でスイッ
チ部２０が書き込んだ状態設定情報をプロセッサ１０が
読み出し、Ｓ７でスイッチ部２０に状態表示書込み可能
通知を送出し、Ｓ８で状態表示内容を確認して、その設
定情報にしたがってスイッチ接続、回線終端部４０の制
御を行う。
可能通知があると、Ｓ２でＡＣＴ系のプロセッサ１０は
書込みメモリインタフェース５１Ａ、５１Ｂに状態を書
き込む。そして、Ｓ３でスイッチ部２０に状態設定情報
の読み出しを要求し、Ｓ４でスイッチ部２０から状態設
定情報の書込み可能通知があり、Ｓ５でスイッチ部２０
から状態設定情報の読出し要求があると、Ｓ６でスイッ
チ部２０が書き込んだ状態設定情報をプロセッサ１０が
読み出し、Ｓ７でスイッチ部２０に状態表示書込み可能
通知を送出し、Ｓ８で状態表示内容を確認して、その設
定情報にしたがってスイッチ接続、回線終端部４０の制
御を行う。
【００２５】図６、７は本発明の実施例のスイッチ部の
状態設定読出し要求検出時のフローチャート（１）、
（２）である。Ｓ１で状態設定読出しをスタートさせる
と、Ｓ２でプロセッサ１０に状態設定書込み可能状態で
あることを通知し、Ｓ３で書き込まれたスイッチ接続情
報に変化がある場合は、Ｓ４でスイッチ部２０の接続換
えを行い、Ｓ５でそのスイッチ接続情報を読み取る。ま
た、Ｓ６〜Ｓ８では回線制御情報に変化があるか否かを
判定し、変化がある場合には、その情報にしたがって、
回線制御処理を実行し、その結果を読み取る。そして、
Ｓ９で、プロセッサ１０から状態表示書込み可能通知が
あれば、Ｓ１０で状態表示を書込み、Ｓ１１でプロセッ
サ１０に読出しを要求する。Ｓ１２ではプロセッサ１０
からの状態書込み可能通知により、プロセッサ１０の状
態表示読込みを確認する。
状態設定読出し要求検出時のフローチャート（１）、
（２）である。Ｓ１で状態設定読出しをスタートさせる
と、Ｓ２でプロセッサ１０に状態設定書込み可能状態で
あることを通知し、Ｓ３で書き込まれたスイッチ接続情
報に変化がある場合は、Ｓ４でスイッチ部２０の接続換
えを行い、Ｓ５でそのスイッチ接続情報を読み取る。ま
た、Ｓ６〜Ｓ８では回線制御情報に変化があるか否かを
判定し、変化がある場合には、その情報にしたがって、
回線制御処理を実行し、その結果を読み取る。そして、
Ｓ９で、プロセッサ１０から状態表示書込み可能通知が
あれば、Ｓ１０で状態表示を書込み、Ｓ１１でプロセッ
サ１０に読出しを要求する。Ｓ１２ではプロセッサ１０
からの状態書込み可能通知により、プロセッサ１０の状
態表示読込みを確認する。
【００２６】ＡＣＴ系のプロセッサ１０はスイッチ部２
０の動作確認のため状態の処理フローチャートにしたが
って状態表示エリアの情報を読み出す。また、ＳＢＹ系
のスイッチ部２１をＡＣＴ系に切り替えた場合は新ＡＣ
Ｔ系のスイッチ部２１は回線終端部４０の状態を読み取
り、書込みメモリインタフェース５１にＡＣＴ系のプロ
セッサ１０から設定されていた制御情報と比較を行い、
異なっている情報のみについて再設定を実行する。
０の動作確認のため状態の処理フローチャートにしたが
って状態表示エリアの情報を読み出す。また、ＳＢＹ系
のスイッチ部２１をＡＣＴ系に切り替えた場合は新ＡＣ
Ｔ系のスイッチ部２１は回線終端部４０の状態を読み取
り、書込みメモリインタフェース５１にＡＣＴ系のプロ
セッサ１０から設定されていた制御情報と比較を行い、
異なっている情報のみについて再設定を実行する。
【００２７】さらに、スイッチ部２０のプロセッサ系切
替え検出部７０が系切替えを検出すると、書込みメモリ
インタフェース５１、保守用コマンドインタフェース５
３に旧ＡＣＴ系のプロセッサ１０が設定し、まだ処理が
実行されていない設定情報がある場合には、その設定情
報を廃棄する。その後に新ＡＣＴ系のプロセッサ１１が
メモリインタフェース５０Ａ、５０Ｂに書込みを行うこ
とにより、スイッチ部２０が初期設定が完了と認識し
て、メモリインタフェース５０Ａ、５０Ｂの正常性の監
視を開始する。
替え検出部７０が系切替えを検出すると、書込みメモリ
インタフェース５１、保守用コマンドインタフェース５
３に旧ＡＣＴ系のプロセッサ１０が設定し、まだ処理が
実行されていない設定情報がある場合には、その設定情
報を廃棄する。その後に新ＡＣＴ系のプロセッサ１１が
メモリインタフェース５０Ａ、５０Ｂに書込みを行うこ
とにより、スイッチ部２０が初期設定が完了と認識し
て、メモリインタフェース５０Ａ、５０Ｂの正常性の監
視を開始する。
【００２８】
【発明の効果】本発明によれば、通信処理装置におい
て、プロセッサ側から大量の制御情報をスイッチ部に一
括して書き込むことができるので、複数回のコマンドの
編集がなくなり、転送時間を削減でき、システムの立ち
上げ時間を短縮することが可能となる。
て、プロセッサ側から大量の制御情報をスイッチ部に一
括して書き込むことができるので、複数回のコマンドの
編集がなくなり、転送時間を削減でき、システムの立ち
上げ時間を短縮することが可能となる。
【００２９】同様に、スイッチ部の中のスイッチ接続情
報、回線終端部の動作状態をプロセッサから一括して読
み出すことが可能となり、システムの立ち上げ時間を短
縮することができる。
報、回線終端部の動作状態をプロセッサから一括して読
み出すことが可能となり、システムの立ち上げ時間を短
縮することができる。
【００３０】また、プロセッサからＳＢＹ系のスイッチ
部にも、ＡＣＴ系と同じ情報を設定することにより、ス
イッチ部の系切替え時に、新ＡＣＴ系スイッチ部は、旧
ＡＣＴ系のスイッチ部と同様の制御状態を継続すること
が可能となり、系切替え時間の間のみに受信したフレー
ムのみが失われることとなり、フレームの損失を少なく
することができる。
部にも、ＡＣＴ系と同じ情報を設定することにより、ス
イッチ部の系切替え時に、新ＡＣＴ系スイッチ部は、旧
ＡＣＴ系のスイッチ部と同様の制御状態を継続すること
が可能となり、系切替え時間の間のみに受信したフレー
ムのみが失われることとなり、フレームの損失を少なく
することができる。
【００３１】さらに、プロセッサの系切替え時に、スイ
ッチ部とプロセッサの間の制御情報のすれ違いを防ぐこ
とができ、新ＡＣＴ系のプロセッサとのインタフェース
の正常性をたもつことが可能となる。
ッチ部とプロセッサの間の制御情報のすれ違いを防ぐこ
とができ、新ＡＣＴ系のプロセッサとのインタフェース
の正常性をたもつことが可能となる。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の実施例を説明するブロック図
【図３】 本発明の実施例をメモリインタフェースを説
明する図
明する図
【図４】 本発明の実施例のプロセッサの状態設定処理
フローチャート（１）
フローチャート（１）
【図５】 本発明の実施例のプロセッサの状態設定処理
フローチャート（２）
フローチャート（２）
【図６】 本発明の実施例のスイッチ部の状態設定読出
し要求検出時のフローチャート（１）
し要求検出時のフローチャート（１）
【図７】 本発明の実施例のスイッチ部の状態設定読出
し要求検出時のフローチャート（２）
し要求検出時のフローチャート（２）
【図８】 従来例の通信処理装置を説明するブロック図
１０、１１ プロセッサ １０Ａ、１０Ｂ メモリ ２０、２１ スイッチ部 ２０Ａ クロスコネクト部 ２０Ｂ 回線終端制御部 ２０Ｃ 制御部 ３０ プロトコル処理部 ４０ 回線終端部 ５０、５０Ａ、５０Ｂ メモリインタフェース ５１Ａ、５１Ｂ 書込みメモリインタフェース ５２ 読出しメモリインタフェース ５３ 保守用コマンドインタフェース ５３Ａ コマンド設定エリア ５３Ｂ ステータス表示エリア ６０ 差分検出部 ７０ プロセッサ系切替え検出部 ８０ インタフェース監視部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 国吉 秀一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 阿部 英雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 薄井 正 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (7)
- 【請求項１】 複数のプロトコル処理部と複数の一重化
の回線終端部の間のクロスコネクト処理を行うクロスコ
ネクト部と、回線終端部の制御を行う回線終端制御部を
備える二重化構成のスイッチ部と、前記二重化構成のス
イッチ部を制御する二重化構成のプロセッサを備える通
信処理装置において、 前記プロセッサの中に、前記プロトコル処理部と前記回
線終端部の全ての制御情報と接続情報との一括転送を行
う書込みメモリインタフェースと、 前記スイッチ部の中に、前回送られてきた制御情報と接
続情報と今回送られてきた制御情報と接続情報の差分を
検出する差分検出部を設け、 前記書込みメモリインタフェースにより、プロセッサか
らスイッチ部に対して、制御情報と接続情報の一括転送
を行い、初期設定時は全情報の処理を行い、次回から
は、前記差分検出部において検出された差分情報のみの
処理を行うことを特徴とする通信処理装置。 - 【請求項２】 前項記載の通信処理装置において、 前記スイッチ部の中のスイッチ接続情報および前記回線
終端部の動作状態を前記プロセッサから一括読出しを行
う読出しメモリインタフェースを設けたことを特徴とす
る請求項１記載の通信処理装置。 - 【請求項３】 前項記載の通信処理装置において、 保守用コマンドを読み出す保守用コマンドインタフェー
スを設けたことを特徴とする請求項２記載の通信処理装
置。 - 【請求項４】 １項記載の通信処理装置において、 プロセッサに前記書込みメモリインタフェース、読出し
メモリインタフェースおよび保守用コマンドインタフェ
ースを設け、 予備系の前記スイッチ部に制御情報、接続情報を書き込
んだ後、現用系のスイッチ部に同じ制御情報、接続情報
を書き込むことを特徴とする請求項１記載の通信処理装
置。 - 【請求項５】 前項記載の通信処理装置において、 予備系の前記スイッチ部を現用系に切り替えた場合、前
記回線終端部の状態を読み取り、読み取った情報が前記
プロセッサ部から設定した制御情報と異なる場合は、前
記回線終端部の再設定を行うことを特徴とする請求項４
記載の通信処理装置。 - 【請求項６】 １項記載の通信処理装置において、 スイッチ部に前記プロセッサが切り替わったことを検出
するプロセッサ系切替え検出部を設け、 前記プロセッサ系切替え検出部で、スイッチ部がプロセ
ッサの系切替えを検出したとき、前記書込みメモリイン
タフェースから、旧現用系のプロセッサが設定した情報
を廃棄することを特徴とする請求項１記載の通信処理装
置。 - 【請求項７】 １項記載の通信処理装置において、 前記書込みメモリインタフェース、前記読出しメモリイ
ンタフェース、保守用コマンドインタフェースの正常性
を監視するインタフェース監視部を設け、 新しい現用系の前記プロセッサが前記各インタフェース
に書き込みを行うことにより前記スイッチ部の初期設定
完了として、前記インタフェース監視部により前記各イ
ンタフェースの正常性の監視を行うことを特徴とする請
求項１記載の通信処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313470A JPH10164128A (ja) | 1996-11-25 | 1996-11-25 | 通信処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313470A JPH10164128A (ja) | 1996-11-25 | 1996-11-25 | 通信処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10164128A true JPH10164128A (ja) | 1998-06-19 |
Family
ID=18041697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8313470A Withdrawn JPH10164128A (ja) | 1996-11-25 | 1996-11-25 | 通信処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10164128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339338B1 (ko) * | 1999-09-20 | 2002-06-03 | 서평원 | 이동 단말기의 데이터 통신 방법 |
| KR100808414B1 (ko) | 2004-06-08 | 2008-02-29 | 엘지전자 주식회사 | 이동단말의 클라이언트 세션 복구방법 |
-
1996
- 1996-11-25 JP JP8313470A patent/JPH10164128A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339338B1 (ko) * | 1999-09-20 | 2002-06-03 | 서평원 | 이동 단말기의 데이터 통신 방법 |
| KR100808414B1 (ko) | 2004-06-08 | 2008-02-29 | 엘지전자 주식회사 | 이동단말의 클라이언트 세션 복구방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975914A (en) | Non-disruptive session recovery | |
| JPH0634486B2 (ja) | 通信プロトコル制御装置 | |
| JPH10164128A (ja) | 通信処理装置 | |
| JPH09149067A (ja) | スイッチングハブ | |
| JP2000250746A (ja) | 交換機のデータ変換システム | |
| JPH10222324A (ja) | ネットワークシステム | |
| JPH1141246A (ja) | ネットワーク接続装置の二重化システム | |
| JPH03292554A (ja) | 通信処理装置 | |
| JP2926867B2 (ja) | ローカルエリアネットワークの障害監視方式 | |
| JP2737480B2 (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
| JP3348300B2 (ja) | チャネルおよびアダプタ | |
| JP2002140315A (ja) | 二重化マルチプロトコルスイッチ | |
| JP3156673B2 (ja) | 障害情報転送装置 | |
| JP3360690B2 (ja) | オンライン通信システムの系切替え制御方法 | |
| JP3394660B2 (ja) | 二重化システムの切替方法 | |
| JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
| JPH0433442A (ja) | パケット交換システム | |
| JPH0438618Y2 (ja) | ||
| WO2004079573A1 (ja) | マルチプロセッサシステム | |
| JPH07319788A (ja) | プリンターシステムのホスト通信インターフェースボード | |
| JPH06253076A (ja) | ファクシミリ蓄積交換装置 | |
| JPH0433036A (ja) | データ処理システム | |
| JPH08107437A (ja) | データ送受信回路のリフレッシュ方法 | |
| JPS5895455A (ja) | 再開処理方法 | |
| JPH07162907A (ja) | 大量の局データ一斉変更方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |