JPH10163898A - ラジオ受信機 - Google Patents
ラジオ受信機Info
- Publication number
- JPH10163898A JPH10163898A JP33024996A JP33024996A JPH10163898A JP H10163898 A JPH10163898 A JP H10163898A JP 33024996 A JP33024996 A JP 33024996A JP 33024996 A JP33024996 A JP 33024996A JP H10163898 A JPH10163898 A JP H10163898A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- tuning
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
としてもFM受信用としても利用できる同調回路を備え
たラジオ受信機を提供する。 【解決手段】 アンテナ3で受信した受信信号をクロッ
ク発生回路4から出力された基準クロックでサンプリン
グして受信信号の中から基準クロックと同一周波数成分
のみを抽出するサンプリング同調回路5をラジオ受信機
内部に設ける。FM放送の受信時には、混合回路102
から出力されるFM中間周波信号をサンプリング同調回
路5に入力して10.7MHzの周波数成分のみを抽出
する。AM放送の受信時には、アンテナ3で受信した受
信信号を直接サンプリング同調回路5に入力して選局周
波数成分のみを抽出する。また、AM中間周波数に変換
する際に用いる局部発振信号の周波数と基準クロックの
周波数とを連動して変化させてトラッキングエラーをな
くす。
Description
一周波数成分のみを抽出するサンプリング同調回路を含
んで構成したラジオ受信機に関する。
電波のみを選局できるように同調回路が設けられてい
る。ただし、同調回路を1つ設けただけでは、周波数の
選択性がよくなく雑音を完全に除去できないため、受信
機内部に複数の同調回路を設けることも多い。例えば、
スーパーヘテロダイン方式のAM受信機では、アンテナ
入力回路、高周波増幅回路および中間周波増幅回路の内
部にそれぞれ同調回路を設けている。
のようにAMラジオ受信機のアンテナをロッドアンテナ
で構成すると、このアンテナは容量性であることから、
アンテナの長短によって容量が変化し、アンテナ入力回
路に同調回路を設けても、うまく同調を取ることができ
ない。このため、ラジオ受信機の初段に同調回路を設け
ずに、アンテナからの高周波信号を非同調のままFET
で受けて増幅し、FETの後段側で同調を取るようにし
た回路も提案されている。しかしながら、ラジオ受信機
の初段で同調を取らない場合には、後段側に設けた同調
回路に種々の周波数電波が入力されるため、所望の周波
数成分が妨害されて精度よく抽出できなくなる。
は、AM受信用とFM受信用にそれぞれ別々に同調回路
を設けるのが一般的であり、部品点数が多くなって受信
機の小型化を妨げる要因になっていた。
を含んで構成するのが一般的であり、同調周波数が変化
してもQを常に一定にしている。このため、同調周波数
が高くなるほど帯域幅が広くなり、同調周波数に応じて
帯域幅が変化するという問題があった。
たものであり、その目的は広帯域にわたって高精度の同
調が可能で、かつAM受信用としてもFM受信用として
も利用できる同調回路を備えたラジオ受信機を提供する
ことにある。
ために、請求項1のラジオ受信機は、受信機内部にサン
プリング同調回路を設け、アンテナで受信した受信信号
をサンプリング同調回路に入力し、受信信号の中から基
準クロックと同一の周波数成分のみを抽出する。これに
より、従来のようなLC共振回路を用いずに同調回路を
構成でき、アンテナの容量による影響を受けることがな
くなる。したがって、アンテナをサンプリング同調回路
に直接接続できる。
路から出力される各パルス信号に対応して複数のキャパ
シタを設け、これらキャパシタに、各パルス信号に同期
して受信信号の信号レベルに応じた電荷を蓄積する。こ
れらキャパシタの一端を相互に接続して出力端子に導く
ことにより、パルス信号と同一周波数成分のみが抽出さ
れる。
信可能な受信機であり、サンプリング同調回路を例えば
アンテナに直接接続し、アンテナで受信した受信信号の
中から選局を希望する周波数成分のみを抽出する。
信可能なスーパーヘテロダイン方式の受信機であり、F
Mフロントエンド部の出力をサンプリング同調回路に入
力して中間周波数(例えば10.7MHz)成分のみを
抽出し、サンプリング同調回路の出力をFM検波部に入
力する。
M放送を受信可能な受信機であり、どちらを受信するか
によってサンプリング同調回路の入力を切り換える。具
体的には、FM放送の受信時には、FMフロントエンド
部で周波数変換を行った結果であるFM中間周波信号を
サンプリング同調回路に入力し、サンプリング同調回路
を中間周波フィルタとして利用する。一方、AM放送の
受信時には、アンテナで受信した受信信号をそのままサ
ンプリング同調回路に入力して選局を希望する周波数に
同調させる。また、FM放送受信時には、基準クロック
の周波数を固定にし、AM放送受信時には、基準クロッ
クの周波数を選局を希望する周波数に合わせて変化させ
る。
信可能なスーパーヘテロダイン方式の受信機であり、サ
ンプリング同調回路に入力される基準クロックの周波数
と、中間周波数に変換する際に用いる局部発振信号の周
波数とを連動して変化させるため、従来問題とされたト
ラッキングエラーが起きなくなる。
信機について、図面を参照しながら具体的に説明する。
ク図である。同図に示すように、本実施形態のラジオ受
信機は、FM放送を受信するFM受信部1と、AM放送
を受信するAM受信部2とを備えている。FM受信部1
は、高周波増幅回路101、混合回路102、局部発振
回路103、選局回路104、中間周波増幅回路10
5、FM検波回路106、ステレオ復調回路107、デ
ィエンファシス回路108L、108R、低周波増幅回
路109L、109R、およびスピーカ110L、11
0Rを含んで構成されている。一方、AM受信部2は、
高周波増幅回路201、混合回路202、局部発振回路
203、選局回路204、中間周波増幅回路205、A
M検波回路206、低周波増幅回路207、およびスピ
ーカ208を含んで構成されている。
ナ3、クロック発生回路4、サンプリング同調回路5、
および同調発振回路6を備えており、これらはFM受信
部1とAM受信部2の双方で利用される。
および動作について詳細に説明する。
て FM受信部1の高周波増幅回路101は、アンテナ3で
受信した放送波のうち特定の帯域の放送波を選択的に増
幅する。混合回路102、局部発振回路103および選
局回路104は周波数変換器を構成しており、高周波増
幅回路101から出力される周波数fc の搬送波信号と
局部発振回路103から出力される周波数fL の局部発
振信号とを混合し、変調内容を変えずに周波数変換を行
ってfL−fc の中間周波信号を出力する。FM放送を
受信する場合には、中間周波信号の周波数は例えば1
0.7MHzに設定される。この周波数は、FM放送の
受信時は常に固定である。
04の詳細構成を示すブロック図であり、PLL周波数
シンセサイザー方式の電子選局を行う例を示している。
基準発振器301から出力された基準発振信号はプリス
ケーラ302で例えば4分周されて局部発振回路103
内の位相比較器303に入力される。また、局部発振回
路103内の電圧制御発振回路(VCO)304から出
力された局部発振信号は、プリスケーラ305に入力さ
れて例えば4分周された後、プログラマブルカウンタ3
06で選局周波数に応じた分周比で分周されて位相比較
器303に入力される。位相比較器303は、プリスケ
ーラ302の出力の位相とプログラマブルカウンタ30
6の出力の位相とを比較し、位相差に応じた電圧をロー
パスフィルタ307を介して電圧制御発振回路304に
入力する。
出力される局部発振信号は基準発振信号に同期するよう
に制御される。また、制御回路308は、プログラマブ
ルカウンタ306に分周比を設定するとともに、表示部
309に選局周波数などの各種情報を表示させる。
チSW1に入力される。スイッチSW1は、FM放送の
受信時には接点p側に設定され、AM放送の受信時には
接点q側に設定される。したがって、FM放送の受信時
には、混合回路102の出力はサンプリング同調回路5
に入力される。サンプリング同調回路5は、混合回路1
02の出力の中から中間周波数成分のみを抽出する。
成を示す回路図である。同図に示すように、サンプリン
グ同調回路5は、16出力を有するリングカウンタ40
1と、リングカウンタ401の各出力に接続されるMO
Sトランジスタ402と、各MOSトランジスタ402
のドレイン端子に接続されるコンデンサ403と、並列
接続された抵抗404およびコンデンサ405とを含ん
で構成されている。
を示す波形図である。同図に示すように、リングカウン
タ401は、図1のクロック発生回路4から出力される
基準クロックの16周期に1回の割合でパルスを出力す
る。より詳細には、リングカウンタ401は各出力端子
から基準クロックの16倍の周期を有するパルスを出力
する。また、各出力端子から出力されるパルスの位相を
基準クロックの1クロック分ずつずらしている。
示すように、対応するMOSトランジスタ402のゲー
ト端子に入力される。リングカウンタ401の各出力端
子から出力されるパルスの位相は互いにずれているた
め、MOSトランジスタ402がオンする時期もそれぞ
れ異なっており、MOSトランジスタ402に接続され
たコンデンサ403は、MOSトランジスタ402のオ
ン・オフに応じて充放電を繰り返す。
ロックを16分周した信号と周波数が等しい信号Vinが
入力された場合には、図3のa点の電圧は図4のように
階段状に変化する。一方、基準クロックを16分周した
信号と異なる周波数の信号がサンプリング同調回路5に
入力された場合には、各周期ごとに図3のa点の電圧が
変化するため、やがてa点の電位はゼロ電位に収束す
る。このように、図3のようなサンプリング同調回路を
構成することにより、リングカウンタ401の出力周波
数、すなわち基準クロックの1/16の周波数と等しい
周波数成分のみを抽出することができる。
スが高いため、入力インピーダンスが低い後段の回路に
直接接続すると出力波形をそのままの形で取り出すこと
ができない。このため、a点のラインを図3のようにF
ET406でいったん受けて、このFET406のソー
ス端子を後段の回路に接続するのが望ましい。なお、図
3のキャパシタ407は、混合回路102の出力Vinに
含まれる直流分をカットするためのものであり、抵抗4
08および409はFET406に適当なバイアスを与
えるためのものである。
リングカウンタ401やMOSトランジスタ402など
の半導体化しやすい部品のみで構成されているため、回
路全体を容易にチップ化することができる。また、図3
の回路では、リングカウンタ401の出力数を増やして
1周期内のサンプリング数を増やすことにより、同調精
度を容易に上げることができる。逆に、高精度の同調が
不要の場合には、1周期内のサンプリング数を減らせば
よく、サンプリング数を減らすことで回路規模を削減で
きる。
は、デジタル的に同調を行うため、構成部品の温度特性
等の影響を受けることがなく、常に安定した精度で同調
を行える。さらに、増幅回路を持たないため、発振する
おそれもない。
クロックは図1に示すクロック発生回路4で生成され
る。クロック発生回路4は、電圧制御発振回路(VC
O)451と、プログラマブルカウンタ(PC)452
と、基準発振器453と、位相比較器454と、ローパ
スフィルタ(LPF)455とを含んで構成されてい
る。電圧制御発振回路451は基準クロックを出力し、
プログラマブルカウンタ452は予め設定された分周比
で基準クロックを分周する。位相比較器454は、プロ
グラマブルカウンタ452の出力と、基準発振器453
からの基準発振信号とを位相比較し、位相差に応じた電
圧をローパスフィルタ455を介して電圧制御発振回路
451に入力する。電圧制御発振回路451は、ローパ
スフィルタ455の出力電圧に応じて基準クロックの周
波数を変更し、基準クロックが基準発振信号に同期する
ように制御する。
2の分周比が任意に設定可能なクロック発生回路4とサ
ンプリング同調回路5とを組み合わせることにより、同
調周波数の変更を容易に行うことができ、かつ所望の同
調周波数を正確に設定することができる。また、図3に
示すサンプリング同調回路5のQは、Q=πfCRN
(Cはキャパシタ403の静電容量、Rは抵抗404の
抵抗値、Nはサンプリング数)で表され、基準クロック
の周波数が高くなるほどQが大きくなるため、同調周波
数を変更しても帯域幅Δf=f/Qを常に一定にでき、
広範囲の周波数に対して同精度で同調を行える。
7MHzの中間周波信号は、図1に示すように、中間周
波増幅回路105で増幅された後にFM検波回路106
に入力される。FM検波回路106は、中間周波信号を
変調前のステレオ複合信号に変換する。このステレオ複
合信号は、L信号成分と、R信号成分と、19kHzの
パイロット信号とを合成したものである。このステレオ
複合信号はステレオ復調回路107に入力されてL信号
とR信号とに分離再生される。
を示すブロック図である。同図に示すように、ステレオ
復調回路107は、プリアンプ501と、位相比較器5
02と、ローパスフィルタ503と、DCアンプ504
と、分周器505〜508と、スイッチング回路509
とを含んで構成され、DCアンプ504の出力は同調発
振回路6に入力される。同調発振回路6は、後述するよ
うに所定周波数、例えば456kHzで発振動作を行
い、その発振出力は分周器505に入力される。分周器
505〜507は同調発振回路6の出力を分周して38
kHzの正弦波信号を生成し、分周器508はさらに2
分周して19kHzの正弦波信号を生成する。位相比較
器502は、ステレオ複合信号に含まれるパイロット信
号と分周器508の出力とを位相比較し、位相差に応じ
た電圧を出力する。この出力はローパスフィルタ503
を介してDCアンプ504に入力される。
信号波形図の一例であり、図6(a)はプリアンプ50
1に入力されるステレオ複合信号の波形、図6(b)は
分周器507の出力の波形、図6(c)は分周器507
の出力の位相を半周期ずらした信号の波形、図6(d)
はスイッチング回路509から出力されるL信号の波
形、図6(e)はスイッチング回路509から出力され
るR信号の波形を示している。
路107に入力されるステレオ複合信号は、L信号とR
信号を38kHzの副搬送波で変調したものである。こ
のため、ステレオ復調回路107内部の分周器505〜
507で38kHzのスイッチング信号を生成し、生成
したスイッチング信号に同期してステレオ複合信号を取
り込むことで、図6(d)および(e)のように、L信
号とR信号を取り出すことができる。なお、図6
(d)、(e)では、説明を簡略化するために、L信号
を正弦波で、R信号を矩形波で表している。
まれるGIC(Generalized Inpedance Converter )の
動作原理を説明する原理図である。同図に示すように、
GIC600は、2個のオペアンプ601および602
と、5個のインピーダンスZ1 〜Z5 とで構成され、図
示の1−1′間のインピーダンスZは(1)式で表され
る。
それ以外のインピーダンスに抵抗を割り当てることによ
り、図7の回路は等価的にインダクタンスと同じ性質を
示す。
示す回路図、図9は図8の等価回路図である。図8に示
すように、抵抗605と607の間にはFET606が
接続され、このFET606のゲート電圧を制御するこ
とにより、FET606のドレイン−ソース間の抵抗値
が可変制御される。このFET606のゲート端子に
は、図1に示すスイッチSW2が接続されている。この
スイッチSW2は、FM放送を受信する場合には接点r
側に設定され、AM放送を受信する場合には接点s側に
設定される。接点r側のラインは、図5に示すようにス
テレオ復調回路107内部のDCアンプ504に接続さ
れており、同調発振回路6はFM放送の受信時にはDC
アンプ504の出力に応じて発振周波数を可変制御す
る。
08が接続されて等価的な並列共振回路が構成されてお
り、さらに、GIC600とキャパシタ608の一端に
は、FET609を介して入力抵抗610が接続されて
いる。FET609のゲート端子にはスイッチSW3が
接続され、このスイッチSW3は、FM放送を受信する
場合には接点t側に設定され、AM放送を受信する場合
には接点u側に設定される。
エンハンスメント型のMOSFETを用いた場合には、
ゲート端子をローレベルにするとFET609はカット
オフ状態となり、図8に示す同調発振回路6の入力抵抗
610の抵抗値はみかけ上無限大になる。
は(2)式で表される。
0のインダクタンスを示している。同調発振回路6を発
振動作させたい場合には、(2)式に示すQを所定値以
上に設定する必要がある。したがって、図8に示すスイ
ッチSW3を接点t側に設定して入力抵抗610の抵抗
値を無限大にすると、Qも無限大になり、同調発振回路
6は安定に発振動作を行う。したがって、この状態でF
ET606のゲート電圧を制御することにより、同調発
振回路6は、FM放送の受信時には電圧制御発振回路と
して機能する。
ET609をオン・オフさせることにより入力抵抗61
0の抵抗値をみかけ上変化させているが、FET609
を設ける代わりに、入力抵抗610として可変抵抗を用
いてその抵抗値を調整してもよい。
図1に示すようにスイッチSW4が接続され、このスイ
ッチSW4はFM放送の受信時には接点v側に設定され
る。したがって、同調発振回路6の出力はスイッチSW
4の接点vを通って図5に示したステレオ復調回路10
7内部の分周回路505に入力される。
L信号およびR信号は、図1に示すようにそれぞれ別々
にディエンファシス回路108L、108Rに入力さ
れ、高域部を減衰させてSN比の改善を図った後、低周
波増幅回路109L、109Rを経てスピーカ110
L、110Rから音声出力される。
て AM放送を受信する場合には、図1に示すスイッチSW
1は接点q側に設定される。したがって、アンテナ3で
受信した受信信号はスイッチSW1を介してサンプリン
グ同調回路5に入力される。上述したように、サンプリ
ング同調回路5は、受信信号の中から基準クロックと同
一周波数成分のみを抽出する。なお、FM放送を受信す
る場合は、クロック発生回路4から出力される基準クロ
ックの周波数は常に固定に設定されるが、AM放送を受
信する場合は、選局する周波数に応じて基準クロックの
周波数を変化させる必要がある。より具体的には、AM
受信時には、基準クロックの周波数は選局を希望する周
波数の16倍(サンプリング数Nが「16」の場合)の
周波数に設定される。
路202、局部発振回路203および選局回路204か
らなる周波数変換器に入力され、例えば450kHzの
中間周波信号に変換される。局部発振回路203は、F
M受信部1の局部発振回路103と同じように構成さ
れ、不図示の電圧制御発振回路(VCO)から出力され
る局部発振信号を不図示の基準発振器から出力される基
準発振信号に同期させる処理を行う。選局回路204
は、AM放送の周波数範囲(例えば530〜1700k
Hz)の中で選局を行う。
数と、局部発振信号の発振周波数とは連動して変化し、
例えば周波数fの放送波を受信する場合は、サンプリン
グ同調回路5の同調周波数はfに設定され、局部発振信
号の発振周波数は例えばf+450kHzに設定され
る。
号は、図8に詳細を示す同調発振回路6に入力される。
AM放送の受信時には、図8に示すスイッチSW3が接
点u側に設定されてFET609がオンし、混合回路2
02からの中間周波信号は入力抵抗610を介して抵抗
603の一端に印加される。また、スイッチSW2は接
点s側に設定され、FET606のゲート端子には、抵
抗7および8の分圧比で定まる電圧が印加される。した
がって、抵抗7および8の分圧比を予め調整しておくこ
とで、図8に示した同調発振回路6は、FET609を
介して入力された信号の中から450kHzの中間周波
信号のみを抽出する同調動作を行う。
スイッチSW4は接点w側に設定され、同調発振回路6
を通過した信号はスイッチSW4の接点wを介して中間
周波増幅回路205に入力されてゲイン調整が行われた
後にAM検波回路206に入力される。AM検波回路2
06は、ダイオード等を用いて中間周波信号を低周波信
号に変換し、変換した低周波信号は低周波増幅回路20
7で増幅されてスピーカ208から音声出力される。
の選択同調をサンプリング同調回路5を用いて行ってお
り、従来のようなLC共振回路を利用した同調を行って
いないため、アンテナの容量による影響を受けることが
ない。したがって、カーラジオ等のようにロッドアンテ
ナをサンプリング同調回路5に直接接続することも可能
であり、周波数変換器や中間周波増幅回路205などの
後段側の回路に不要な妨害電波が混入するおそれもなく
なる。また、AM放送を受信する際には、PLL制御に
よって、サンプリング同調回路5の同調周波数すなわち
基準クロックの周波数と局部発振回路203から出力さ
れる局部発振信号の周波数とを連動して変化させるた
め、混合回路202から出力される中間周波信号の周波
数を常に一定にすることができる。したがって、従来問
題とされたトラッキングエラーが起きなくなる。
回路5をFM放送の受信時には中間周波フィルタとして
利用し、AM放送の受信時には初段の選択同調回路とし
て利用するため、中間周波フィルタや選択同調回路を別
個に設ける必要がなくなる。同様に、同調発振回路6を
FM放送の受信時にはステレオ復調用の電圧制御発振回
路として利用し、AM放送の受信時には中間周波フィル
タとして利用するため、電圧制御発振回路や中間周波フ
ィルタを別個に設ける必要がなくなり、構成部品を削減
できるとともに、受信機の小型化が可能となる。
ジオ受信機の構成を示したが、AM専用ラジオ受信機、
あるいはFM専用ラジオ受信機の場合にも本発明は適用
可能である。例えば、AM専用ラジオ受信機の場合、図
1に示すFM受信部1を省略し、図1の並列接続された
抵抗10とキャパシタ11の一端をサンプリング同調回
路5に直接接続すればよい。一方、FM専用ラジオ受信
機の場合、図1に示すAM受信部2を省略し、図1の混
合回路102の出力をサンプリング同調回路5に直接入
力すればよい。また、FM受信時には、クロック発生回
路4から出力される基準クロックの周波数は常に一定で
あるため、プログラマブルカウンタ452の代わりに、
分周比が固定の分周器を用いてもよい。
テロダイン方式のラジオ受信機の一例について説明した
が、本発明は、スーパーヘテロダイン方式以外のラジオ
受信機にも適用可能である。例えば、アンテナ3で受信
したFM放送波を、中間周波信号に変換することなくサ
ンプリング同調回路5に入力して選択同調処理を行い、
サンプリング同調回路5の出力に基づいて検波処理を行
った後、検波して得られたステレオ復調信号をL信号と
R信号に分離再生する際に、図1に示した同調発振回路
6を用いてもよい。あるいは、アンテナ3で受信したA
M放送波をサンプリング同調回路5で選択同調した後、
中間周波信号に変換することなく図1に示す同調発振回
路6に入力してもよい。
5において、MOSトランジスタ402の代わりに、図
10に示すようにCMOS構成のトランジスタ402′
を用いてもよい。CMOS構成のトランジスタ402′
を用いた場合には、寄生容量の影響を受けにくくなる。
また、サンプリング同調回路5を構成する全素子をCM
OSプロセスで形成できるため、チップ化する場合のプ
ロセスを簡易化できる。
れば、アンテナで受信した受信信号を基準クロックでサ
ンプリングし、受信信号の中から基準クロックと同一周
波数成分のみを抽出するため、従来のようにLC共振回
路を用いずに同調回路を構成できる。したがって、アン
テナの容量による影響を受けることなく、アンテナを直
接同調回路に接続して所望の周波数に同調させることが
できる。また、デジタル的な同調処理を行うため、構成
部品の温度特性等の影響を受けることがない。さらに、
基準クロックの周波数を変えるだけで同調周波数を変更
でき、かつ同調周波数に応じてQが変化するため、広帯
域にわたって同一精度で同調を行うことができる。
る。
ック図である。
る。
る。
である。
信号波形図である。
を説明する原理図である。
MOS構成のトランジスタの一例を示す図である。
Claims (6)
- 【請求項1】 アンテナで受信した受信信号の中から選
局を希望する周波数成分のみを抽出して検波処理を行う
ラジオ受信機において、 基準クロックの周期の整数倍の周期を有し互いに位相の
ずれた複数のパルス信号を出力するパルス発生回路と、 このパルス発生回路から出力された前記パルス信号で前
記受信信号をサンプリングした結果に基づいて、前記受
信信号の中から前記パルス信号と同一周波数成分のみを
抽出するサンプリング同調回路とを備え、 前記サンプリング同調回路の出力に基づいて検波処理を
行うことを特徴とするラジオ受信機。 - 【請求項2】 請求項1において、 前記サンプリング同調回路は、前記パルス発生回路から
出力される各パルス信号に対応して設けられ各パルス信
号に同期して前記受信信号の信号レベルに応じた電荷を
蓄積する複数のキャパシタを備えることを特徴とするラ
ジオ受信機。 - 【請求項3】 請求項1または2において、 前記サンプリング同調回路は、AM放送の受信時には、
前記受信信号の中から選局を希望する周波数成分のみを
抽出することを特徴とするラジオ受信機。 - 【請求項4】 請求項1〜3のいずれかにおいて、 前記受信信号を低周波のFM中間周波信号に変換するF
Mフロントエンド部と、 前記FM中間周波信号に対して検波処理を行うFM検波
部とを備え、 前記サンプリング同調回路は、前記FMフロントエンド
部の出力の中から予め定めた中間周波数成分のみを抽出
して前記FM検波部に供給することを特徴とするラジオ
受信機。 - 【請求項5】 請求項4において、 FM放送の受信時には前記FMフロントエンド部の出力
を前記サンプリング同調回路に導き、AM放送の受信時
には前記受信信号を選択同調あるいは周波数変換するこ
となく前記サンプリング同調回路に導く受信切換手段
と、 FM放送の受信時には予め定めた一定周波数の前記基準
クロックを出力し、AM放送の受信時には選局を希望す
る周波数に対応した周波数の前記基準クロックを出力す
る基準クロック発生回路とを備えることを特徴とするラ
ジオ受信機。 - 【請求項6】 請求項1〜5のいずれかにおいて、 AM放送の受信時に、選局を希望する周波数に応じた周
波数の局部発振信号を出力する局部発振回路と、 AM放送の受信時に、前記サンプリング同調回路の出力
を前記局部発振信号に基づいて低周波のAM中間周波数
に変換する周波数変換器とを備え、 AM放送の受信時には、前記基準クロックの周波数と前
記局部発振信号の周波数とを連動して変化させることを
特徴とするラジオ受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33024996A JP3676527B2 (ja) | 1996-11-25 | 1996-11-25 | ラジオ受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33024996A JP3676527B2 (ja) | 1996-11-25 | 1996-11-25 | ラジオ受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163898A true JPH10163898A (ja) | 1998-06-19 |
JP3676527B2 JP3676527B2 (ja) | 2005-07-27 |
Family
ID=18230532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33024996A Expired - Fee Related JP3676527B2 (ja) | 1996-11-25 | 1996-11-25 | ラジオ受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3676527B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901146B1 (en) | 1999-12-21 | 2005-05-31 | Mitsubishi Denki Kabushiki Kaisha | All-digital FM stereo demodulator and demodulation method |
WO2024024886A1 (ja) * | 2022-07-28 | 2024-02-01 | カヤバ株式会社 | 流体性状検出装置 |
-
1996
- 1996-11-25 JP JP33024996A patent/JP3676527B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901146B1 (en) | 1999-12-21 | 2005-05-31 | Mitsubishi Denki Kabushiki Kaisha | All-digital FM stereo demodulator and demodulation method |
WO2024024886A1 (ja) * | 2022-07-28 | 2024-02-01 | カヤバ株式会社 | 流体性状検出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3676527B2 (ja) | 2005-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7127217B2 (en) | On-chip calibration signal generation for tunable filters for RF communications and associated methods | |
US7164895B2 (en) | Antenna tuned circuit for a superheterodyne receiver | |
JP2007081593A (ja) | 発振器、pll回路および受信機、送信機 | |
KR910003230B1 (ko) | 텔레비젼 방송의 음성신호 수신용 fm 수신기 | |
US20040116096A1 (en) | Radio frequency receiver architecture with tracking image-reject polyphase filtering | |
US5387913A (en) | Receiver with digital tuning and method therefor | |
EP1172933A2 (en) | Automatic filter tuning control system | |
JPS61251313A (ja) | 電子同調式fm受信機 | |
JP3676527B2 (ja) | ラジオ受信機 | |
JP2001044872A (ja) | 受信信号処理用半導体集積回路 | |
JP3592469B2 (ja) | ラジオ受信機 | |
JP4724794B2 (ja) | ラジオfm受信機 | |
JPH0389720A (ja) | ラジオ受信機 | |
JP4076558B2 (ja) | Am/fmラジオ受信機およびこれに用いる局部発振回路 | |
KR20010022059A (ko) | 라디오 수신기 | |
JP3676528B2 (ja) | ラジオ受信機 | |
JP3712787B2 (ja) | Fm受信機 | |
JPH0156580B2 (ja) | ||
JP2000299646A (ja) | ダブルコンバージョンチューナ | |
JPH0457134B2 (ja) | ||
JP2003204263A (ja) | 位相同期回路、および同調装置 | |
JPH08195918A (ja) | デジタルアナログ共用受信装置 | |
JPH05206734A (ja) | マルチバンドラジオic | |
JPS61251314A (ja) | 電子同調式受信機 | |
EP1627465A2 (en) | Oscillator with harmonic output |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040921 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20041122 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |