JPH10154709A

JPH10154709A - 半導体装置の製造方法

Info

Publication number: JPH10154709A
Application number: JP9246963A
Authority: JP
Inventors: Mitsutoshi Furuyama; 充利古山; Takeshi Kubota; 剛久保田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-25
Filing date: 1997-09-11
Publication date: 1998-06-09

Abstract

(57)【要約】【課題】本発明は、超高速デバイスでのＣｕによる微細
なコンタクトホールの形成において、Ｃｕの埋め込み性
を向上できるようにすることを最も主要な特徴とする。【解決手段】たとえば、Ｓｉ基板２１上の層間絶縁膜２
２に微細な接続孔２３を形成する。また、絶縁膜２２上
に、ＣＶＤ−ＴｉＮ膜２４を１０ｎｍ程度の膜厚で形成
した後、約１μｍ厚のＣｕ膜２５を形成する。このと
き、Ｃｕ膜中の酸素濃度および硫黄濃度が一定濃度以下
になるように成膜の条件を制御することで、高純度なＣ
ｕ膜２５を形成する。これにより、接続孔２３内への埋
め込み時に、レーザ照射によって加熱されるＣｕ膜２５
の表面拡散性および流動性を促進させるようになってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するもので、特に、超高速デバイスのような
半導体デバイスでの純銅配線の形成に用いられるもので
ある。また、自動車やその他の製品に使用することがで
きる、インテリジェントパワーデバイス（ＩＰＤ）のよ
うな、ある主の個別デバイスとしても使用できる半導体
デバイスにおける純銅配線の形成に関するものである。

【０００２】

【従来の技術】通常、半導体デバイスにおいては、配線
を細くすると、配線抵抗の増加の結果として、動作速度
が低下する。配線材料として、一般的に用いられている
Ａｌ合金よりも電気抵抗の小さいＣｕによって、超高速
デバイスに配線を形成する試みがこれまでにも行われて
いる。

【０００３】従来、配線の形成はレジストをマスク材と
した反応性イオンエッチング（ＲＩＥ）によっていた。
この方法の場合は、フッ素、塩素、臭素などを含むガス
をプラズマ中で励起させることにより、Ａｌをハロゲン
化物の形でエッチングするものであった。

【０００４】ところが、Ｃｕはハロゲン化物としての蒸
気圧がＡｌに比べて低いため、もし、上記したＲＩＥに
よる方法で実用的なエッチングレートを得るには２００
℃〜３００℃以上の高温が必要となる。このため、高温
に耐えるチャンバの製作、エッチングと異方性との両立
性の向上、さらには、マスク材の選定など、実現には種
々の困難があった。

【０００５】これらの困難を克服するための試みとし
て、Ｃｕの、ＲＩＥ法によらない埋め込み配線への適用
の検討が盛んに行われている。図７は、Ｃｕによる埋め
込み配線を形成するための、最も一般的な方法を概略的
に示すものである。

【０００６】まず、Ｓｉ基板１上の層間絶縁膜２に、所
望の配線パターンにしたがって溝３を形成する（同図
（ａ）参照）。続いて、上記絶縁膜２上に、Ｓｉ中への
Ｃｕの拡散を防止するための粘着層４を介してＣｕ膜５
を形成し、上記溝３内を埋め込む（同図（ｂ），（ｃ）
参照）。

【０００７】しかる後、上記溝３以外の場所に残る余分
なＣｕ膜５などを化学機械研磨（ＣＭＰ）法によって除
去することで、Ｃｕの埋め込み配線６が形成される（同
図（ｄ）参照）。

【０００８】さて、このようなＣｕの埋め込み配線の形
成方法において、ＣＭＰ技術とともに、重要で、かつ、
非常に困難性が高いのが、溝３内をＣｕによって埋め込
むための技術である。

【０００９】Ｃｕを埋め込むための技術としては、たと
えば、気相成長（ＣＶＤ）法によってＣｕを溝の側面や
底面に同じように堆積させて埋め込む方法と、スパッタ
リング法によって堆積させたＣｕを熱処理することで溝
内に埋め込む方法の、二つに大別することができる。

【００１０】しかし、ＣＶＤ法を応用したＣｕの埋め込
みに関しては量産化などの技術的な面でいまだ未知な部
分が多く、スパッタリング法を応用したＣｕの埋め込み
が最初の量産化技術として期待されている。

【００１１】スパッタリング法を応用したＣｕの埋め込
みには、熱処理の方法として、Ｃｕのスパッタリング時
にＳｉ基板を加熱する方法と、スパッタリングによって
堆積させたＣｕを加熱する方法とがある。

【００１２】後者の、スパッタリング後にＣｕを加熱す
る方法は、加熱炉を使って一定の時間内にＳｉ基板を全
体的に加熱する加熱炉方式と、１ミリ秒以下の極短時間
だけＣｕに短波長レーザを照射して、Ｃｕを加熱炉方式
の場合よりも高温に加熱するレーザ照射方式とに、さら
に分類される。

【００１３】しかしながら、上記したいずれの方法にあ
っても、微細なコンタクトホールなどを有する次世代の
超高速デバイスへの適用に必要なＣｕの埋め込み性を得
るまでには至っていない。

【００１４】図８は、Ｃｕを用いて、微細なコンタクト
ホールを形成するための方法を概略的に示すものであ
る。まず、Ｓｉ基板１上の層間絶縁膜２に、上記Ｓｉ基
板１の表面に達する深さの接続孔７を形成する（同図
（ａ）参照）。この接続孔７は、その開孔寸法が、たと
えば、直径０．３５ｍｍ、深さ１．０ｍｍとされてい
る。

【００１５】次いで、上記絶縁膜２上に、１０ｎｍ厚程
度の粘着層４に続いて、スパッタリング法により約１ｍ
ｍ厚のＣｕ膜５を形成する（同図（ｂ）参照）。そし
て、そのＣｕ膜５をレーザ照射により加熱して、上記接
続孔７内にＣｕを埋め込む（同図（ｃ）参照）。

【００１６】しかる後、上記接続孔７以外の場所に残る
余分なＣｕ膜５などをＣＭＰ法によって除去すること
で、Ｃｕによる微細なコンタクトホール８が形成される
（同図（ｄ）参照）。

【００１７】ところが、このようにして形成されたＣｕ
の微細コンタクトホール８には、ボイド（鬆）９が発生
しやすいという問題がある。これは、Ｃｕの埋め込み性
が低いため、特に、径に対する深さの比であるアスペク
ト比が高い接続孔内を、Ｃｕにより完全に埋め込むのが
難しいためである。

【００１８】こうしたボイド９は、たとえば、アスペク
ト比が１．２５以上、つまり、深さ１．０ｍｍに対して
径が０．８ｍｍ以下の接続孔の場合に、確実に形成され
ることが確認されている。

【００１９】ボイド９の発生は、結果として、デバイス
動作時に微細コンタクトホール８の上下方向に流れる電
流の密度を部分的に増大させることになり、信頼性の低
下を招く原因となる。このように、Ｃｕの埋め込み性が
十分でないため、残念ながら、次世代の超高速デバイス
へのＣｕの埋め込み配線の適用は実現されていない。

【００２０】

【発明が解決しようとする課題】上記したように、従来
においては、Ｃｕの埋め込み性が不十分なため、次世代
の超高速デバイスへのＣｕの埋め込み配線の適用には困
難があった。そこで、この発明は、Ｃｕの埋め込み性を
向上でき、Ｃｕを用いた埋め込み配線の、次世代の超高
速デバイスへの適用を可能とする半導体装置の製造方法
を提供することを目的としている。

【００２１】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、半
導体基板上の絶縁膜に埋め込み型の配線を形成する場合
において、前記埋め込み型の配線を、酸素濃度が３ｐｐ
ｍ以下の、高純度なＣｕを用いて形成するようになって
いる。

【００２２】また、この発明の半導体装置の製造方法に
あっては、半導体基板上の絶縁膜に配線を形成するため
の凹部を形成する工程と、前記凹部が形成された前記絶
縁膜の表面に、バリアメタル層を介して、酸素濃度が３
ｐｐｍ以下の、高純度なＣｕ膜を形成する工程と、前記
Ｃｕ膜を熱処理して前記凹部内に埋め込む工程と、前記
凹部内を除く、前記絶縁膜の表面に残る不要なＣｕ膜を
除去する工程とからなっている。

【００２３】さらに、この発明の半導体装置の製造方法
の好ましい形態としては、次のものが挙げられる。（１）前記絶縁膜に設けられた凹部内に第一層および
第二層からなる障壁層を形成する工程を具備する。（２）半導体装置の製造において、２つの分離真空シ
ステムのプロセスチャンバを使用し、第１真空システム
中の第１チャンバをスパッタリング用に割り当てる工程
と、第１真空システム中の第２チャンバを化学蒸着用に
割り当てる工程と、第２真空システム中の第３チャンバ
をＣｕまたは金属充填用に割り当てる工程とを具備す
る。

【００２４】この発明の半導体装置の製造方法によれ
ば、Ｃｕの表面拡散性および流動性を促進できるように
なる。これにより、従来はボイドが発生していた微細な
凹部内にもＣｕを十分に埋め込むことが可能となるもの
である。

【００２５】しかも、高純度なＣｕと障壁層との組み合
わせによって、より低出力なレーザの使用、焼鈍温度の
低下、および、高温Ｃｕスパッタリングが可能となる。
障壁層は、特徴的な特性を有する二重層構造、たとえ
ば、ＴｉおよびＴｉＮから形成することができる。ま
た、類似の特性を有する他の単一層または二重層構造を
採用することも可能である。

【００２６】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、スパッタリング装置の概略構成を示す
ものである。

【００２７】このスパッタリング装置は、ＤＣマグネト
ロンスパッタリング法などによりＳｉ基板上へのＣｕ膜
の成膜を行うもので、たとえば、スパッタリングチャン
バ１１、ガス供給源１２、ガス精製器１３、および、直
流電源１４を有して構成されている。

【００２８】上記スパッタリングチャンバ１１は、その
到達真空度を超高真空領域（たとえば、２×１０^-7Ｐ
ａ）にまで真空引きでき、スパッタリング中の酸素およ
び水分の侵入を極限まで抑えることが可能な構造とされ
ている。

【００２９】上記ガス供給源１２は、上記スパッタリン
グチャンバ１１内に供給するスパッタリングガスを貯蔵
するものである。スパッタリングガスとしては、９９．
９９９９％の高レベルの純度を有するＡｒが用いられ
る。

【００３０】上記ガス精製器１３は、上記スパッタリン
グチャンバ１１のガス導入口の直前に設けられ、上記ガ
ス供給源１２からのスパッタリングガスの、ユースポイ
ントでのＡｒ中の酸素濃度および水分濃度を極限（たと
えば、酸素濃度を０．１ｐｐｂ（parts-per-billion ）
に、水分濃度を０．７ｐｐｂに）まで低減させるように
なっている。

【００３１】上記直流電源１４は、スパッタリング時
に、上記スパッタリングチャンバ１１内のホルダ部１１
ａ上に保持されたＳｉ基板２１に正の電圧を、ターゲッ
ト材としてのＣｕターゲット１５に負の電圧を、それぞ
れ印加するようになっている。

【００３２】上記Ｃｕターゲット１５には、９９．９９
９９％の高レベルの純度で、かつ、低酸素濃度を有する
材料（たとえば、酸素濃度が０．１ｐｐｍ（parts-per-
million ）以下であり、硫黄濃度が０．０５ｐｐｍ程度
のもの）が用いられる。

【００３３】このような構成のスパッタリング装置を用
いて、上記の成膜条件により成膜されるＣｕ膜は、その
Ｃｕ膜中の酸素濃度が約０．５ｐｐｍ（たとえば、０．
２〜０．８ｐｐｍ）、硫黄濃度が約０．０６ｐｐｍ（た
とえば、０．０２〜０．０８ｐｐｍ）となる。

【００３４】次に、上記したようなスパッタリング装置
を使って成膜される、Ｃｕ膜を用いた埋め込み配線の形
成方法について説明する。図２は、微細なコンタクトホ
ールを例に、その形成方法を概略的に示すものである。

【００３５】まず、Ｓｉ基板２１上の層間絶縁膜２２
に、上記Ｓｉ基板２１の表面に達する深さの接続孔（凹
部）２３を形成する（同図（ａ）参照）。この接続孔２
３は、その開孔寸法が、たとえば、直径０．３５ｍｍ、
深さ１．０ｍｍとされている。

【００３６】次いで、上記絶縁膜２２上に、粘着層とし
てのＣＶＤ−ＴｉＮ（バリアメタル層）膜２４を１０ｎ
ｍ程度の膜厚で形成した後、上記した成膜条件でのＤＣ
マグネトロンスパッタリング法により約１μｍ厚のＣｕ
膜２５を形成する（同図（ｂ）参照）。

【００３７】すなわち、高純度な雰囲気を制御できるチ
ャンバ１１を用意し、高純度のＣｕターゲット１５を用
いてＣｕ膜２５の成膜を行うことで、酸素濃度が０．５
ｐｐｍ以下で、硫黄濃度が０．０６ｐｐｍ程度の、高純
度なＣｕ膜２５が形成される。

【００３８】そして、そのＣｕ膜２５をレーザ照射によ
り加熱して、上記接続孔２３内を完全に埋め込む（同図
（ｃ）参照）。この場合、高純度なＣｕ膜２５は、含有
する酸素濃度や硫黄濃度が低いため、熱処理によってＣ
ｕの表面拡散性および流動性が促進される。これによ
り、Ｃｕの埋め込み性が向上される結果、接続孔２３内
をＣｕ膜２５によって完全に埋め込むことが可能とな
る。

【００３９】しかる後、上記接続孔２３以外の場所に残
る余分な（不要な）Ｃｕ膜２５などをＣＭＰ法によって
除去することで、ボイドのない、Ｃｕの微細コンタクト
ホール２６が形成される（同図（ｄ）参照）。

【００４０】このように、Ｃｕ膜２５中の酸素濃度およ
び硫黄濃度を制御することにより、従来はボイドが発生
していた、アスペクト比が１．２５以上の、微細な接続
孔２３内にもＣｕを確実に埋め込むことが可能となる。

【００４１】したがって、Ｃｕによる微細コンタクトホ
ール２６をボイドなしで得ることができ、次世代の超高
速デバイスへの適用が容易に可能となる。図３は、アス
ペクト比に対するボイド発生の依存性（ボイドの形成と
アスペクト比との相関性）を説明するために示すもので
ある。

【００４２】なお、同図（ａ）は、１ｍｍの膜厚で成膜
された高純度なＣｕ膜（平均酸素濃度は０．５ｐｐｍ、
平均硫黄濃度は０．０６ｐｐｍ）に、イオン注入法によ
り加速エネルギを変えて酸素を注入し、含有する平均酸
素濃度がそれぞれ１ｐｐｍ、２ｐｐｍ、３ｐｐｍ、４ｐ
ｐｍ、および、５ｐｐｍとされた各Ｃｕ膜を、レーザ照
射による熱処理により、ホール深さが１．０ｍｍで、ホ
ール径がそれぞれ０．１ｍｍ、０．２ｍｍ、０．３５ｍ
ｍ、０．５ｍｍ、および、０．６５ｍｍとされた各サン
プルホールに対して埋め込んだ際の、該サンプルホール
内でのボイドの発生をＳＥＭ（走査型電子顕微鏡）によ
り観察した結果である。

【００４３】同じく、同図（ｂ）は、１ｍｍの膜厚で成
膜された高純度なＣｕ膜に、イオン注入法により加速エ
ネルギを変えて硫黄を注入し、含有する平均硫黄濃度が
それぞれ１ｐｐｍ、２ｐｐｍ、３ｐｐｍ、４ｐｐｍ、お
よび、５ｐｐｍとされた各Ｃｕ膜を、レーザ照射による
熱処理により、ホール深さが１．０ｍｍで、ホール径が
それぞれ０．１ｍｍ、０．２ｍｍ、０．３５ｍｍ、０．
５ｍｍ、および、０．６５ｍｍとされた各サンプルホー
ルに対して埋め込んだ際の、該サンプルホール内でのボ
イドの発生をＳＥＭにより観察した結果である。

【００４４】これらの図からも明らかなように、ホール
径が０．２ｍｍ以上、つまり、アスペクト比が５．０以
下では、Ｃｕ膜中の酸素濃度および硫黄濃度が３ｐｐｍ
か、それ以下のとき、ボイドの発生は認められず、ホー
ル内がＣｕによって確実に埋め込まれる（図中の○印参
照）。

【００４５】これに対し、酸素濃度および硫黄濃度が４
ｐｐｍを越えると、アスペクト比によらず、ボイドの発
生が認められた（図中の×印参照）。また、ホール径が
０．１ｍｍのとき、つまり、アスペクト比が１０．０の
場合では、酸素濃度および硫黄濃度にかかわらず、ボイ
ドの発生が認められた。ただし、これはスパッタリング
法による微細なホール内への成膜の限界などの、Ｃｕ膜
中の酸素濃度や硫黄濃度とはまったく異なる因子が支配
的になった結果であると考えられる。

【００４６】このように、Ｃｕ膜中の酸素濃度や硫黄濃
度が３ｐｐｍ以下となるように制御することで、Ｃｕの
表面拡散性や流動性を促進でき、アスペクト比が５．０
以下の接続孔に対しても、ボイドのない、Ｃｕの埋め込
みが可能となる。

【００４７】すなわち、上記の実施の一形態では、スパ
ッタリング法により成膜される、Ｃｕ膜中の酸素濃度お
よび硫黄濃度を制御するようにしている。これにより、
熱処理によるＣｕ膜の表面拡散性や流動性が改善される
ため、従来はボイドが発生していた、アスペクト比が高
い微細な接続孔内にもＣｕを確実に埋め込むことが可能
となる。したがって、Ｃｕの埋め込み性が大幅に向上さ
れて、微細なコンタクトホールなどを有する、次世代の
超高速デバイスへのＣｕの埋め込み配線の適用が容易に
可能となるものである。

【００４８】なお、上記した本発明の実施の一形態にお
いては、レーザ照射による方式によってＣｕを熱処理し
て接続孔内に埋め込むようにした場合について説明した
が、これに限らず、たとえばＣｕのスパッタリング時に
Ｓｉ基板を加熱して埋め込む方法や、スパッタリング後
のＣｕをＳｉ基板ごと熱処理して埋め込む加熱炉方式の
場合にも、同様の効果が得られる。

【００４９】また、基板と配線とをつなぐコンタクトホ
ールを形成するための配線接続孔内へのＣｕの埋め込み
に限らず、たとえば、配線の相互をつなぐスルーホール
やヴィアホールを形成するための接続孔（貫通孔）内へ
のＣｕの埋め込みなどにも適用できる。

【００５０】また、埋め込み配線のための溝内への埋め
込みや、溝と接続孔とからなるデュアルダマシン構造の
凹部内への埋め込みに対しても、同様に適用できる。さ
らに、高純度なＣｕ膜の成膜は、ＤＣマグネトロンスパ
ッタリング法以外のスパッタリング装置によって行うこ
とも可能である。

【００５１】図４は、本発明の実施の他の形態にかか
る、多チャンバスパッタリングＣＶＤ装置の概略を示す
ものである。同図（ａ）は、第１のスパッタリング装置
による、Ｃｕスパッタリングの前処理工程を示すもので
ある。

【００５２】まず、チャンバ３１内で、約１０ｎｍ厚の
Ｔｉ層（第一層）がスパッタリング（処理（１））によ
って成膜される。次に、チャンバ３２内で、約１０ｎｍ
のＴｉＮ層（第二層）が化学蒸着（処理（２））により
成膜される。

【００５３】チャンバ３３およびチャンバ３４は「ロー
ドロック」チャンバと呼ばれ、チャンバ３１およびチャ
ンバ３２内での加工のために、ウェーハをローディング
およびアンローディング（処理（３））するために用い
られる。たとえば、ウェーハのグループが最初にチャン
バ３１内にロードされると、チャンバ３１はロックさ
れ、スパッタリング装置の内部が真空状態とされる。チ
ャンバ３１内のウェーハがまだ加工中の間に、チャンバ
３２内のすでに加工済みのウェーハを、加工すべきウェ
ーハの新しいセットと交換することができる。

【００５４】同図（ｂ）は、第２のスパッタリング装置
による、Ｃｕスパッタリングの最終工程を示すものであ
る。Ｃｕは、チャンバ３２´内でスパッタリングされる
（処理（１））。ウェーハは、その後、チャンバ３３´
に搬送される。

【００５５】もし、チャンバ３２´内でのスパッタリン
グ（処理（１））が、高温Ｃｕスパッタリングの場合に
は、スパッタリング中に高純度なＣｕ膜が効果的に焼鈍
されるので、高純度なＣｕ膜を得るためのさらなる熱処
理は不要である。しかし、たとえ高温Ｃｕスパッタリン
グが行われる場合であっても、より高純度なＣｕ膜を得
るためには、さらなる焼鈍またはレーザ処理を行うのが
望ましい。

【００５６】もし、チャンバ３２´内でのスパッタリン
グ（処理（１））が高温スパッタリングでない場合に
は、別途、Ｃｕは焼鈍またはレーザ照射によって熱処理
しなければならない。その場合、たとえば、波長が３０
５ｎｍ、出力が１．５〜２．５Ｊ／ｃｍ² の、Ｘｅ−Ｃ
ｌ型エキシマレーザを使用することができる。

【００５７】Ｔｉ層／ＴｉＮ層の場合、下層のＴｉ層は
抵抗率が低く、上層のＴｉＮ層は酸化率が低い。上層の
ＴｉＮ層の酸化率が低いために、スパッタリング装置間
でのウェーハの搬送が可能となる。

【００５８】すなわち、ＴｉＮ層の酸化率が低いため
に、第１のスパッタリング装置によるバリア層（Ｔｉ層
／ＴｉＮ層）の形成と、第２のスパッタリング装置によ
る高純度なＣｕ膜の成膜とが、異なるスパッタリング装
置間でウェーハを搬送させることによって可能となる。

【００５９】図５は、図４に示した構成の装置によって
形成される半導体デバイスの構造を示すものである。半
導体デバイスは、ＳｉＯ₂ 層３９、層間絶縁膜４０、Ｔ
ｉ層４１、ＴｉＮ層４２、および、高純度なＣｕ膜４３
から構成される。Ｔｉ層４１としては、たとえば、その
厚さが５〜２０ｎｍとされている。ＴｉＮ層４２として
は、たとえば、その厚さが５〜１５ｎｍとされている。

【００６０】図に示した構造は、上述した図２（ｂ）に
示したものと同じ加工段階にある。凹部内に高純度なＣ
ｕ膜４３を埋め込むために、この構造の場合、たとえば
レーザ照射または焼鈍によるさらなる熱処理を必要とす
る。しかし、もし高純度なＣｕ膜４３を成膜させるため
に、高温Ｃｕスパッタリングが使用される場合には、ス
パッタリング時にＣｕの凹部内への埋め込みが自動的に
行われることになる。

【００６１】図６は、図５に示した半導体デバイスの代
替構造を示すものである。ここでは、Ｔｉ層４１による
側壁を有していない構造の半導体デバイスを例に示して
いる。

【００６２】この場合、Ｔｉ層４１は、ＳｉＯ₂ 層３９
に接して成膜され、高純度なＣｕ膜４３に対する障壁と
しての役割を果たすようになっている。バリア層として
は、特定の一般的特性を有していなければならない。す
なわち、バリア層を第一層および第二層の二重層構造と
する場合には、第一層は、抵抗率が低くなければならな
い。第二層は、Ｃｕの拡散を防止できる特性を有すると
ともに、酸化率が低くなければならない。

【００６３】たとえば、第一層および第二層は、Ｔｉ層
／ＴｉＮ層に限らず、いずれもＴｉＮにより構成するこ
とができる。この場合、第一層のＴｉＮ層におけるＮの
濃度は０以上でなければならず、第二層のＴｉＮ層にお
けるＮの濃度よりも低くなければならない。

【００６４】また、第一層および第二層として、それぞ
れＴｉＳｉＮを用いることもできる。この場合、第一層
のＴｉＳｉＮ層におけるＳｉの濃度は０以上でなければ
ならず、第二層のＴｉＳｉＮ層におけるＳｉの濃度より
も低くなければならない。また、この場合、第一層のＴ
ｉＳｉＮ層におけるＮの濃度は０以上でなければなら
ず、第二層のＴｉＳｉＮ層におけるＮの濃度よりも低く
なければならない。

【００６５】さらには、第一層にＴｉを用いた場合に
は、第二層として、ＴｉＮを用いる代わりにＴｉＳｉＮ
を用いることもできる。もし、ＴｉまたはＷが第一層と
して用いられる場合には、ＷＳｉＮを第二層として用い
ることもできる。

【００６６】この他にも、バリア層としては、たとえ
ば、酸化物、窒化物、オキシ窒化シリコン、炭化シリコ
ン、Ｍｏ、ＭｏＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｖ、Ｖ
Ｎ、Ｎｂ、ＮｂＮ、Ｔｉ、ＴｉＮなどを用いて構成する
ことができる。

【００６７】高純度なＣｕ膜は、単一または二重バリア
構造とともに使用することができる。一般的には、類似
の高い抵抗率を有するものであれば、どんな単一または
二重バリア構造でも採用することができる。

【００６８】このように本発明は、高純度なＣｕ膜を使
用することによって、先行技術が一般的に要求するより
も低い焼鈍温度での熱処理を可能にしている。たとえ
ば、一般的な先行技術の場合、４５０℃〜６００℃の焼
鈍温度が必要なのに対し、本発明の場合には、３８０℃
〜５５０℃の範囲の焼鈍温度での熱処理が可能になる。

【００６９】また、不純なＣｕとともに、エキシマレー
ザを使用する先行技術の場合には、Ｃｕの蒸発がたびた
び起こるが、本発明の場合には、Ｃｕの蒸発の起こらな
い低出力レーザの使用が可能となる。

【００７０】さらに、本発明では、好ましくはアスペク
ト比と高純度なＣｕ膜中の酸素濃度との関係が下記の式
によって定義される。Ｚｏ×ＡＲ≦１３ここで、Ｚｏはｐｐｍによる酸素濃度、ＡＲはアスペク
ト比である。

【００７１】また、この発明のＣｕ埋め込み配線技術
は、他の高アスペクト比構造にも同様に適用できる。そ
の他、この発明の要旨を変えない範囲において、種々変
形実施可能なことは勿論である。

【００７２】

【発明の効果】以上、詳述したようにこの発明によれ
ば、Ｃｕの埋め込み性を向上でき、Ｃｕを用いた埋め込
み配線の、次世代の超高速デバイスへの適用を可能とす
る半導体装置の製造方法を提供できる。

【図面の簡単な説明】

【図１】この発明の実施の一形態にかかる、スパッタリ
ング装置を概略的に示す構成図。

【図２】同じく、微細なコンタクトホールを例に、その
形成方法を説明するために示す概略断面図。

【図３】同じく、ボイドの、アスペクト比に対する発生
の依存性を示す概略図。

【図４】この発明の実施の他の形態にかかる、スパッタ
リング装置を示す概略図。

【図５】同じく、かかる半導体デバイスの構造を示す要
部の概略断面図。

【図６】同じく、かかる半導体デバイスの他の構造を示
す要部の概略断面図。

【図７】従来技術とその問題点を説明するために、典型
的なＣｕの埋め込み配線の形成方法を示す概略断面図。

【図８】同じく、従来のＣｕを用いた微細コンタクトホ
ールの形成方法を示す概略断面図。

【符号の説明】

１１…スパッタリングチャンバ１１ａ…ホルダ部１２…ガス供給源１３…ガス精製器１４…直流電源１５…Ｃｕターゲット２１…Ｓｉ基板２２…層間絶縁膜２３…接続孔２４…ＣＶＤ−ＴｉＮ膜２５…Ｃｕ膜２６…微細コンタクトホール３１，３２，３３，３４…チャンバ（第１のスパッタリ
ング装置）３１´，３２´，３３´，３４´…チャンバ（第２のス
パッタリング装置）３９…ＳｉＯ₂ 層４０…層間絶縁膜４１…Ｔｉ層４２…ＴｉＮ層４３…高純度なＣｕ膜

Claims

【特許請求の範囲】

【請求項１】半導体基板上の絶縁膜に埋め込み型の配
線を形成する半導体装置の製造方法において、前記埋め込み型の配線を、酸素濃度が３ｐｐｍ以下の、
高純度なＣｕを用いて形成するようにしたことを特徴と
する半導体装置の製造方法。
【請求項２】前記配線の形成に用いられるＣｕは、硫
黄濃度が３ｐｐｍ以下であることを特徴とする請求項１
に記載の半導体装置の製造方法。
【請求項３】前記配線の形成に用いられるＣｕは、レ
ーザ照射による加熱によって、前記絶縁膜に形成された
凹部内に埋め込まれることを特徴とする請求項１に記載
の半導体装置の製造方法。
【請求項４】前記配線の形成に用いられるＣｕのう
ち、余分なＣｕは、ＣＭＰによる研磨によって、前記絶
縁膜の表面より除去されることを特徴とする請求項１に
記載の半導体装置の製造方法。
【請求項５】半導体基板上の絶縁膜に配線を形成する
ための凹部を形成する工程と、前記凹部が形成された前記絶縁膜の表面に、バリアメタ
ル層を介して、酸素濃度が３ｐｐｍ以下の、高純度なＣ
ｕ膜を形成する工程と、前記Ｃｕ膜を熱処理して前記凹部内に埋め込む工程と、前記凹部内を除く、前記絶縁膜の表面に残る不要なＣｕ
膜を除去する工程とからなることを特徴とする半導体装
置の製造方法。
【請求項６】前記凹部内に埋め込まれるＣｕ膜は、硫
黄濃度が３ｐｐｍ以下であることを特徴とする請求項５
に記載の半導体装置の製造方法。
【請求項７】前記Ｃｕ膜の熱処理は、レーザ照射によ
って行われることを特徴とする請求項５に記載の半導体
装置の製造方法。
【請求項８】前記不要なＣｕ膜の除去は、ＣＭＰによ
って行われることを特徴とする請求項５に記載の半導体
装置の製造方法。
【請求項９】前記凹部は、配線溝であることを特徴と
する請求項３または請求項５のいずれかに記載の半導体
装置の製造方法。
【請求項１０】前記凹部は、配線接続孔であることを
特徴とする請求項３または請求項５のいずれかに記載の
半導体装置の製造方法。