KR20000035640A - 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법 - Google Patents

반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법 Download PDF

Info

Publication number
KR20000035640A
KR20000035640A KR1019990052367A KR19990052367A KR20000035640A KR 20000035640 A KR20000035640 A KR 20000035640A KR 1019990052367 A KR1019990052367 A KR 1019990052367A KR 19990052367 A KR19990052367 A KR 19990052367A KR 20000035640 A KR20000035640 A KR 20000035640A
Authority
KR
South Korea
Prior art keywords
copper
capillary
layer
shape
semiconductor
Prior art date
Application number
KR1019990052367A
Other languages
English (en)
Inventor
페이준 딩
임란 하심
바리엘. 친
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20000035640A publication Critical patent/KR20000035640A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

리플로우 이전에 충진되지않은 형상 구조 부분이 형상내에 모세부를 포함할 때 트래핑된 보이드 형성없이 트렌치와 비아와 같은 반도체 형상의 완전한 구리 충진이 구리 리플로우 프로세스를 사용하여 달성될 수 있다는 것을 발견하였다. 여기에서 상기 모세부의 볼륨은 구리로 충진되기 이전의 오리지널 형상 볼륨의 20 내지 90 %, 바람직하게 20 내지 75 %를 나타낸다. 상기 모세부의 종횡비는 바람직하게 적어도 1.5이다. 상기 모세부의 최대 개구 치수는 적어도 약 0.8 ㎛ 이하이다. 리플로우 프로세스동안 바람직한 기판 온도는 기판이 300 내지 600 ℃, 바람직하게 300 내지 450 ℃ 범위의 온도를 경험하는 개별 온도에서의 침액 또는 온도 램프-업 또는 램프-다운을 포함한다. 형상의 종횡비가 적어도 1.5일때 리플로우 프로세스때에 충진되지않는 형상 볼륨의 비율을 제어하고 표면 장력과 모세현상의 장점을 취함으로써, 구리 충진 재료는 형상의 벽을 따라 보이드 형성없이 모세부를 포함하는 형상내로 쉽게 충진된다. 리플로우 이전의 최종 구리층의 적용 방법(구리층은 형상내에 충진되지않은 모세부를 포함한다)은 CVD 또는 진공증착 또는 다른 컨포멀한 층 형성 기술이 사용될 수 이더라도 전기 도금법이다.

Description

반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한 구조물 및 방법 {STRUCTURE AND METHOD FOR IMPROVING LOW TEMPERATURE COPPER REFLOW IN SEMICONDUCTOR FEATURES}
본 발명은 구리로 충진된 반도체 구조물에서의 스텝 커버리지와 리플로우 특성을 개선시킬 수 있는 구조물 및 방법에 관한 것이다.
요구된 반도체 상호접속 패턴을 제공하는 구리막 에칭에서의 어려움 때문에, 구리 상호접속부를 제공하는 바람직한 방법중 하나는 임베디드 트렌치 및/또는 비아의 충진을 요구하는 다마센 프로세스이다.
0.5미크론(μ) 이하의 형상 크기를 가지는 멀티레벨 구조물을 제조하기 위한 전형적인 다미센 프로세스는 유전체 재료의 블랭킷 증착하는 단계; 개구부를 형성하기 위한 유전체 재료의 패터닝 단계; 개구부를 채우기 위해 충분한 두께로 기판 위에 도전성 재료를 증착하는 단계; 및 화학적 반응에 기초한 프로세스, 기계적 방법, 또는 조합된 화학적 기계적 연마 기술을 사용하여 기판 표면으로부터 과잉 도전성 재료를 제거하는 단계를 포함한다. 현재 도전성 재료는 전형적으로 화학 기상 증착(CVD), 진공증착 및 스퍼터링을 사용하여 증착된다.
화학적 기상 증착(CVD)을 사용한 트렌치 또는 비아와 같은 형태의 구리 충진물은 CVD가 트렌치 또는 비아의 내부 표면 상에 컨포멀한 층을 제공하고 형상의 내부 표면의 일부가 서로 접촉하도록 성장함에 따라 결국 작은 보이드가 발생되기 때문에 충진된 개구부의 중심에 보이드를 형성하려는 경향이 있다. 이것은 특히 고종횡비 형상과 관련하여 판명된다. 더욱이, 증착 소스로부터의 오염물이 증착된 도전 재료에서 빈번히 발견된다. 진공증착은 얕은 형상의 커버링에는 성공적이지만, 일반적으로 고종횡비 형상을 충진하는데는 실용적이지 못하다.
스퍼터링된 구리는 개구부의 측벽을 따라 발생할 수 있는 보이드의 형성을 방지하기 위해 구리의 리플로우와 조합하여 사용된다면 구리 충진물을 제공하는데 사용될 수 있다. 약 0.5 ㎛ 이하의 고종횡비 형상의 충진을 위한 전형적인 스퍼터링 기술은 형상 표면(일반적으로 요구된 결정 방향을 가지는 구리의 시드층에 의해 추가로 덮혀지는, 탄탈과 같은 배리어 층에 의해 덮혀지는 실리콘 산화물 베이스를 포함하는)상에 스퍼터링된 구리의 콜드(전형적으로 약 150 ℃ 이하) 증착을 포함한다. 스퍼터링된 구리층의 콜드 증착은 기판 표면에 대한 구리의 접착력을 증진시킨다. 콜드 스퍼터 증착은 구리를 리플로우시켜 트렌치 또는 비아의 충진을 달성하기 위해 약 400 ℃ 이상의 온도에서의 어닐링 프로세스(증착없는)를 수반한다. 그러나, 이런 리플로우 프로세스는 저형적으로 구리의 낮은 벌크 확산성 때문에 시간을 요한다.
트렌치 또는 비아와 같은 형상을 채우기 위한 리플로우 프로세스의 사용이 간단한 충진 방법이더라도, 현재 종래 프로세스는 특히 높은 온도(예를 들어, 약 450 ℃ 이상) 또는 긴 리플로우 시간(전형적으로 약 15분 이상)을 요구한다. 반도체 패터닝 금속 형상의 형상 크기가 점차 더 작아지기 시작함에 따라, 리플로우 프로세스동안 구리 충진물 볼륨내에 보이드 공간을 트래핑할 위험성이 증가된다.
Braren 등에게 1993년 9월 21일에 허여된 미국 특허 제5,246,885호는 상기한 문제점들을 개시하고, 고종횡비 형상을 채우기 위해 레이저 적출(ablation) 시스템의 사용을 제안한다. 특별한 각도에서 타깃을 가격하는 에너지 빔을 사용하여 하나 이상의 재료를 포함하는 타깃을 적출함으로써 합금, 그래디드(graded) 층, 순금속이 증착된다. 적출된 재료는 적출된 재료의 이온으로 주로 구성되는 플라즈마를 형성하며, 여기에서 플라즈마는 재료가 증착되어야 하는 표면을 향해 상당히 지향적으로 이동된다. 에너지 빔의 바람직한 소스는 UV 레이저이다. 증착 표면의 가열은 빔에 의해 제공된 전체 에너지로 제한되어, 극소가 된다.
Rudolph에게 1974년 5월 17일에 허여된 미국 특허 제5,312,509호는 고순도 금속의 저온 화학 기상 증착을 위한 제조 시스템을 개시한다. 특히, 에칭된 패턴을 포함하는 반도체 기판은 플라즈마 에칭되고; 다음에, 상기 기판은 접착 및 핵형성 시드층으로 코팅된다. 기판을 포함한 프로세스 챔버에 연결된 반응기는 이후에 기판으로 이동되는, 증착될 금속의 전구체를 승화시킨다. 반응기 열 이동 시스템은 프로그래밍 가능한 소프트웨어의 제어하에서 전구체 승화 온도 이상 및 이하의 선택적인 반응기 냉각 및 가열을 제공한다. 기판이 안착되는 가열 척은 전구체의 분해 온도 이상으로 기판을 가열하고, 기판상의 시드층 위에 금속 종의 핵을 형성하도록 기판 위의 전구체로부터 금속을 방출한다. 접착 배리어 층(및 필요하다면 스퍼터링된 시드층)이 스퍼터 증착을 사용하여 증착될 수 있더라도, 구리층은 스퍼터링이 구리 증착을 위해 사용된다면 발생하는 측벽 보이딩을 방지하기 위해 오로지 CVD 증착에 의해 부가된다.
Ho 등에게 1994년 10월 11일에 허여된 미국 특허 제5,354,712호는 집적 회로용 상호접속 구조물을 형성하기 위한 방법을 제공한다. 바람직하게, 금속 증착을 위한 시드층을 형성하는 도전성 재료의 배리어 층은 유전체층에 한정된 상호접속 트렌치의 측벽과 하부상에 선택적으로 제공된다. 다음에, 컨포멀한 금속층이 상호접속 트렌치내의 배리어층상에 선택적으로 증착된다. 상기 금속층은 저온에서 유기 금속성 전구체로부터의 화학적 기상 증착에 의해 증착되는 구리를 포함한다. 특히, 구리층은 저온에서의 열분해에 의해 구리 (헥사플루오로아세틸아세토네이트) 트리메틸 비닐실란 화합물로부터 CVD에 의해 증착된다. 이런 프로세스는 이전에 개시된 바와 같이 충진된 개구부의 중심에 보이드를 형성하는 문제, 및 증착된 금속성 충진물에 잔류하는 전구체 재료로부터의 오염 찌꺼기의 존재를 겪게 된다.
Joshi 등에게 1996년 12월 17일에 허여된 미국 특허 제5,585,673호는 내화성 금속 캐핑된 저저항성 금속 도전체 라인과 비아를 개시하고 있다. 특히, 저저항성 금속은 물리적 기상 증착(예를 들어, 진공증착 또는 시준된 스퍼터링)을 사용하여 증착되고, 내화성 금속 캡의 화학적 기상 증착(CVD)이 수반된다. 추천된 상호접속 금속은 AlxCuy(x와 y의 합은 1과 동일하고 x와 y는 0보다 더 크거나 같다). 시준된 스퍼터링에 요구되는 장비는 일반적으로 시간에 걸쳐 시준기상에 일정한 스퍼터링된 재료가 형성되기 때문에 유지가 어렵고 제어하기가 어렵다. 시준된 스퍼터링은 Actor 등에게 1995년 12월 26일에 허여된 미국 특허 제5,478,455호에 개시되어 있다. 스퍼터링 또는 진공 증착을 위한 것이든, 시준은 본래 기판에 도달하는 스퍼터링된 플럭스의 감소때문에 느린 증착 프로세스이다.
본 발명의 목적은 특별히 복잡한 장비의 사용을 요구하지않고, 보이드 형성없이 작은 고종횡비 형상을 위한 양호한 스텝 커버리지를 제공하고, 약 450 ℃ 이하의 온도에서 수행될 수 있으며, 긴처리 시간(약 15분의 초과)을 요구하지않는 반도체 상호접속 형상의 충진을 위한 방법을 제공하는 것이다.
도 1은 구리 리플로우 기술을 사용하여 형성된 종래 기술의 구리 충진된 트렌치의 주사 전자 현미경(SEM) 단면 이미지를 도시하는 도면.
도 2은 트렌치를 가지고 표면에 배리어 층이 증착되고 배리어 층 위에 구리의 시드층이 증착되는 실리콘 산화물 기판의 주사 전자 현미경(SEM) 단면 이미지를 도시하는 도면.
도 3a는 형상의 구리 충진물의 적어도 20%가 완료되도록 설계되는 컨포멀한 구리층의 증착후, 도 2에 도시된 트렌치 구조의 개략도.
도 3b는 트렌치 구조에서의 구리 충진물의 리플로우 이후 도 3에 도시된 트렌치 구조의 개략도.
※ 도면의 주요부분에 대한 부호의 설명 ※
300 : 반도체 구조물 308 : 구리 충진층
314 : 모세부 301 : 트렌치
302 : 유전체 기판 304 : 배리어 층
312 : 트렌치의 상부 코너 306 : 구리 시드층
리플로우 이전에 형상 구조물의 충진되지않은 부분이 형상내에 모세부를 포함할 때 트랩된 보이드의 형성없이 트렌치와 비아와 같은 반도체 형상의 구리 충진이 구리 리플로우 프로세스를 사용하여 달성될 수 있다는 것이 발견되었고, 여기에서 상기 모세부는 구리로 완전히 충진되어야 하는 오리지널 형상 볼륨의 약 20 내지 90 % 사이를 나타낸다. 모세부의 종횡비는 바람직하게 적어도 1.5이다. 모세부의 최대 개구 치수는 약 0.8 ㎛ 이하이다. 리플로우 프로세스 동안 바람직한 구리 온도는 약 300 내지 600 ℃, 바람직하게 약 300 내지 450 ℃ 온도 범위내의 개별 온도 또는 온도 램프-업 또는 램프-다운을 포함한다. 형상 종횡비가 1.5일 때, 리플로우 프로세스의 시간에 충진되지않은 형상의 볼륨 비율을 제어하고 표면장력과 모세현상의 장점을 취함으로써, 구리 충진 재료는 쉽게 형상의 벽을 따라 보이드를 형성하지않고 모세부를 포함하는 형상내로 쉽게 이동한다. 리플로우 프로세스후 잔류되는 모세부는 보통 종래기술에 사용되는 표준 스퍼터링 기술을 사용하여 쉽게 충진된다. 리플로우 프로세스동안 모세현상을 보조하기 위해, 바람직하게 구리 충진물 아래에 놓이는 배리어 층의 적용이전에 소프트 스퍼터 에치 전세정 프로세스를 사용하여, 트렌치와 비아(및 다른 형상)의 코너는 비스듬히 잘리고 상기 벽은 테이퍼링된다. 형상의 내부 모양 결정은 배리어 층이 충분한 두께가 될 때까지 배리어 층의 증착을 허용한후 수행될 수 있다.
리플로우 이전에 구리의 최종층(구리층은 형상내에 충진되지않은 모세부를 셍성한다)을 적용하는 바람직한 방법은 CVD 또는 진공증착 또는 다른 컨포멀한 층 형성 기술이 사용될 수 있더라도 전기도금법이다. 전기 도금은 모세부내의 보이드 볼륨의 트래핑을 방지를 보조하는 충진되지않은 모세부 크기의 개선된 제어를 제공하면서 깨끗한 금속층을 제공한다.
주어진 온도 범위에서의 구리의 표면 확산 특성은 1.5 이상의 종횡비를 가지는 모세부를 완전히 충진시킬 수 있고, 여기에서 최대 모세 개구 치수는 0.8 ㎛ 이하이다.
본 발명은 보이드없는 구리 충진물을 생성하기 위해 리플로우될 수 있는 부분적으로 구리 충진된 형상 구조 및 보이드없는 구리 충진된 형상을 형성하는 방법에 관한 것이다. 특히, 부분적으로 구리 충진된 구조는 형상내에 모세부를 포함하고, 모세부의 볼륨은 구리로 완전히 충진되어야 하는 형상 볼륨의 약 20 내지 90% 사이를 나타낸다. 모세불의 종횡비는 적어도 1.5이며, 바람직하게 모세부의 최대 개구 치수는 약 0.8 ㎛ 이하이다.
Ⅰ. 정의
상세한 설명과 청구범위에서 사용된 바와 같이, 문맥이 다른 것을 명확히 지시하지않는다면 단수 형태는 복수 지시 대상을 포함한다는 것에 주의하여야 한다. 그러므로, 예를 들어, 용어 "반도체"는 반도체의 동작 특성을 가지는 것으로 공지되어진 다양한 다른 재료를 포함한하고, "플라즈마"로 참조된 것은 RF 또는 DC 글로우 방전에 의해 활성화된 가스 반응물을 포함하고, "구리"로 참조된 것은 그것의 합금을 포함한다.
본 발명의 설명에 특히 중요한 특정 용어는 아래에서 정의된다.
용어 "종횡비"는 특별한 형상의 높이 치수 대 폭 치수의 비율로 참조되지만, 제한되지는 않는다. 형상이 1 이상의 폭 치수를 가질 때, 종횡비는 전형적으로 가장작은 형상의 폭 치수를 사용하여 계산된다. 예를 들면, 다층을 통해 전형적으로 튜브 형태로 연장하는 콘택 비아 개구부는 높이와 직경을 가지고, 종횡비는 직경에 의해 나눠진 트렌치의 높이가 될 것이다. 트렌치의 종횡비는 전형적으로 트렌치 베이스에서 발생하는, 트렌치의 최소 폭에 의해 나눠진 트렌치의 높이가 될 것이다.
용어 "완전히 충진된"은 구리 충진된 형상의 특성으로 참조되며, 본질적으로 보이드 공간이 구리 충진된 형상에 존재하지않는다.
용어 "구리"는 구리와 그것의 합금으로 참조되며, 합금의 구리 함량은 적어도 약 80 원자%이다. 합금은 2이사의 원자 성분을 포함할 수 있다.
용어 "분리된 플라즈마 소스"는 플라즈마 소스 발생기와 기판 바이어스 장치에 대한 파워 입력을 위한 개별 제어부를 가지는 플라즈마 발생 장치로 참조된다. 전형적으로 플라즈마 소스 제어기는 플라즈마 밀도(소스 파워)를 결정하는 유도성 결합된 RF 파워의 공급을 제어하고, 바이어스 제어기는 반도체 기판 표면에 DC 바이어스 전압(바이어스 파워)을 발생시키는데 사용되는 RF 파워 또는 DC 파워의 공급을 제어한다. 상기 바이어스 전압은 기판 표면에 대한 이온 충돌 에너지에 영향을 끼친다. 이런 분리된 플라즈마 소스는 전형적으로 다른 것에 대한 소스 파워와 바이어스 파워의 유도를 격리(분리)하기 위한 측정을 사용한다. 분리된 플라즈마 소스 파워 및 바이어스 파워 제어를 포함하는, 캘리포니아 산타클라라의 어플라이드 머티어리얼스로부터 입수가능한 ENDURA금속 증착 시스템과 CENTRA금속 에칭 시스템은 "DPS" 시스템으로 참조된다. 다른 제조업자로부터 입수가능한 유사한 장비가 다른 용어집에 의해 참조될 수 있다.
용어 "본질적으로 보이드없는 형상"은 증착된 재료로 충진되는 볼륨 측정의 개구 또는 공간을 포함하는 형상으로 참조되지만, 제한되지는 않는다.
용어 "이온-증착 스퍼터링된"과 "이온 금속 플라즈마(IMP)"는 스퍼터 증착으로 참조되고, 바람직하게 마그네트론 스퍼터 증착(여기에서 마그네트 어레이는 타깃 후방에 배치된다)으로 참조된다. 고밀도 유도성 결합된 RF 플라즈마가 스퍼터링 캐소드와 기판 지지 전극 사이에 형성되고, 그결과 스프러팅된 방출물의 적어도 일부가 기판 표면에 도달하는 시간에 이온의 형태가 된다,
용어 "IMP 스퍼터링된 구리" 또는 "IMP 구리"는 IMP 스퍼터 증착 프로세스를 사용하여 스퍼터링되는 구리 증착으로 참조된다.
용어 "반응성 이온 증착" 또는 "반응성 이온 금속 플라즈마(IMP)"는 이온-증착 스퍼터링으로 참조되고, 여기에서 반응성 가스는 스퍼터링된 이온화된 재료와 반응하여 반응성 가스 원소를 함유하는 이온 증착 스퍼터링된 화합물을 생성하도록 스퍼터링동안 공급된다.
용어 "SEM"은 주사 전자 현미경으로서 참조된다.
용어 "표준 구리 증착" 또는 "전형 스퍼터링"은 기판상에 필름층을 형성하는 방법으로 참조되고 타깃이 스퍼터링되고 타깃으로부터 스퍼터링된 재료가 기판상에 필름층을 형성하기 위해 타깃과 기판 사이로 통과하며, 타깃으로부터 스퍼터링된 재료의 상당한 부분이 그것이 기판에 도달하기 이전에 이온화시키기 위해 제공되는 수단은 없다.
Ⅱ. 본 발명을 수행하기 위한 장치
전세정 단계, 배리어층의 증착 및 구리 시드층의 증착을 수행하는데 사용될 수 있는 프로세스 시스템은 어플라이드 머티어리얼스사로부터 입수가능한 ENDURA통합 처리 시스템이다. 상기 시스템은 미국 특허 제5,186,718호와 제5,236,868호에 개시되어 있다. 상기 시스템은 또한 리플로우 프로세스를 수행하는데 사용될 수 있고; 그러나, 다량의 기판을 동시에 처리하는 커다란 퍼니스에서 리플로우 프로세스를 수행하는 것이 경제적으로 유리할 수 있다.
전기도금법을 사용하여 컨포멀한 구리층을 부가하는 것이 요구될 때, 이것은 바람직하게 종래 기술로 공지된 전기도금 배쓰에서 수행되는데, 전기 도금에 사용되는 반응물은 고순도를 갖는다. 구리의 전기도금은 Ullmann's Encyclopedia of Industrial Chemistry, 6판, 1998에 개시되어 있고, 반도체 표면의 구리 도금을 위해 사용될 수 있는 전기 도금 장비는 Kalispell(모나타)의 SEMITOOL로부터 입수가능하다.
배리어 층의 증착 이후에 형상의 내부에서의 구리 산화물 형성과 구리의 부식을 방지하기 위해 나머지 프로세스 단계가 리플로우 프로세스를 통해 완료될 때까지 공기 또는 습기에 노출되지않는 것이 중요하다.
Ⅲ. 본 발명의 방법
도 1은 일련의 트렌치(101)를 포함하는 반도체 구조(100)의 현미경 사진 단면도를 도시한다. 상기 트렌치는 전형적으로 유전체 기판(102)(전형적으로 실리콘 이산화물)내에 에칭된다.
구리와 접촉하는 하부 기판이 구리에 의해 확산할 가능성이 있을 때(실리콘 이산화물이 그렇듯), 구리 충진물은 아마 배리어 층에 중첩하는 웨팅 층으로, 바람직하게 배리어 층상에 부가된다. 여기에 개시된 바람직한 실시예는 중첩하는 배리어 층을 가지는 실리콘 산화물 기판으로 참조된다. 그러나, 구리에 의한 확산을 겪지않는, 배리어 층이 필요하지않은 유전체 기판이 사용될 수 있다고 이해하여야 한다. 실리콘 산화물 표면에 부가되는 배리어 층 또는 웨팅 층(또는 둘다)은 상기 응용 기술과 관련하여 이전에 언급된 주요 단점이 하부층이 충분히 박막층일때 최소화되기 때문에 CVD와 진공증착을 포함하는 종래 기술로 공지된 어떤 기술에 의해 부가될 수 있다. 그러나, 여기에 개시된 바람직한 실시예에서, 상기 층들은 다음에 개시되는 스퍼터링 기술을 사용하여 부가된다.
트렌치(101)의 형성후, 배리어 층(104)이 구조(100)의 표면에 부가된다. 배리어 층(104)은 전형적으로 구리가 트렌치(101)를 충진시키는데 사용될 때 탄탈 또는 탄탈 질화물이다. 배리어 층(104) 위에 있는 것은 구리(106)의 시드층이다. 상기 시드층의 목적은 배리어층(104)에 대한 구리 충진물(109)의 접착력을 향상시키고 구리 충진물(109)로 전사하기 위한 요구된 단결정 구조(바람직하게 〈111〉)를 제공하는 것이다.
상기 구리 충진물은 1997년 5월 13일에 제출된, 발명의 명칭 "트렌치와 비아를 충진하기 위해 구리를 스퍼터링하는 방법"의 미국 특허 출원 일련번호 제08/855,059호에 개시된 바와 같은 특정화된 조건하에서 스퍼터링 기술을 사용하여 인가될 수 있다. 상기 특허는 본 발명의 양수인에게 양도되었고 여기에서 참고문헌으로 참조된다.
또한 상기 구리 충진물은 컨포멀한 구리층을 제공하는 CVD, 진공증착 또는 전기도금을 사용하여 인가될 수 있다. 그러나, 컴포멀한 구리층(108)으로 형상을 충진하는 기술은 종종 구리 충진물(109)내에 보이드(구리를 포함하지않는 공간)를 트랩한다. 도 1은 컨포멀한 구리층(108)의 내부 표면(111)이 완전히 충진되지않는 내부 영역(110)상에 접촉하여 밀폐되도록 할때 구리 충진물(109)내에 트랩된 보이드(110)를 도시한다. 형상 크기가 0.25 ㎛ 이하로 떨어질 때, 이것은 더욱 흔한 문제가 된다.
도 2는 구리 충진층의 증착이전의, 반도체 구조(200)의 현미경 사진 단면도를 도시한다. 반도체 구조(200)는 유전체 기판(102)에 에칭된 일련의 트렌치(101)를 포함한다. 상기 트렌치(101)는 이들의 베이스(203)에서 대략 0.3 ㎛ 폭 및 대약 0.75 ㎛ 높이이고, 상기 트렌치(101)는 약 2.4 : 1의 종횡비를 가진다. 트렌치(101)의 내부 표면은 이들이 트렌치(101)의 상부(201)로 갈수록 더 넓어지고 하부(203)로 갈수록 더 좁아지도록 상기 트렌치의 상부 코너(202)가 라운딩되고 트렌치 벽(204)이 테이퍼링되도록 모양지어진다. 도 2는 실제 크기는 아니고 상기 치수의 일부는 설명의 목적을 위해 과장되었다.
약 300 Å 두께의 탄탈로 이루어진 배리어 층(104)이 유전체 기판(102)의 표면상에 인가된다. 상기 배리어 층(104)은 형성된 배리어 층이 비정질이 되도록 보장하는 일반적으로 종래 기술로 공지된 조건하에서 인가된다. 약 1,200 Å 두께의 구리로 이루어진 "시드" 층(106)이 탄탈 배리어 층(104)의 표면에 부가된다. 상기 구리의 시드층은 시드층이 높은 정도의 〈111〉 결정방향, 바람직하게 100% 〈111〉을 가지도록 보장하는 조건하에서 부가된다. 상기 구리의 시드층(106)은 약 20 내지 150 ℃의 온도 범위가 되는 기판 표면 온도에서 부가된다. 100% 〈111〉 결정 방향을 가지는 구리 충전층을 보장하는 배리어 층과 시드 층을 부가하기 위한 방법은 1997년 8월 23일에 제출된 발명의 명칭: "금속 상호접속부에서 견실히 상당히 지향된 결정 구조를 보장할 수 있는 배리어 형성 방법"의 미국 출원 일련번호 제08/924,487호; 및 1997년 12월 16일에 제출된 발명의 명칭: "개선된 구리 상호접속 전기 도금 저항을 제공하도록 조정된 배리어 층"의 미국 특허 출원 일련번호 제08/995,108호에 개시되어 잇다. 상기 출원은 모두 본 발명의 양수인에게 양도되었다. 상기 특허 출원들은 여기에서 참고문헌으로 사용된다. 상기 배리어 층(104)과 시드 층(106)은 플라즈마 소스 발생기에 대한 파워 입력의 제어가 기판 바이어스 장치에 대한 파워 입력 제어에서 분리되는(분리된 플라즈마 소스) 장치에서의 이온 증착 스퍼터링을 사용하여 부가되어진다.
실시예:
여기에 개시된 바람직한 실시예는 200 ㎜ 직경 실리콘 웨이퍼를 처리할 수 있는 처리 챔버에서 수행된다. 상기 기판은 약 12,000 Å 두께의 상부 실리콘 사화물층을 가지는 실리콘 웨이퍼이다. 상기 실리콘 산화물층의 표면은 약 0.3 ㎛의 형상 크기를 가지는 트렌치로 패터닝된다. 패터닝된 표면 위에 놓인 것은 약 300 Å 두께의 탄탈 배리어 층이고, 탄탈 배리어층 위에 놓인 것은 약 1,200 Å 두께를 가지는 구리 시드 층이다. 도 2는 구리 충진층의 증착이전에 바람직한 실시예의 반도체 구조를 도시한다.
도 3a는 반도체 구조(300)의 현미경도이다. 이런 구조는 구리 충진층(308)의 증착후 도 2의 구조를 도시한다. 상기 구리 충진층(308)은 컨포멀한 방식으로, 모세부(314)가 트렌치 형상(301)의 중심에 형성되도록 하는 양으로 증착된다. 트렌치 형상(301)내의 보이드 공간 트래핑없이, 상기 모세부(314)는 구리 충진층(308)의 리플로우때 트렌치 형상(301)의 완전한 충진을 허용한다.
특히, 반도체 구조(300)는 유전체 기판(302)에 에칭된 일련의 트렌치(301)를 포함한다. 상기 트렌치(301)는 이들의 베이스(303)에서 대략 0.3 ㎛ 폭과 대략 0.75 ㎛ 높이이고, 상기 트렌치(301)는 약 2.4 : 1의 종횡비를 가진다. 상기 트렌치(301)의 내부 표면은 상기 트렌치 벽의 상부 코너(312)가 라운딩되고 트렌치 벽(310)이 테이퍼링되도록(트렌치 벽(310) 사이의 공간이 트렌치(301)의 상부(315)로 갈수록 더 넓어지고 하부(303)로 갈수록 더 좁아지도록) 배리어 층(304)과 구리 시드층(306)의 적용이전에 모양지어진다. 도 3a는 실제 크기는 아니고 일부 치수는 설명의 목적을 위해 과장되었다.
트렌치(301)의 내부 표면의 모양 결정은 아르곤 플라즈마를 사용한 소프트 스퍼터 에치를 사용하여 수행된다. 이런 스퍼터 에칭은 트렌치의 내부 표면으로부터 파편을 제거하고 트렌치(301)의 상부 코너를 모양지우고 벽을 테이퍼링시키는데 사용되기 때문에 전세정 단계로서 참조된다. 전세정 단계가 수행되는 ENDURA처리 챔버는 200 ㎜ 직경의 반도체 웨이퍼를 위한 크기를 갖는다. 상기 처리 챔버로의 흐름 속도는 약 5 sccm이고; RF 플라즈마 소스 파워는 약 400 kHz 및 약 300 W로 설정된다. 기판 바이어스를 형성하기 위해 사용되는, 상기 반도체 기판 지지 플래튼에 대한 파워 서플라이는 약 -275 V의 기판상의 바이어스를 생성하기 위해 약 13.5630 MHz 및 약 300 W로 설정되었다. 처리 챔버의 압력은 약 0.5 mT이고, 기판 온도는 약 300 ℃이며, 전세정 시간은 약 25초이다. 이런 조건하에서, 전세정 단계에서 기판의 필드 표면으로부터 약 250 Å의 실리콘 이산화물이 제거된다.
약 300 Å 두께의 탄탈 배리어층(304)이 이온-증착 스퍼터링을 사용하여 부가된다. 상기 이온-증착 스퍼터링된(IMP-스퍼터링된) 탄탈 필름이 코일(1 내지 3 권선수를 가지는)에 RF 파워를 인가함으로써 탄탈 타깃 캐소드와 기판 사이의 영역에 발생되는 고밀도 유도성 결합된 RF 플라즈마를 사용하여 생성된다. 코일에 대한 RF 파워는 약 2 MHZ의 주파수이고, 바람직하게 약 400 kHZ 내지 50 MHZ의 범위이다. RF 파워 코일에 대한 와트수는 약 2 kW이고, 바람직하게 약 1.0 kW 내지 5 kW이다. 상기 이온화 코일은 기판 표면에 도달하는 플라즈마로부터의 이온 수를 증가시킨다.
탄탈 캐소드에서 기판까지의 거리는 전형적으로 약 14 ㎝(5.5 인치)이고, 이온화 코일이 캐소드로부터 약 4.5 ㎝에 배치되어진다. 탄탈 타깃 캐소드는 약 35.3 ㎝(14인치0의 직경을 가지고, DC 파워가 약 1kW로 캐소드에 인가된다(탄탈 타깃에 대한 DC 파워는 약 0.5 kW 내지 8 kW, 바람직하게 약 1kW 내지 3 kW 범위에서 조절될 수 있다).
약 13.5 MHZ 주파수 및 350 W의 AC 바이어스 파워가 기판 표면에 약 -70 V의 오프셋 바이어스를 생성하는데 사용된다. 바람직하게, 상기 바이어스 파워는 0 W 내지 500 W 범위이고 바이어스 오프셋 전압은 약 0 V 내지 약 -100 V 범위이다.
아르곤 가스가 플라즈마 소스 가스로서 사용되고 약 50 sccm의 속도로 처리 챔버내로 공급된다. 압력이 약 1mT 내지 60mT 범위내에서 조절될 수 있더라도, 처리 챔버 압력은 약 2mT이다. 상기 기판 온도는 약 300 ℃이고, 바람직하게 약 350 ℃이하이다. 300 Å 두께의 배리어 층을 제공하는 스퍼터링 시간은 약 20초이다.
약 1,200 두께의 구리 시드층(306)이 구리 시드층의 구리〈111〉 결정학적 용량을 최대화하도록 설계된 이온 증착 스퍼터링 기술을 사용하여 부가된다. 상기 구리 타깃 캐소드, RF 파워 인가된 이온화 코일 및 기판 사이의 공간은 탄탈 배리어 층(304) 증착에 대해 이전에 개시된 바와 같이 실질적으로 동일하다.
특히, IMP 스퍼터링은 14 인치(35.3 ㎝)를 가지는 구리 타깃 캐소드를 사용하여 수행되고, DC 파워의 약 2 kW가 캐소드에 인가된다(바람직하게 DC 파워는 약 1 kW 내지 약 5 kW 범위이다). 이온화 코일에 대한 RF 파워는 약 2MHZ의 주파수이고, 바람직하게 약 400 kHz 내지 50 MHZ 범위이다. 상기 RF 파워 코일에 대한 와트수는 약 2 kW이고, 바람직하게 약 1.0 kW 내지 약 5 kW이다. 약 13.5 MHZ 주파수 및 약 350 W의 AC 바이어스 파워가 약 -70 V의 오프셋 바이어스를 생성하는데 사용된다. 바람직하게 상기 바이어스 파워는 약 0 W 내지 500 W 범위이고 바이어스 전압은 0 V 내지 -100 V 범위이다. 처리 용기의 분위기는 아르곤이고, 아르곤의 흐름 속도가 약 6 내지 140 sccm 범위이고, 처리 용기 압력은 약 20 mT가 된다. 바람직하게 처리 용기 압력은 약 5 내지 20 mT 범위이다. 상기 구리 시드층(306)의 증착동안 기판 온도는 약 70 ℃이다. 바람직하게 상기 기판 온도는 약 150 ℃ 이하이다.
구리 충진층(308)이 종래 기술로 공지된 기술을 사용하여 약 10 milliamps/㎠와 100 milliamps/㎠ 사이 범위의 전류 밀도에서 고순도 구리 황산염 용액으로부터 구리의 전해 도금을 사용하여 증착된다. 상기 전해 도금은 트렌치(301)의 내부 표면상에 컨포멀한 층을 제공한다. 상기 구리 충진층(308)의 양은 트렌치(302)의 구리 충진 볼륨중 대략 20 %가 충진되지않고 잔류하도록 증착되어, 모세부(314)가 형성되게 된다. 모세부(314)는 약 0.6 ㎛의 베이스 폭(316)과 0.41 ㎛의 높이(317)를 가지고, 그결과 종횡비가 약 6.8 : 1이 된다.
구리 충진층(308)이 CVD 또는 진공 증착과 같은 어떤 적합한 기술을 사용하여 증착될 수 있더라도, 전기 도금이 바람직하다. 구리 충진층(308)의 전기 도금에서, 도금 뱄는 구리 시드층(306)의 표면을 분해하여, 구리 충진층(308)이 성장할 수 있는 깨끗한 청정 표면을 생성한다. 이것은 총괄적으로 구리 충진물의 감소된 저항성을 제공하고(존재할 수 있는 어떤 구리 산화물의 제거를 제공하여) 구리 충진물의 요구된 〈111〉 결정학적 함유량을 달성하는 것을 보조한다.
다음에 구리 충진층(308)이 도 3b에 도시된 바와 같이 모세부(314)를 충진하기 위해 리플로우된다. 상기 구리의 확산 특성과 표면 장력 및 모세부(314)에서의 모세현상 때문에, 트렌치(301)는 보이드 공간의 형성업시 완전히 구리로 충진된다. 종횡비가 약 3 : 1 이상일 때, 상기 구리 리플로우는 적어도 450 ℃의 온도에서 수행되어야 한다. 바람직하게 상기 구리 리플로우는 약 200 내지 600℃, 가장 바람직하게 300 내지 450 ℃의 온도 범위내에서 구리 온도 또는 온도 램프 이상에서 수행된다. 보기에서, 리플로우는 약 150 ℃로 유지되고, 5분 이상 약 400 ℃의 온도에서 지속된다. 리플로우에 요구되는 시간 길이는 기판 온도와 모세부의 종횡비(또는 부분적으로 충진된 트렌치의 빈 볼륨)에 의존한다.
상기 리플로우는 ENDURA처리 챔버에서 수행된다. 리플로우 챔버의 분위기는 실질적으로 산소가 없다. 리플로우 챔버의 압력은 3 X 10-8Torr이다.
당업자들은 본 발명이 구리 상호 접속부와 콘택 형상의 완전한 충진을 보장하는데 사용될 수 있는 다수의 가능한 반도체 구조를 상상할 수 있다. 이런 반도체 구조는 실리콘 이산화물 이외의 유전체 기판(이를 테면, 낮은 k 폴리메트릭 유전체 기판)의 사용을 포함할 수 있고; 탄탈 이외의 배리어 층(이를 테면, 질화물 도는 티타늄 질화물)의 사용을 포함할 수 있고; 구리 이외의 재료(이를 테면, ㅇㄹ루미늄)의 웨팅층을 포함할 수 있으며; 전해 도금 이외의 기술에 의해 부가되는 구리 충진층의 사용을 포함할 수 있다. 비록 본 발명이 바람직한 실시예를 참조하여 기술되었지만, 당업자는 본 발명의 사상 및 범위를 벗어나지 않고 변형이 이루어진다는 것을 인식할 것이다.
특별히 복잡한 장비의 사용을 요구하지않고, 보이드 형성없이 작은 고종횡비 형상을 위한 양호한 스텝 커버리지를 제공하고, 약 450 ℃ 이하의 온도에서 수행될 수 있으며, 긴처리 시간(약 15분의 초과)을 요구하지않는 반도체 상호접속 형상의 충진을 위한 방법을 제공할 수 있다.

Claims (17)

  1. 반도체 기판 상부 또는 내부의 반도체 형상에 대하여 구리 충진물을 제공하는 방법에 있어서,
    a) 상기 형상내에 모세부를 형성하는 방식으로 상기 형상의 내부 표면상에 구리 충진층을 증착하는 단계를 포함하는데, 상기 모세부는 상기 오리지널 형상 볼륨의 20 내지 90 %를 나타내고, 상기 모세부의 종횡비는 적어도 약 1.5.이며;
    b) 상기 모세부의 개구로부터 가장 먼 상기 모세부의 적어도 일부가 구리로 충진되도록 상기 구리 충진층을 리플로우시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 모세부는 구리로 완전히 충진되는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    c) 단계 b) 다음에, 상기 모세부의 충진을 완료하기 위하여 리플로우된 구리 충진층의 표면상에 제2 구리층을 부가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 1항 내지 제 3항중 어느 한항에 있어서, 상기 리플로우 이전에 상기 모세부내의 최소 개구 치수는 0.6 내지 0.75 ㎛ 범위인 것을 특징으로 하는 방법.
  5. 제 4항에 있어서, 상기 모세부내의 최대 개구 치수는 약 0.8 ㎛인 것을 특징으로 하는 방법.
  6. 제 1항 내지 제 3항중 어느 한항에 있어서, 상기 구리 충진층은 구리가 300 내지 600 ℃ 범위의 온도에서 상기 모세부로 플로우되도록하는 조건하에서 리플로우되는 것을 특징으로 하는 방법.
  7. 제 1항 내지 제 3항중 어느 한항에 있어서, 상기 구리 충진층이 부가되는 상기 형상의 내부 표면은 이온증착 스퍼터링을 사용하여 증착되는 구리 시드층인 것을 특징으로 하는 방법.
  8. 제 7항에 있어서, 상기 이온 증착 스퍼터링은 제1 파워 제어기가 플라즈마 발생을 제어하는데 사용되는 반면, 제2 파워 제어기가 상기 반도체 기판의 바이어싱을 제어하는데 사용되는 장치에서 수행되는 것을 특징으로 하는 방법.
  9. 제 1항 내지 제 3항중 어느 한항에 있어서, 상기 구리 충진층은 전해 도금 기술을 사용하여 증착되는 것을 특징으로 하는 방법.
  10. 제 1항 내지 제 3항중 어느 한항에 있어서, 상기 구리 충진층은 화학적 기상 증착을 사용하여 증착되는 것을 특징으로 하는 방법.
  11. 보이드없는, 구리 충진된 반도체 형상을 제공하도록 처리될 수 있고, 반도체 기판 상부 또는 내부에 배치된 어떤 형상을 포함하는 반도체 구조물에 있어서,
    a) 상기 형상의 내부 표면상의 구리 충진층; 및
    b) 상기 구리 충진층 내부의 모세부를 포함하며, 상기 모세부는 구리로 완전히 충진되어야 하는 형상 볼륨의 20 내지 90 %를 나타내고, 상기 모세부의 종횡비는 적어도 약 1.5이며, 상기 모세부는 가스성 재료가 방출될 수 있는 기판 표면에 대한 개구부를 가지는 것을 특징으로 하는 반도체 구조물.
  12. 제 11항에 있어서, 상기 모세부내의 최소 개구 치수는 0.06 내지 0.75 ㎛ 범위인 것을 특징으로 하는 반도체 구조물.
  13. 제 12항에 있어서, 상기 모세부내의 최대 개구 치수는 약 0.8 ㎛인 것을 특징으로 하는 반도체 구조물.
  14. 제 11항에 있어서, 상기 구리 충진층이 부가되는 형상의 내부 표면은 이온 증착 스퍼터링을 사용하여 증착되는 구리 시드층인 것을 특징으로 하는 반도체 구조물.
  15. 제 14항에 있어서, 상기 이온 증착 스퍼터링은 제1 파워 제어기가 플라즈마 발생을 제어하는데 사용되는 반면, 제2 파워 제어기가 상기 반도체 기판의 바이어싱을 제어하는데 사용되는 장치에서 수행되는 것을 특징으로 하는 반도체 구조물.
  16. 제 11항에 있어서, 상기 구리 충진층은 전기 도금된 층인 것을 특징으로 하는 반도체 구조물.
  17. 제 11항에 있어서, 상기 구리 충진층은 화학적 기상 증착 방법의 제품인 것을 특징으로 하는 반도체 구조물.
KR1019990052367A 1998-11-25 1999-11-24 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법 KR20000035640A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/199,965 1998-11-25
US09/199,965 US6184137B1 (en) 1998-11-25 1998-11-25 Structure and method for improving low temperature copper reflow in semiconductor features

Publications (1)

Publication Number Publication Date
KR20000035640A true KR20000035640A (ko) 2000-06-26

Family

ID=22739757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052367A KR20000035640A (ko) 1998-11-25 1999-11-24 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법

Country Status (5)

Country Link
US (2) US6184137B1 (ko)
EP (1) EP1005074A1 (ko)
JP (1) JP2000174026A (ko)
KR (1) KR20000035640A (ko)
TW (1) TW445552B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132139A (ko) * 2011-04-15 2016-11-17 노벨러스 시스템즈, 인코포레이티드 인터커넥트 구조물 충전 방법 및 장치
KR20190022465A (ko) * 2016-07-25 2019-03-06 도쿄엘렉트론가부시키가이샤 단층막 중재 정밀 재료 에칭
KR20210020963A (ko) * 2017-11-28 2021-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 상호연결 구조물들을 위한 물리 기상 증착 프로세스

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475903B1 (en) * 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
WO1999040615A1 (en) * 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
JP3459372B2 (ja) * 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
KR100387256B1 (ko) * 2000-06-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US6368954B1 (en) * 2000-07-28 2002-04-09 Advanced Micro Devices, Inc. Method of copper interconnect formation using atomic layer copper deposition
US6436267B1 (en) * 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US6433402B1 (en) * 2000-11-16 2002-08-13 Advanced Micro Devices, Inc. Selective copper alloy deposition
US6548395B1 (en) * 2000-11-16 2003-04-15 Advanced Micro Devices, Inc. Method of promoting void free copper interconnects
US6348732B1 (en) * 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
US6677232B2 (en) * 2000-12-21 2004-01-13 Texas Instruments Incorporated Method for fabricating metal conductors and multi-level interconnects in a semiconductor device
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6849173B1 (en) 2002-06-12 2005-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Technique to enhance the yield of copper interconnections
KR100431105B1 (ko) * 2002-07-15 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성방법
KR100587054B1 (ko) * 2002-07-19 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 비아 매립 방법
US7001841B2 (en) * 2002-08-26 2006-02-21 Matsushita Electric Industrial Co., Ltd. Production method of semiconductor device
US6884329B2 (en) * 2003-01-10 2005-04-26 Applied Materials, Inc. Diffusion enhanced ion plating for copper fill
US6899796B2 (en) 2003-01-10 2005-05-31 Applied Materials, Inc. Partially filling copper seed layer
US7745332B1 (en) 2008-02-29 2010-06-29 Novellus Systems, Inc. PVD-based metallization methods for fabrication of interconnections in semiconductor devices
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
JP4967354B2 (ja) * 2006-01-31 2012-07-04 東京エレクトロン株式会社 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US20090194875A1 (en) * 2008-01-31 2009-08-06 International Business Machines Corporation HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS
US9189794B2 (en) * 2008-02-11 2015-11-17 Goldspot Media, Inc. Method and apparatus for maximizing brand exposure in a minimal mobile display
US7964504B1 (en) 2008-02-29 2011-06-21 Novellus Systems, Inc. PVD-based metallization methods for fabrication of interconnections in semiconductor devices
DE102009054784A1 (de) * 2009-12-16 2011-06-22 Osram Gesellschaft mit beschränkter Haftung, 81543 Halbleiterchip und Verfahren zum Herstellen eines Halbleiterchips
US8841211B2 (en) * 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US8310328B2 (en) * 2010-10-07 2012-11-13 Touch Micro-System Technology Corp. Planar coil and method of making the same
JPWO2013047323A1 (ja) * 2011-09-30 2015-03-26 株式会社アルバック 半導体装置の製造方法、半導体装置
US9245798B2 (en) 2012-04-26 2016-01-26 Applied Matrials, Inc. Semiconductor reflow processing for high aspect ratio fill
US8896090B2 (en) 2013-02-22 2014-11-25 International Business Machines Corporation Electrical fuses and methods of making electrical fuses
TWI550800B (zh) * 2013-11-11 2016-09-21 力成科技股份有限公司 具強固型晶背凸塊之矽穿孔結構
US9418934B1 (en) 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
CN108735797B (zh) * 2017-04-25 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10763419B2 (en) * 2017-06-02 2020-09-01 Northrop Grumman Systems Corporation Deposition methodology for superconductor interconnects
KR20190042461A (ko) 2017-10-14 2019-04-24 어플라이드 머티어리얼스, 인코포레이티드 Beol 인터커넥트를 위한 고온 pvd 구리 증착을 이용한 ald 구리의 집적
US10658235B2 (en) 2018-06-21 2020-05-19 International Business Machines Corporation Rework for metal interconnects using etch and thermal anneal
WO2020060837A1 (en) * 2018-09-20 2020-03-26 Applied Materials, Inc. Systems and methods for improving within die co-planarity uniformity
US11222816B2 (en) 2020-06-16 2022-01-11 Applied Materials, Inc. Methods and apparatus for semi-dynamic bottom up reflow

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5246885A (en) 1989-12-13 1993-09-21 International Business Machines Corporation Deposition method for high aspect ratio features using photoablation
US5236868A (en) 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
EP0528795A1 (en) 1990-04-30 1993-03-03 International Business Machines Corporation Apparatus for low temperature cvd of metals
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5354712A (en) 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5478455A (en) 1993-09-17 1995-12-26 Varian Associates, Inc. Method for controlling a collimated sputtering source
US5755269A (en) 1993-12-09 1998-05-26 Ciba Corning Diagnostics Corp. Fluid delivery system
US5654232A (en) * 1994-08-24 1997-08-05 Intel Corporation Wetting layer sidewalls to promote copper reflow into grooves
AU1330897A (en) * 1996-12-16 1998-07-15 International Business Machines Corporation Electroplated interconnection structures on integrated circuit chips
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160132139A (ko) * 2011-04-15 2016-11-17 노벨러스 시스템즈, 인코포레이티드 인터커넥트 구조물 충전 방법 및 장치
KR20190022465A (ko) * 2016-07-25 2019-03-06 도쿄엘렉트론가부시키가이샤 단층막 중재 정밀 재료 에칭
KR20210020963A (ko) * 2017-11-28 2021-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 상호연결 구조물들을 위한 물리 기상 증착 프로세스

Also Published As

Publication number Publication date
EP1005074A1 (en) 2000-05-31
JP2000174026A (ja) 2000-06-23
US6184137B1 (en) 2001-02-06
TW445552B (en) 2001-07-11
US6352926B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
KR20000035640A (ko) 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법
KR100672101B1 (ko) 개선된 피처 표면 커버리지를 향상시키는 구리 시드층을증착시키는 방법
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
US6764940B1 (en) Method for depositing a diffusion barrier for copper interconnect applications
US7732314B1 (en) Method for depositing a diffusion barrier for copper interconnect applications
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US6793779B2 (en) Sputtering method for filling holes with copper
US8158511B2 (en) Method of depositing a uniform barrier layer and metal seed layer with reduced overhang over a plurality of recessed semiconductor features
US6967157B2 (en) Method of forming buried wiring in semiconductor device
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
US5512512A (en) Contact hole filling in a semiconductor device by irradiation with plasma of inert gas ions
EP1084512A1 (en) Plasma treatment for ex-situ contact fill
US20050189075A1 (en) Pre-clean chamber with wafer heating apparatus and method of use
JPH10154709A (ja) 半導体装置の製造方法
EP0707339A2 (en) Method and apparatus for planarizing a layer of material on a semiconductor substrate surface

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid