JPH0697160A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0697160A
JPH0697160A JP5183880A JP18388093A JPH0697160A JP H0697160 A JPH0697160 A JP H0697160A JP 5183880 A JP5183880 A JP 5183880A JP 18388093 A JP18388093 A JP 18388093A JP H0697160 A JPH0697160 A JP H0697160A
Authority
JP
Japan
Prior art keywords
film
wiring
metal
cuo
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5183880A
Other languages
English (en)
Other versions
JP2885616B2 (ja
Inventor
Mie Matsuo
美恵 松尾
Haruo Okano
晴雄 岡野
Nobuo Hayasaka
伸夫 早坂
Kyoichi Suguro
恭一 須黒
Hideshi Miyajima
秀史 宮島
Junichi Wada
純一 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5183880A priority Critical patent/JP2885616B2/ja
Priority to US08/099,695 priority patent/US5424246A/en
Priority to DE4325706A priority patent/DE4325706C2/de
Priority to KR1019930014865A priority patent/KR0143055B1/ko
Publication of JPH0697160A publication Critical patent/JPH0697160A/ja
Priority to US08/405,948 priority patent/US5561082A/en
Priority to US08/659,389 priority patent/US5731634A/en
Application granted granted Critical
Publication of JP2885616B2 publication Critical patent/JP2885616B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】本発明は、不純物等に起因する電気抵抗の増大
を招かずに、ＥＭ耐性，ＳＭ耐性に優れた電極または金
属配線の形成工程を有する半導体装置の製造方法を提供
することを目的とする。 【構成】基板上に標準自由化エネルギーの低下が水素ま
たは炭素の酸化物よりも小さい金属酸化膜を形成する工
程と、この基板に水素または炭素を含む還元ガス雰囲気
中で熱処理を施すことにより前記金属酸化膜を還元して
前記金属酸化膜を構成する主たる金属からなる電極また
は配線を形成する工程とを具備することを特徴としてい
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に電極や配線の形成方法の改良に関
する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、配
線の幅や厚さの微小化や多層化が進められてきている。
配線材料としては、従来より、加工が容易で配線抵抗が
低いことから、アルミニウム（Ａｌ）を主成分とするＡ
ｌ合金が用いられている。
【０００３】しかしながら、配線の断面積が縮小化して
も必要とされる信号電流量は低減しないため、電流密度
が増大し、エレクトロマイグレーション（以下、ＥＭと
省略する）による断線が問題となっている。また、配線
の多層化に伴い、配線は複雑な熱履歴を受けるため、配
線に加わる熱ストレスによるストレスマイグレーション
（以下、ＳＭと省略する）での断線も問題になってい
る。また、デバイスにおいては、スイッチング素子の高
速化、低消費電力化が強く要求されているが、Ａｌでは
その材料特性からそれらの要求に答えるのが困難であ
る。
【０００４】そこで、次世代の配線材料として、Ａｌよ
りも低抵抗，高融点な金属である銅（Ｃｕ），銀（Ａ
ｇ）等の貴金属が注目され検討されている。表１にＡ
ｌ，タングステン（Ｗ），Ｃｕ，Ａｇの電気抵抗，融点
および自己拡散係数を示す。ここで、金属の拡散係数Ｄ
（cm2 /sec）を次式で示す。
【０００５】Ｄ＝Ｄ0 ｅｘｐ（−Ｑ／ｋB Ｔ） 上式において、ｋB はボルツマン定数を表し、Ｄ0 の単
位はcm2 /sec、Ｑの単位はｅＶ、Ｔの単位はＫである。
なお、下記表１にＤ0 、Ｑを示した。
【０００６】
【表１】
【０００７】表１よりＣｕ，Ａｇ等の貴金属の融点，自
己拡散係数は、Ａｌのそれらより大きく、また、電気抵
抗については逆に小さいことが分かる。一般に、融点，
自己拡散係数が高い配線材料ほど、ＥＭ耐性，ＳＭ耐性
に優れていることが知られている。ＥＭ耐性が改善され
るのは、Ｃｕ，Ａｇ等の貴金属の自己拡散係数がＡｌに
比べて十分小さいので、結晶粒内，結晶粒界，配線表面
を経路とする原子拡散が少なくなるからである。デバイ
スのスイッチングスピードは、配線抵抗Ｒと容量Ｃの積
によって決まる。
【０００８】このようにＣｕ，Ａｇ等の貴金属は、信頼
性や電気抵抗の点でＡｌより優れており、また、貴金属
の配線をデバイスに応用することにより、配線長の長い
Ｒ・Ｃ遅延を緩和できるので、スイッチングスピードの
低下を抑制できる。さらに、配線部における消費電力を
節約でき、配線の信頼性を改善できる。
【０００９】ところで、配線材料としてＣｕを用いた場
合には、従来より下記の如き方法によって金属配線を形
成している。すなわち、まず、図３７（Ａ）に示すよう
に、シリコン等の半導体基板３０１上に酸化膜３０２を
形成する。次に、図３７（Ｂ）に示すように、酸化膜３
０２上にＣｕ膜３０３をスパッタリングにより形成す
る。次に、図３７（Ｃ）に示すように、Ｃｕ膜３０３上
にレジストパターン３０４をフォトレジスト技術を用い
て形成する。最後に、レジストパターン３０４をマスク
にしてＣｕ膜３０３を反応性イオンエッチング（ＲＩ
Ｅ）によりパターニングしてＣｕ配線を形成する。
【００１０】
【発明が解決しようとする課題】しかしながら、この種
の形成方法には次のような問題がある。Ｃｕ配線を形成
する場合、常温近傍では蒸気圧の高いハロゲン化物が存
在しないので、３００℃以上の高温でＲＩＥを行なわな
ければならない。しかしながら、通常、レジストの耐熱
温度は２００℃前後であるため、レジストパターン３０
４は、Ｃｕ膜３０３のエッチングの際に劣化してしま
う。このため、図３７（Ｄ）に示すように、パターン幅
が小さくなったり、表面が変形してしまい、所定形状の
Ｃｕ配線を形成できなくなる。
【００１１】また、Ｃｕの場合には、Ａｌのように不働
態膜が形成されないので、耐酸化性がない。このため、
レジストパターン３０４を除去するために、酸素による
レジストパターン３０４の灰化を行なうと、図３７
（Ｅ）に示すように、Ｃｕ配線３０５の表面や内部が酸
化し、電気抵抗が増大するという問題がある。さらに、
酸化膜中へのＣｕの拡散が非常に速いため、Ｃｕ配線３
０５中のＣｕ原子３０６が酸化膜３０２の深部まで拡散
して素子が動作不良を起こすという問題もある。また、
層間絶縁膜やパッシベーション膜との密着性が低下する
という不都合もある。
【００１２】上記灰化に起因する問題を解決する方法と
しては、基板表面に配線となる溝を形成しておき、溝内
へＣＶＤ法により選択的に配線材料を成長させる、いわ
ゆる、埋め込み配線を形成することが提案されている。
【００１３】しかしながら、選択ＣＶＤの原料ガスとし
て有機ソースを用いた場合には、炭素原子，水素原子，
酸素原子等の不純物が埋め込み配線に混入するため、材
料本来の特性である低抵抗性が生かされないという問題
がある。
【００１４】本発明は、上記事情を考慮してなされたも
ので、不純物等に起因する電気抵抗の増大を招かずに、
ＥＭ耐性，ＳＭ耐性に優れた電極または金属配線の形成
工程を有する半導体装置の製造方法を提供することを目
的とする。
【００１５】
【課題を解決するための手段】本発明は、基板上に標準
自由エネルギーの低下が水素または炭素の酸化物よりも
小さい金属酸化物からなる金属酸化膜を形成する工程
と、この基板に水素または炭素を含む還元ガス雰囲気中
で熱処理を施すことにより前記金属酸化膜を還元して前
記金属酸化膜を構成する主たる金属からなる電極配線層
を形成する工程とを具備することを特徴とする半導体装
置の製造方法を提供する。
【００１６】上記還元は、水素または炭素を含む還元ガ
ス雰囲気中の熱処理によって行ってもよいし、クロム、
バナジウム、ニオブ、およびタンタルの元素の中から選
ばれた元素からなる還元膜と前記金属酸化膜との接触に
よって行ってもよい。
【００１７】また、本発明は、半導体基板上に凹部を有
する絶縁膜を形成する工程と、前記絶縁膜全面に標準自
由エネルギーの低下が水素または炭素の酸化物の標準自
由エネルギーの低下より小さい金属酸化物からなる金属
酸化膜を形成して前記凹部に前記金属酸化膜を埋め込む
工程と、前記凹部以外の領域に形成された前記金属酸化
膜を除去する工程と、前記金属酸化膜を還元して前記金
属酸化物を構成する主たる金属からなる電極配線層を形
成する工程とを具備する半導体装置の製造方法を提供す
る。
【００１８】ここで、前記金属酸化膜の除去は、研磨ま
たはリフトオフによって行われることが好ましい。ま
た、望ましくは、半導体基板上への金属酸化膜の形成
は、基板をスパッタリングされる粒子の入射方向に対し
て−９０°より大きく＋９０°より小さい範囲で揺動さ
せながら回転させてスパッタリングすることである。
【００１９】さらにまた、本発明は、半導体基板と、こ
の半導体基板上に形成され、表面に凹部が形成された絶
縁膜と、前記凹部な内面に形成された第１の障壁層と、
前記凹部内に埋め込まれ、かつ上面が凸状の曲面を有す
ると共に前記凹部の側壁部の第１の障壁層表面と接点を
有する金属層からなる電極配線層と、この電極配線層上
に被覆された第２の障壁層とを具備することを特徴とす
る半導体装置を提供する。
【００２０】さらにまた、本発明は、半導体基板と、こ
の半導体基板上に形成された絶縁膜と、この絶縁膜上に
形成された障壁層と、この障壁層上に形成された電極配
線層とを具備し、この電極配線層と前記障壁層との界面
に沿って酸素が存在することを特徴とする半導体装置を
提供する。ここで、障壁層は多結晶物質からなり、粒界
に沿って酸素が存在することが好ましい。
【００２１】
【作用】本発明では、電極または配線となる金属膜を形
成する前に、電極または配線となる金属の金属酸化膜を
形成している。すなわち、電気抵抗の上昇を招く炭素，
水素等の不純物が電極または配線となる金属に結合して
いる金属膜の代わりに、酸素が前記金属に結合している
金属酸化膜を形成している。
【００２２】上記金属酸化膜の成膜条件として、その形
成時における標準自由エネルギーの低下が、水素または
炭素の酸化物のそれより小さくしている。ここで、標準
自由エネルギーの低下とは、その反応が起こる際に系全
体の自由エネルギーの低下、すなわち、安定性を示すも
のである。例えば、水素の酸化物である水（Ｈ2 Ｏ）を
例に挙げた場合、水の標準自由エネルギーの低下とは、
ある温度およびある圧力において、２Ｈ＋Ｏ→Ｈ2 Ｏの
反応が起ったとすると、左側の系全体の自由エネルギー
から右側の系全体の自由エネルギーを差し引いた値を意
味する。この値が大きな場合、左側の系から右側の系の
方へ反応が進み易い。
【００２３】このような成膜条件を選んでいるのは、上
記金属酸化膜を水素または炭素を含む還元ガス雰囲気中
で熱処理すれば、水素や炭素の酸化により金属酸化膜の
還元の方が優先的に進む。これにより、確実に金属酸化
膜を還元でき、電極または配線となる金属の純度が高い
金属膜を形成できる。
【００２４】したがって、電極または配線となる金属と
してＣｕ等の貴金属を選ぶことにより、ＥＭ耐性，ＳＭ
耐性に優れ、しかも、電気抵抗が低い電極または配線が
得られる。
【００２５】
【実施例】以下、本発明の実施例について図面を参照し
て具体的に説明する。 実施例１ 図１（Ａ）〜（Ｄ）は、本発明の第１の実施例に係る金
属配線の形成工程を示す断面図である。
【００２６】まず、図１（Ａ）に示すように、シリコン
からなる半導体基板１上に厚さ１．０μｍのＢＰＳＧ膜
２を形成する。次いで、フォトレジスト法を用いてＢＰ
ＳＧ膜２上にフォトレジストパターンを形成した後、こ
れをマスクにしてＲＩＥによりＢＰＳＧ膜２をエッチン
グし、続いて、フォトレジストパターンを灰化して、幅
０．４μｍ，深さ０．３μｍの溝３を形成する。なお、
上記エッチングのＢＰＳＧ膜２の形成の際に溝３の底面
となる部分にＳｉＮ等からなるエッチングストッパーを
一層形成しておいてもよい。
【００２７】次に、図１（Ｂ）に示すように、全面に厚
さ０．６μｍのブランケット状のＣｕＯ膜４（金属酸化
膜）を形成する。このＣｕＯ膜４の成膜は、図２に示す
ダウンフローＣＶＤ装置を用いて次のように行なう。
【００２８】すなわち、まず、チャンバ６内を２０ｍTo
rrの圧力に保持し、その内部をヒータ７で３００℃に設
定し、この上に被成膜基板としての図１（Ａ）の半導体
基板１を載置する。
【００２９】次に、マイクロ波電源１１からのマイクロ
波を導波管１２を通してＯ2 に照射し、これにより発生
する酸素の活性ガスを配管１４を介してチャンバ６内に
送る。同時に、１５０℃に保たれた容器９内のＣｕ（Ｈ
ＦＡ）2 （銅ビス（ヘキサフルオロアセチルアセトネー
ト））からなるＣｕ有機物ソース１３を、キャリアガス
としての流量５０sccmのＡｒガスによって、１８０℃に
保持されている配管１０を介してチャンバ６内に導入す
る。
【００３０】上記酸素の活性ガス、Ｃｕ（ＨＦＡ）2 お
よびＡｒガスは、等間隔の穴を有するシャワーノズル８
で混合され、この混合ガスが半導体基板１上に噴出され
てＣｕＯ膜４が形成される。このＣｕＯ膜４の酸素含有
量は３０％で、その結晶構造は立方晶系であった。
【００３１】このように原料材料として有機物ソース１
３を用いても、始めからＣｕ膜を形成せずに、ＣｕＯ膜
４を形成することで、炭素，水素などの不純物がＣｕに
結合することを防止できる。ここで、銅酸化物としてＣ
ｕＯを選んだのは、ＣｕＯは銅酸化物の中でも安定して
いるからである。
【００３２】なお、Ａｒの流量および容器９内の温度は
適宜選ぶことができるが、配管１０内の温度は有機物ソ
ース１３が固体化しないように、容器９内の温度よりも
数１０℃程度高くする必要がある。また、ここでは、Ｃ
ｕ有機物ソース１３としてＣｕ（ＨＦＡ）2 を用いた
が、同じアセチルアセト型のＣｕ（ＤＰＭ）2 （銅ビス
（ジピバロイルメタネート））、Ｃｕ（ＡＣＡＣ）2
（銅ビス（アセチルアセトネート））や、Ｃｕ塩化物で
あるＣｕＣｌ，ＣｕＣｌ2 や、η5 −Ｃ5 Ｈ5 ＣｕＰＭ
ｅ3 （（シクロペンタジエニル）銅（トリメチルフォス
フィン）），η5 −Ｃ5 Ｈ5 ＣｕＰＥｔ3 （（シクロペ
ンタジエニル）銅（トリエチルフォスフィン）），（Ｈ
ＦＡ）Ｃｕ（２−ｂｕｔｙｎｅ）（（ヘキサフルオロア
セチルアセトネート）銅（２−ブチン）），（ＨＦＡ）
Ｃｕ（１，５−ＣＯＤ）（（ヘキサフルオロアセチルア
セトネート）銅（１，５シクロオクタジエン））、また
は下記表２に示すものを用いてもよい。
【００３３】
【表２】
【００３４】また、本実施例では、Ｏ2 ガスのプラズマ
ダウンフローによりＣｕＯを形成したが、Ｏ2 ガスをＨ
2 Ｏの蒸気に代えて成膜を行なってもよい。また、Ｈ2
Ｏ蒸気とＯ2 との混合ガスを用いても同様である。な
お、酸化ガスと有機ソースとの混合は、図３に示すよう
に酸化ガスとは別に混合するようにしてもよい。
【００３５】次に図１（Ｃ）に示すように、溝３の部分
以外のＣｕＯ膜４をポリッシングによって除去し、Ｃｕ
Ｏ配線４を形成する。ＣｕＯ膜４のポリッシングは図４
に示すポリッシング装置を用いて行なう。すなわち、被
ポリッシング基板としての半導体基板１をロード部１５
にセットすると、半導体基板１はポリッシング部１６に
搬送され、そこで基板表面がポリッシングされる。ポリ
ッシングが終了すると半導体基板１はブラシ水洗部１８
に搬送され、そこで付着物である研磨液や研磨屑などが
洗浄された後、半導体基板１はアンロード部１７に搬送
されてポリッシング工程が終了する。
【００３６】図５に上記ポリッシング部１６の概略構成
を示す。ポリッシング部１６は、大きく分けて、トップ
リング２０と、ターンテーブル２２とで構成されてお
り、トップリング２０にセットされた半導体基板１がタ
ーンテーブル２２上で回転するようになっている。ター
ンテーブル２２上には、ポリッシングの間、研磨液供給
液パイプ２１を通じて研磨液が供給され続ける。そし
て、ポリッシングが終了して半導体基板１が上記ブラシ
水洗部１８に搬送されると、ポリッシング部１６ではタ
ーンテーブル２２上の古い研磨液を洗い流すために純水
供給パイプ１９より純水が供給される。
【００３７】ポリッシングのメカニズムは次のようにな
っている。すなわち、図６に示すように、微細多孔構造
のポリウレタン製のクロス２４と研磨粒子２３とによっ
て、ウェハー表面の凹凸が機械的に削られると共に、研
磨液によっても化学的にエッチングされ、これらの相乗
作用によって原子レベルでの平滑化がなされている。な
お、本実施例では、研磨液としてアミンを主成分とした
アルカリ性水溶液を用い、研磨粒子にはコロイド状のＳ
ｉＯ2 を用いた。
【００３８】最後に、図１（Ｄ）に示すように、Ｈ2 ２
０％、Ａｒ８０％の還元ガス雰囲気中で、７５０ｍTor
r，５００℃、３０分の熱処理を施すことにより、Ｃｕ
Ｏ配線４を還元することで、ＣｕＯ配線４を構成する主
たる金属であるＣｕからなるＣｕ配線５が完成する。こ
のときの化学反応式を次に示す。
【００３９】ＣｕＯ＋Ｈ2 →Ｃｕ＋Ｈ2 Ｏ なお、この反応は２５０℃以上で起こる。ここで、Ｃｕ
Ｏ形成時における標準自由エネルギーの低下がＨ2 Ｏ形
成時のそれより小さいので、Ｈの酸化によりＣｕＯの還
元の方が優先的に進む。これにより、確実にＣｕＯ膜４
を還元でき、Ｃｕの純度が高いＣｕ配線５が得られる。
なお、このとき、２０％程度の体積減少が生じる。
【００４０】なお、この還元工程における圧力，温度，
処理時間は、ＣｕＯ配線４の酸素含有量や構造によって
適宜選ぶことができる。例えば、Ｏ含有量が５０％のＣ
ｕＯ配線４を１．５μｍ形成したとすると、圧力を１０
Torr程度の減圧とし、温度３００℃で１時間熱処理す
る。このように圧力が低い方がＯが抜けやすく生成した
Ｃｕの表面形状は粗れるが、比較的低温で長時間かけ還
元することにより、Ｃｕの純度が高いＣｕ配線を得るこ
とができる。
【００４１】図７（Ａ），（Ｂ）は、本実施例の効果を
説明するための図であり、図７（Ａ）は従来法であるＨ
2 を用いてＣＶＤ法により形成したＣｕ膜のオージェ分
析結果で図７（Ｂ）は本実施例の方法で得られたＣｕ膜
のオージェ分析結果である。これから従来法で得られた
Ｃｕ膜中には、Ｃ，Ｆ等の不純物が含まれていることが
分かる。また、このＣｕ膜の比抵抗を調べたところ、そ
の値は１６．３μΩｃｍでバルク状のＣｕのそれの１０
倍程もあった。一方、本実施例の方法で得られたＣｕ膜
中には何等不純物が見当たらず、その比抵抗も１．８２
μΩｃｍで、バルクＣｕのそれに等しかった。
【００４２】以上述べたように、本実施例によれば、Ｃ
ｕＯ膜４を積極的に形成することにより、炭素や水素等
の不純物がＣｕと結合するのを防止すると共に、ＣｕＯ
膜４を還元してＣｕ配線５を形成している。このため、
Ｃｕの本来の特性が生かされた、つまり、低電気抵抗
で、ＥＭ耐性，ＳＭ耐性に優れたＣｕ配線５が得られ
る。また、ＣｕＯは安定な銅酸化物であるので、ＣｕＯ
膜４中のＣｕ原子がＢＰＳＧ膜２中に拡散することはな
い。このため、半導体基板１に形成された素子の動作不
良を防止できる。
【００４３】また、本実施例によれば、ポリッシングに
よって溝３の部分以外のＣｕＯ膜４を除去することで配
線パターンを形成している。このため、本実施例では、
従来のレジストパターンの劣化や、レジストパターンの
灰化に起因する問題は生じない。
【００４４】図８（Ａ）〜（Ｄ）は、本発明の第２の実
施例に係る金属配線の形成工程を示す断面図である。ま
ず、図８（Ａ）に示すように、第１の実施例と同様に半
導体基板３１上にＣｕ拡散防止用のＢＰＳＧ膜３２に幅
０．４μｍ，深さ０．３μｍの溝３３を形成する。次
に、図８（Ｂ）に示すように、全面にブランケット状の
ＣｕＯ膜３４（金属酸化膜）を形成する。このＣｕＯ膜
３４の成膜は、図９に示すプラズマＣＶＤ装置を用いて
次のように行なう。
【００４５】すなわち、まず、５ｍTorrの圧力に保持し
たチャンバ３６内のアノード側のヒータ３７上に半導体
基板３１を載置する。半導体基板３１はヒータ３７によ
って２５０℃に加熱される。次いで、マイクロ波電源４
２からのマイクロ波をマッチングボックス４１を通して
チャンバ３６内に導波する。また、チャンバ３６内に
は、Ｏ2 とＣｕ有機物ソース３９としてのＣｕ（ＨＦ
Ａ）2 とが導入される。このＯ2 はガス供給部（図示せ
ず）から配管４３を介してチャンバ３６内に流量５０sc
cmで送られてきたものである。一方、Ｃｕ有機物ソース
３９は、１００℃に保たれた容器４５に入られており、
キャリアガスとしての流量１００sccmのＡｒガスによっ
て１５０℃に保持されている配管４０を介してチャンバ
３６内に導入されている。
【００４６】上記Ｏ2 ガス、Ｃｕ（ＨＦＡ）2 およびＡ
ｒガスは、等間隔の穴を有するシャワーノズル３８で混
合される。そして、マイクロ波によってＯ2 ガスが活性
化され、Ｃｕ（ＨＦＡ）2 が分解される結果、半導体基
板３１上にＣｕＯ膜３４が形成される。
【００４７】次に、図８（Ｃ）に示すように、Ｈ2 １０
０％の還元ガス雰囲気中で、１０Torr，４００℃、３０
分の熱処理を施すことによりＣｕＯ膜３４を還元して厚
さ約０．４μｍのＣｕ膜を形成する。最後に、溝３３の
部分以外のＣｕ膜をポリッシングによって除去すること
で、Ｃｕの純度が高い低抵抗のＣｕ配線３５が完成す
る。
【００４８】以上述べた方法でも、第１の実施例と同様
な効果が得られるのは勿論のこと、本実施例では、Ｃｕ
Ｏ膜３４を還元した後にポリッシングを行なっているの
で、体積減少があっても、溝３３を完全にＣｕ配線３５
で埋めることができる。
【００４９】図１０（Ａ）〜（Ｅ）は、本発明の第３の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図１０（Ａ）に示すように、シリコンからなる半
導体基板５１上に厚さ１．０μｍのシリコン酸化膜５２
を堆積した後、第１の実施例と同様の方法を用いて、シ
リコン酸化膜５２に溝５３を形成する。次に、図１０
（Ｂ）に示すように、全面にバリア層として厚さ０．０
９μｍのＴｉＮ膜５４をスパッタリングにより堆積す
る。このＴｉＮ膜５４は、Ｃｕが半導体基板５１中に拡
散するのを抑制すると共に、Ｃｕとの密着性や再度の酸
化を防止する効果を向上する役割がある。このようなＴ
ｉＮ膜５４等のバリア層は、金属のバリア層中への拡散
が起こり難いこと、また、バリア層中に金属原子がゲッ
タリングされ、拡散しないこと、金属中への固溶度が低
く、金属との化合物を形成し難く、耐酸化性を向上さ
せ、抵抗を上昇させないことを満たすものである。
【００５０】次に、図１０（Ｃ）に示すように、全面に
ブランケット状のＣｕＯ膜５５を形成する。このＣｕＯ
膜５５の成膜は、図１１に示す平行平板型のプラズマＣ
ＶＤ装置を用いて行なう。なお、図１１において図９の
ＣＶＤ装置と対応する部分には図９と同一符号を付して
ある。このＣＶＤ装置が図１１のそれと異なる点は、半
導体基板５１がカソード側に設置される構成になってい
ることで、より方向性に優れていることである。酸化ガ
スとしてＨ2 Ｏを用い、第２の実施例と同様に成膜を行
なうと、Ｏ含有率が２５％で結晶構造が立方晶系のＣｕ
Ｏ膜５５が得られる。次に、図１０（Ｄ）に示すよう
に、ポリッシングによって、溝５３の部分以外のシリコ
ン酸化膜５２が露出するまでＣｕＯ膜５５とＴｉＮ膜５
４とを除去して、溝５３だけにＣｕＯ膜５５を残置す
る。
【００５１】最後に、図１０（Ｅ）に示すように、ＣＯ
１００％の還元ガス雰囲気中で、７５０ｍTorr，５００
℃，３０分間の熱処理を施すことにより、ＣｕＯ膜５５
を還元することでＴｉＮ膜５４で囲まれたＣｕ配線５６
が完成する。
【００５２】以上述べた方法でも、第１の実施例と同様
な効果が得られるのは勿論のこと、本実施例では溝５３
内にバリア層としてのＴｉＮ膜５４が設けられているの
で、Ｃｕ原子の拡散防止や密着性の点でさらに高い効果
が得られる。
【００５３】図１２（Ａ）〜（Ｅ）は、本発明の第４の
実施例に係る金属配線の形成工程をしめす断面図であ
る。本実施例が第３の実施例と異なる点は、ＣｕＯ膜を
還元した後、ポリッシングを行なうことにある。
【００５４】すなわち、図１２（Ａ）に示すように、シ
リコンからなる半導体基板６１上に溝６３を有するシリ
コン酸化膜６２を形成し、続いて、図１２（Ｂ）に示す
ように、全面にＴｉＮ膜６４を形成した後、図１２
（Ｃ）に示すように、全面にブランケット状のＣｕＯ膜
６５（金属酸化膜）を形成する。ここまでは第３の実施
例と同じである。
【００５５】次に、図１２（Ｄ）に示すように、ＣＯ等
の還元ガス雰囲気中での熱処理によって、ＣｕＯ膜６５
を還元してＣｕ膜を形成する。最後に、図１２（Ｅ）に
示すように、Ｃｕ膜をポリッシングしてＴｉＮ膜６４で
囲まれたＣｕ配線６６が完成する。
【００５６】以上述べた方法でも、第３の実施例と同様
な効果が得られるのは勿論のこと、本実施例では、Ｃｕ
Ｏ膜６５を還元した後にポリッシングを行なっているの
で、体積減少があっても、溝６３を完全にＣｕ配線６６
で埋めることができる。
【００５７】図１３（Ａ）〜（Ｅ）は、本発明の第５の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図１３（Ａ）に示すように、シリコンからなる半
導体基板７１上に厚さ１．０μｍのシリコン酸化膜７２
を堆積した後、このシリコン酸化膜７２に溝７３を形成
する。次に、図１３（Ｂ）に示すように、ＣＶＤ法を用
いて厚さ０．１μｍのＴｉＮ膜７４をコンフォーマル
（溝の中も外も均一に同じ膜厚で形成される状態）全面
に形成する。次に、図１３（Ｃ）に示すように、全面に
Ｏ含有率３５％、結晶構造が立方晶系の厚さ０．６μｍ
のＣｕＯ膜７５（金属酸化膜）を形成する。このＣｕＯ
膜７５の成膜は、図１４に示すバイアススパッタリング
装置を用いて次のように行なう。
【００５８】すなわち、高周波電源７８の高周波電圧を
マッチングボックス７７を介してＣｕターゲット６７に
印加し、また、高周波電源６９の高周波電圧をマッチン
グボックス６８を介して半導体基板７１に印加すること
により、Ｃｕターゲット６７と半導体基板７１との間に
ＲＦバイアス電圧を印加すると共に、チャンバ７９内に
Ａｒを４０sccm，Ｏ2 を４０sccm導入してＣｕのスパッ
タリングを行なう。圧力は約１×１０-3Torrである。こ
のような方法によって、図１３（Ｃ）に示したような形
状のＣｕＯ膜７５が得られる。なお、半導体基板７１に
ＤＣバイアスを印加して成膜を行なってもよい。さら
に、スパッタ堆積を行なう際に、始めにＡｒガスのみを
チャンバ内７９に導入し、ＣｕあるいはＣｕリッチの膜
を堆積した後、Ｏ2 を導入して化成スパッタによりＣｕ
Ｏ膜７５を連続的に堆積してもよい。
【００５９】次に、図１３（Ｄ）に示すように、エッチ
バック法によって、溝７３の部分以外のシリコン酸化膜
７２が露出するまで、ＣｕＯ膜７５とＴｉＮ膜７４とを
除去する。最後に、図１３（Ｅ）に示すように、Ｈ2 １
００％，１０ｍTorr，２００℃のプラズマ中で３０分間
の熱処理を施すことににより、ＣｕＯ膜７５を還元して
セルフアラインに低抵抗のＣｕ配線７６を形成できる。
この方法でも、第３の実施例と同様な効果が得られる。
【００６０】図１５（Ａ）〜（Ｅ）は、本発明の第６の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図１５（Ａ）に示すように、シリコンからなる半
導体基板８１上にシリコン酸化膜８２を形成する。次い
で、このシリコン酸化膜８２上に厚さ０．８μｍのアル
ミニウム酸化膜８３を形成した後、このアルミニウム酸
化膜８３上にレジストパターン８４を形成する。次に、
図１５（Ｂ）に示すように、レジストパターン８４をマ
スクとしてアルミニウム酸化膜８３をエッチングして、
このアルミニウム酸化膜８３に深さ０．３μｍの溝８５
を形成する。なお、フォトレジストパターン８４のパタ
ーン寸法は、溝８５の幅が０．４μｍとなるように選ば
れている。
【００６１】次に、図１５（Ｃ）に示すように、方向を
制御しながらＣＶＤを行いＣｕＯ膜８６を全面に形成し
て溝８５を埋める。このＣｕＯ膜８６の成膜は、図１１
に示した平行平板型のプラズマＣＶＤ装置を用いて形成
する。成膜条件は、１０-4Torrの真空度でプラズマを発
生させる。これによって、直進性のよいイオンが生成さ
れ、方向制御が容易な成膜が行なえる。
【００６２】次に、図１５（Ｄ）に示すように、半導体
基板８１を有機溶媒、例えばエチレングリコールトリメ
チルエーテル中に浸漬し、超音波洗浄することにより、
フォトレジストパターン８４とこの上のＣｕＯ膜８６を
リフトオフする。この結果、溝８５内のみにＣｕＯ膜８
６が残置する。最後に、図１５（Ｅ）に示すように、Ｈ
2 ２０％、Ｎ2 ８０％の還元ガス雰囲気で、１atom，５
００℃，３０分の熱処理を施すことにより、ＣｕＯ膜８
６を還元することでＣｕ配線８７が完成する。
【００６３】以上述べたリフトオフにより不要なＣｕＯ
膜８６を除去する方法を用いても、電気抵抗の上昇を招
かずにＣｕ配線８７を形成できるので、先の実施例と同
様な効果が得られる。
【００６４】図１６（Ａ）〜（Ｆ）は、本発明の第７の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図１６（Ａ）に示すように、シリコンからなる半
導体基板９１上にシリコン酸化膜９２を形成する。次い
で、このシリコン酸化膜９２上に厚さ０．１μｍのＴｉ
Ｎ膜９３をスパッタリングにより形成した後、このＴｉ
Ｎ膜９３上に厚さ０．６μｍのＣｕＯ膜９４を化成スパ
ッタリング法によって形成する。なお、バリア層として
機能する膜であれば、ＴｉＮ膜９３以外のＮｂ膜等を用
いてもよい。
【００６５】次に、図１６（Ｂ）に示すように、ＣｕＯ
膜９４上に厚さ０．０４μｍの炭素膜９５をスパッタ堆
積した後、この炭素膜９５上にレジストパターン９６を
形成する。次に、図１６（Ｃ）に示すように、レジスト
パターン９６をマスクとし、ＣＦ4 ＋Ｏ2 ガスを用いた
ＲＩＥによって炭素膜９５をエッチングした後、Ｆ2と
Ｏ2 のプラズマダウンフローによって、レジストパター
ン９６のみを灰化して除去する。次に、図１６（Ｄ）に
示すように、パターニングされた炭素膜９５をマスクと
してＣｕＯ膜９４，Ｔｉ膜９３をエッチングする。この
エッチングは、半導体基板９１を２５０℃に保持し、Ｃ
ｌ2 ガス等のハロゲン系のガスとプラズマとの相互作用
によるＣｕ酸化塩化物（金属ハロゲン化物）を生成させ
ることにより行なう。なお、本実施例では、基板温度を
２５０℃に設定したが、プラズマ中での温度が２５０℃
以上になればよい。
【００６６】次に、図１６（Ｅ）に示すように、半導体
基板９１をＯ2 のプラズマに晒して炭素膜９５を灰化し
て除去する。この結果、ＣｕＯ膜９４とＴｉＮ膜９３と
の積層配線が得られる。最後に、図１６（Ｆ）に示すよ
うに、Ｈ2 ２０％、Ａｒ８０％の還元ガス雰囲気中で、
１atom，５００℃、３０分間の熱処理を施すことによ
り、ＣｕＯ膜９４を還元してＣｕ膜９７とＴｉＮ膜９３
とからなる積層配線を完成する。
【００６７】以上述べた方法でも、第６の実施例と同様
な効果が得られるのは勿論のこと、本実施例では、Ｔｉ
Ｎ膜９３上にＣｕ膜９７を設けているので、Ｃｕ原子の
拡散防止や密着性の点でさらに高い効果が得られる。な
お、図１６（Ｆ）の工程においてＣｕＯ膜９４を還元し
てＣｕ膜９７を形成する代わりに、図１６（Ａ）の工程
においてＣｕＯ膜９４を還元してＣｕ膜９７を形成して
もよい。この場合、図１６（Ｃ）の工程において炭素膜
９５をマスクに用いたＲＩＥによるＣｕ膜９７のエッチ
ングは、基板温度を３００℃とし、Ｃｌ2 のプラズマに
よりＣｕ塩化物を生成させることにより行う。ここで、
Ｃｕのハロゲン化物や酸素ハロゲン化物の蒸気圧が高け
れば、弗素，臭素等の他のハロゲンを含むガスを用いて
もよい。また、炭素膜９５はこのまま残留しておいても
よいし、Ｏ2 あるいはＦ2 のプラズマダウンフローによ
り灰化した後、熱処理によって還元してもよい。いずれ
にしても、Ｃｕの純度の高いＣｕ配線を形成することが
できる。炭素膜はレジストに比べて耐熱性が高いので、
エッチングにより上層のレジスト層が変質しても下層の
炭素膜がマスクの役割を果たす。
【００６８】図１７（Ａ）〜（Ｅ）は、本発明の第８の
実施例に係るメモリセルの形成工程を示す断面図であ
る。まず、図１７（Ａ）に示すように、シリコンからな
るｐ型の半導体基板１０１上に通常のＬＯＣＯＳ法によ
り熱酸化膜１０２を形成して素子分離を行なう。次い
で、ゲート絶縁膜１０３となる酸化シリコン膜、ゲート
電極１０４となる第１のｎ+ 型の多結晶シリコン膜を半
導体基板１０１上に順次形成した後、これらをフォトリ
ソグラフィー法およびＲＩＥによってパターニングし、
ゲート絶縁膜１０３およびゲート電極１０４を形成す
る。次いで、このゲート電極１０４をマスクとしてＡｓ
イオンをイオン注入し、ｎ+ 型のソース領域１０５ａお
よびドレイン領域１０５ｂを形成し、スイッチングトラ
ンジスタとしてのＭＯＳＦＥＴを形成する。
【００６９】次に、図１７（Ｂ）に示すように、ＣＶＤ
法を用いてシリコン酸化膜１０６を全面に形成した後、
ドレイン領域１０５ｂ上のシリコン酸化膜１０６をエッ
チングしてストレージ・ノード・コンタクト１０７を形
成する。次に、図１７（Ｃ）に示すように、全面に第２
のｎ+ 型の多結晶シリコン膜１０８を堆積する。次に、
図１７（Ｄ）に示すように、フォトリソグラフィー法お
よび等方性エッチングを用いて多結晶シリコン膜１０８
を下部キャパシタ電極状にパターニングし、続いて、多
結晶シリコン膜１０８上にキャパシタ絶縁膜１０９とな
るＴａ2 Ｏ5 膜を形成する。このＴａ2 Ｏ5 膜の成膜
は、Ｔａ（ＯＣ2 Ｈ5 ）5 とＯ 2とを用いた熱ＣＶＤ法
によって行なう。最後に、図１７（Ｅ）に示すように、
上部キャパシタ電極としてのＮｉ膜１１０を形成して積
層構造のキャパシタ電極を完成する。このＮｉ膜１１０
の成膜は次のように行なう。
【００７０】すなわち、まず、Ｎｉ（ＡＣＡＣ）2 にＯ
2 プラズマを反応させたＣＶＤ法によりＮｉＯ膜を形成
する。次いで、Ｈ2 １０％，Ａｒ９０％の還元ガス雰囲
気中で、６００℃，３０分間の熱処理を施すことによ
り、上記ＮｉＯ膜を還元してＮｉ膜１１０を形成する。
そして、このＮｉ膜１１０を上部キャパシタ電極状にパ
ターニングする。なお、還元工程とパターニング工程を
逆にしてもよい。
【００７１】以上述べた方法によれば、上部キャパシタ
電極として不純物の少ないＮｉ膜１１０が得られる。こ
のため、不純物による上部キャパシタ電極の抵抗増加を
防止できるので、所定レベルの印加電圧を与えれば、確
実に所定量の電荷が蓄えられる。したがって、キャパシ
タの蓄積電荷に起因する情報エラーを防止することがで
きる。なお、本実施例では、電極材料として上部キャパ
シタ電極材料としてＮｉを用いたが、その代わりに、Ｐ
ｔやＰｄ等のように仕事関数が大きい金属材料を用いて
もよい。
【００７２】また、本実施例では、ＣＶＤ法を用いてキ
ャパシタ絶縁膜１０９となるＴａ２Ｏ５膜を直接形成し
たが、Ｔａ膜を形成した後に、これを酸化してＴａ2 Ｏ
5 膜を形成してもよい。すなわち、Ｔａ膜を形成した
後、このＴａ膜上にＮｉＯ膜を形成し、続いて、Ａｒガ
ス雰囲気中での８００℃，３０分の熱処理を施すことに
より、Ｔａ膜を酸化すると共にＮｉＯ膜を還元する。そ
の後、フォトリソグラフィー法およびＲＩＥによって上
記Ｔａ2 Ｏ5 膜およびＴｉ膜をパターニングすれば、図
１７（Ｅ）のメモリセルが得られる。なお、上記ＮｉＯ
膜の還元が十分に行われなかった場合には、Ｈ2 を含む
還元ガス雰囲気中での５００℃程度の熱処理を追加すれ
ばよい。
【００７３】図１８（Ａ）〜（Ｅ）は、本発明の第９の
実施例に係るコンタクト電極の形成工程を示す断面図で
ある。まず、図１８（Ａ）に示すように、ｐ型のシリコ
ンからなる半導体基板１１１上に通常のＬＯＣＯＳ法に
より熱酸化膜１１２を形成して素子分離を行なう。次い
で、Ａｓイオンを基板表面に注入してｎ+ 型の拡散層領
域１１３を形成する。次に、図１８（Ｂ）に示すよう
に、ＣＶＤ法を用いて全面にシリコン酸化膜１１４を形
成する。その後、フォトリソグラフィー法およびＲＩＥ
を用いて拡散層領域１１３上のシリコン酸化膜１１４を
エッチングしてコンタクトホール１１５を開孔する。
【００７４】次に、図１８（Ｃ）に示すように、ＣＶＤ
法を用いて厚さ５０ｎｍのＮｉＯ膜１１６を全面に形成
する。次に、図１８（Ｄ）に示すように、Ｈ2 ２０％，
Ａｒ８０％の還元ガス雰囲気中で、３５０℃，３０分間
の熱処理を施すことにより、ＮｉＯ膜１１６を還元して
厚さ４０nmのＮｉ膜１１７を形成する。次に、図１８
（Ｅ）に示すように、Ｎ2 ガス雰囲気中で８００℃，３
０分間の熱処理を施すことにより、Ｎｉ膜１１７のシリ
サイド化を行なってＮｉ2 Ｓｉ膜１１８を形成する。換
言すれば、この熱処理によって、拡散層領域１１３側の
Ｎｉ膜１１７がＮｉ2 Ｓｉ膜１１８に変換され、反対側
のＮｉ膜１１７がＮｉＮ膜に変換される。この後、ウエ
ットエッチングを用いて未反応のＮｉ膜１１７およびＮ
ｉＮ膜を除去する。最後に、全面にＡｌ合金膜をスパッ
タリングにより形成した後、これをフォトリソグラフィ
ーおよびＲＩＥによって所定の形状にパターニングし、
コンタクト電極１１９を形成して、拡散層領域１１３と
コンタクト電極１１９との接続を完成する。
【００７５】以上述べた方法によれば、不純物の少ない
Ｎｉ2 Ｓｉ膜１１８が得られるのでコンタクト抵抗の低
減化が図れる。なお、本実施例では、ＮｉＯ膜１１７を
還元した後に、Ｎｉ膜１１８のシリサイド化を行なった
が、ＮｉＯ膜１１７の還元と同時にＮｉ膜１１８のシリ
サイド化を行なってもよい。また、コンタクト電極１１
９を構成する金属とシリコンとの酸化物生成時の標準自
由エネルギーの低下よりも酸化物形成時の標準自由エネ
ルギーの低下が大きい金属、例えば、本実施例のように
金属がＮｉの場合には、Ｔｉ，Ｍｇ，Ｌｉ，Ｃａ等の金
属からなる金属膜をＮｉＯ膜上に形成し、熱処理によっ
て前記金属膜を酸化すると共に、ＮｉＯ膜を還元してＮ
ｉ膜を形成してもよい。すなわち、ガス雰囲気中での熱
処理による還元の代わりに、固相での熱処理による還元
でＮｉ膜を形成する。
【００７６】また、コンタクト電極１１９の材料とし
て、ｎ+ 型の拡散層に対しては、Ｖ，Ｚｒ，Ｈｆ，Ｍ
ｏ，Ｔｉ，Ｔａ，Ｃｒ等の仕事関数が高い金属を用い、
ｐ+ の拡散層に対しては、Ｐｔ，Ｐｄ，Ｉｒ等の仕事関
数が高い金属を用いることが望ましい。
【００７７】図１９（Ａ）〜（Ｅ）は、本発明の第１０
の実施例に係る金属配線の形成工程を示す断面図であ
る。本実施例がこれまでの実施例と異なる点は、ガス状
の還元剤の代わりに固体状の還元剤を用いることにあ
る。
【００７８】まず、図１９（Ａ）に示すように、シリコ
ンからなる半導体基板１２１上にシリコン酸化膜１２２
を形成する。次いで、このシリコン酸化膜１２２に溝１
２４を形成した後、全面にバリア層としての厚さ５０nm
のＮｂ膜１２３を形成する。次に、図１９（Ｂ）に示す
ように、Ｃｕ有機物ソースとしてＣｕ（ＨＦＡ）2 を用
いたＨ2 ＯのプラズマダウンフローＣＶＤ法により全面
に厚さ６００nmのＣｕＯ膜１２５を形成する。次に、図
１９（Ｃ）に示すように、ポリッシングによって、溝１
２４の部分以外のＮｂ膜１２３が露出するまでＣｕＯ膜
１２５とＮｂ膜１２３とを除去して、溝１２４のみにＣ
ｕＯ膜１２５を残置する。その後、全面に還元剤として
の役割を果たすＴｉ膜１２６を堆積する。
【００７９】次に、図１９（Ｄ）に示すように、Ａｒ９
０％，Ｈ2 １０％のガス雰囲気中で、１atm ，昇温速度
２０℃／分、３００℃，３０分間の熱処理を行ない、Ｔ
ｉ膜１２６によりＣｕＯ膜１２５を還元することでＮｂ
膜１２３で囲まれたＣｕ配線１２７が形成される。この
とき、Ｔｉ膜１２６は酸化されてＴｉＯ膜１２８とな
る。なお、この工程の際にＣｕＯ膜１２５の体積減少が
生じるが、Ｃｕ配線１２７と溝１２４との間に隙間が生
じることはない。最後に、図１９（Ｅ）に示すように、
ウエットエッチングを用いてＴｉＯ膜１２８を除去し
て、Ｃｕ配線１２７の形成工程が完了する。
【００８０】なお、本実施例では、ＣｕＯ膜１２５を還
元するためにＴｉ膜１２６を用いたが、Ｖ，Ｃｒ，Ｎ
ｉ，Ｎｂ等の膜を還元剤として用いてもよい。また、Ｎ
ｉ等の還元金属を用いた場合には、還元金属を酸化する
と同時に還元ガスによってＮｉ等の還元金属膜を還元し
てもよい。なお、本発明は上述した実施例に限定される
ものではない。例えば、上記第１〜第７の実施例では、
水素を用いてＣｕＯ膜を還元したが、その代わりに炭素
又は一酸化炭素を用いて還元してもよい。炭素，一酸化
炭素を用いたＣｕＯの還元の化学反応式を次に示す。
【００８１】 ＣｕＯ＋Ｃ→Ｃｕ＋ＣＯ ＣｕＯ＋ＣＯ→Ｃｕ＋ＣＯ2 また、上記第１〜第７の実施例では、金属酸化膜として
ＣｕＯ膜を形成したが、ＣｕＯ膜と同様に安定なＣｕ2
Ｏ膜を用いてもよい。Ｃｕ2 Ｏの還元の化学反応式を次
に示す。
【００８２】 Ｃｕ2 Ｏ＋Ｈ2 →２Ｃｕ＋Ｈ2 Ｏ（１５５℃以上） Ｃｕ2 Ｏ＋ＣＯ→２Ｃｕ＋ＣＯ2 （２００℃以上） また、Ｃｕ原子とＯ原子の割合が全体において均一であ
る必要はなく、膜の上層になるほどＯ原子の割合が多く
なる組成であってもかまわない。
【００８３】また、ＣｕＯ膜は、ＣｕＯ分子とＣｕ原子
とＯ原子との混合物であって結晶構造が微結晶構造また
はアモルファス構造であることが望ましい。同様に、Ｃ
ｕ2Ｏ膜は、Ｃｕ2 Ｏ分子とＣｕ原子とＯ原子との混合
物であって結晶構造が微結晶構造またはアモルファス構
造であることが望ましい。
【００８４】また、ＣｕＯ膜等の銅酸化物膜の成膜は、
上記実施例の方法に限定されるものではない。すなわ
ち、原料として銅有機物または塩化銅等の蒸気圧の高い
ガスと、Ｏ2 またはＨ2 Ｏ等のＯを含むガスを用い、プ
ラズマ中でこれらを反応させる方法であればよい。ま
た、原料として銅有機物または塩化銅と、Ｏラジカル，
Ｏ3 等の少なくともＯを含むガスの反応により成膜して
もよい。この場合、酸素のプラズマを基板加熱部分より
ソースガス上流側に混入させ、基板温度を１００〜５０
０℃にすることが望ましい。あるいは、Ｃｕ膜を形成し
ておき、酸化雰囲気中で熱処理することにより酸化銅膜
を形成してもよい。
【００８５】また、上記実施例では、金属酸化膜として
ＣｕＯ膜等の銅酸化物膜を用いたが、その代わりに他の
金属酸化膜、例えば、銀酸化物膜を用いてもよい。この
場合、銀酸化物の中でも安定なＡｇ2 Ｏ，ＡｇＯからな
る膜を用いることが望ましい。これは水素との反応にお
いて１００℃以上で還元でき、また、１１０℃以上では
金属Ａｇと気体の酸素とに分解される。
【００８６】また、上記実施例では、金属酸化膜の形成
方法として、平行平板型のプラズマＣＶＤ法，ダウンフ
ローのＣＶＤ法，スパッタリング法を用いた場合につい
て説明したが、蒸着法，メッキ法あるいは金属を含む有
機物を酸化燃焼することにより形成する方法でもよい。
例えば、蒸着法による形成方法においては、金属のソー
スを用いてＯ2 を導入し、化成蒸着する方法あるいは金
属酸化物をソースとして直接形成することで金属酸化物
が得られる。また、メッキ法においては、無電解メッキ
あるいは電気メッキによる方法で金属酸化膜が得られ
る。また、酸化燃焼の場合には、金属を含む有機物を有
機溶媒に溶解し、これを基板上に塗布し酸化ガス雰囲気
中でバーナやトーチにより強制的に酸化燃焼することで
金属酸化膜が得られる。
【００８７】また、上記方法により形成した金属酸化膜
を還元する前に、酸素中で熱処理し、さらに酸化を促進
させ、金属に結合しているＯ以外の原子をＯに置き換え
る処理を付加することもできる。これにより、金属中の
ＣやＦ，Ｈ等の不純物を除去して精練することができ
る。また、このようにして生成された金属酸化膜は、密
度の高い緻密な膜であるため、還元したときにより純度
が高くなり、より低抵抗な金属膜を得ることができる。
【００８８】また、金属酸化膜を形成する下地について
は、ＢやＰ等のＣｕの拡散を抑制する効果のある物質を
含むシリコン酸化膜、つまり、ＢＰＳＧ，ＴｉＮ等の金
属窒化物膜や、アルミナ、チタニア等の金属酸化膜や、
Ａｌ，Ｖ，Ｎｂ，Ａｇ，Ｔｉ，Ｔａ等の金属、並びにこ
れらの単層あるいは積層およびこれらの組み合わせであ
ってもよい。Ｃｕの拡散防止，密着性向上のためのグル
ーレイヤ（密着層）として用いてもよい。これらの中
で、Ｖ，Ｎｂ，ＴａはＣｕと抵抗を上昇させるような金
属間化合物を形成せず、しかもＣｕ中の拡散が速いた
め、Ｃｕ酸化物を還元する際に同時にＣｕの表面に析出
させることによって、セルフパッシベートとすることも
できる。
【００８９】なお、配線の形成方法について、金属酸化
膜から配線パターンを形成し、還元する方法と、金属酸
化膜を還元し、配線パターンを形成する方法とを説明し
たが、例えば、銅酸化物の方が金属銅よりも酸素に対し
て安定であり、ポリッシングする際にもＣｕＯはＣｕの
３倍の硬度であり研磨が容易である。さらに、エッチン
グに対しても銅の場合は酸化ハロゲン化物の方がハロゲ
ン化物よりも蒸気圧が高いことから、配線パターンを形
成してから還元する方法の方が工程が容易である。
【００９０】図２０（Ａ）〜２０（Ｇ）は、本発明の第
１１の実施例に係る金属配線の形成工程を示す断面図で
ある。まず、図２０（Ａ）に示すように、シリコンから
なる半導体基板１３１上にシリコン酸化膜１３２を形成
する。次いで、このシリコン酸化膜１３２を加工して溝
１３３を形成する。図２０（Ｂ）に示すように、この溝
１３３の形成された半導体基板１３１上に拡散バリアと
下地との密着性を向上させるための金属層である厚さ３
００ＡのＮｂ膜１３４を形成する。次いで、図２０
（Ｃ）に示すように、（ＨＦＡ）2 Ｃｕを有機ソースと
してＨ2 ＯのプラズマダウンフローＣＶＤにより、厚さ
６０００ＡのＣｕＯ膜１３５を形成する。次に、図２０
（Ｄ）に示すように、ラッピングを施して溝１３３内に
埋込まれた形のＣｕＯ配線１３６を形成する。
【００９１】次いで、図２０（Ｅ）に示すように、半導
体基板１３１上にＴｉ膜１３７を形成する。次に、これ
に、昇温速度と＋２０℃／分とし、１atm 、Ａｒ９０
％、Ｈ2 １０％の雰囲気中で３００℃、３０分の熱処理
を施す。このとき、図２０（Ｆ）に示すように、ＣｕＯ
配線１３６が還元され、Ｃｕ配線１３８となり、Ｔｉは
酸化されたＴｉＯ１３９となる。Ｔｉは酸化する際に体
積膨張が起こるので、ＣｕＯの還元の際に体積収縮が起
こっても、Ｃｕ配線１３８と溝１３３の側壁との間に隙
が生じることはない。最後に、図２０（Ｇ）に示すよう
に、ＴｉＯ１３９をウェットエッチングにより除去して
Ｃｕ配線を形成することができる。
【００９２】本実施例では、ＣｕＯの還元剤としてＴｉ
を用いているが、Ｖ，Ｃｒ，Ｎｉ，Ｎｂ等を用いてもよ
い。また、熱処理を行う際に、還元金属が酸化されると
同時に還元ガスによる上面の還元剤となる金属の還元が
行われてもよい。 実施例２ 半導体基板に溝を形成し、その内部に配線を形成する方
法として、基板に溝を形成し、基板全面にＣｕ膜を形成
してブランケット状にＣｕ膜を残し、これにポリッシン
グ加工を施してＣｕを溝のみに残すという方法がある。
しかしながら、Ｃｕ等の金属は柔らかく、延性、展性に
富んでいるので、ポリッシング加工を施すと金属部分が
より多くポリッシングされてしまい、均一な平坦化が困
難という問題がある。また、ポリッシング特性を良くす
るために、柔らかい金属であるＣｕの上に比較的硬度の
高い金属、例えばＷ等からなる膜を形成し、この上から
ポリッシングする方法がある。
【００９３】この方法によると、図２１に示すような問
題がある。すなわち、半導体基板上に形成されたシリコ
ン酸化膜１４１上に配線を形成する溝１４２を形成し、
この上にバリアメタル膜１４３を形成する。この上にＣ
ｕ膜を形成した後ポリッシングを行う。これにより、Ｃ
ｕ配線１４４が形成されるが、ポリッシング中に研磨粒
子によるキズ１４５が発生する。また、パターン寸法に
よりポリッシング速度が異なり、Ｃｕ配線１４４の中心
部に凹部が生じるいわゆるディッシングが起こる。ディ
ッシングが起こった部分では、応力が集中してＳＭ耐性
が悪くなる。また、パターン幅が広い部分１４６では、
ディッシングによりＣｕ配線１４４が部分的になくなっ
てしまう。
【００９４】これに加えて、図２２に示すように、Ｃｕ
配線の上面１５１と溝の側壁１５２との接触部分１５３
が溝の上端にあり、Ｃｕ配線１５４が上に凸の形状であ
る場合には、Ｃｕ配線１５４の主成分であるＣｕ１５５
が、側壁に形成されたバリアメタル膜１５６とＣｕ配線
の上面に形成されたバリアメタル膜１５７との界面１５
８から絶縁膜１５９中に拡散し、素子の動作不良や配線
間の短絡を引き起こしてしまう。
【００９５】本発明の第１２の実施例では、金属の酸化
物が還元して金属となるとき、体積の収縮が起こり、か
つ表面張力による金属の凝集により、配線の形状が上に
凸の形状である曲面となることを特徴としている。この
ような形状を有する配線は、応力の集中を受けにくくス
トレスグレーションに強い。さらに、配線が溝内に収容
された状態となっており、配線の上面が異種金属で被覆
されているので、金属の拡散経路が長くなり、拡散を抑
制することができる。
【００９６】図２３（Ａ）〜（Ｈ）は、本発明の第１２
の実施例に係る金属配線の形成工程を示す断面図であ
る。まず、図２３（Ａ）に示すように、シリコンからな
る半導体基板１６１上に厚さ１．０μｍの熱酸化ＳｉＯ
2 膜１６２を形成し、その上にスパッタリングによって
カーボン（Ｃ）膜１６３を０．０１μｍ形成する。次い
で、フォトリソグラフィー法によりＳｉＯ2 膜１６２上
にレジスト層を形成した後、これをマスクにしてＲＩＥ
によりＣ膜１６３およびＳｉＯ2 膜１６２をエッチング
し、続いて、レジストパターンをＨ2 Ｏを含む弗素と酸
素のダウンフロープラズマにより灰化して、幅０．３μ
ｍ、深さ０．４μｍの溝１６４を形成する。これによ
り、図２３（Ｂ）に示すように、ＳｉＯ2 膜１６２の凸
部分のみにＣ膜１６３が残置し、内部はＳｉＯ2 膜１６
２で区画された溝１６４が形成される。
【００９７】次に、図２３（Ｃ）に示すように、半導体
基板１６１全面上にスパッタリングにより厚さ０．０４
μｍのＮｂ膜１６５を形成する。次に、図２３（Ｄ）に
示すように、コリメーションスパッタリングにより厚さ
０．４μｍのＣｕＯ膜１６６を形成する。続いて、図２
３（Ｅ）に示すように、ポリッシングによって溝１６３
内に形成された以外のＣｕＯ膜を除去し、ＣｕＯ配線１
６６を形成する。なお、ＣｕＯ膜およびＮｂ膜１６５の
ポリッシングについては、ｐＨ約８．５のアルカリ性の
コロイダルシリカを研磨液として用い、研磨布には発泡
ポリウレタンの比較的柔らかいパッドを用いた。また、
ポリッシング時に半導体基板にかかる荷重は約３０g/cm
2 とし、研磨液の供給量は２００ml/minとし、半導体基
板およびターンテーブルの回転速度は１００ｒｐｍとす
る。このときのＣｕＯ膜のポリッシング速度は０．８μ
ｍ/minとなる。また、ＳｉＯ2 膜１６２の凸部分のみに
残置されたＣ膜１６３は、この条件ではほとんどポリッ
シュされないので、ポリッシングをその部分で止めるポ
リッシングストッパーとなる。
【００９８】次に、図２３（Ｆ）に示すように、Ｈ2 ２
０％、Ａｒ８０％の還元ガス雰囲気中で５００℃、３０
分の熱処理を施すことによりＣｕＯ配線１６６を還元し
てＣｕ配線１６７を形成する。次に、図２３（Ｇ）に示
すように、ＷＦ6 およびＳｉＨ4 を用いた選択ＣＶＤ法
により、Ｃｕ配線１６７上のみに厚さ０．０５μｍのＷ
膜１６８を形成する。このとき、Ｗ膜１６８がＳｉＯ2
膜１６２の凸部分よりも突出した場合は、再びポリッシ
ングにより余分なＷ膜を除去し、平坦化を行ってもよ
い。最後に、図２３（Ｈ）に示すように、酸素プラズマ
による灰化により、Ｃ膜１６３を除去する。Ｃ膜１６３
はＣｕＯ配線１６６の還元前に酸素プラズマにより除去
してもよい。
【００９９】このように形成された配線においては、図
２４に示すように、半導体基板上に形成されたシリコン
酸化膜１７１上に溝１７２が形成されており、溝の側壁
１７３および底面１７４にはＮｂ膜１７５が形成されて
いる。その中にＣｕ配線１７６が形成され、さらに配線
の上面１７７にはＷ膜１７８が形成されている。ここ
で、配線上面１７７と溝の側面１７３との接点をＰと
し、溝の側面１７３と配線上面１７７のＰにおける接線
Ｘとのなす角度をθとする。また、配線上面１７７の頂
点における接線Ｙと配線上面１７７とのなす角度をθ´
とする。このとき、配線上面１７７は上に凸の形状であ
る曲線となり、Ｐは溝の側面１７３の上端Ｑと下端Ｒと
の間に必ず存在する。これは、ＣｕＯを熱処理によって
Ｃｕに還元した際に体積の収縮が起き、その際、表面積
を小さくしようとする力が働いて、表面すなわち配線上
面１７７は円に近い形状となる。これによりＰはＱとＲ
との間に存在することになる。また、この場合、θとθ
´には、０＜θ＜９０°かつθ＜θ´なる関係がある。
【０１００】本実施例で示した方法によると、例えばθ
は１６°、θ´は４７°となる。θおよびθ´は、形成
する金属の酸化物の組成、配線の金属とバリアメタルと
の密着性、並びに金属酸化物の成膜方法に依存し、適宜
変えることが可能である。配線上面１７７は上に凸の形
状の曲線となるが、配線断面形状が円に近くなるほど応
力集中が起こり難い。さらに、上面に高融点金属である
Ｗを被覆することにより、配線自身にかかるストレスを
小さくすることができ、信頼性に優れた配線を得ること
ができる。また、配線材料の拡散防止のための異種金属
を被覆した場合、被覆した金属との境界面すなわちＰ−
Ｑ間が拡散経路となるが、本実施例によると、Ｐ＝Ｑで
ある従来の形状に比較して、拡散の起こりにくいことが
判る。このように、ＥＭ耐性、ＳＭ耐性に優れ、かつ電
気抵抗の小さい電極・配線が得られる。さらに、図２３
に示した工程を繰り返すことにより、多層配線構造を形
成することができる。
【０１０１】また、ここでは、上層のＷの形成において
選択ＣＶＤ法を用いたが、無電解メッキ法を用いてもよ
い。上層の金属はＷに限らずＣｒ，Ｐｄでもよい。 実施例３ 従来の配線の形成においては、配線材料がＣｕである場
合、Ｃｕの拡散がＳｉＯ2 膜中で非常に速いことが問題
となる。図２５に示すように、従来のＡｌ配線と同様に
半導体基板１８１上に形成されたシリコン酸化膜１８２
上に直接Ｃｕ配線１８３を形成した場合、Ｃｕ原子１８
４のシリコン酸化膜１８２への拡散は低温（常温）でも
進行し、Ｃｕ配線１８３中のＣｕ原子１８４が絶縁膜の
深部まで拡散して素子が動作不良を起こす。
【０１０２】これを解決する方法として、図２６に示す
ように、ＳｉＯ2 膜１８２とＣｕ配線１８３の間に拡散
バリアとなるバリアメタル膜１８５を形成する方法があ
る。しかしながら、一般に、バリアメタルは多結晶であ
り、高温の工程を経ると結晶粒界からＣｕ原子１８４が
拡散する。この現象は溝への埋込配線においても同様で
あり、大きな問題である。
【０１０３】本発明の第１３の実施例では、半導体基板
上に形成された絶縁膜上に、バリア層および接着層とな
る金属層または窒化金属層と、配線または電極となる金
属酸化膜を形成し、これに還元雰囲気中で熱処理を施
し、電極または配線を形成することを特徴とする。
【０１０４】金属層または窒化金属層の金属または窒化
金属は多結晶であり、拡散は結晶粒界で最も速い。金属
酸化物が還元して金属となるとき、金属と化合していた
酸素の一部は、金属層または窒化金属層の結晶粒界を拡
散経路とし、金属層または窒化金属層の結晶粒界を酸化
する。一般に、金属酸化物または窒化酸化物は、金属よ
りも結晶構造が緻密で拡散のバリアとして優れているこ
とが知られている。また、本発明によれば、拡散の経路
となる結晶粒界を優先的に塞ぐので、拡散を抑制するこ
とができる。さらに、このときのバリア層の酸化は、結
晶粒界に沿って起こるので、バリア層の結晶そのものの
酸化を抑えることができ、多層配線構造を形成したとき
のコンタクト部分の抵抗が上らずに拡散を抑制すること
ができる。
【０１０５】図２７（Ａ）〜（Ｅ）は、本発明の第１３
の実施例に係る金属配線の形成工程を示す断面図であ
る。まず、図２７（Ａ）に示すように、シリコンからな
る半導体基板１９１上に厚さ１．０μｍの熱酸化ＳｉＯ
2 膜１９２を形成し、その上にフォトリソグラフィー法
によりＳｉＯ2 膜１９２上にレジストパターンを形成し
た後、これをマスクにしてＲＩＥによりＳｉＯ2 膜１９
２をエッチングし、続いて、レジストパターンを灰化し
て、幅０．３μｍ、深さ０．４μｍの溝１９３を形成す
る。次いで、図２７（Ｂ）に示すように、半導体基板全
面にスパッタリングにより厚さ０．０４μｍのＮｂ膜１
９４を形成する。
【０１０６】次に、図２７（Ｃ）に示すように、コリメ
ーションスパッタにより厚さ０．４μｍのＣｕＯ膜１９
５を形成する。続いて、図２７（Ｄ）に示すように、ポ
リッシングによって溝１９３内部以外のＣｕＯ膜１９５
を除去してＣｕＯ配線１９６を形成する。ＣｕＯ膜１９
５およびＮｂ膜１９４のポリッシングについては、ｐＨ
約８．５のアルカリ性のコロイダルシリカを研磨液とし
て用い、研磨布には不織布からなるパッドを用いた。ポ
リッシング時の半導体基板にかかる荷重は１００g/cm2
とし、研磨液の供給量は２００ml/minとし、半導体基板
およびターンテーブルの回転速度は１００ｒｐｍであ
る。このときのＣｕＯ膜のポリッシング速度は０．８μ
ｍ/minとなる。
【０１０７】次に、図２７（Ｅ）に示すように、Ｈ2 ２
０％、Ａｒ８０％の還元ガス雰囲気中で５００℃、３０
分の熱処理を施すことによりＣｕＯ配線１９６を還元し
てＣｕ配線１９７を形成する。
【０１０８】このように形成された配線においては、図
２８に示すように、半導体基板上に形成されたシリコン
酸化膜２０１上に溝２０２が形成されており、溝の側壁
２０３および底面２０４にはＮｂ膜２０５が形成されて
いる。その中にＣｕ配線２０６が形成されている。図２
７（Ａ）〜（Ｅ）に示す方法により、Ｎｂ膜２０５の結
晶粒界２０７にはＮｂＯ２０８が形成されている。
【０１０９】図２９および図３０は、Ｃｕ／Ｎｂ／Ｓｉ
Ｏ2 の積層構造薄膜をＡＥＳ（オージェ電子分光分析装
置）により元素分析したときの深さ方向のプロファイル
を示すものである。左側から最表面層であるＣｕを示
し、右側が下地層であるＳｉＯ2 を示す。図２９は、従
来の形成方法により得られた配線の構造、すなわち、Ｓ
ｉＯ2 膜の上にＮｂ膜とＣｕ膜を連続的に形成し、５０
０℃、Ａｒ／Ｈ2 （２０％）の雰囲気中で熱処理を行っ
て得られた配線の構造の深さ方向プロファイルを示すも
のである。一方、図３０は本発明の形成方法により得ら
れた配線の構造、すなわち、ＳｉＯ2 膜の上にＮｂ膜を
形成し、その上にＣｕＯ膜を形成し、その後、５００
℃、Ａｒ／Ｈ2 （２０％）の雰囲気中で熱処理を行って
ＣｕＯをＣｕに還元して得られた配線の深さ方向のプロ
ファイルを示すものである。
【０１１０】図３０に示す本発明にかかる配線では、Ｃ
ｕ層下のＮｂ層の表面にＯが存在しているのが見られ、
Ｎｂ表面がＣｕＯ還元により酸化しているのが判る。上
述した従来の配線と本発明にかかる配線のＳｉＯ2 への
Ｃｕの拡散をＳＩＭＳ（二次イオン質量分析装置）によ
り調べたところ、従来の配線では８５０℃での熱処理に
よりＣｕがＳｉＯ2 へ拡散しているのが観察されたが、
本発明にかかる配線では上記熱処理においてもＣｕの拡
散は観察されなかった。また、本発明にかかる配線で
は、多層配線構造を形成したときのコンタクト抵抗は従
来の方法で形成したときと同等であり、Ｎｂの酸化によ
る抵抗増加は見られなかった。なお、バリアメタルとし
ては、Ｎｂの他にＷ，Ｍｏ，Ｃｒ，Ｖ，Ｔａ，Ｔｉ，Ｚ
ｒ，Ｈｆ等を用いることができる。
【０１１１】図３１は本発明の第１４の実施例に係る金
属配線を示す断面図である。シリコンからなる半導体基
板２１１上に形成されたシリコン酸化膜２１２上にバリ
アメタル（ＴｉＮ０．０８μｍ／Ｔｉ０．０２μｍ）膜
２１３とＣｕＯを形成し、これを還元してなる厚さ０．
３０μｍのＣｕ膜２１４からなる幅０．３μｍ、厚さ
０．４μｍの配線が形成されている。この配線は、シリ
コン酸化膜２１２上にバリアメタル膜２１３とＣｕＯ膜
とを全面に形成し、フォトリソグラフィー法によりレジ
ストをパターニングし、１８０℃におけるＲＩＥとＯ2
アッシャーによりＣｕＯ／ＴｉＮ／Ｔｉ配線を形成した
後、還元雰囲気中の熱処理を施すことにより形成する。
バリアメタルであるＴｉＮは、柱状の多結晶構造をして
おり、その結晶粒界にはＣｕＯがＣｕに還元された時に
形成されたＴｉの窒化酸化物が存在している。本実施例
に示した配線構造においても、コンタクト抵抗を増加さ
せずにＣｕの下地への拡散を従来例と比べて抑制するこ
とができる。このように、ＳＭ耐性、ＥＭ耐性に優れ、
かつ電気抵抗の小さい電極や配線が得られる。 実施例４ 本発明において、酸素雰囲気中でのＣｕＯ膜のスパッタ
リング成膜には、高速で高真空中での成膜が可能なマグ
ネトロンスパッタリング装置を用いることができる。マ
グネトロンスパッタリングでは、Ｃｕ原子はあらゆる方
向から基板上に飛翔してくるため、形成される膜の形状
は見込み角によって決まり、図３２に示す形状となり易
い。すなわち、溝が形成された基板上に形成された絶縁
膜２２１上にＣｕＯ膜２２２を形成すると、オーバーハ
ング形状２２３となり、中心にはボイド２２４が発生し
易い。このため、ＣｕＯ膜を溝の中に均一に埋め込むよ
うに形成することが困難となる。
【０１１２】一方、スパッタリングターゲットと基板と
の間にコリメータを配置し、金属原子の基板への入射角
度が基板に対して９０°に近い角度となるように方向性
を制御してスパッタリングを行う、いわゆるコリメーシ
ョンスパッタリングにより、金属膜を溝の中に均一に埋
め込むように形成する方法がある。
【０１１３】しかしながら、この方法を用いてＣｕＯ膜
を成膜すると、図３３に示すように、溝２３３の中央部
には絶縁膜２３１の凸部に形成されたＣｕＯ膜２３２と
同程度の密度のＣｕＯ膜が形成されるが、入射角度が基
板に対して９０°に近い角度であるため、溝の側壁部に
は低い密度のＣｕＯ膜２３４しか形成されない。このよ
うな低い密度のＣｕＯ膜２３４は、溝の中央部に形成さ
れたＣｕＯ膜よりエッチング速度が非常に速いので、得
られる配線の側壁部分にボイドが発生し、信頼性が劣る
ことになる。また、ＣｕＯ膜を還元してＣｕ膜とする際
にも、収縮により配線の側壁部分にボイドが形成される
ことを確認した。図３４は溝が形成された基板に垂直な
方向から原子が堆積する様子を表している。ここで、基
板表面での原子マイグレーションはないものとする。例
えば、ＣｕＯ２４１を堆積すると基板に平行な面２４２
には系のエネルギーが低くなるように稠密面が形成さ
れ、この部分の膜の密度は比較的高い。それに対して、
基板に垂直な面２４３はＣｕＯが十分に詰まっていない
状態となり、密度が低い膜が形成される。これは通常の
マグネトロンスパッタリングにおいても発生する。この
問題は、ＶＩＡホールやキャパシタの電極の製造におけ
る溝や穴に埋め込む工程では重大な問題となる。
【０１１４】本発明の第１５の実施例では、基板を揺動
させることにより、溝の側壁にも均一に薄膜を形成する
ようにしている。すなわち、基板を揺動させて、原子
（粒子）の入射方向と基板表面とのなす角θを９０°に
近づけて原子を稠密に堆積させて高い密度の膜を形成す
る。
【０１１５】図３５（Ａ）は、本発明の第１５の実施例
において使用されるスパッタリング装置の概要を示す図
である。図中２５１は真空チャンバを示す。真空チャン
バ２５１内の下方にはターゲット２５２が設置されてお
り、その上方にはターゲット２５２と対面するようにし
て基板ホルダー２５３ａが設置され、この基板ホルダー
２５３ａ上に半導体基板２５３が静電チャック（図示せ
ず）により固定されている。ターゲット２５２と半導体
基板２５３との距離は従来よりも大きく約６００mmとす
る。さらに、真空チャンバ２５１内の真空度は従来より
も一桁低い約０．０３Ｐａとする。このようにすること
によって、ターゲット２５２から半導体基板２５３に飛
翔する原子の入射方向２５４は、図３５（Ａ）に示すよ
うに、ほぼターゲット面２５５に垂直な方向となる。こ
のとき、半導体基板２５３を揺動させる。
【０１１６】ここで、揺動とは、図３５（Ｂ）に示すよ
うに、基板中心軸回転モータ２５７により半導体基板２
５３をその中心軸２５６に関して１０ｒｐｍで回転させ
ながら原子の入射方向２５４ａと基板中心軸２５６の方
向２５４ｂとのなす角θを回転モータ２５８により０°
から±９０°の範囲（±９０°は含まない）、より好ま
しくは、０°から±４５°の範囲で１°/secの速度で変
化させることをいう。また、原子の入射方向を制御する
方法としては、ターゲット２５２と半導体基板２５３と
の間にコリメータを挿入して行うコリメーションスパッ
タリングを用いてもよい。なお、半導体基板２５３の回
転数、傾斜角、並びに回転速度は適宜選択することがで
きる。例えば、初めになす角θを０°から±４５°の範
囲で変化させて溝の側壁にある程度被着させておき、次
になす角θを０°に固定して成膜してもよい。また、半
導体基板２５３を揺動させる場合、半導体基板２５３を
その中心軸２５６に関して回転させると共に図示しない
モータにより中心軸２５６をターゲット面２５５に垂直
な軸の回りに上記角度θを徐々に減少させながら回転
（歳差運動）させてもよい。
【０１１７】図３６（Ａ）〜（Ｄ）は、図３５に示す装
置を用いたＣｕ配線の形成工程を示す断面図である。ま
ず、図３６（Ａ）に示すように、半導体基板２６１上に
形成されたシリコン酸化膜２６２上に幅０．６μｍ、深
さ０．４μｍの溝２６３を形成する。その上にＣｕの拡
散バリアである厚さ０．０４μｍのＮｂ膜２６４を形成
する。次に、図３６（Ｂ）に示すように、図３５に示す
スパッタリング装置においてＣｕターゲットを用い、Ａ
ｒガスとＯ2 ガスを導入して化成スパッタリングを行い
厚さ０．０４μｍのＣｕＯ膜２６５を形成する。このと
き、溝２６３内のＣｕＯ膜にはボイドは生成されなかっ
た。
【０１１８】次に、図３６（Ｃ）に示すように、コロイ
ダルシリカを用いたＣＭＰ（ケミカルメカニカルポリッ
シュ）により溝２６３内部以外のＣｕＯ膜２６５および
Ｎｂ膜２６４を除去してＣｕＯ配線２６６を形成する。
このとき、溝２６３の側壁部には空隙は確認されなかっ
た。最後に、Ａｒ８０％、Ｈ2 ２０％１気圧の還元雰囲
気中で、５００℃、３０分の熱処理を施し、図３６
（Ｄ）に示すように、Ｃｕ配線２６７を形成する。この
ようにして形成したＣｕ配線の比抵抗は１．８μΩ／cm
であり、溝の側壁部の空隙は生じなかった。
【０１１９】なお、本発明は上記実施例に限定されな
い。例えば、金属酸化膜とは酸素を１０％以上含むよう
な金属膜を指す。本実施例ではＣｕ配線の形成工程につ
いて説明したが、埋め込み配線の形成方法であれば配線
材料がＡｌ，Ａｇでも適用することができる。また、多
層配線間のコンタクトの形成においても、ボイドのない
高い密度の電極を形成できる。このようにして、ＥＭ耐
性が高く、信頼性の高い配線または電極を形成すること
ができる。
【０１２０】
【発明の効果】以上説明したように、本発明は、基板上
に標準自由化エネルギーの低下が水素および炭素の酸化
物よりも小さい金属酸化膜を形成し、この基板に水素ま
たは炭素を含む還元ガス雰囲気中で熱処理を施す等によ
り金属酸化膜を還元して金属酸化膜を構成する主たる金
属からなる電極または配線を形成しているので、不純物
等に起因する電気抵抗の増大を招かずに、ＥＭ耐性，Ｓ
Ｍ耐性に優れた電極または金属配線を得ることができ
る。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は本発明の第１の実施例に係る
金属配線の形成工程を示す断面図。
【図２】本発明の第１の実施例に使用されるダウンフロ
ーＣＶＤ装置を示す概略構成図。
【図３】本発明の第１の実施例に使用される他のダウン
フローＣＶＤ装置を示す概略構成図。
【図４】本発明の第１の実施例に使用されるポリッシン
グ装置を示す概略構成図。
【図５】図５のポリッシング装置のポリッシング部を示
す概略構成図。
【図６】ポリッシングのメカニズムを説明するための
図。
【図７】（Ａ），（Ｂ）は本発明の効果を説明するため
の図。
【図８】（Ａ）〜（Ｄ）は本発明の第２の実施例に係る
金属配線の形成工程を示す断面図。
【図９】本発明の第２の実施例に使用されるプラズマＣ
ＶＤ装置を示す概略構成図。
【図１０】（Ａ）〜（Ｅ）は本発明の第３の実施例に係
る金属配線の形成工程を示す断面図。
【図１１】本発明の第３の実施例に使用されるプラズマ
ＣＶＤ装置を示す概略構成図。
【図１２】（Ａ）〜（Ｅ）は本発明の第４の実施例に係
る金属配線の形成工程を示す断面図。
【図１３】（Ａ）〜（Ｅ）は本発明の第５の実施例に係
る金属配線の形成工程を示す断面図。
【図１４】本発明の第５の実施例に使用されるバイアス
スパッタリング装置を示す概略構成図。
【図１５】（Ａ）〜（Ｅ）は本発明の第６の実施例に係
る金属配線の形成工程を示す断面図。
【図１６】（Ａ）〜（Ｆ）は本発明の第７の実施例に係
る金属配線の形成工程を示す断面図。
【図１７】（Ａ）〜（Ｅ）は本発明の第８の実施例に係
るメモリセルの形成工程を示す断面図。
【図１８】（Ａ）〜（Ｅ）は本発明の第９の実施例に係
るコンタクト電極の形成工程を示す断面図。
【図１９】（Ａ）〜（Ｅ）は本発明の第１０の実施例に
係る金属配線の形成工程を示す断面図。
【図２０】（Ａ）〜（Ｇ）は本発明の第１１の実施例に
係る金属配線の形成工程を示す断面図。
【図２１】従来の方法により得られた金属配線を示す断
面図。
【図２２】従来の方法により得られた金属配線を示す断
面図。
【図２３】（Ａ）〜（Ｈ）は本発明の第１２の実施例に
係る金属配線の形成工程を示す断面図。
【図２４】本発明の第１２の実施例に係る形成工程によ
り得られた金属配線を示す断面図。
【図２５】従来の方法により得られた金属配線を示す断
面図。
【図２６】従来の方法により得られた金属配線を示す断
面図。
【図２７】（Ａ）〜（Ｅ）は本発明の第１３の実施例に
係る金属配線の形成工程を示す断面図。
【図２８】本発明の第１３の実施例に係る形成工程によ
り得られた金属配線を示す断面図。
【図２９】従来の方法により得られた金属配線の深さ方
向におけるＡＥＳ元素分析結果を示すグラフ。
【図３０】本発明の第１３の実施例に係る形成工程によ
り得られた金属配線の深さ方向におけるＡＥＳ元素分析
結果を示すグラフ。
【図３１】本発明の第１４の実施例に係る金属配線を示
す断面図。
【図３２】通常のスパッタリング装置により得られた金
属膜の被着状態を示す図。
【図３３】通常のスパッタリング装置により得られた金
属膜の被着状態を示す図。
【図３４】溝内における金属原子の堆積の状態を示す模
式図。
【図３５】（Ａ），（Ｂ）は本発明の第１５の実施例に
おいて使用されるスパッタリング装置の概要を示す図。
【図３６】（Ａ）〜（Ｄ）は図３５に示す装置を用いた
Ｃｕ配線の形成工程を示す断面図。
【図３７】（Ａ）〜（Ｅ）は従来の金属配線の形成工程
を示す断面図。
【符号の説明】
１，３１，５１，６１，７１，８１，９１，１０１，１
１１，１２１，１３１，１６１，１８１，１９１，２１
１，２５３，２６１…半導体基板、２，３２…ＢＰＳＧ
膜、３，３３，５３，６３，７３，８５，１２４，１３
３，１４２，１６４，１７２，１９３，２０２，２３
３，２６３…溝、４，３４，５５，６５，７５，８６，
９４，１２５，１３５，１６６，１９５、２６５…Ｃｕ
Ｏ膜、５，３５，５６，６６，７６，８７，１２７，１
３８，１４４，１５４，１６７，１７６，１８３，１９
７，２０６，２６７…Ｃｕ配線、６，３６，７９，２５
１…チャンバ、７，３７…ヒータ、８…シャワーノズ
ル、９，４５…容器、１０，１４，４０，４３…配管、
１１，４２…マイクロ波電源、１２…導波管、１３，３
９…有機物ソース、１５…ロード部、１６…ポリッシン
グ部、１７…アンロード部、１８…ブラシ水洗部、１９
…純水供給パイプ、２０…トップリング、２１…研磨液
供給液パイプ、２２…ターンテーブル、２３…研磨粒
子、２４…クロス、４１，６８，７７…マッチングボッ
クス、５２，６２，７２，８２，９２，１０６，１１
４，１２２，１３２，１４１，１７１，１８２，２０
１，２１２…シリコン酸化膜、５４，６４，７４，９３
…ＴｉＮ膜、６７，２５２…Ｃｕターゲット、７８…高
周波電源、８３…アルミニウム酸化膜、８４，９６…レ
ジストパターン、９５…炭素膜、９７，２１４，２２
２，２３２，２３４…Ｃｕ膜、１０２，１１２…熱酸化
膜、１０３…ゲート絶縁膜、１０４…ゲート電極、１０
５ａ…ソース領域、１０５ｂ…ドレイン領域、１０７…
ストレージ・ノード・コンタクト、１０８…多結晶シリ
コン膜、１０９…キャパシタ絶縁膜、１１０，１１７…
Ｎｉ膜、１１３…拡散層領域、１１５…コンタクトホー
ル、１１６…ＮｉＯ膜、１１８…Ｎｉ2 Ｓｉ膜、１１９
…コンタクト電極、１２３，１３４，１６５，１７５，
１９４，２０５，２６４…Ｎｂ膜、１２６，１３７…Ｔ
ｉ膜、１２８，１３９…ＴｉＯ膜、１３６，１９６，２
６６…ＣｕＯ配線、１４３，１５６，１５７，１８５，
２１３…バリアメタル膜、１４５…キズ、１５１…Ｃｕ
配線の上面、１５２，１７３，２０３…溝の側壁、１５
３…接触部分、１５８…界面、１５９，２２１，２３１
…絶縁膜、１６２，１９２…熱酸化ＳｉＯ2 膜、１６３
…Ｃ膜、１６８，１７８…Ｗ膜、１７４，２０４…底
面、１７７…配線の上面、１８４，２４１…Ｃｕ原子、
２０７…結晶粒界、２０８…ＮｂＯ、２２４…ボイド、
２５４…入射方向、２５５…ターゲット面、２５６…中
心軸、２５７…基板中心軸回転モータ、２５８…回転モ
ータ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須黒 恭一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 宮島 秀史 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 和田 純一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に形成された絶縁膜上に標準
    自由エネルギーの低下が水素または炭素の酸化物の標準
    自由エネルギーの低下より小さい金属酸化物からなる金
    属酸化膜を形成する工程と、 前記金属酸化膜を還元して前記金属酸化物を構成する主
    たる金属からなる電極配線層を形成する工程と、 を具備する半導体装置の製造方法。
  2. 【請求項２】半導体基板上に凹部を有する絶縁膜を形成
    する工程と、 前記絶縁膜全面に標準自由エネルギーの低下が水素また
    は炭素の酸化物の標準自由エネルギーの低下より小さい
    金属酸化物からなる金属酸化膜を形成して前記凹部に前
    記金属酸化膜を埋め込む工程と、 前記凹部以外の領域に形成された前記金属酸化膜を除去
    する工程と、 前記金属酸化膜を還元して前記金属酸化物を構成する主
    たる金属からなる電極配線層を形成する工程と、 を具備する半導体装置の製造方法。
  3. 【請求項３】 前記半導体基板上への前記金属酸化膜の
    形成は、前記基板をスパッタリングされる粒子の入射方
    向に対して−９０°より大きく＋９０°より小さい範囲
    で揺動させながら回転させてスパッタリングすることに
    より行われる請求項１記載の方法。
  4. 【請求項４】 半導体基板と、この半導体基板上に形成
    され、表面に凹部が形成された絶縁膜と、前記凹部な内
    面に形成された第１の障壁層と、前記凹部内に埋め込ま
    れ、かつ上面が凸状の曲面を有すると共に前記凹部の側
    壁部の第１の障壁層表面と接点を有する金属層からなる
    電極配線層と、この電極配線層上に被覆された第２の障
    壁層とを具備することを特徴とする半導体装置。
  5. 【請求項５】 半導体基板と、この半導体基板上に形成
    された絶縁膜と、この絶縁膜上に形成された障壁層と、
    この障壁層上に形成された電極配線層とを具備し、この
    電極配線層と前記障壁層との界面に沿って酸素が存在す
    ることを特徴とする半導体装置。
  6. 【請求項６】 前記障壁層は多結晶物質からなり、粒界
    に沿って酸素が存在する請求項５記載の半導体装置。
JP5183880A 1992-07-31 1993-07-26 半導体装置およびその製造方法 Expired - Fee Related JP2885616B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP5183880A JP2885616B2 (ja) 1992-07-31 1993-07-26 半導体装置およびその製造方法
US08/099,695 US5424246A (en) 1992-07-31 1993-07-30 Method of manufacturing semiconductor metal wiring layer by reduction of metal oxide
DE4325706A DE4325706C2 (de) 1992-07-31 1993-07-30 Verfahren zur Herstellung einer Halbleiteranordnung
KR1019930014865A KR0143055B1 (ko) 1992-07-31 1993-07-31 반도체장치의 제조방법
US08/405,948 US5561082A (en) 1992-07-31 1995-03-17 Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US08/659,389 US5731634A (en) 1992-07-31 1996-06-06 Semiconductor device having a metal film formed in a groove in an insulating film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20557992 1992-07-31
JP4-205579 1992-07-31
JP5183880A JP2885616B2 (ja) 1992-07-31 1993-07-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0697160A true JPH0697160A (ja) 1994-04-08
JP2885616B2 JP2885616B2 (ja) 1999-04-26

Family

ID=26502146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5183880A Expired - Fee Related JP2885616B2 (ja) 1992-07-31 1993-07-26 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5424246A (ja)
JP (1) JP2885616B2 (ja)
KR (1) KR0143055B1 (ja)
DE (1) DE4325706C2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321197A (ja) * 1994-05-20 1995-12-08 Nec Corp 半導体集積回路の配線構造およびその製造方法
JPH10154709A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 半導体装置の製造方法
JPH10251850A (ja) * 1997-03-18 1998-09-22 Mitsubishi Electric Corp Ｃｕ成膜用ＣＶＤ装置
US6294467B1 (en) 1998-03-18 2001-09-25 Nec Corporation Process for forming fine wiring
US6309970B1 (en) 1998-08-31 2001-10-30 Nec Corporation Method of forming multi-level copper interconnect with formation of copper oxide on exposed copper surface
JP2004087807A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2004200707A (ja) * 2004-01-30 2004-07-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2006179950A (ja) * 2006-02-15 2006-07-06 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007043183A (ja) * 2006-09-05 2007-02-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007162068A (ja) * 2005-12-13 2007-06-28 Tokyo Electron Ltd 半導体製造装置及び半導体装置の製造方法
JP2008294201A (ja) * 2007-05-24 2008-12-04 Fujitsu Ltd 抵抗変化メモリ装置の製造方法
JP2010153897A (ja) * 2010-02-22 2010-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8129275B2 (en) 1998-07-24 2012-03-06 Renesas Electronics Corporation Process for manufacturing semiconductor integrated circuit device
JP2012527759A (ja) * 2009-05-19 2012-11-08 クロメック リミテッド 半導体素子接点
JP2014029983A (ja) * 2012-07-05 2014-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
KR20180107729A (ko) * 2017-03-22 2018-10-02 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2021511683A (ja) * 2018-01-29 2021-05-06 レイセオン カンパニー Ｉｉｉ−ｖ族電界効果トランジスタのゲート構造を形成する方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302599A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置およびその製造方法
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
US5994241A (en) * 1996-07-31 1999-11-30 International Business Machines Corporation Method of forming conductive lines on a semiconductor wafer
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
US6547934B2 (en) * 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6258717B1 (en) 1999-07-30 2001-07-10 International Business Machines Corporation Method to produce high quality metal fill in deep submicron vias and lines
WO2001013426A1 (en) * 1999-08-18 2001-02-22 Steag Rtp Systems, Inc. Method of producing copper features on semiconductor wafers
US6395642B1 (en) * 1999-12-28 2002-05-28 Taiwan Semiconductor Manufacturing Company Method to improve copper process integration
US6444567B1 (en) 2000-01-05 2002-09-03 Advanced Micro Devices, Inc. Process for alloying damascene-type Cu interconnect lines
US6689689B1 (en) 2000-01-05 2004-02-10 Advanced Micro Devices, Inc. Selective deposition process for allowing damascene-type Cu interconnect lines
US6455425B1 (en) 2000-01-18 2002-09-24 Advanced Micro Devices, Inc. Selective deposition process for passivating top interface of damascene-type Cu interconnect lines
US6319819B1 (en) 2000-01-18 2001-11-20 Advanced Micro Devices, Inc. Process for passivating top interface of damascene-type Cu interconnect lines
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6602653B1 (en) * 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods
TW523792B (en) * 2000-09-07 2003-03-11 Toshiba Corp Semiconductor device and its manufacturing method
US6451685B1 (en) 2001-02-05 2002-09-17 Micron Technology, Inc. Method for multilevel copper interconnects for ultra large scale integration
DE10221503A1 (de) * 2002-05-14 2003-11-27 Infineon Technologies Ag Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
US7540935B2 (en) * 2003-03-14 2009-06-02 Lam Research Corporation Plasma oxidation and removal of oxidized material
ATE474071T1 (de) * 2003-08-11 2010-07-15 Honeywell Int Inc Target/trägerplatte-konstruktionen und herstellungsverfahren dafür
US7279417B1 (en) * 2004-02-03 2007-10-09 Novellus Systems, Inc. Use of metallocenes to inhibit copper oxidation during semiconductor processing
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7977152B2 (en) * 2008-05-10 2011-07-12 Intermolecular, Inc. Non-volatile resistive-switching memories formed using anodization
CA2757872C (en) * 2009-04-28 2019-03-26 Ferrotec (Usa) Corporation Lift-off deposition system featuring a density optimized hula substrate holder in a conical deposition chamber
WO2014130002A2 (en) 2012-10-31 2014-08-28 Hewlett-Packard Development Company, L.P. A heating element for a printhead

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0042926A1 (en) * 1980-07-01 1982-01-06 Rockwell International Corporation Aluminum to aluminum ohmic contacts, multilevel interconnections
US4557036A (en) * 1982-03-31 1985-12-10 Nippon Telegraph & Telephone Public Corp. Semiconductor device and process for manufacturing the same
US4511601A (en) * 1983-05-13 1985-04-16 North American Philips Corporation Copper metallization for dielectric materials
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
JPS62102559A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体装置及び製造方法
JPS62128116A (ja) * 1985-11-28 1987-06-10 Mitsubishi Electric Corp 半導体装置の製造方法
DE3785506T2 (de) * 1986-07-29 1993-08-12 Tdk Corp Halbleitende keramische zusammensetzung, sowie kondensator aus halbleitender keramik.
JP2823856B2 (ja) * 1987-08-17 1998-11-11 マツダ株式会社 エンジンの電子燃料噴射装置
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
JPH01298742A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置
KR920004538B1 (ko) * 1988-08-11 1992-06-08 삼성전자 주식회사 반도체장치의 제조방법
JPH03155138A (ja) * 1989-11-14 1991-07-03 New Japan Radio Co Ltd Ｍｏｓｆｅｔの製造方法
JPH03171739A (ja) * 1989-11-30 1991-07-25 Toshiba Corp バイポーラトランジスタ
JP2736370B2 (ja) * 1990-05-10 1998-04-02 日本電気株式会社 半導体装置とその製造方法
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JPH04171921A (ja) * 1990-11-06 1992-06-19 Mitsubishi Electric Corp 半導体装置
EP0496169A1 (en) * 1991-01-25 1992-07-29 AT&T Corp. Method of integrated circuit fabrication including filling windows with conducting material
JPH05109715A (ja) * 1991-10-16 1993-04-30 Nec Corp 半導体装置の製造方法
ES2109465T3 (es) * 1992-09-22 1998-01-16 Streng Plastic Ag Union por soldadura termoelectrica de materias termoplasticas.

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321197A (ja) * 1994-05-20 1995-12-08 Nec Corp 半導体集積回路の配線構造およびその製造方法
JPH10154709A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 半導体装置の製造方法
JPH10251850A (ja) * 1997-03-18 1998-09-22 Mitsubishi Electric Corp Ｃｕ成膜用ＣＶＤ装置
US6294467B1 (en) 1998-03-18 2001-09-25 Nec Corporation Process for forming fine wiring
US8129275B2 (en) 1998-07-24 2012-03-06 Renesas Electronics Corporation Process for manufacturing semiconductor integrated circuit device
US6309970B1 (en) 1998-08-31 2001-10-30 Nec Corporation Method of forming multi-level copper interconnect with formation of copper oxide on exposed copper surface
JP2004087807A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 半導体装置及びその製造方法
JP2004200707A (ja) * 2004-01-30 2004-07-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007162068A (ja) * 2005-12-13 2007-06-28 Tokyo Electron Ltd 半導体製造装置及び半導体装置の製造方法
JP2006179950A (ja) * 2006-02-15 2006-07-06 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007043183A (ja) * 2006-09-05 2007-02-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2008294201A (ja) * 2007-05-24 2008-12-04 Fujitsu Ltd 抵抗変化メモリ装置の製造方法
JP2012527759A (ja) * 2009-05-19 2012-11-08 クロメック リミテッド 半導体素子接点
JP2010153897A (ja) * 2010-02-22 2010-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014029983A (ja) * 2012-07-05 2014-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
KR20180107729A (ko) * 2017-03-22 2018-10-02 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2021511683A (ja) * 2018-01-29 2021-05-06 レイセオン カンパニー Ｉｉｉ−ｖ族電界効果トランジスタのゲート構造を形成する方法

Also Published As

Publication number Publication date
KR940006217A (ko) 1994-03-23
DE4325706C2 (de) 2002-08-29
DE4325706A1 (de) 1994-02-10
JP2885616B2 (ja) 1999-04-26
US5424246A (en) 1995-06-13
KR0143055B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
JP2885616B2 (ja) 半導体装置およびその製造方法
US5561082A (en) Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US6610596B1 (en) Method of forming metal interconnection using plating and semiconductor device manufactured by the method
US7994055B2 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
US6656841B1 (en) Method of forming multi layer conductive line in semiconductor device
US7452811B2 (en) Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US6958547B2 (en) Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6503830B2 (en) Method of manufacturing a semiconductor device
JP2005513813A (ja) 基板上に半導体集積回路用銅配線を形成する方法
JP3337876B2 (ja) 半導体装置の製造方法
KR100226742B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3449960B2 (ja) 半導体装置の製造方法
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
US7666782B2 (en) Wire structure and forming method of the same
US20010045657A1 (en) Semiconductor device and method of fabricating the same
JPH0922907A (ja) 埋め込み導電層の形成方法
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
JP2573621B2 (ja) 電気的相互接続部の製造方法
JPH09167768A (ja) 半導体装置の製造方法
US9543199B2 (en) Long-term heat treated integrated circuit arrangements and methods for producing the same
KR100443796B1 (ko) 구리 금속 배선 형성방법
KR100475529B1 (ko) 확산방지막 형성방법 및 이를 이용한 반도체 소자의금속배선 형성방법
US20050142854A1 (en) Methods for preventing copper oxidation in a dual damascene process

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees