JPH0697160A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0697160A JPH0697160A JP5183880A JP18388093A JPH0697160A JP H0697160 A JPH0697160 A JP H0697160A JP 5183880 A JP5183880 A JP 5183880A JP 18388093 A JP18388093 A JP 18388093A JP H0697160 A JPH0697160 A JP H0697160A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- cuo
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 85
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 61
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 61
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 23
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 39
- 238000004544 sputter deposition Methods 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000002245 particle Substances 0.000 claims description 7
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 52
- 238000010438 heat treatment Methods 0.000 abstract description 38
- 239000012298 atmosphere Substances 0.000 abstract description 29
- 230000009467 reduction Effects 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 14
- -1 i.e. Substances 0.000 abstract description 5
- 239000000470 constituent Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 401
- 239000010949 copper Substances 0.000 description 179
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 112
- 238000005498 polishing Methods 0.000 description 56
- 239000010410 layer Substances 0.000 description 50
- 238000009792 diffusion process Methods 0.000 description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 239000010955 niobium Substances 0.000 description 27
- 125000004429 atom Chemical group 0.000 description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 23
- 230000008569 process Effects 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 17
- 239000013078 crystal Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000007788 liquid Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 229910052720 vanadium Inorganic materials 0.000 description 7
- 239000003638 chemical reducing agent Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 229910052758 niobium Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 229910000510 noble metal Inorganic materials 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 125000004430 oxygen atom Chemical group O* 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 239000005751 Copper oxide Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 229910000431 copper oxide Inorganic materials 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 150000004820 halides Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229960004424 carbon dioxide Drugs 0.000 description 3
- 239000008119 colloidal silica Substances 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 238000000921 elemental analysis Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XNMQEEKYCVKGBD-UHFFFAOYSA-N 2-butyne Chemical compound CC#CC XNMQEEKYCVKGBD-UHFFFAOYSA-N 0.000 description 2
- LMHWKWMYVOOLPC-UHFFFAOYSA-N C1(C=CC=C1)[Cu] Chemical compound C1(C=CC=C1)[Cu] LMHWKWMYVOOLPC-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910001923 silver oxide Inorganic materials 0.000 description 2
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YWWDBCBWQNCYNR-UHFFFAOYSA-N trimethylphosphine Chemical compound CP(C)C YWWDBCBWQNCYNR-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYXHVRARDIDEHS-QGTKBVGQSA-N (1z,5z)-cycloocta-1,5-diene Chemical compound C\1C\C=C/CC\C=C/1 VYXHVRARDIDEHS-QGTKBVGQSA-N 0.000 description 1
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- IUBQHQZDPKDFTE-UHFFFAOYSA-N CC#CC.[Cu] Chemical compound CC#CC.[Cu] IUBQHQZDPKDFTE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101150097381 Mtor gene Proteins 0.000 description 1
- 229920005830 Polyurethane Foam Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- ZKXWKVVCCTZOLD-FDGPNNRMSA-N copper;(z)-4-hydroxypent-3-en-2-one Chemical compound [Cu].C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O ZKXWKVVCCTZOLD-FDGPNNRMSA-N 0.000 description 1
- KMVUJWSUYNVYSC-UHFFFAOYSA-N copper;cycloocta-1,5-diene Chemical compound [Cu].C1CC=CCCC=C1 KMVUJWSUYNVYSC-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- BMGNSKKZFQMGDH-FDGPNNRMSA-L nickel(2+);(z)-4-oxopent-2-en-2-olate Chemical compound [Ni+2].C\C([O-])=C\C(C)=O.C\C([O-])=C\C(C)=O BMGNSKKZFQMGDH-FDGPNNRMSA-L 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- OTCVAHKKMMUFAY-UHFFFAOYSA-N oxosilver Chemical class [Ag]=O OTCVAHKKMMUFAY-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000011496 polyurethane foam Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- RXJKFRMDXUJTEX-UHFFFAOYSA-N triethylphosphine Chemical compound CCP(CC)CC RXJKFRMDXUJTEX-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、不純物等に起因する電気抵抗の増大
を招かずに、EM耐性,SM耐性に優れた電極または金
属配線の形成工程を有する半導体装置の製造方法を提供
することを目的とする。 【構成】基板上に標準自由化エネルギーの低下が水素ま
たは炭素の酸化物よりも小さい金属酸化膜を形成する工
程と、この基板に水素または炭素を含む還元ガス雰囲気
中で熱処理を施すことにより前記金属酸化膜を還元して
前記金属酸化膜を構成する主たる金属からなる電極また
は配線を形成する工程とを具備することを特徴としてい
る。
を招かずに、EM耐性,SM耐性に優れた電極または金
属配線の形成工程を有する半導体装置の製造方法を提供
することを目的とする。 【構成】基板上に標準自由化エネルギーの低下が水素ま
たは炭素の酸化物よりも小さい金属酸化膜を形成する工
程と、この基板に水素または炭素を含む還元ガス雰囲気
中で熱処理を施すことにより前記金属酸化膜を還元して
前記金属酸化膜を構成する主たる金属からなる電極また
は配線を形成する工程とを具備することを特徴としてい
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に電極や配線の形成方法の改良に関
する。
製造方法に係り、特に電極や配線の形成方法の改良に関
する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、配
線の幅や厚さの微小化や多層化が進められてきている。
配線材料としては、従来より、加工が容易で配線抵抗が
低いことから、アルミニウム(Al)を主成分とするA
l合金が用いられている。
線の幅や厚さの微小化や多層化が進められてきている。
配線材料としては、従来より、加工が容易で配線抵抗が
低いことから、アルミニウム(Al)を主成分とするA
l合金が用いられている。
【0003】しかしながら、配線の断面積が縮小化して
も必要とされる信号電流量は低減しないため、電流密度
が増大し、エレクトロマイグレーション(以下、EMと
省略する)による断線が問題となっている。また、配線
の多層化に伴い、配線は複雑な熱履歴を受けるため、配
線に加わる熱ストレスによるストレスマイグレーション
(以下、SMと省略する)での断線も問題になってい
る。また、デバイスにおいては、スイッチング素子の高
速化、低消費電力化が強く要求されているが、Alでは
その材料特性からそれらの要求に答えるのが困難であ
る。
も必要とされる信号電流量は低減しないため、電流密度
が増大し、エレクトロマイグレーション(以下、EMと
省略する)による断線が問題となっている。また、配線
の多層化に伴い、配線は複雑な熱履歴を受けるため、配
線に加わる熱ストレスによるストレスマイグレーション
(以下、SMと省略する)での断線も問題になってい
る。また、デバイスにおいては、スイッチング素子の高
速化、低消費電力化が強く要求されているが、Alでは
その材料特性からそれらの要求に答えるのが困難であ
る。
【0004】そこで、次世代の配線材料として、Alよ
りも低抵抗,高融点な金属である銅(Cu),銀(A
g)等の貴金属が注目され検討されている。表1にA
l,タングステン(W),Cu,Agの電気抵抗,融点
および自己拡散係数を示す。ここで、金属の拡散係数D
(cm2 /sec)を次式で示す。
りも低抵抗,高融点な金属である銅(Cu),銀(A
g)等の貴金属が注目され検討されている。表1にA
l,タングステン(W),Cu,Agの電気抵抗,融点
および自己拡散係数を示す。ここで、金属の拡散係数D
(cm2 /sec)を次式で示す。
【0005】D=D0 exp(−Q/kB T) 上式において、kB はボルツマン定数を表し、D0 の単
位はcm2 /sec、Qの単位はeV、Tの単位はKである。
なお、下記表1にD0 、Qを示した。
位はcm2 /sec、Qの単位はeV、Tの単位はKである。
なお、下記表1にD0 、Qを示した。
【0006】
【表1】
【0007】表1よりCu,Ag等の貴金属の融点,自
己拡散係数は、Alのそれらより大きく、また、電気抵
抗については逆に小さいことが分かる。一般に、融点,
自己拡散係数が高い配線材料ほど、EM耐性,SM耐性
に優れていることが知られている。EM耐性が改善され
るのは、Cu,Ag等の貴金属の自己拡散係数がAlに
比べて十分小さいので、結晶粒内,結晶粒界,配線表面
を経路とする原子拡散が少なくなるからである。デバイ
スのスイッチングスピードは、配線抵抗Rと容量Cの積
によって決まる。
己拡散係数は、Alのそれらより大きく、また、電気抵
抗については逆に小さいことが分かる。一般に、融点,
自己拡散係数が高い配線材料ほど、EM耐性,SM耐性
に優れていることが知られている。EM耐性が改善され
るのは、Cu,Ag等の貴金属の自己拡散係数がAlに
比べて十分小さいので、結晶粒内,結晶粒界,配線表面
を経路とする原子拡散が少なくなるからである。デバイ
スのスイッチングスピードは、配線抵抗Rと容量Cの積
によって決まる。
【0008】このようにCu,Ag等の貴金属は、信頼
性や電気抵抗の点でAlより優れており、また、貴金属
の配線をデバイスに応用することにより、配線長の長い
R・C遅延を緩和できるので、スイッチングスピードの
低下を抑制できる。さらに、配線部における消費電力を
節約でき、配線の信頼性を改善できる。
性や電気抵抗の点でAlより優れており、また、貴金属
の配線をデバイスに応用することにより、配線長の長い
R・C遅延を緩和できるので、スイッチングスピードの
低下を抑制できる。さらに、配線部における消費電力を
節約でき、配線の信頼性を改善できる。
【0009】ところで、配線材料としてCuを用いた場
合には、従来より下記の如き方法によって金属配線を形
成している。すなわち、まず、図37(A)に示すよう
に、シリコン等の半導体基板301上に酸化膜302を
形成する。次に、図37(B)に示すように、酸化膜3
02上にCu膜303をスパッタリングにより形成す
る。次に、図37(C)に示すように、Cu膜303上
にレジストパターン304をフォトレジスト技術を用い
て形成する。最後に、レジストパターン304をマスク
にしてCu膜303を反応性イオンエッチング(RI
E)によりパターニングしてCu配線を形成する。
合には、従来より下記の如き方法によって金属配線を形
成している。すなわち、まず、図37(A)に示すよう
に、シリコン等の半導体基板301上に酸化膜302を
形成する。次に、図37(B)に示すように、酸化膜3
02上にCu膜303をスパッタリングにより形成す
る。次に、図37(C)に示すように、Cu膜303上
にレジストパターン304をフォトレジスト技術を用い
て形成する。最後に、レジストパターン304をマスク
にしてCu膜303を反応性イオンエッチング(RI
E)によりパターニングしてCu配線を形成する。
【0010】
【発明が解決しようとする課題】しかしながら、この種
の形成方法には次のような問題がある。Cu配線を形成
する場合、常温近傍では蒸気圧の高いハロゲン化物が存
在しないので、300℃以上の高温でRIEを行なわな
ければならない。しかしながら、通常、レジストの耐熱
温度は200℃前後であるため、レジストパターン30
4は、Cu膜303のエッチングの際に劣化してしま
う。このため、図37(D)に示すように、パターン幅
が小さくなったり、表面が変形してしまい、所定形状の
Cu配線を形成できなくなる。
の形成方法には次のような問題がある。Cu配線を形成
する場合、常温近傍では蒸気圧の高いハロゲン化物が存
在しないので、300℃以上の高温でRIEを行なわな
ければならない。しかしながら、通常、レジストの耐熱
温度は200℃前後であるため、レジストパターン30
4は、Cu膜303のエッチングの際に劣化してしま
う。このため、図37(D)に示すように、パターン幅
が小さくなったり、表面が変形してしまい、所定形状の
Cu配線を形成できなくなる。
【0011】また、Cuの場合には、Alのように不働
態膜が形成されないので、耐酸化性がない。このため、
レジストパターン304を除去するために、酸素による
レジストパターン304の灰化を行なうと、図37
(E)に示すように、Cu配線305の表面や内部が酸
化し、電気抵抗が増大するという問題がある。さらに、
酸化膜中へのCuの拡散が非常に速いため、Cu配線3
05中のCu原子306が酸化膜302の深部まで拡散
して素子が動作不良を起こすという問題もある。また、
層間絶縁膜やパッシベーション膜との密着性が低下する
という不都合もある。
態膜が形成されないので、耐酸化性がない。このため、
レジストパターン304を除去するために、酸素による
レジストパターン304の灰化を行なうと、図37
(E)に示すように、Cu配線305の表面や内部が酸
化し、電気抵抗が増大するという問題がある。さらに、
酸化膜中へのCuの拡散が非常に速いため、Cu配線3
05中のCu原子306が酸化膜302の深部まで拡散
して素子が動作不良を起こすという問題もある。また、
層間絶縁膜やパッシベーション膜との密着性が低下する
という不都合もある。
【0012】上記灰化に起因する問題を解決する方法と
しては、基板表面に配線となる溝を形成しておき、溝内
へCVD法により選択的に配線材料を成長させる、いわ
ゆる、埋め込み配線を形成することが提案されている。
しては、基板表面に配線となる溝を形成しておき、溝内
へCVD法により選択的に配線材料を成長させる、いわ
ゆる、埋め込み配線を形成することが提案されている。
【0013】しかしながら、選択CVDの原料ガスとし
て有機ソースを用いた場合には、炭素原子,水素原子,
酸素原子等の不純物が埋め込み配線に混入するため、材
料本来の特性である低抵抗性が生かされないという問題
がある。
て有機ソースを用いた場合には、炭素原子,水素原子,
酸素原子等の不純物が埋め込み配線に混入するため、材
料本来の特性である低抵抗性が生かされないという問題
がある。
【0014】本発明は、上記事情を考慮してなされたも
ので、不純物等に起因する電気抵抗の増大を招かずに、
EM耐性,SM耐性に優れた電極または金属配線の形成
工程を有する半導体装置の製造方法を提供することを目
的とする。
ので、不純物等に起因する電気抵抗の増大を招かずに、
EM耐性,SM耐性に優れた電極または金属配線の形成
工程を有する半導体装置の製造方法を提供することを目
的とする。
【0015】
【課題を解決するための手段】本発明は、基板上に標準
自由エネルギーの低下が水素または炭素の酸化物よりも
小さい金属酸化物からなる金属酸化膜を形成する工程
と、この基板に水素または炭素を含む還元ガス雰囲気中
で熱処理を施すことにより前記金属酸化膜を還元して前
記金属酸化膜を構成する主たる金属からなる電極配線層
を形成する工程とを具備することを特徴とする半導体装
置の製造方法を提供する。
自由エネルギーの低下が水素または炭素の酸化物よりも
小さい金属酸化物からなる金属酸化膜を形成する工程
と、この基板に水素または炭素を含む還元ガス雰囲気中
で熱処理を施すことにより前記金属酸化膜を還元して前
記金属酸化膜を構成する主たる金属からなる電極配線層
を形成する工程とを具備することを特徴とする半導体装
置の製造方法を提供する。
【0016】上記還元は、水素または炭素を含む還元ガ
ス雰囲気中の熱処理によって行ってもよいし、クロム、
バナジウム、ニオブ、およびタンタルの元素の中から選
ばれた元素からなる還元膜と前記金属酸化膜との接触に
よって行ってもよい。
ス雰囲気中の熱処理によって行ってもよいし、クロム、
バナジウム、ニオブ、およびタンタルの元素の中から選
ばれた元素からなる還元膜と前記金属酸化膜との接触に
よって行ってもよい。
【0017】また、本発明は、半導体基板上に凹部を有
する絶縁膜を形成する工程と、前記絶縁膜全面に標準自
由エネルギーの低下が水素または炭素の酸化物の標準自
由エネルギーの低下より小さい金属酸化物からなる金属
酸化膜を形成して前記凹部に前記金属酸化膜を埋め込む
工程と、前記凹部以外の領域に形成された前記金属酸化
膜を除去する工程と、前記金属酸化膜を還元して前記金
属酸化物を構成する主たる金属からなる電極配線層を形
成する工程とを具備する半導体装置の製造方法を提供す
る。
する絶縁膜を形成する工程と、前記絶縁膜全面に標準自
由エネルギーの低下が水素または炭素の酸化物の標準自
由エネルギーの低下より小さい金属酸化物からなる金属
酸化膜を形成して前記凹部に前記金属酸化膜を埋め込む
工程と、前記凹部以外の領域に形成された前記金属酸化
膜を除去する工程と、前記金属酸化膜を還元して前記金
属酸化物を構成する主たる金属からなる電極配線層を形
成する工程とを具備する半導体装置の製造方法を提供す
る。
【0018】ここで、前記金属酸化膜の除去は、研磨ま
たはリフトオフによって行われることが好ましい。ま
た、望ましくは、半導体基板上への金属酸化膜の形成
は、基板をスパッタリングされる粒子の入射方向に対し
て−90°より大きく+90°より小さい範囲で揺動さ
せながら回転させてスパッタリングすることである。
たはリフトオフによって行われることが好ましい。ま
た、望ましくは、半導体基板上への金属酸化膜の形成
は、基板をスパッタリングされる粒子の入射方向に対し
て−90°より大きく+90°より小さい範囲で揺動さ
せながら回転させてスパッタリングすることである。
【0019】さらにまた、本発明は、半導体基板と、こ
の半導体基板上に形成され、表面に凹部が形成された絶
縁膜と、前記凹部な内面に形成された第1の障壁層と、
前記凹部内に埋め込まれ、かつ上面が凸状の曲面を有す
ると共に前記凹部の側壁部の第1の障壁層表面と接点を
有する金属層からなる電極配線層と、この電極配線層上
に被覆された第2の障壁層とを具備することを特徴とす
る半導体装置を提供する。
の半導体基板上に形成され、表面に凹部が形成された絶
縁膜と、前記凹部な内面に形成された第1の障壁層と、
前記凹部内に埋め込まれ、かつ上面が凸状の曲面を有す
ると共に前記凹部の側壁部の第1の障壁層表面と接点を
有する金属層からなる電極配線層と、この電極配線層上
に被覆された第2の障壁層とを具備することを特徴とす
る半導体装置を提供する。
【0020】さらにまた、本発明は、半導体基板と、こ
の半導体基板上に形成された絶縁膜と、この絶縁膜上に
形成された障壁層と、この障壁層上に形成された電極配
線層とを具備し、この電極配線層と前記障壁層との界面
に沿って酸素が存在することを特徴とする半導体装置を
提供する。ここで、障壁層は多結晶物質からなり、粒界
に沿って酸素が存在することが好ましい。
の半導体基板上に形成された絶縁膜と、この絶縁膜上に
形成された障壁層と、この障壁層上に形成された電極配
線層とを具備し、この電極配線層と前記障壁層との界面
に沿って酸素が存在することを特徴とする半導体装置を
提供する。ここで、障壁層は多結晶物質からなり、粒界
に沿って酸素が存在することが好ましい。
【0021】
【作用】本発明では、電極または配線となる金属膜を形
成する前に、電極または配線となる金属の金属酸化膜を
形成している。すなわち、電気抵抗の上昇を招く炭素,
水素等の不純物が電極または配線となる金属に結合して
いる金属膜の代わりに、酸素が前記金属に結合している
金属酸化膜を形成している。
成する前に、電極または配線となる金属の金属酸化膜を
形成している。すなわち、電気抵抗の上昇を招く炭素,
水素等の不純物が電極または配線となる金属に結合して
いる金属膜の代わりに、酸素が前記金属に結合している
金属酸化膜を形成している。
【0022】上記金属酸化膜の成膜条件として、その形
成時における標準自由エネルギーの低下が、水素または
炭素の酸化物のそれより小さくしている。ここで、標準
自由エネルギーの低下とは、その反応が起こる際に系全
体の自由エネルギーの低下、すなわち、安定性を示すも
のである。例えば、水素の酸化物である水(H2 O)を
例に挙げた場合、水の標準自由エネルギーの低下とは、
ある温度およびある圧力において、2H+O→H2 Oの
反応が起ったとすると、左側の系全体の自由エネルギー
から右側の系全体の自由エネルギーを差し引いた値を意
味する。この値が大きな場合、左側の系から右側の系の
方へ反応が進み易い。
成時における標準自由エネルギーの低下が、水素または
炭素の酸化物のそれより小さくしている。ここで、標準
自由エネルギーの低下とは、その反応が起こる際に系全
体の自由エネルギーの低下、すなわち、安定性を示すも
のである。例えば、水素の酸化物である水(H2 O)を
例に挙げた場合、水の標準自由エネルギーの低下とは、
ある温度およびある圧力において、2H+O→H2 Oの
反応が起ったとすると、左側の系全体の自由エネルギー
から右側の系全体の自由エネルギーを差し引いた値を意
味する。この値が大きな場合、左側の系から右側の系の
方へ反応が進み易い。
【0023】このような成膜条件を選んでいるのは、上
記金属酸化膜を水素または炭素を含む還元ガス雰囲気中
で熱処理すれば、水素や炭素の酸化により金属酸化膜の
還元の方が優先的に進む。これにより、確実に金属酸化
膜を還元でき、電極または配線となる金属の純度が高い
金属膜を形成できる。
記金属酸化膜を水素または炭素を含む還元ガス雰囲気中
で熱処理すれば、水素や炭素の酸化により金属酸化膜の
還元の方が優先的に進む。これにより、確実に金属酸化
膜を還元でき、電極または配線となる金属の純度が高い
金属膜を形成できる。
【0024】したがって、電極または配線となる金属と
してCu等の貴金属を選ぶことにより、EM耐性,SM
耐性に優れ、しかも、電気抵抗が低い電極または配線が
得られる。
してCu等の貴金属を選ぶことにより、EM耐性,SM
耐性に優れ、しかも、電気抵抗が低い電極または配線が
得られる。
【0025】
【実施例】以下、本発明の実施例について図面を参照し
て具体的に説明する。 実施例1 図1(A)〜(D)は、本発明の第1の実施例に係る金
属配線の形成工程を示す断面図である。
て具体的に説明する。 実施例1 図1(A)〜(D)は、本発明の第1の実施例に係る金
属配線の形成工程を示す断面図である。
【0026】まず、図1(A)に示すように、シリコン
からなる半導体基板1上に厚さ1.0μmのBPSG膜
2を形成する。次いで、フォトレジスト法を用いてBP
SG膜2上にフォトレジストパターンを形成した後、こ
れをマスクにしてRIEによりBPSG膜2をエッチン
グし、続いて、フォトレジストパターンを灰化して、幅
0.4μm,深さ0.3μmの溝3を形成する。なお、
上記エッチングのBPSG膜2の形成の際に溝3の底面
となる部分にSiN等からなるエッチングストッパーを
一層形成しておいてもよい。
からなる半導体基板1上に厚さ1.0μmのBPSG膜
2を形成する。次いで、フォトレジスト法を用いてBP
SG膜2上にフォトレジストパターンを形成した後、こ
れをマスクにしてRIEによりBPSG膜2をエッチン
グし、続いて、フォトレジストパターンを灰化して、幅
0.4μm,深さ0.3μmの溝3を形成する。なお、
上記エッチングのBPSG膜2の形成の際に溝3の底面
となる部分にSiN等からなるエッチングストッパーを
一層形成しておいてもよい。
【0027】次に、図1(B)に示すように、全面に厚
さ0.6μmのブランケット状のCuO膜4(金属酸化
膜)を形成する。このCuO膜4の成膜は、図2に示す
ダウンフローCVD装置を用いて次のように行なう。
さ0.6μmのブランケット状のCuO膜4(金属酸化
膜)を形成する。このCuO膜4の成膜は、図2に示す
ダウンフローCVD装置を用いて次のように行なう。
【0028】すなわち、まず、チャンバ6内を20mTo
rrの圧力に保持し、その内部をヒータ7で300℃に設
定し、この上に被成膜基板としての図1(A)の半導体
基板1を載置する。
rrの圧力に保持し、その内部をヒータ7で300℃に設
定し、この上に被成膜基板としての図1(A)の半導体
基板1を載置する。
【0029】次に、マイクロ波電源11からのマイクロ
波を導波管12を通してO2 に照射し、これにより発生
する酸素の活性ガスを配管14を介してチャンバ6内に
送る。同時に、150℃に保たれた容器9内のCu(H
FA)2 (銅ビス(ヘキサフルオロアセチルアセトネー
ト))からなるCu有機物ソース13を、キャリアガス
としての流量50sccmのArガスによって、180℃に
保持されている配管10を介してチャンバ6内に導入す
る。
波を導波管12を通してO2 に照射し、これにより発生
する酸素の活性ガスを配管14を介してチャンバ6内に
送る。同時に、150℃に保たれた容器9内のCu(H
FA)2 (銅ビス(ヘキサフルオロアセチルアセトネー
ト))からなるCu有機物ソース13を、キャリアガス
としての流量50sccmのArガスによって、180℃に
保持されている配管10を介してチャンバ6内に導入す
る。
【0030】上記酸素の活性ガス、Cu(HFA)2 お
よびArガスは、等間隔の穴を有するシャワーノズル8
で混合され、この混合ガスが半導体基板1上に噴出され
てCuO膜4が形成される。このCuO膜4の酸素含有
量は30%で、その結晶構造は立方晶系であった。
よびArガスは、等間隔の穴を有するシャワーノズル8
で混合され、この混合ガスが半導体基板1上に噴出され
てCuO膜4が形成される。このCuO膜4の酸素含有
量は30%で、その結晶構造は立方晶系であった。
【0031】このように原料材料として有機物ソース1
3を用いても、始めからCu膜を形成せずに、CuO膜
4を形成することで、炭素,水素などの不純物がCuに
結合することを防止できる。ここで、銅酸化物としてC
uOを選んだのは、CuOは銅酸化物の中でも安定して
いるからである。
3を用いても、始めからCu膜を形成せずに、CuO膜
4を形成することで、炭素,水素などの不純物がCuに
結合することを防止できる。ここで、銅酸化物としてC
uOを選んだのは、CuOは銅酸化物の中でも安定して
いるからである。
【0032】なお、Arの流量および容器9内の温度は
適宜選ぶことができるが、配管10内の温度は有機物ソ
ース13が固体化しないように、容器9内の温度よりも
数10℃程度高くする必要がある。また、ここでは、C
u有機物ソース13としてCu(HFA)2 を用いた
が、同じアセチルアセト型のCu(DPM)2 (銅ビス
(ジピバロイルメタネート))、Cu(ACAC)2
(銅ビス(アセチルアセトネート))や、Cu塩化物で
あるCuCl,CuCl2 や、η5 −C5 H5 CuPM
e3 ((シクロペンタジエニル)銅(トリメチルフォス
フィン)),η5 −C5 H5 CuPEt3 ((シクロペ
ンタジエニル)銅(トリエチルフォスフィン)),(H
FA)Cu(2−butyne)((ヘキサフルオロア
セチルアセトネート)銅(2−ブチン)),(HFA)
Cu(1,5−COD)((ヘキサフルオロアセチルア
セトネート)銅(1,5シクロオクタジエン))、また
は下記表2に示すものを用いてもよい。
適宜選ぶことができるが、配管10内の温度は有機物ソ
ース13が固体化しないように、容器9内の温度よりも
数10℃程度高くする必要がある。また、ここでは、C
u有機物ソース13としてCu(HFA)2 を用いた
が、同じアセチルアセト型のCu(DPM)2 (銅ビス
(ジピバロイルメタネート))、Cu(ACAC)2
(銅ビス(アセチルアセトネート))や、Cu塩化物で
あるCuCl,CuCl2 や、η5 −C5 H5 CuPM
e3 ((シクロペンタジエニル)銅(トリメチルフォス
フィン)),η5 −C5 H5 CuPEt3 ((シクロペ
ンタジエニル)銅(トリエチルフォスフィン)),(H
FA)Cu(2−butyne)((ヘキサフルオロア
セチルアセトネート)銅(2−ブチン)),(HFA)
Cu(1,5−COD)((ヘキサフルオロアセチルア
セトネート)銅(1,5シクロオクタジエン))、また
は下記表2に示すものを用いてもよい。
【0033】
【表2】
【0034】また、本実施例では、O2 ガスのプラズマ
ダウンフローによりCuOを形成したが、O2 ガスをH
2 Oの蒸気に代えて成膜を行なってもよい。また、H2
O蒸気とO2 との混合ガスを用いても同様である。な
お、酸化ガスと有機ソースとの混合は、図3に示すよう
に酸化ガスとは別に混合するようにしてもよい。
ダウンフローによりCuOを形成したが、O2 ガスをH
2 Oの蒸気に代えて成膜を行なってもよい。また、H2
O蒸気とO2 との混合ガスを用いても同様である。な
お、酸化ガスと有機ソースとの混合は、図3に示すよう
に酸化ガスとは別に混合するようにしてもよい。
【0035】次に図1(C)に示すように、溝3の部分
以外のCuO膜4をポリッシングによって除去し、Cu
O配線4を形成する。CuO膜4のポリッシングは図4
に示すポリッシング装置を用いて行なう。すなわち、被
ポリッシング基板としての半導体基板1をロード部15
にセットすると、半導体基板1はポリッシング部16に
搬送され、そこで基板表面がポリッシングされる。ポリ
ッシングが終了すると半導体基板1はブラシ水洗部18
に搬送され、そこで付着物である研磨液や研磨屑などが
洗浄された後、半導体基板1はアンロード部17に搬送
されてポリッシング工程が終了する。
以外のCuO膜4をポリッシングによって除去し、Cu
O配線4を形成する。CuO膜4のポリッシングは図4
に示すポリッシング装置を用いて行なう。すなわち、被
ポリッシング基板としての半導体基板1をロード部15
にセットすると、半導体基板1はポリッシング部16に
搬送され、そこで基板表面がポリッシングされる。ポリ
ッシングが終了すると半導体基板1はブラシ水洗部18
に搬送され、そこで付着物である研磨液や研磨屑などが
洗浄された後、半導体基板1はアンロード部17に搬送
されてポリッシング工程が終了する。
【0036】図5に上記ポリッシング部16の概略構成
を示す。ポリッシング部16は、大きく分けて、トップ
リング20と、ターンテーブル22とで構成されてお
り、トップリング20にセットされた半導体基板1がタ
ーンテーブル22上で回転するようになっている。ター
ンテーブル22上には、ポリッシングの間、研磨液供給
液パイプ21を通じて研磨液が供給され続ける。そし
て、ポリッシングが終了して半導体基板1が上記ブラシ
水洗部18に搬送されると、ポリッシング部16ではタ
ーンテーブル22上の古い研磨液を洗い流すために純水
供給パイプ19より純水が供給される。
を示す。ポリッシング部16は、大きく分けて、トップ
リング20と、ターンテーブル22とで構成されてお
り、トップリング20にセットされた半導体基板1がタ
ーンテーブル22上で回転するようになっている。ター
ンテーブル22上には、ポリッシングの間、研磨液供給
液パイプ21を通じて研磨液が供給され続ける。そし
て、ポリッシングが終了して半導体基板1が上記ブラシ
水洗部18に搬送されると、ポリッシング部16ではタ
ーンテーブル22上の古い研磨液を洗い流すために純水
供給パイプ19より純水が供給される。
【0037】ポリッシングのメカニズムは次のようにな
っている。すなわち、図6に示すように、微細多孔構造
のポリウレタン製のクロス24と研磨粒子23とによっ
て、ウェハー表面の凹凸が機械的に削られると共に、研
磨液によっても化学的にエッチングされ、これらの相乗
作用によって原子レベルでの平滑化がなされている。な
お、本実施例では、研磨液としてアミンを主成分とした
アルカリ性水溶液を用い、研磨粒子にはコロイド状のS
iO2 を用いた。
っている。すなわち、図6に示すように、微細多孔構造
のポリウレタン製のクロス24と研磨粒子23とによっ
て、ウェハー表面の凹凸が機械的に削られると共に、研
磨液によっても化学的にエッチングされ、これらの相乗
作用によって原子レベルでの平滑化がなされている。な
お、本実施例では、研磨液としてアミンを主成分とした
アルカリ性水溶液を用い、研磨粒子にはコロイド状のS
iO2 を用いた。
【0038】最後に、図1(D)に示すように、H2 2
0%、Ar80%の還元ガス雰囲気中で、750mTor
r,500℃、30分の熱処理を施すことにより、Cu
O配線4を還元することで、CuO配線4を構成する主
たる金属であるCuからなるCu配線5が完成する。こ
のときの化学反応式を次に示す。
0%、Ar80%の還元ガス雰囲気中で、750mTor
r,500℃、30分の熱処理を施すことにより、Cu
O配線4を還元することで、CuO配線4を構成する主
たる金属であるCuからなるCu配線5が完成する。こ
のときの化学反応式を次に示す。
【0039】CuO+H2 →Cu+H2 O なお、この反応は250℃以上で起こる。ここで、Cu
O形成時における標準自由エネルギーの低下がH2 O形
成時のそれより小さいので、Hの酸化によりCuOの還
元の方が優先的に進む。これにより、確実にCuO膜4
を還元でき、Cuの純度が高いCu配線5が得られる。
なお、このとき、20%程度の体積減少が生じる。
O形成時における標準自由エネルギーの低下がH2 O形
成時のそれより小さいので、Hの酸化によりCuOの還
元の方が優先的に進む。これにより、確実にCuO膜4
を還元でき、Cuの純度が高いCu配線5が得られる。
なお、このとき、20%程度の体積減少が生じる。
【0040】なお、この還元工程における圧力,温度,
処理時間は、CuO配線4の酸素含有量や構造によって
適宜選ぶことができる。例えば、O含有量が50%のC
uO配線4を1.5μm形成したとすると、圧力を10
Torr程度の減圧とし、温度300℃で1時間熱処理す
る。このように圧力が低い方がOが抜けやすく生成した
Cuの表面形状は粗れるが、比較的低温で長時間かけ還
元することにより、Cuの純度が高いCu配線を得るこ
とができる。
処理時間は、CuO配線4の酸素含有量や構造によって
適宜選ぶことができる。例えば、O含有量が50%のC
uO配線4を1.5μm形成したとすると、圧力を10
Torr程度の減圧とし、温度300℃で1時間熱処理す
る。このように圧力が低い方がOが抜けやすく生成した
Cuの表面形状は粗れるが、比較的低温で長時間かけ還
元することにより、Cuの純度が高いCu配線を得るこ
とができる。
【0041】図7(A),(B)は、本実施例の効果を
説明するための図であり、図7(A)は従来法であるH
2 を用いてCVD法により形成したCu膜のオージェ分
析結果で図7(B)は本実施例の方法で得られたCu膜
のオージェ分析結果である。これから従来法で得られた
Cu膜中には、C,F等の不純物が含まれていることが
分かる。また、このCu膜の比抵抗を調べたところ、そ
の値は16.3μΩcmでバルク状のCuのそれの10
倍程もあった。一方、本実施例の方法で得られたCu膜
中には何等不純物が見当たらず、その比抵抗も1.82
μΩcmで、バルクCuのそれに等しかった。
説明するための図であり、図7(A)は従来法であるH
2 を用いてCVD法により形成したCu膜のオージェ分
析結果で図7(B)は本実施例の方法で得られたCu膜
のオージェ分析結果である。これから従来法で得られた
Cu膜中には、C,F等の不純物が含まれていることが
分かる。また、このCu膜の比抵抗を調べたところ、そ
の値は16.3μΩcmでバルク状のCuのそれの10
倍程もあった。一方、本実施例の方法で得られたCu膜
中には何等不純物が見当たらず、その比抵抗も1.82
μΩcmで、バルクCuのそれに等しかった。
【0042】以上述べたように、本実施例によれば、C
uO膜4を積極的に形成することにより、炭素や水素等
の不純物がCuと結合するのを防止すると共に、CuO
膜4を還元してCu配線5を形成している。このため、
Cuの本来の特性が生かされた、つまり、低電気抵抗
で、EM耐性,SM耐性に優れたCu配線5が得られ
る。また、CuOは安定な銅酸化物であるので、CuO
膜4中のCu原子がBPSG膜2中に拡散することはな
い。このため、半導体基板1に形成された素子の動作不
良を防止できる。
uO膜4を積極的に形成することにより、炭素や水素等
の不純物がCuと結合するのを防止すると共に、CuO
膜4を還元してCu配線5を形成している。このため、
Cuの本来の特性が生かされた、つまり、低電気抵抗
で、EM耐性,SM耐性に優れたCu配線5が得られ
る。また、CuOは安定な銅酸化物であるので、CuO
膜4中のCu原子がBPSG膜2中に拡散することはな
い。このため、半導体基板1に形成された素子の動作不
良を防止できる。
【0043】また、本実施例によれば、ポリッシングに
よって溝3の部分以外のCuO膜4を除去することで配
線パターンを形成している。このため、本実施例では、
従来のレジストパターンの劣化や、レジストパターンの
灰化に起因する問題は生じない。
よって溝3の部分以外のCuO膜4を除去することで配
線パターンを形成している。このため、本実施例では、
従来のレジストパターンの劣化や、レジストパターンの
灰化に起因する問題は生じない。
【0044】図8(A)〜(D)は、本発明の第2の実
施例に係る金属配線の形成工程を示す断面図である。ま
ず、図8(A)に示すように、第1の実施例と同様に半
導体基板31上にCu拡散防止用のBPSG膜32に幅
0.4μm,深さ0.3μmの溝33を形成する。次
に、図8(B)に示すように、全面にブランケット状の
CuO膜34(金属酸化膜)を形成する。このCuO膜
34の成膜は、図9に示すプラズマCVD装置を用いて
次のように行なう。
施例に係る金属配線の形成工程を示す断面図である。ま
ず、図8(A)に示すように、第1の実施例と同様に半
導体基板31上にCu拡散防止用のBPSG膜32に幅
0.4μm,深さ0.3μmの溝33を形成する。次
に、図8(B)に示すように、全面にブランケット状の
CuO膜34(金属酸化膜)を形成する。このCuO膜
34の成膜は、図9に示すプラズマCVD装置を用いて
次のように行なう。
【0045】すなわち、まず、5mTorrの圧力に保持し
たチャンバ36内のアノード側のヒータ37上に半導体
基板31を載置する。半導体基板31はヒータ37によ
って250℃に加熱される。次いで、マイクロ波電源4
2からのマイクロ波をマッチングボックス41を通して
チャンバ36内に導波する。また、チャンバ36内に
は、O2 とCu有機物ソース39としてのCu(HF
A)2 とが導入される。このO2 はガス供給部(図示せ
ず)から配管43を介してチャンバ36内に流量50sc
cmで送られてきたものである。一方、Cu有機物ソース
39は、100℃に保たれた容器45に入られており、
キャリアガスとしての流量100sccmのArガスによっ
て150℃に保持されている配管40を介してチャンバ
36内に導入されている。
たチャンバ36内のアノード側のヒータ37上に半導体
基板31を載置する。半導体基板31はヒータ37によ
って250℃に加熱される。次いで、マイクロ波電源4
2からのマイクロ波をマッチングボックス41を通して
チャンバ36内に導波する。また、チャンバ36内に
は、O2 とCu有機物ソース39としてのCu(HF
A)2 とが導入される。このO2 はガス供給部(図示せ
ず)から配管43を介してチャンバ36内に流量50sc
cmで送られてきたものである。一方、Cu有機物ソース
39は、100℃に保たれた容器45に入られており、
キャリアガスとしての流量100sccmのArガスによっ
て150℃に保持されている配管40を介してチャンバ
36内に導入されている。
【0046】上記O2 ガス、Cu(HFA)2 およびA
rガスは、等間隔の穴を有するシャワーノズル38で混
合される。そして、マイクロ波によってO2 ガスが活性
化され、Cu(HFA)2 が分解される結果、半導体基
板31上にCuO膜34が形成される。
rガスは、等間隔の穴を有するシャワーノズル38で混
合される。そして、マイクロ波によってO2 ガスが活性
化され、Cu(HFA)2 が分解される結果、半導体基
板31上にCuO膜34が形成される。
【0047】次に、図8(C)に示すように、H2 10
0%の還元ガス雰囲気中で、10Torr,400℃、30
分の熱処理を施すことによりCuO膜34を還元して厚
さ約0.4μmのCu膜を形成する。最後に、溝33の
部分以外のCu膜をポリッシングによって除去すること
で、Cuの純度が高い低抵抗のCu配線35が完成す
る。
0%の還元ガス雰囲気中で、10Torr,400℃、30
分の熱処理を施すことによりCuO膜34を還元して厚
さ約0.4μmのCu膜を形成する。最後に、溝33の
部分以外のCu膜をポリッシングによって除去すること
で、Cuの純度が高い低抵抗のCu配線35が完成す
る。
【0048】以上述べた方法でも、第1の実施例と同様
な効果が得られるのは勿論のこと、本実施例では、Cu
O膜34を還元した後にポリッシングを行なっているの
で、体積減少があっても、溝33を完全にCu配線35
で埋めることができる。
な効果が得られるのは勿論のこと、本実施例では、Cu
O膜34を還元した後にポリッシングを行なっているの
で、体積減少があっても、溝33を完全にCu配線35
で埋めることができる。
【0049】図10(A)〜(E)は、本発明の第3の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図10(A)に示すように、シリコンからなる半
導体基板51上に厚さ1.0μmのシリコン酸化膜52
を堆積した後、第1の実施例と同様の方法を用いて、シ
リコン酸化膜52に溝53を形成する。次に、図10
(B)に示すように、全面にバリア層として厚さ0.0
9μmのTiN膜54をスパッタリングにより堆積す
る。このTiN膜54は、Cuが半導体基板51中に拡
散するのを抑制すると共に、Cuとの密着性や再度の酸
化を防止する効果を向上する役割がある。このようなT
iN膜54等のバリア層は、金属のバリア層中への拡散
が起こり難いこと、また、バリア層中に金属原子がゲッ
タリングされ、拡散しないこと、金属中への固溶度が低
く、金属との化合物を形成し難く、耐酸化性を向上さ
せ、抵抗を上昇させないことを満たすものである。
実施例に係る金属配線の形成工程を示す断面図である。
まず、図10(A)に示すように、シリコンからなる半
導体基板51上に厚さ1.0μmのシリコン酸化膜52
を堆積した後、第1の実施例と同様の方法を用いて、シ
リコン酸化膜52に溝53を形成する。次に、図10
(B)に示すように、全面にバリア層として厚さ0.0
9μmのTiN膜54をスパッタリングにより堆積す
る。このTiN膜54は、Cuが半導体基板51中に拡
散するのを抑制すると共に、Cuとの密着性や再度の酸
化を防止する効果を向上する役割がある。このようなT
iN膜54等のバリア層は、金属のバリア層中への拡散
が起こり難いこと、また、バリア層中に金属原子がゲッ
タリングされ、拡散しないこと、金属中への固溶度が低
く、金属との化合物を形成し難く、耐酸化性を向上さ
せ、抵抗を上昇させないことを満たすものである。
【0050】次に、図10(C)に示すように、全面に
ブランケット状のCuO膜55を形成する。このCuO
膜55の成膜は、図11に示す平行平板型のプラズマC
VD装置を用いて行なう。なお、図11において図9の
CVD装置と対応する部分には図9と同一符号を付して
ある。このCVD装置が図11のそれと異なる点は、半
導体基板51がカソード側に設置される構成になってい
ることで、より方向性に優れていることである。酸化ガ
スとしてH2 Oを用い、第2の実施例と同様に成膜を行
なうと、O含有率が25%で結晶構造が立方晶系のCu
O膜55が得られる。次に、図10(D)に示すよう
に、ポリッシングによって、溝53の部分以外のシリコ
ン酸化膜52が露出するまでCuO膜55とTiN膜5
4とを除去して、溝53だけにCuO膜55を残置す
る。
ブランケット状のCuO膜55を形成する。このCuO
膜55の成膜は、図11に示す平行平板型のプラズマC
VD装置を用いて行なう。なお、図11において図9の
CVD装置と対応する部分には図9と同一符号を付して
ある。このCVD装置が図11のそれと異なる点は、半
導体基板51がカソード側に設置される構成になってい
ることで、より方向性に優れていることである。酸化ガ
スとしてH2 Oを用い、第2の実施例と同様に成膜を行
なうと、O含有率が25%で結晶構造が立方晶系のCu
O膜55が得られる。次に、図10(D)に示すよう
に、ポリッシングによって、溝53の部分以外のシリコ
ン酸化膜52が露出するまでCuO膜55とTiN膜5
4とを除去して、溝53だけにCuO膜55を残置す
る。
【0051】最後に、図10(E)に示すように、CO
100%の還元ガス雰囲気中で、750mTorr,500
℃,30分間の熱処理を施すことにより、CuO膜55
を還元することでTiN膜54で囲まれたCu配線56
が完成する。
100%の還元ガス雰囲気中で、750mTorr,500
℃,30分間の熱処理を施すことにより、CuO膜55
を還元することでTiN膜54で囲まれたCu配線56
が完成する。
【0052】以上述べた方法でも、第1の実施例と同様
な効果が得られるのは勿論のこと、本実施例では溝53
内にバリア層としてのTiN膜54が設けられているの
で、Cu原子の拡散防止や密着性の点でさらに高い効果
が得られる。
な効果が得られるのは勿論のこと、本実施例では溝53
内にバリア層としてのTiN膜54が設けられているの
で、Cu原子の拡散防止や密着性の点でさらに高い効果
が得られる。
【0053】図12(A)〜(E)は、本発明の第4の
実施例に係る金属配線の形成工程をしめす断面図であ
る。本実施例が第3の実施例と異なる点は、CuO膜を
還元した後、ポリッシングを行なうことにある。
実施例に係る金属配線の形成工程をしめす断面図であ
る。本実施例が第3の実施例と異なる点は、CuO膜を
還元した後、ポリッシングを行なうことにある。
【0054】すなわち、図12(A)に示すように、シ
リコンからなる半導体基板61上に溝63を有するシリ
コン酸化膜62を形成し、続いて、図12(B)に示す
ように、全面にTiN膜64を形成した後、図12
(C)に示すように、全面にブランケット状のCuO膜
65(金属酸化膜)を形成する。ここまでは第3の実施
例と同じである。
リコンからなる半導体基板61上に溝63を有するシリ
コン酸化膜62を形成し、続いて、図12(B)に示す
ように、全面にTiN膜64を形成した後、図12
(C)に示すように、全面にブランケット状のCuO膜
65(金属酸化膜)を形成する。ここまでは第3の実施
例と同じである。
【0055】次に、図12(D)に示すように、CO等
の還元ガス雰囲気中での熱処理によって、CuO膜65
を還元してCu膜を形成する。最後に、図12(E)に
示すように、Cu膜をポリッシングしてTiN膜64で
囲まれたCu配線66が完成する。
の還元ガス雰囲気中での熱処理によって、CuO膜65
を還元してCu膜を形成する。最後に、図12(E)に
示すように、Cu膜をポリッシングしてTiN膜64で
囲まれたCu配線66が完成する。
【0056】以上述べた方法でも、第3の実施例と同様
な効果が得られるのは勿論のこと、本実施例では、Cu
O膜65を還元した後にポリッシングを行なっているの
で、体積減少があっても、溝63を完全にCu配線66
で埋めることができる。
な効果が得られるのは勿論のこと、本実施例では、Cu
O膜65を還元した後にポリッシングを行なっているの
で、体積減少があっても、溝63を完全にCu配線66
で埋めることができる。
【0057】図13(A)〜(E)は、本発明の第5の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図13(A)に示すように、シリコンからなる半
導体基板71上に厚さ1.0μmのシリコン酸化膜72
を堆積した後、このシリコン酸化膜72に溝73を形成
する。次に、図13(B)に示すように、CVD法を用
いて厚さ0.1μmのTiN膜74をコンフォーマル
(溝の中も外も均一に同じ膜厚で形成される状態)全面
に形成する。次に、図13(C)に示すように、全面に
O含有率35%、結晶構造が立方晶系の厚さ0.6μm
のCuO膜75(金属酸化膜)を形成する。このCuO
膜75の成膜は、図14に示すバイアススパッタリング
装置を用いて次のように行なう。
実施例に係る金属配線の形成工程を示す断面図である。
まず、図13(A)に示すように、シリコンからなる半
導体基板71上に厚さ1.0μmのシリコン酸化膜72
を堆積した後、このシリコン酸化膜72に溝73を形成
する。次に、図13(B)に示すように、CVD法を用
いて厚さ0.1μmのTiN膜74をコンフォーマル
(溝の中も外も均一に同じ膜厚で形成される状態)全面
に形成する。次に、図13(C)に示すように、全面に
O含有率35%、結晶構造が立方晶系の厚さ0.6μm
のCuO膜75(金属酸化膜)を形成する。このCuO
膜75の成膜は、図14に示すバイアススパッタリング
装置を用いて次のように行なう。
【0058】すなわち、高周波電源78の高周波電圧を
マッチングボックス77を介してCuターゲット67に
印加し、また、高周波電源69の高周波電圧をマッチン
グボックス68を介して半導体基板71に印加すること
により、Cuターゲット67と半導体基板71との間に
RFバイアス電圧を印加すると共に、チャンバ79内に
Arを40sccm,O2 を40sccm導入してCuのスパッ
タリングを行なう。圧力は約1×10-3Torrである。こ
のような方法によって、図13(C)に示したような形
状のCuO膜75が得られる。なお、半導体基板71に
DCバイアスを印加して成膜を行なってもよい。さら
に、スパッタ堆積を行なう際に、始めにArガスのみを
チャンバ内79に導入し、CuあるいはCuリッチの膜
を堆積した後、O2 を導入して化成スパッタによりCu
O膜75を連続的に堆積してもよい。
マッチングボックス77を介してCuターゲット67に
印加し、また、高周波電源69の高周波電圧をマッチン
グボックス68を介して半導体基板71に印加すること
により、Cuターゲット67と半導体基板71との間に
RFバイアス電圧を印加すると共に、チャンバ79内に
Arを40sccm,O2 を40sccm導入してCuのスパッ
タリングを行なう。圧力は約1×10-3Torrである。こ
のような方法によって、図13(C)に示したような形
状のCuO膜75が得られる。なお、半導体基板71に
DCバイアスを印加して成膜を行なってもよい。さら
に、スパッタ堆積を行なう際に、始めにArガスのみを
チャンバ内79に導入し、CuあるいはCuリッチの膜
を堆積した後、O2 を導入して化成スパッタによりCu
O膜75を連続的に堆積してもよい。
【0059】次に、図13(D)に示すように、エッチ
バック法によって、溝73の部分以外のシリコン酸化膜
72が露出するまで、CuO膜75とTiN膜74とを
除去する。最後に、図13(E)に示すように、H2 1
00%,10mTorr,200℃のプラズマ中で30分間
の熱処理を施すことににより、CuO膜75を還元して
セルフアラインに低抵抗のCu配線76を形成できる。
この方法でも、第3の実施例と同様な効果が得られる。
バック法によって、溝73の部分以外のシリコン酸化膜
72が露出するまで、CuO膜75とTiN膜74とを
除去する。最後に、図13(E)に示すように、H2 1
00%,10mTorr,200℃のプラズマ中で30分間
の熱処理を施すことににより、CuO膜75を還元して
セルフアラインに低抵抗のCu配線76を形成できる。
この方法でも、第3の実施例と同様な効果が得られる。
【0060】図15(A)〜(E)は、本発明の第6の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図15(A)に示すように、シリコンからなる半
導体基板81上にシリコン酸化膜82を形成する。次い
で、このシリコン酸化膜82上に厚さ0.8μmのアル
ミニウム酸化膜83を形成した後、このアルミニウム酸
化膜83上にレジストパターン84を形成する。次に、
図15(B)に示すように、レジストパターン84をマ
スクとしてアルミニウム酸化膜83をエッチングして、
このアルミニウム酸化膜83に深さ0.3μmの溝85
を形成する。なお、フォトレジストパターン84のパタ
ーン寸法は、溝85の幅が0.4μmとなるように選ば
れている。
実施例に係る金属配線の形成工程を示す断面図である。
まず、図15(A)に示すように、シリコンからなる半
導体基板81上にシリコン酸化膜82を形成する。次い
で、このシリコン酸化膜82上に厚さ0.8μmのアル
ミニウム酸化膜83を形成した後、このアルミニウム酸
化膜83上にレジストパターン84を形成する。次に、
図15(B)に示すように、レジストパターン84をマ
スクとしてアルミニウム酸化膜83をエッチングして、
このアルミニウム酸化膜83に深さ0.3μmの溝85
を形成する。なお、フォトレジストパターン84のパタ
ーン寸法は、溝85の幅が0.4μmとなるように選ば
れている。
【0061】次に、図15(C)に示すように、方向を
制御しながらCVDを行いCuO膜86を全面に形成し
て溝85を埋める。このCuO膜86の成膜は、図11
に示した平行平板型のプラズマCVD装置を用いて形成
する。成膜条件は、10-4Torrの真空度でプラズマを発
生させる。これによって、直進性のよいイオンが生成さ
れ、方向制御が容易な成膜が行なえる。
制御しながらCVDを行いCuO膜86を全面に形成し
て溝85を埋める。このCuO膜86の成膜は、図11
に示した平行平板型のプラズマCVD装置を用いて形成
する。成膜条件は、10-4Torrの真空度でプラズマを発
生させる。これによって、直進性のよいイオンが生成さ
れ、方向制御が容易な成膜が行なえる。
【0062】次に、図15(D)に示すように、半導体
基板81を有機溶媒、例えばエチレングリコールトリメ
チルエーテル中に浸漬し、超音波洗浄することにより、
フォトレジストパターン84とこの上のCuO膜86を
リフトオフする。この結果、溝85内のみにCuO膜8
6が残置する。最後に、図15(E)に示すように、H
2 20%、N2 80%の還元ガス雰囲気で、1atom,5
00℃,30分の熱処理を施すことにより、CuO膜8
6を還元することでCu配線87が完成する。
基板81を有機溶媒、例えばエチレングリコールトリメ
チルエーテル中に浸漬し、超音波洗浄することにより、
フォトレジストパターン84とこの上のCuO膜86を
リフトオフする。この結果、溝85内のみにCuO膜8
6が残置する。最後に、図15(E)に示すように、H
2 20%、N2 80%の還元ガス雰囲気で、1atom,5
00℃,30分の熱処理を施すことにより、CuO膜8
6を還元することでCu配線87が完成する。
【0063】以上述べたリフトオフにより不要なCuO
膜86を除去する方法を用いても、電気抵抗の上昇を招
かずにCu配線87を形成できるので、先の実施例と同
様な効果が得られる。
膜86を除去する方法を用いても、電気抵抗の上昇を招
かずにCu配線87を形成できるので、先の実施例と同
様な効果が得られる。
【0064】図16(A)〜(F)は、本発明の第7の
実施例に係る金属配線の形成工程を示す断面図である。
まず、図16(A)に示すように、シリコンからなる半
導体基板91上にシリコン酸化膜92を形成する。次い
で、このシリコン酸化膜92上に厚さ0.1μmのTi
N膜93をスパッタリングにより形成した後、このTi
N膜93上に厚さ0.6μmのCuO膜94を化成スパ
ッタリング法によって形成する。なお、バリア層として
機能する膜であれば、TiN膜93以外のNb膜等を用
いてもよい。
実施例に係る金属配線の形成工程を示す断面図である。
まず、図16(A)に示すように、シリコンからなる半
導体基板91上にシリコン酸化膜92を形成する。次い
で、このシリコン酸化膜92上に厚さ0.1μmのTi
N膜93をスパッタリングにより形成した後、このTi
N膜93上に厚さ0.6μmのCuO膜94を化成スパ
ッタリング法によって形成する。なお、バリア層として
機能する膜であれば、TiN膜93以外のNb膜等を用
いてもよい。
【0065】次に、図16(B)に示すように、CuO
膜94上に厚さ0.04μmの炭素膜95をスパッタ堆
積した後、この炭素膜95上にレジストパターン96を
形成する。次に、図16(C)に示すように、レジスト
パターン96をマスクとし、CF4 +O2 ガスを用いた
RIEによって炭素膜95をエッチングした後、F2と
O2 のプラズマダウンフローによって、レジストパター
ン96のみを灰化して除去する。次に、図16(D)に
示すように、パターニングされた炭素膜95をマスクと
してCuO膜94,Ti膜93をエッチングする。この
エッチングは、半導体基板91を250℃に保持し、C
l2 ガス等のハロゲン系のガスとプラズマとの相互作用
によるCu酸化塩化物(金属ハロゲン化物)を生成させ
ることにより行なう。なお、本実施例では、基板温度を
250℃に設定したが、プラズマ中での温度が250℃
以上になればよい。
膜94上に厚さ0.04μmの炭素膜95をスパッタ堆
積した後、この炭素膜95上にレジストパターン96を
形成する。次に、図16(C)に示すように、レジスト
パターン96をマスクとし、CF4 +O2 ガスを用いた
RIEによって炭素膜95をエッチングした後、F2と
O2 のプラズマダウンフローによって、レジストパター
ン96のみを灰化して除去する。次に、図16(D)に
示すように、パターニングされた炭素膜95をマスクと
してCuO膜94,Ti膜93をエッチングする。この
エッチングは、半導体基板91を250℃に保持し、C
l2 ガス等のハロゲン系のガスとプラズマとの相互作用
によるCu酸化塩化物(金属ハロゲン化物)を生成させ
ることにより行なう。なお、本実施例では、基板温度を
250℃に設定したが、プラズマ中での温度が250℃
以上になればよい。
【0066】次に、図16(E)に示すように、半導体
基板91をO2 のプラズマに晒して炭素膜95を灰化し
て除去する。この結果、CuO膜94とTiN膜93と
の積層配線が得られる。最後に、図16(F)に示すよ
うに、H2 20%、Ar80%の還元ガス雰囲気中で、
1atom,500℃、30分間の熱処理を施すことによ
り、CuO膜94を還元してCu膜97とTiN膜93
とからなる積層配線を完成する。
基板91をO2 のプラズマに晒して炭素膜95を灰化し
て除去する。この結果、CuO膜94とTiN膜93と
の積層配線が得られる。最後に、図16(F)に示すよ
うに、H2 20%、Ar80%の還元ガス雰囲気中で、
1atom,500℃、30分間の熱処理を施すことによ
り、CuO膜94を還元してCu膜97とTiN膜93
とからなる積層配線を完成する。
【0067】以上述べた方法でも、第6の実施例と同様
な効果が得られるのは勿論のこと、本実施例では、Ti
N膜93上にCu膜97を設けているので、Cu原子の
拡散防止や密着性の点でさらに高い効果が得られる。な
お、図16(F)の工程においてCuO膜94を還元し
てCu膜97を形成する代わりに、図16(A)の工程
においてCuO膜94を還元してCu膜97を形成して
もよい。この場合、図16(C)の工程において炭素膜
95をマスクに用いたRIEによるCu膜97のエッチ
ングは、基板温度を300℃とし、Cl2 のプラズマに
よりCu塩化物を生成させることにより行う。ここで、
Cuのハロゲン化物や酸素ハロゲン化物の蒸気圧が高け
れば、弗素,臭素等の他のハロゲンを含むガスを用いて
もよい。また、炭素膜95はこのまま残留しておいても
よいし、O2 あるいはF2 のプラズマダウンフローによ
り灰化した後、熱処理によって還元してもよい。いずれ
にしても、Cuの純度の高いCu配線を形成することが
できる。炭素膜はレジストに比べて耐熱性が高いので、
エッチングにより上層のレジスト層が変質しても下層の
炭素膜がマスクの役割を果たす。
な効果が得られるのは勿論のこと、本実施例では、Ti
N膜93上にCu膜97を設けているので、Cu原子の
拡散防止や密着性の点でさらに高い効果が得られる。な
お、図16(F)の工程においてCuO膜94を還元し
てCu膜97を形成する代わりに、図16(A)の工程
においてCuO膜94を還元してCu膜97を形成して
もよい。この場合、図16(C)の工程において炭素膜
95をマスクに用いたRIEによるCu膜97のエッチ
ングは、基板温度を300℃とし、Cl2 のプラズマに
よりCu塩化物を生成させることにより行う。ここで、
Cuのハロゲン化物や酸素ハロゲン化物の蒸気圧が高け
れば、弗素,臭素等の他のハロゲンを含むガスを用いて
もよい。また、炭素膜95はこのまま残留しておいても
よいし、O2 あるいはF2 のプラズマダウンフローによ
り灰化した後、熱処理によって還元してもよい。いずれ
にしても、Cuの純度の高いCu配線を形成することが
できる。炭素膜はレジストに比べて耐熱性が高いので、
エッチングにより上層のレジスト層が変質しても下層の
炭素膜がマスクの役割を果たす。
【0068】図17(A)〜(E)は、本発明の第8の
実施例に係るメモリセルの形成工程を示す断面図であ
る。まず、図17(A)に示すように、シリコンからな
るp型の半導体基板101上に通常のLOCOS法によ
り熱酸化膜102を形成して素子分離を行なう。次い
で、ゲート絶縁膜103となる酸化シリコン膜、ゲート
電極104となる第1のn+ 型の多結晶シリコン膜を半
導体基板101上に順次形成した後、これらをフォトリ
ソグラフィー法およびRIEによってパターニングし、
ゲート絶縁膜103およびゲート電極104を形成す
る。次いで、このゲート電極104をマスクとしてAs
イオンをイオン注入し、n+ 型のソース領域105aお
よびドレイン領域105bを形成し、スイッチングトラ
ンジスタとしてのMOSFETを形成する。
実施例に係るメモリセルの形成工程を示す断面図であ
る。まず、図17(A)に示すように、シリコンからな
るp型の半導体基板101上に通常のLOCOS法によ
り熱酸化膜102を形成して素子分離を行なう。次い
で、ゲート絶縁膜103となる酸化シリコン膜、ゲート
電極104となる第1のn+ 型の多結晶シリコン膜を半
導体基板101上に順次形成した後、これらをフォトリ
ソグラフィー法およびRIEによってパターニングし、
ゲート絶縁膜103およびゲート電極104を形成す
る。次いで、このゲート電極104をマスクとしてAs
イオンをイオン注入し、n+ 型のソース領域105aお
よびドレイン領域105bを形成し、スイッチングトラ
ンジスタとしてのMOSFETを形成する。
【0069】次に、図17(B)に示すように、CVD
法を用いてシリコン酸化膜106を全面に形成した後、
ドレイン領域105b上のシリコン酸化膜106をエッ
チングしてストレージ・ノード・コンタクト107を形
成する。次に、図17(C)に示すように、全面に第2
のn+ 型の多結晶シリコン膜108を堆積する。次に、
図17(D)に示すように、フォトリソグラフィー法お
よび等方性エッチングを用いて多結晶シリコン膜108
を下部キャパシタ電極状にパターニングし、続いて、多
結晶シリコン膜108上にキャパシタ絶縁膜109とな
るTa2 O5 膜を形成する。このTa2 O5 膜の成膜
は、Ta(OC2 H5 )5 とO 2とを用いた熱CVD法
によって行なう。最後に、図17(E)に示すように、
上部キャパシタ電極としてのNi膜110を形成して積
層構造のキャパシタ電極を完成する。このNi膜110
の成膜は次のように行なう。
法を用いてシリコン酸化膜106を全面に形成した後、
ドレイン領域105b上のシリコン酸化膜106をエッ
チングしてストレージ・ノード・コンタクト107を形
成する。次に、図17(C)に示すように、全面に第2
のn+ 型の多結晶シリコン膜108を堆積する。次に、
図17(D)に示すように、フォトリソグラフィー法お
よび等方性エッチングを用いて多結晶シリコン膜108
を下部キャパシタ電極状にパターニングし、続いて、多
結晶シリコン膜108上にキャパシタ絶縁膜109とな
るTa2 O5 膜を形成する。このTa2 O5 膜の成膜
は、Ta(OC2 H5 )5 とO 2とを用いた熱CVD法
によって行なう。最後に、図17(E)に示すように、
上部キャパシタ電極としてのNi膜110を形成して積
層構造のキャパシタ電極を完成する。このNi膜110
の成膜は次のように行なう。
【0070】すなわち、まず、Ni(ACAC)2 にO
2 プラズマを反応させたCVD法によりNiO膜を形成
する。次いで、H2 10%,Ar90%の還元ガス雰囲
気中で、600℃,30分間の熱処理を施すことによ
り、上記NiO膜を還元してNi膜110を形成する。
そして、このNi膜110を上部キャパシタ電極状にパ
ターニングする。なお、還元工程とパターニング工程を
逆にしてもよい。
2 プラズマを反応させたCVD法によりNiO膜を形成
する。次いで、H2 10%,Ar90%の還元ガス雰囲
気中で、600℃,30分間の熱処理を施すことによ
り、上記NiO膜を還元してNi膜110を形成する。
そして、このNi膜110を上部キャパシタ電極状にパ
ターニングする。なお、還元工程とパターニング工程を
逆にしてもよい。
【0071】以上述べた方法によれば、上部キャパシタ
電極として不純物の少ないNi膜110が得られる。こ
のため、不純物による上部キャパシタ電極の抵抗増加を
防止できるので、所定レベルの印加電圧を与えれば、確
実に所定量の電荷が蓄えられる。したがって、キャパシ
タの蓄積電荷に起因する情報エラーを防止することがで
きる。なお、本実施例では、電極材料として上部キャパ
シタ電極材料としてNiを用いたが、その代わりに、P
tやPd等のように仕事関数が大きい金属材料を用いて
もよい。
電極として不純物の少ないNi膜110が得られる。こ
のため、不純物による上部キャパシタ電極の抵抗増加を
防止できるので、所定レベルの印加電圧を与えれば、確
実に所定量の電荷が蓄えられる。したがって、キャパシ
タの蓄積電荷に起因する情報エラーを防止することがで
きる。なお、本実施例では、電極材料として上部キャパ
シタ電極材料としてNiを用いたが、その代わりに、P
tやPd等のように仕事関数が大きい金属材料を用いて
もよい。
【0072】また、本実施例では、CVD法を用いてキ
ャパシタ絶縁膜109となるTa2O5膜を直接形成し
たが、Ta膜を形成した後に、これを酸化してTa2 O
5 膜を形成してもよい。すなわち、Ta膜を形成した
後、このTa膜上にNiO膜を形成し、続いて、Arガ
ス雰囲気中での800℃,30分の熱処理を施すことに
より、Ta膜を酸化すると共にNiO膜を還元する。そ
の後、フォトリソグラフィー法およびRIEによって上
記Ta2 O5 膜およびTi膜をパターニングすれば、図
17(E)のメモリセルが得られる。なお、上記NiO
膜の還元が十分に行われなかった場合には、H2 を含む
還元ガス雰囲気中での500℃程度の熱処理を追加すれ
ばよい。
ャパシタ絶縁膜109となるTa2O5膜を直接形成し
たが、Ta膜を形成した後に、これを酸化してTa2 O
5 膜を形成してもよい。すなわち、Ta膜を形成した
後、このTa膜上にNiO膜を形成し、続いて、Arガ
ス雰囲気中での800℃,30分の熱処理を施すことに
より、Ta膜を酸化すると共にNiO膜を還元する。そ
の後、フォトリソグラフィー法およびRIEによって上
記Ta2 O5 膜およびTi膜をパターニングすれば、図
17(E)のメモリセルが得られる。なお、上記NiO
膜の還元が十分に行われなかった場合には、H2 を含む
還元ガス雰囲気中での500℃程度の熱処理を追加すれ
ばよい。
【0073】図18(A)〜(E)は、本発明の第9の
実施例に係るコンタクト電極の形成工程を示す断面図で
ある。まず、図18(A)に示すように、p型のシリコ
ンからなる半導体基板111上に通常のLOCOS法に
より熱酸化膜112を形成して素子分離を行なう。次い
で、Asイオンを基板表面に注入してn+ 型の拡散層領
域113を形成する。次に、図18(B)に示すよう
に、CVD法を用いて全面にシリコン酸化膜114を形
成する。その後、フォトリソグラフィー法およびRIE
を用いて拡散層領域113上のシリコン酸化膜114を
エッチングしてコンタクトホール115を開孔する。
実施例に係るコンタクト電極の形成工程を示す断面図で
ある。まず、図18(A)に示すように、p型のシリコ
ンからなる半導体基板111上に通常のLOCOS法に
より熱酸化膜112を形成して素子分離を行なう。次い
で、Asイオンを基板表面に注入してn+ 型の拡散層領
域113を形成する。次に、図18(B)に示すよう
に、CVD法を用いて全面にシリコン酸化膜114を形
成する。その後、フォトリソグラフィー法およびRIE
を用いて拡散層領域113上のシリコン酸化膜114を
エッチングしてコンタクトホール115を開孔する。
【0074】次に、図18(C)に示すように、CVD
法を用いて厚さ50nmのNiO膜116を全面に形成
する。次に、図18(D)に示すように、H2 20%,
Ar80%の還元ガス雰囲気中で、350℃,30分間
の熱処理を施すことにより、NiO膜116を還元して
厚さ40nmのNi膜117を形成する。次に、図18
(E)に示すように、N2 ガス雰囲気中で800℃,3
0分間の熱処理を施すことにより、Ni膜117のシリ
サイド化を行なってNi2 Si膜118を形成する。換
言すれば、この熱処理によって、拡散層領域113側の
Ni膜117がNi2 Si膜118に変換され、反対側
のNi膜117がNiN膜に変換される。この後、ウエ
ットエッチングを用いて未反応のNi膜117およびN
iN膜を除去する。最後に、全面にAl合金膜をスパッ
タリングにより形成した後、これをフォトリソグラフィ
ーおよびRIEによって所定の形状にパターニングし、
コンタクト電極119を形成して、拡散層領域113と
コンタクト電極119との接続を完成する。
法を用いて厚さ50nmのNiO膜116を全面に形成
する。次に、図18(D)に示すように、H2 20%,
Ar80%の還元ガス雰囲気中で、350℃,30分間
の熱処理を施すことにより、NiO膜116を還元して
厚さ40nmのNi膜117を形成する。次に、図18
(E)に示すように、N2 ガス雰囲気中で800℃,3
0分間の熱処理を施すことにより、Ni膜117のシリ
サイド化を行なってNi2 Si膜118を形成する。換
言すれば、この熱処理によって、拡散層領域113側の
Ni膜117がNi2 Si膜118に変換され、反対側
のNi膜117がNiN膜に変換される。この後、ウエ
ットエッチングを用いて未反応のNi膜117およびN
iN膜を除去する。最後に、全面にAl合金膜をスパッ
タリングにより形成した後、これをフォトリソグラフィ
ーおよびRIEによって所定の形状にパターニングし、
コンタクト電極119を形成して、拡散層領域113と
コンタクト電極119との接続を完成する。
【0075】以上述べた方法によれば、不純物の少ない
Ni2 Si膜118が得られるのでコンタクト抵抗の低
減化が図れる。なお、本実施例では、NiO膜117を
還元した後に、Ni膜118のシリサイド化を行なった
が、NiO膜117の還元と同時にNi膜118のシリ
サイド化を行なってもよい。また、コンタクト電極11
9を構成する金属とシリコンとの酸化物生成時の標準自
由エネルギーの低下よりも酸化物形成時の標準自由エネ
ルギーの低下が大きい金属、例えば、本実施例のように
金属がNiの場合には、Ti,Mg,Li,Ca等の金
属からなる金属膜をNiO膜上に形成し、熱処理によっ
て前記金属膜を酸化すると共に、NiO膜を還元してN
i膜を形成してもよい。すなわち、ガス雰囲気中での熱
処理による還元の代わりに、固相での熱処理による還元
でNi膜を形成する。
Ni2 Si膜118が得られるのでコンタクト抵抗の低
減化が図れる。なお、本実施例では、NiO膜117を
還元した後に、Ni膜118のシリサイド化を行なった
が、NiO膜117の還元と同時にNi膜118のシリ
サイド化を行なってもよい。また、コンタクト電極11
9を構成する金属とシリコンとの酸化物生成時の標準自
由エネルギーの低下よりも酸化物形成時の標準自由エネ
ルギーの低下が大きい金属、例えば、本実施例のように
金属がNiの場合には、Ti,Mg,Li,Ca等の金
属からなる金属膜をNiO膜上に形成し、熱処理によっ
て前記金属膜を酸化すると共に、NiO膜を還元してN
i膜を形成してもよい。すなわち、ガス雰囲気中での熱
処理による還元の代わりに、固相での熱処理による還元
でNi膜を形成する。
【0076】また、コンタクト電極119の材料とし
て、n+ 型の拡散層に対しては、V,Zr,Hf,M
o,Ti,Ta,Cr等の仕事関数が高い金属を用い、
p+ の拡散層に対しては、Pt,Pd,Ir等の仕事関
数が高い金属を用いることが望ましい。
て、n+ 型の拡散層に対しては、V,Zr,Hf,M
o,Ti,Ta,Cr等の仕事関数が高い金属を用い、
p+ の拡散層に対しては、Pt,Pd,Ir等の仕事関
数が高い金属を用いることが望ましい。
【0077】図19(A)〜(E)は、本発明の第10
の実施例に係る金属配線の形成工程を示す断面図であ
る。本実施例がこれまでの実施例と異なる点は、ガス状
の還元剤の代わりに固体状の還元剤を用いることにあ
る。
の実施例に係る金属配線の形成工程を示す断面図であ
る。本実施例がこれまでの実施例と異なる点は、ガス状
の還元剤の代わりに固体状の還元剤を用いることにあ
る。
【0078】まず、図19(A)に示すように、シリコ
ンからなる半導体基板121上にシリコン酸化膜122
を形成する。次いで、このシリコン酸化膜122に溝1
24を形成した後、全面にバリア層としての厚さ50nm
のNb膜123を形成する。次に、図19(B)に示す
ように、Cu有機物ソースとしてCu(HFA)2 を用
いたH2 OのプラズマダウンフローCVD法により全面
に厚さ600nmのCuO膜125を形成する。次に、図
19(C)に示すように、ポリッシングによって、溝1
24の部分以外のNb膜123が露出するまでCuO膜
125とNb膜123とを除去して、溝124のみにC
uO膜125を残置する。その後、全面に還元剤として
の役割を果たすTi膜126を堆積する。
ンからなる半導体基板121上にシリコン酸化膜122
を形成する。次いで、このシリコン酸化膜122に溝1
24を形成した後、全面にバリア層としての厚さ50nm
のNb膜123を形成する。次に、図19(B)に示す
ように、Cu有機物ソースとしてCu(HFA)2 を用
いたH2 OのプラズマダウンフローCVD法により全面
に厚さ600nmのCuO膜125を形成する。次に、図
19(C)に示すように、ポリッシングによって、溝1
24の部分以外のNb膜123が露出するまでCuO膜
125とNb膜123とを除去して、溝124のみにC
uO膜125を残置する。その後、全面に還元剤として
の役割を果たすTi膜126を堆積する。
【0079】次に、図19(D)に示すように、Ar9
0%,H2 10%のガス雰囲気中で、1atm ,昇温速度
20℃/分、300℃,30分間の熱処理を行ない、T
i膜126によりCuO膜125を還元することでNb
膜123で囲まれたCu配線127が形成される。この
とき、Ti膜126は酸化されてTiO膜128とな
る。なお、この工程の際にCuO膜125の体積減少が
生じるが、Cu配線127と溝124との間に隙間が生
じることはない。最後に、図19(E)に示すように、
ウエットエッチングを用いてTiO膜128を除去し
て、Cu配線127の形成工程が完了する。
0%,H2 10%のガス雰囲気中で、1atm ,昇温速度
20℃/分、300℃,30分間の熱処理を行ない、T
i膜126によりCuO膜125を還元することでNb
膜123で囲まれたCu配線127が形成される。この
とき、Ti膜126は酸化されてTiO膜128とな
る。なお、この工程の際にCuO膜125の体積減少が
生じるが、Cu配線127と溝124との間に隙間が生
じることはない。最後に、図19(E)に示すように、
ウエットエッチングを用いてTiO膜128を除去し
て、Cu配線127の形成工程が完了する。
【0080】なお、本実施例では、CuO膜125を還
元するためにTi膜126を用いたが、V,Cr,N
i,Nb等の膜を還元剤として用いてもよい。また、N
i等の還元金属を用いた場合には、還元金属を酸化する
と同時に還元ガスによってNi等の還元金属膜を還元し
てもよい。なお、本発明は上述した実施例に限定される
ものではない。例えば、上記第1〜第7の実施例では、
水素を用いてCuO膜を還元したが、その代わりに炭素
又は一酸化炭素を用いて還元してもよい。炭素,一酸化
炭素を用いたCuOの還元の化学反応式を次に示す。
元するためにTi膜126を用いたが、V,Cr,N
i,Nb等の膜を還元剤として用いてもよい。また、N
i等の還元金属を用いた場合には、還元金属を酸化する
と同時に還元ガスによってNi等の還元金属膜を還元し
てもよい。なお、本発明は上述した実施例に限定される
ものではない。例えば、上記第1〜第7の実施例では、
水素を用いてCuO膜を還元したが、その代わりに炭素
又は一酸化炭素を用いて還元してもよい。炭素,一酸化
炭素を用いたCuOの還元の化学反応式を次に示す。
【0081】 CuO+C→Cu+CO CuO+CO→Cu+CO2 また、上記第1〜第7の実施例では、金属酸化膜として
CuO膜を形成したが、CuO膜と同様に安定なCu2
O膜を用いてもよい。Cu2 Oの還元の化学反応式を次
に示す。
CuO膜を形成したが、CuO膜と同様に安定なCu2
O膜を用いてもよい。Cu2 Oの還元の化学反応式を次
に示す。
【0082】 Cu2 O+H2 →2Cu+H2 O(155℃以上) Cu2 O+CO→2Cu+CO2 (200℃以上) また、Cu原子とO原子の割合が全体において均一であ
る必要はなく、膜の上層になるほどO原子の割合が多く
なる組成であってもかまわない。
る必要はなく、膜の上層になるほどO原子の割合が多く
なる組成であってもかまわない。
【0083】また、CuO膜は、CuO分子とCu原子
とO原子との混合物であって結晶構造が微結晶構造また
はアモルファス構造であることが望ましい。同様に、C
u2O膜は、Cu2 O分子とCu原子とO原子との混合
物であって結晶構造が微結晶構造またはアモルファス構
造であることが望ましい。
とO原子との混合物であって結晶構造が微結晶構造また
はアモルファス構造であることが望ましい。同様に、C
u2O膜は、Cu2 O分子とCu原子とO原子との混合
物であって結晶構造が微結晶構造またはアモルファス構
造であることが望ましい。
【0084】また、CuO膜等の銅酸化物膜の成膜は、
上記実施例の方法に限定されるものではない。すなわ
ち、原料として銅有機物または塩化銅等の蒸気圧の高い
ガスと、O2 またはH2 O等のOを含むガスを用い、プ
ラズマ中でこれらを反応させる方法であればよい。ま
た、原料として銅有機物または塩化銅と、Oラジカル,
O3 等の少なくともOを含むガスの反応により成膜して
もよい。この場合、酸素のプラズマを基板加熱部分より
ソースガス上流側に混入させ、基板温度を100〜50
0℃にすることが望ましい。あるいは、Cu膜を形成し
ておき、酸化雰囲気中で熱処理することにより酸化銅膜
を形成してもよい。
上記実施例の方法に限定されるものではない。すなわ
ち、原料として銅有機物または塩化銅等の蒸気圧の高い
ガスと、O2 またはH2 O等のOを含むガスを用い、プ
ラズマ中でこれらを反応させる方法であればよい。ま
た、原料として銅有機物または塩化銅と、Oラジカル,
O3 等の少なくともOを含むガスの反応により成膜して
もよい。この場合、酸素のプラズマを基板加熱部分より
ソースガス上流側に混入させ、基板温度を100〜50
0℃にすることが望ましい。あるいは、Cu膜を形成し
ておき、酸化雰囲気中で熱処理することにより酸化銅膜
を形成してもよい。
【0085】また、上記実施例では、金属酸化膜として
CuO膜等の銅酸化物膜を用いたが、その代わりに他の
金属酸化膜、例えば、銀酸化物膜を用いてもよい。この
場合、銀酸化物の中でも安定なAg2 O,AgOからな
る膜を用いることが望ましい。これは水素との反応にお
いて100℃以上で還元でき、また、110℃以上では
金属Agと気体の酸素とに分解される。
CuO膜等の銅酸化物膜を用いたが、その代わりに他の
金属酸化膜、例えば、銀酸化物膜を用いてもよい。この
場合、銀酸化物の中でも安定なAg2 O,AgOからな
る膜を用いることが望ましい。これは水素との反応にお
いて100℃以上で還元でき、また、110℃以上では
金属Agと気体の酸素とに分解される。
【0086】また、上記実施例では、金属酸化膜の形成
方法として、平行平板型のプラズマCVD法,ダウンフ
ローのCVD法,スパッタリング法を用いた場合につい
て説明したが、蒸着法,メッキ法あるいは金属を含む有
機物を酸化燃焼することにより形成する方法でもよい。
例えば、蒸着法による形成方法においては、金属のソー
スを用いてO2 を導入し、化成蒸着する方法あるいは金
属酸化物をソースとして直接形成することで金属酸化物
が得られる。また、メッキ法においては、無電解メッキ
あるいは電気メッキによる方法で金属酸化膜が得られ
る。また、酸化燃焼の場合には、金属を含む有機物を有
機溶媒に溶解し、これを基板上に塗布し酸化ガス雰囲気
中でバーナやトーチにより強制的に酸化燃焼することで
金属酸化膜が得られる。
方法として、平行平板型のプラズマCVD法,ダウンフ
ローのCVD法,スパッタリング法を用いた場合につい
て説明したが、蒸着法,メッキ法あるいは金属を含む有
機物を酸化燃焼することにより形成する方法でもよい。
例えば、蒸着法による形成方法においては、金属のソー
スを用いてO2 を導入し、化成蒸着する方法あるいは金
属酸化物をソースとして直接形成することで金属酸化物
が得られる。また、メッキ法においては、無電解メッキ
あるいは電気メッキによる方法で金属酸化膜が得られ
る。また、酸化燃焼の場合には、金属を含む有機物を有
機溶媒に溶解し、これを基板上に塗布し酸化ガス雰囲気
中でバーナやトーチにより強制的に酸化燃焼することで
金属酸化膜が得られる。
【0087】また、上記方法により形成した金属酸化膜
を還元する前に、酸素中で熱処理し、さらに酸化を促進
させ、金属に結合しているO以外の原子をOに置き換え
る処理を付加することもできる。これにより、金属中の
CやF,H等の不純物を除去して精練することができ
る。また、このようにして生成された金属酸化膜は、密
度の高い緻密な膜であるため、還元したときにより純度
が高くなり、より低抵抗な金属膜を得ることができる。
を還元する前に、酸素中で熱処理し、さらに酸化を促進
させ、金属に結合しているO以外の原子をOに置き換え
る処理を付加することもできる。これにより、金属中の
CやF,H等の不純物を除去して精練することができ
る。また、このようにして生成された金属酸化膜は、密
度の高い緻密な膜であるため、還元したときにより純度
が高くなり、より低抵抗な金属膜を得ることができる。
【0088】また、金属酸化膜を形成する下地について
は、BやP等のCuの拡散を抑制する効果のある物質を
含むシリコン酸化膜、つまり、BPSG,TiN等の金
属窒化物膜や、アルミナ、チタニア等の金属酸化膜や、
Al,V,Nb,Ag,Ti,Ta等の金属、並びにこ
れらの単層あるいは積層およびこれらの組み合わせであ
ってもよい。Cuの拡散防止,密着性向上のためのグル
ーレイヤ(密着層)として用いてもよい。これらの中
で、V,Nb,TaはCuと抵抗を上昇させるような金
属間化合物を形成せず、しかもCu中の拡散が速いた
め、Cu酸化物を還元する際に同時にCuの表面に析出
させることによって、セルフパッシベートとすることも
できる。
は、BやP等のCuの拡散を抑制する効果のある物質を
含むシリコン酸化膜、つまり、BPSG,TiN等の金
属窒化物膜や、アルミナ、チタニア等の金属酸化膜や、
Al,V,Nb,Ag,Ti,Ta等の金属、並びにこ
れらの単層あるいは積層およびこれらの組み合わせであ
ってもよい。Cuの拡散防止,密着性向上のためのグル
ーレイヤ(密着層)として用いてもよい。これらの中
で、V,Nb,TaはCuと抵抗を上昇させるような金
属間化合物を形成せず、しかもCu中の拡散が速いた
め、Cu酸化物を還元する際に同時にCuの表面に析出
させることによって、セルフパッシベートとすることも
できる。
【0089】なお、配線の形成方法について、金属酸化
膜から配線パターンを形成し、還元する方法と、金属酸
化膜を還元し、配線パターンを形成する方法とを説明し
たが、例えば、銅酸化物の方が金属銅よりも酸素に対し
て安定であり、ポリッシングする際にもCuOはCuの
3倍の硬度であり研磨が容易である。さらに、エッチン
グに対しても銅の場合は酸化ハロゲン化物の方がハロゲ
ン化物よりも蒸気圧が高いことから、配線パターンを形
成してから還元する方法の方が工程が容易である。
膜から配線パターンを形成し、還元する方法と、金属酸
化膜を還元し、配線パターンを形成する方法とを説明し
たが、例えば、銅酸化物の方が金属銅よりも酸素に対し
て安定であり、ポリッシングする際にもCuOはCuの
3倍の硬度であり研磨が容易である。さらに、エッチン
グに対しても銅の場合は酸化ハロゲン化物の方がハロゲ
ン化物よりも蒸気圧が高いことから、配線パターンを形
成してから還元する方法の方が工程が容易である。
【0090】図20(A)〜20(G)は、本発明の第
11の実施例に係る金属配線の形成工程を示す断面図で
ある。まず、図20(A)に示すように、シリコンから
なる半導体基板131上にシリコン酸化膜132を形成
する。次いで、このシリコン酸化膜132を加工して溝
133を形成する。図20(B)に示すように、この溝
133の形成された半導体基板131上に拡散バリアと
下地との密着性を向上させるための金属層である厚さ3
00AのNb膜134を形成する。次いで、図20
(C)に示すように、(HFA)2 Cuを有機ソースと
してH2 OのプラズマダウンフローCVDにより、厚さ
6000AのCuO膜135を形成する。次に、図20
(D)に示すように、ラッピングを施して溝133内に
埋込まれた形のCuO配線136を形成する。
11の実施例に係る金属配線の形成工程を示す断面図で
ある。まず、図20(A)に示すように、シリコンから
なる半導体基板131上にシリコン酸化膜132を形成
する。次いで、このシリコン酸化膜132を加工して溝
133を形成する。図20(B)に示すように、この溝
133の形成された半導体基板131上に拡散バリアと
下地との密着性を向上させるための金属層である厚さ3
00AのNb膜134を形成する。次いで、図20
(C)に示すように、(HFA)2 Cuを有機ソースと
してH2 OのプラズマダウンフローCVDにより、厚さ
6000AのCuO膜135を形成する。次に、図20
(D)に示すように、ラッピングを施して溝133内に
埋込まれた形のCuO配線136を形成する。
【0091】次いで、図20(E)に示すように、半導
体基板131上にTi膜137を形成する。次に、これ
に、昇温速度と+20℃/分とし、1atm 、Ar90
%、H2 10%の雰囲気中で300℃、30分の熱処理
を施す。このとき、図20(F)に示すように、CuO
配線136が還元され、Cu配線138となり、Tiは
酸化されたTiO139となる。Tiは酸化する際に体
積膨張が起こるので、CuOの還元の際に体積収縮が起
こっても、Cu配線138と溝133の側壁との間に隙
が生じることはない。最後に、図20(G)に示すよう
に、TiO139をウェットエッチングにより除去して
Cu配線を形成することができる。
体基板131上にTi膜137を形成する。次に、これ
に、昇温速度と+20℃/分とし、1atm 、Ar90
%、H2 10%の雰囲気中で300℃、30分の熱処理
を施す。このとき、図20(F)に示すように、CuO
配線136が還元され、Cu配線138となり、Tiは
酸化されたTiO139となる。Tiは酸化する際に体
積膨張が起こるので、CuOの還元の際に体積収縮が起
こっても、Cu配線138と溝133の側壁との間に隙
が生じることはない。最後に、図20(G)に示すよう
に、TiO139をウェットエッチングにより除去して
Cu配線を形成することができる。
【0092】本実施例では、CuOの還元剤としてTi
を用いているが、V,Cr,Ni,Nb等を用いてもよ
い。また、熱処理を行う際に、還元金属が酸化されると
同時に還元ガスによる上面の還元剤となる金属の還元が
行われてもよい。 実施例2 半導体基板に溝を形成し、その内部に配線を形成する方
法として、基板に溝を形成し、基板全面にCu膜を形成
してブランケット状にCu膜を残し、これにポリッシン
グ加工を施してCuを溝のみに残すという方法がある。
しかしながら、Cu等の金属は柔らかく、延性、展性に
富んでいるので、ポリッシング加工を施すと金属部分が
より多くポリッシングされてしまい、均一な平坦化が困
難という問題がある。また、ポリッシング特性を良くす
るために、柔らかい金属であるCuの上に比較的硬度の
高い金属、例えばW等からなる膜を形成し、この上から
ポリッシングする方法がある。
を用いているが、V,Cr,Ni,Nb等を用いてもよ
い。また、熱処理を行う際に、還元金属が酸化されると
同時に還元ガスによる上面の還元剤となる金属の還元が
行われてもよい。 実施例2 半導体基板に溝を形成し、その内部に配線を形成する方
法として、基板に溝を形成し、基板全面にCu膜を形成
してブランケット状にCu膜を残し、これにポリッシン
グ加工を施してCuを溝のみに残すという方法がある。
しかしながら、Cu等の金属は柔らかく、延性、展性に
富んでいるので、ポリッシング加工を施すと金属部分が
より多くポリッシングされてしまい、均一な平坦化が困
難という問題がある。また、ポリッシング特性を良くす
るために、柔らかい金属であるCuの上に比較的硬度の
高い金属、例えばW等からなる膜を形成し、この上から
ポリッシングする方法がある。
【0093】この方法によると、図21に示すような問
題がある。すなわち、半導体基板上に形成されたシリコ
ン酸化膜141上に配線を形成する溝142を形成し、
この上にバリアメタル膜143を形成する。この上にC
u膜を形成した後ポリッシングを行う。これにより、C
u配線144が形成されるが、ポリッシング中に研磨粒
子によるキズ145が発生する。また、パターン寸法に
よりポリッシング速度が異なり、Cu配線144の中心
部に凹部が生じるいわゆるディッシングが起こる。ディ
ッシングが起こった部分では、応力が集中してSM耐性
が悪くなる。また、パターン幅が広い部分146では、
ディッシングによりCu配線144が部分的になくなっ
てしまう。
題がある。すなわち、半導体基板上に形成されたシリコ
ン酸化膜141上に配線を形成する溝142を形成し、
この上にバリアメタル膜143を形成する。この上にC
u膜を形成した後ポリッシングを行う。これにより、C
u配線144が形成されるが、ポリッシング中に研磨粒
子によるキズ145が発生する。また、パターン寸法に
よりポリッシング速度が異なり、Cu配線144の中心
部に凹部が生じるいわゆるディッシングが起こる。ディ
ッシングが起こった部分では、応力が集中してSM耐性
が悪くなる。また、パターン幅が広い部分146では、
ディッシングによりCu配線144が部分的になくなっ
てしまう。
【0094】これに加えて、図22に示すように、Cu
配線の上面151と溝の側壁152との接触部分153
が溝の上端にあり、Cu配線154が上に凸の形状であ
る場合には、Cu配線154の主成分であるCu155
が、側壁に形成されたバリアメタル膜156とCu配線
の上面に形成されたバリアメタル膜157との界面15
8から絶縁膜159中に拡散し、素子の動作不良や配線
間の短絡を引き起こしてしまう。
配線の上面151と溝の側壁152との接触部分153
が溝の上端にあり、Cu配線154が上に凸の形状であ
る場合には、Cu配線154の主成分であるCu155
が、側壁に形成されたバリアメタル膜156とCu配線
の上面に形成されたバリアメタル膜157との界面15
8から絶縁膜159中に拡散し、素子の動作不良や配線
間の短絡を引き起こしてしまう。
【0095】本発明の第12の実施例では、金属の酸化
物が還元して金属となるとき、体積の収縮が起こり、か
つ表面張力による金属の凝集により、配線の形状が上に
凸の形状である曲面となることを特徴としている。この
ような形状を有する配線は、応力の集中を受けにくくス
トレスグレーションに強い。さらに、配線が溝内に収容
された状態となっており、配線の上面が異種金属で被覆
されているので、金属の拡散経路が長くなり、拡散を抑
制することができる。
物が還元して金属となるとき、体積の収縮が起こり、か
つ表面張力による金属の凝集により、配線の形状が上に
凸の形状である曲面となることを特徴としている。この
ような形状を有する配線は、応力の集中を受けにくくス
トレスグレーションに強い。さらに、配線が溝内に収容
された状態となっており、配線の上面が異種金属で被覆
されているので、金属の拡散経路が長くなり、拡散を抑
制することができる。
【0096】図23(A)〜(H)は、本発明の第12
の実施例に係る金属配線の形成工程を示す断面図であ
る。まず、図23(A)に示すように、シリコンからな
る半導体基板161上に厚さ1.0μmの熱酸化SiO
2 膜162を形成し、その上にスパッタリングによって
カーボン(C)膜163を0.01μm形成する。次い
で、フォトリソグラフィー法によりSiO2 膜162上
にレジスト層を形成した後、これをマスクにしてRIE
によりC膜163およびSiO2 膜162をエッチング
し、続いて、レジストパターンをH2 Oを含む弗素と酸
素のダウンフロープラズマにより灰化して、幅0.3μ
m、深さ0.4μmの溝164を形成する。これによ
り、図23(B)に示すように、SiO2 膜162の凸
部分のみにC膜163が残置し、内部はSiO2 膜16
2で区画された溝164が形成される。
の実施例に係る金属配線の形成工程を示す断面図であ
る。まず、図23(A)に示すように、シリコンからな
る半導体基板161上に厚さ1.0μmの熱酸化SiO
2 膜162を形成し、その上にスパッタリングによって
カーボン(C)膜163を0.01μm形成する。次い
で、フォトリソグラフィー法によりSiO2 膜162上
にレジスト層を形成した後、これをマスクにしてRIE
によりC膜163およびSiO2 膜162をエッチング
し、続いて、レジストパターンをH2 Oを含む弗素と酸
素のダウンフロープラズマにより灰化して、幅0.3μ
m、深さ0.4μmの溝164を形成する。これによ
り、図23(B)に示すように、SiO2 膜162の凸
部分のみにC膜163が残置し、内部はSiO2 膜16
2で区画された溝164が形成される。
【0097】次に、図23(C)に示すように、半導体
基板161全面上にスパッタリングにより厚さ0.04
μmのNb膜165を形成する。次に、図23(D)に
示すように、コリメーションスパッタリングにより厚さ
0.4μmのCuO膜166を形成する。続いて、図2
3(E)に示すように、ポリッシングによって溝163
内に形成された以外のCuO膜を除去し、CuO配線1
66を形成する。なお、CuO膜およびNb膜165の
ポリッシングについては、pH約8.5のアルカリ性の
コロイダルシリカを研磨液として用い、研磨布には発泡
ポリウレタンの比較的柔らかいパッドを用いた。また、
ポリッシング時に半導体基板にかかる荷重は約30g/cm
2 とし、研磨液の供給量は200ml/minとし、半導体基
板およびターンテーブルの回転速度は100rpmとす
る。このときのCuO膜のポリッシング速度は0.8μ
m/minとなる。また、SiO2 膜162の凸部分のみに
残置されたC膜163は、この条件ではほとんどポリッ
シュされないので、ポリッシングをその部分で止めるポ
リッシングストッパーとなる。
基板161全面上にスパッタリングにより厚さ0.04
μmのNb膜165を形成する。次に、図23(D)に
示すように、コリメーションスパッタリングにより厚さ
0.4μmのCuO膜166を形成する。続いて、図2
3(E)に示すように、ポリッシングによって溝163
内に形成された以外のCuO膜を除去し、CuO配線1
66を形成する。なお、CuO膜およびNb膜165の
ポリッシングについては、pH約8.5のアルカリ性の
コロイダルシリカを研磨液として用い、研磨布には発泡
ポリウレタンの比較的柔らかいパッドを用いた。また、
ポリッシング時に半導体基板にかかる荷重は約30g/cm
2 とし、研磨液の供給量は200ml/minとし、半導体基
板およびターンテーブルの回転速度は100rpmとす
る。このときのCuO膜のポリッシング速度は0.8μ
m/minとなる。また、SiO2 膜162の凸部分のみに
残置されたC膜163は、この条件ではほとんどポリッ
シュされないので、ポリッシングをその部分で止めるポ
リッシングストッパーとなる。
【0098】次に、図23(F)に示すように、H2 2
0%、Ar80%の還元ガス雰囲気中で500℃、30
分の熱処理を施すことによりCuO配線166を還元し
てCu配線167を形成する。次に、図23(G)に示
すように、WF6 およびSiH4 を用いた選択CVD法
により、Cu配線167上のみに厚さ0.05μmのW
膜168を形成する。このとき、W膜168がSiO2
膜162の凸部分よりも突出した場合は、再びポリッシ
ングにより余分なW膜を除去し、平坦化を行ってもよ
い。最後に、図23(H)に示すように、酸素プラズマ
による灰化により、C膜163を除去する。C膜163
はCuO配線166の還元前に酸素プラズマにより除去
してもよい。
0%、Ar80%の還元ガス雰囲気中で500℃、30
分の熱処理を施すことによりCuO配線166を還元し
てCu配線167を形成する。次に、図23(G)に示
すように、WF6 およびSiH4 を用いた選択CVD法
により、Cu配線167上のみに厚さ0.05μmのW
膜168を形成する。このとき、W膜168がSiO2
膜162の凸部分よりも突出した場合は、再びポリッシ
ングにより余分なW膜を除去し、平坦化を行ってもよ
い。最後に、図23(H)に示すように、酸素プラズマ
による灰化により、C膜163を除去する。C膜163
はCuO配線166の還元前に酸素プラズマにより除去
してもよい。
【0099】このように形成された配線においては、図
24に示すように、半導体基板上に形成されたシリコン
酸化膜171上に溝172が形成されており、溝の側壁
173および底面174にはNb膜175が形成されて
いる。その中にCu配線176が形成され、さらに配線
の上面177にはW膜178が形成されている。ここ
で、配線上面177と溝の側面173との接点をPと
し、溝の側面173と配線上面177のPにおける接線
Xとのなす角度をθとする。また、配線上面177の頂
点における接線Yと配線上面177とのなす角度をθ´
とする。このとき、配線上面177は上に凸の形状であ
る曲線となり、Pは溝の側面173の上端Qと下端Rと
の間に必ず存在する。これは、CuOを熱処理によって
Cuに還元した際に体積の収縮が起き、その際、表面積
を小さくしようとする力が働いて、表面すなわち配線上
面177は円に近い形状となる。これによりPはQとR
との間に存在することになる。また、この場合、θとθ
´には、0<θ<90°かつθ<θ´なる関係がある。
24に示すように、半導体基板上に形成されたシリコン
酸化膜171上に溝172が形成されており、溝の側壁
173および底面174にはNb膜175が形成されて
いる。その中にCu配線176が形成され、さらに配線
の上面177にはW膜178が形成されている。ここ
で、配線上面177と溝の側面173との接点をPと
し、溝の側面173と配線上面177のPにおける接線
Xとのなす角度をθとする。また、配線上面177の頂
点における接線Yと配線上面177とのなす角度をθ´
とする。このとき、配線上面177は上に凸の形状であ
る曲線となり、Pは溝の側面173の上端Qと下端Rと
の間に必ず存在する。これは、CuOを熱処理によって
Cuに還元した際に体積の収縮が起き、その際、表面積
を小さくしようとする力が働いて、表面すなわち配線上
面177は円に近い形状となる。これによりPはQとR
との間に存在することになる。また、この場合、θとθ
´には、0<θ<90°かつθ<θ´なる関係がある。
【0100】本実施例で示した方法によると、例えばθ
は16°、θ´は47°となる。θおよびθ´は、形成
する金属の酸化物の組成、配線の金属とバリアメタルと
の密着性、並びに金属酸化物の成膜方法に依存し、適宜
変えることが可能である。配線上面177は上に凸の形
状の曲線となるが、配線断面形状が円に近くなるほど応
力集中が起こり難い。さらに、上面に高融点金属である
Wを被覆することにより、配線自身にかかるストレスを
小さくすることができ、信頼性に優れた配線を得ること
ができる。また、配線材料の拡散防止のための異種金属
を被覆した場合、被覆した金属との境界面すなわちP−
Q間が拡散経路となるが、本実施例によると、P=Qで
ある従来の形状に比較して、拡散の起こりにくいことが
判る。このように、EM耐性、SM耐性に優れ、かつ電
気抵抗の小さい電極・配線が得られる。さらに、図23
に示した工程を繰り返すことにより、多層配線構造を形
成することができる。
は16°、θ´は47°となる。θおよびθ´は、形成
する金属の酸化物の組成、配線の金属とバリアメタルと
の密着性、並びに金属酸化物の成膜方法に依存し、適宜
変えることが可能である。配線上面177は上に凸の形
状の曲線となるが、配線断面形状が円に近くなるほど応
力集中が起こり難い。さらに、上面に高融点金属である
Wを被覆することにより、配線自身にかかるストレスを
小さくすることができ、信頼性に優れた配線を得ること
ができる。また、配線材料の拡散防止のための異種金属
を被覆した場合、被覆した金属との境界面すなわちP−
Q間が拡散経路となるが、本実施例によると、P=Qで
ある従来の形状に比較して、拡散の起こりにくいことが
判る。このように、EM耐性、SM耐性に優れ、かつ電
気抵抗の小さい電極・配線が得られる。さらに、図23
に示した工程を繰り返すことにより、多層配線構造を形
成することができる。
【0101】また、ここでは、上層のWの形成において
選択CVD法を用いたが、無電解メッキ法を用いてもよ
い。上層の金属はWに限らずCr,Pdでもよい。 実施例3 従来の配線の形成においては、配線材料がCuである場
合、Cuの拡散がSiO2 膜中で非常に速いことが問題
となる。図25に示すように、従来のAl配線と同様に
半導体基板181上に形成されたシリコン酸化膜182
上に直接Cu配線183を形成した場合、Cu原子18
4のシリコン酸化膜182への拡散は低温(常温)でも
進行し、Cu配線183中のCu原子184が絶縁膜の
深部まで拡散して素子が動作不良を起こす。
選択CVD法を用いたが、無電解メッキ法を用いてもよ
い。上層の金属はWに限らずCr,Pdでもよい。 実施例3 従来の配線の形成においては、配線材料がCuである場
合、Cuの拡散がSiO2 膜中で非常に速いことが問題
となる。図25に示すように、従来のAl配線と同様に
半導体基板181上に形成されたシリコン酸化膜182
上に直接Cu配線183を形成した場合、Cu原子18
4のシリコン酸化膜182への拡散は低温(常温)でも
進行し、Cu配線183中のCu原子184が絶縁膜の
深部まで拡散して素子が動作不良を起こす。
【0102】これを解決する方法として、図26に示す
ように、SiO2 膜182とCu配線183の間に拡散
バリアとなるバリアメタル膜185を形成する方法があ
る。しかしながら、一般に、バリアメタルは多結晶であ
り、高温の工程を経ると結晶粒界からCu原子184が
拡散する。この現象は溝への埋込配線においても同様で
あり、大きな問題である。
ように、SiO2 膜182とCu配線183の間に拡散
バリアとなるバリアメタル膜185を形成する方法があ
る。しかしながら、一般に、バリアメタルは多結晶であ
り、高温の工程を経ると結晶粒界からCu原子184が
拡散する。この現象は溝への埋込配線においても同様で
あり、大きな問題である。
【0103】本発明の第13の実施例では、半導体基板
上に形成された絶縁膜上に、バリア層および接着層とな
る金属層または窒化金属層と、配線または電極となる金
属酸化膜を形成し、これに還元雰囲気中で熱処理を施
し、電極または配線を形成することを特徴とする。
上に形成された絶縁膜上に、バリア層および接着層とな
る金属層または窒化金属層と、配線または電極となる金
属酸化膜を形成し、これに還元雰囲気中で熱処理を施
し、電極または配線を形成することを特徴とする。
【0104】金属層または窒化金属層の金属または窒化
金属は多結晶であり、拡散は結晶粒界で最も速い。金属
酸化物が還元して金属となるとき、金属と化合していた
酸素の一部は、金属層または窒化金属層の結晶粒界を拡
散経路とし、金属層または窒化金属層の結晶粒界を酸化
する。一般に、金属酸化物または窒化酸化物は、金属よ
りも結晶構造が緻密で拡散のバリアとして優れているこ
とが知られている。また、本発明によれば、拡散の経路
となる結晶粒界を優先的に塞ぐので、拡散を抑制するこ
とができる。さらに、このときのバリア層の酸化は、結
晶粒界に沿って起こるので、バリア層の結晶そのものの
酸化を抑えることができ、多層配線構造を形成したとき
のコンタクト部分の抵抗が上らずに拡散を抑制すること
ができる。
金属は多結晶であり、拡散は結晶粒界で最も速い。金属
酸化物が還元して金属となるとき、金属と化合していた
酸素の一部は、金属層または窒化金属層の結晶粒界を拡
散経路とし、金属層または窒化金属層の結晶粒界を酸化
する。一般に、金属酸化物または窒化酸化物は、金属よ
りも結晶構造が緻密で拡散のバリアとして優れているこ
とが知られている。また、本発明によれば、拡散の経路
となる結晶粒界を優先的に塞ぐので、拡散を抑制するこ
とができる。さらに、このときのバリア層の酸化は、結
晶粒界に沿って起こるので、バリア層の結晶そのものの
酸化を抑えることができ、多層配線構造を形成したとき
のコンタクト部分の抵抗が上らずに拡散を抑制すること
ができる。
【0105】図27(A)〜(E)は、本発明の第13
の実施例に係る金属配線の形成工程を示す断面図であ
る。まず、図27(A)に示すように、シリコンからな
る半導体基板191上に厚さ1.0μmの熱酸化SiO
2 膜192を形成し、その上にフォトリソグラフィー法
によりSiO2 膜192上にレジストパターンを形成し
た後、これをマスクにしてRIEによりSiO2 膜19
2をエッチングし、続いて、レジストパターンを灰化し
て、幅0.3μm、深さ0.4μmの溝193を形成す
る。次いで、図27(B)に示すように、半導体基板全
面にスパッタリングにより厚さ0.04μmのNb膜1
94を形成する。
の実施例に係る金属配線の形成工程を示す断面図であ
る。まず、図27(A)に示すように、シリコンからな
る半導体基板191上に厚さ1.0μmの熱酸化SiO
2 膜192を形成し、その上にフォトリソグラフィー法
によりSiO2 膜192上にレジストパターンを形成し
た後、これをマスクにしてRIEによりSiO2 膜19
2をエッチングし、続いて、レジストパターンを灰化し
て、幅0.3μm、深さ0.4μmの溝193を形成す
る。次いで、図27(B)に示すように、半導体基板全
面にスパッタリングにより厚さ0.04μmのNb膜1
94を形成する。
【0106】次に、図27(C)に示すように、コリメ
ーションスパッタにより厚さ0.4μmのCuO膜19
5を形成する。続いて、図27(D)に示すように、ポ
リッシングによって溝193内部以外のCuO膜195
を除去してCuO配線196を形成する。CuO膜19
5およびNb膜194のポリッシングについては、pH
約8.5のアルカリ性のコロイダルシリカを研磨液とし
て用い、研磨布には不織布からなるパッドを用いた。ポ
リッシング時の半導体基板にかかる荷重は100g/cm2
とし、研磨液の供給量は200ml/minとし、半導体基板
およびターンテーブルの回転速度は100rpmであ
る。このときのCuO膜のポリッシング速度は0.8μ
m/minとなる。
ーションスパッタにより厚さ0.4μmのCuO膜19
5を形成する。続いて、図27(D)に示すように、ポ
リッシングによって溝193内部以外のCuO膜195
を除去してCuO配線196を形成する。CuO膜19
5およびNb膜194のポリッシングについては、pH
約8.5のアルカリ性のコロイダルシリカを研磨液とし
て用い、研磨布には不織布からなるパッドを用いた。ポ
リッシング時の半導体基板にかかる荷重は100g/cm2
とし、研磨液の供給量は200ml/minとし、半導体基板
およびターンテーブルの回転速度は100rpmであ
る。このときのCuO膜のポリッシング速度は0.8μ
m/minとなる。
【0107】次に、図27(E)に示すように、H2 2
0%、Ar80%の還元ガス雰囲気中で500℃、30
分の熱処理を施すことによりCuO配線196を還元し
てCu配線197を形成する。
0%、Ar80%の還元ガス雰囲気中で500℃、30
分の熱処理を施すことによりCuO配線196を還元し
てCu配線197を形成する。
【0108】このように形成された配線においては、図
28に示すように、半導体基板上に形成されたシリコン
酸化膜201上に溝202が形成されており、溝の側壁
203および底面204にはNb膜205が形成されて
いる。その中にCu配線206が形成されている。図2
7(A)〜(E)に示す方法により、Nb膜205の結
晶粒界207にはNbO208が形成されている。
28に示すように、半導体基板上に形成されたシリコン
酸化膜201上に溝202が形成されており、溝の側壁
203および底面204にはNb膜205が形成されて
いる。その中にCu配線206が形成されている。図2
7(A)〜(E)に示す方法により、Nb膜205の結
晶粒界207にはNbO208が形成されている。
【0109】図29および図30は、Cu/Nb/Si
O2 の積層構造薄膜をAES(オージェ電子分光分析装
置)により元素分析したときの深さ方向のプロファイル
を示すものである。左側から最表面層であるCuを示
し、右側が下地層であるSiO2 を示す。図29は、従
来の形成方法により得られた配線の構造、すなわち、S
iO2 膜の上にNb膜とCu膜を連続的に形成し、50
0℃、Ar/H2 (20%)の雰囲気中で熱処理を行っ
て得られた配線の構造の深さ方向プロファイルを示すも
のである。一方、図30は本発明の形成方法により得ら
れた配線の構造、すなわち、SiO2 膜の上にNb膜を
形成し、その上にCuO膜を形成し、その後、500
℃、Ar/H2 (20%)の雰囲気中で熱処理を行って
CuOをCuに還元して得られた配線の深さ方向のプロ
ファイルを示すものである。
O2 の積層構造薄膜をAES(オージェ電子分光分析装
置)により元素分析したときの深さ方向のプロファイル
を示すものである。左側から最表面層であるCuを示
し、右側が下地層であるSiO2 を示す。図29は、従
来の形成方法により得られた配線の構造、すなわち、S
iO2 膜の上にNb膜とCu膜を連続的に形成し、50
0℃、Ar/H2 (20%)の雰囲気中で熱処理を行っ
て得られた配線の構造の深さ方向プロファイルを示すも
のである。一方、図30は本発明の形成方法により得ら
れた配線の構造、すなわち、SiO2 膜の上にNb膜を
形成し、その上にCuO膜を形成し、その後、500
℃、Ar/H2 (20%)の雰囲気中で熱処理を行って
CuOをCuに還元して得られた配線の深さ方向のプロ
ファイルを示すものである。
【0110】図30に示す本発明にかかる配線では、C
u層下のNb層の表面にOが存在しているのが見られ、
Nb表面がCuO還元により酸化しているのが判る。上
述した従来の配線と本発明にかかる配線のSiO2 への
Cuの拡散をSIMS(二次イオン質量分析装置)によ
り調べたところ、従来の配線では850℃での熱処理に
よりCuがSiO2 へ拡散しているのが観察されたが、
本発明にかかる配線では上記熱処理においてもCuの拡
散は観察されなかった。また、本発明にかかる配線で
は、多層配線構造を形成したときのコンタクト抵抗は従
来の方法で形成したときと同等であり、Nbの酸化によ
る抵抗増加は見られなかった。なお、バリアメタルとし
ては、Nbの他にW,Mo,Cr,V,Ta,Ti,Z
r,Hf等を用いることができる。
u層下のNb層の表面にOが存在しているのが見られ、
Nb表面がCuO還元により酸化しているのが判る。上
述した従来の配線と本発明にかかる配線のSiO2 への
Cuの拡散をSIMS(二次イオン質量分析装置)によ
り調べたところ、従来の配線では850℃での熱処理に
よりCuがSiO2 へ拡散しているのが観察されたが、
本発明にかかる配線では上記熱処理においてもCuの拡
散は観察されなかった。また、本発明にかかる配線で
は、多層配線構造を形成したときのコンタクト抵抗は従
来の方法で形成したときと同等であり、Nbの酸化によ
る抵抗増加は見られなかった。なお、バリアメタルとし
ては、Nbの他にW,Mo,Cr,V,Ta,Ti,Z
r,Hf等を用いることができる。
【0111】図31は本発明の第14の実施例に係る金
属配線を示す断面図である。シリコンからなる半導体基
板211上に形成されたシリコン酸化膜212上にバリ
アメタル(TiN0.08μm/Ti0.02μm)膜
213とCuOを形成し、これを還元してなる厚さ0.
30μmのCu膜214からなる幅0.3μm、厚さ
0.4μmの配線が形成されている。この配線は、シリ
コン酸化膜212上にバリアメタル膜213とCuO膜
とを全面に形成し、フォトリソグラフィー法によりレジ
ストをパターニングし、180℃におけるRIEとO2
アッシャーによりCuO/TiN/Ti配線を形成した
後、還元雰囲気中の熱処理を施すことにより形成する。
バリアメタルであるTiNは、柱状の多結晶構造をして
おり、その結晶粒界にはCuOがCuに還元された時に
形成されたTiの窒化酸化物が存在している。本実施例
に示した配線構造においても、コンタクト抵抗を増加さ
せずにCuの下地への拡散を従来例と比べて抑制するこ
とができる。このように、SM耐性、EM耐性に優れ、
かつ電気抵抗の小さい電極や配線が得られる。 実施例4 本発明において、酸素雰囲気中でのCuO膜のスパッタ
リング成膜には、高速で高真空中での成膜が可能なマグ
ネトロンスパッタリング装置を用いることができる。マ
グネトロンスパッタリングでは、Cu原子はあらゆる方
向から基板上に飛翔してくるため、形成される膜の形状
は見込み角によって決まり、図32に示す形状となり易
い。すなわち、溝が形成された基板上に形成された絶縁
膜221上にCuO膜222を形成すると、オーバーハ
ング形状223となり、中心にはボイド224が発生し
易い。このため、CuO膜を溝の中に均一に埋め込むよ
うに形成することが困難となる。
属配線を示す断面図である。シリコンからなる半導体基
板211上に形成されたシリコン酸化膜212上にバリ
アメタル(TiN0.08μm/Ti0.02μm)膜
213とCuOを形成し、これを還元してなる厚さ0.
30μmのCu膜214からなる幅0.3μm、厚さ
0.4μmの配線が形成されている。この配線は、シリ
コン酸化膜212上にバリアメタル膜213とCuO膜
とを全面に形成し、フォトリソグラフィー法によりレジ
ストをパターニングし、180℃におけるRIEとO2
アッシャーによりCuO/TiN/Ti配線を形成した
後、還元雰囲気中の熱処理を施すことにより形成する。
バリアメタルであるTiNは、柱状の多結晶構造をして
おり、その結晶粒界にはCuOがCuに還元された時に
形成されたTiの窒化酸化物が存在している。本実施例
に示した配線構造においても、コンタクト抵抗を増加さ
せずにCuの下地への拡散を従来例と比べて抑制するこ
とができる。このように、SM耐性、EM耐性に優れ、
かつ電気抵抗の小さい電極や配線が得られる。 実施例4 本発明において、酸素雰囲気中でのCuO膜のスパッタ
リング成膜には、高速で高真空中での成膜が可能なマグ
ネトロンスパッタリング装置を用いることができる。マ
グネトロンスパッタリングでは、Cu原子はあらゆる方
向から基板上に飛翔してくるため、形成される膜の形状
は見込み角によって決まり、図32に示す形状となり易
い。すなわち、溝が形成された基板上に形成された絶縁
膜221上にCuO膜222を形成すると、オーバーハ
ング形状223となり、中心にはボイド224が発生し
易い。このため、CuO膜を溝の中に均一に埋め込むよ
うに形成することが困難となる。
【0112】一方、スパッタリングターゲットと基板と
の間にコリメータを配置し、金属原子の基板への入射角
度が基板に対して90°に近い角度となるように方向性
を制御してスパッタリングを行う、いわゆるコリメーシ
ョンスパッタリングにより、金属膜を溝の中に均一に埋
め込むように形成する方法がある。
の間にコリメータを配置し、金属原子の基板への入射角
度が基板に対して90°に近い角度となるように方向性
を制御してスパッタリングを行う、いわゆるコリメーシ
ョンスパッタリングにより、金属膜を溝の中に均一に埋
め込むように形成する方法がある。
【0113】しかしながら、この方法を用いてCuO膜
を成膜すると、図33に示すように、溝233の中央部
には絶縁膜231の凸部に形成されたCuO膜232と
同程度の密度のCuO膜が形成されるが、入射角度が基
板に対して90°に近い角度であるため、溝の側壁部に
は低い密度のCuO膜234しか形成されない。このよ
うな低い密度のCuO膜234は、溝の中央部に形成さ
れたCuO膜よりエッチング速度が非常に速いので、得
られる配線の側壁部分にボイドが発生し、信頼性が劣る
ことになる。また、CuO膜を還元してCu膜とする際
にも、収縮により配線の側壁部分にボイドが形成される
ことを確認した。図34は溝が形成された基板に垂直な
方向から原子が堆積する様子を表している。ここで、基
板表面での原子マイグレーションはないものとする。例
えば、CuO241を堆積すると基板に平行な面242
には系のエネルギーが低くなるように稠密面が形成さ
れ、この部分の膜の密度は比較的高い。それに対して、
基板に垂直な面243はCuOが十分に詰まっていない
状態となり、密度が低い膜が形成される。これは通常の
マグネトロンスパッタリングにおいても発生する。この
問題は、VIAホールやキャパシタの電極の製造におけ
る溝や穴に埋め込む工程では重大な問題となる。
を成膜すると、図33に示すように、溝233の中央部
には絶縁膜231の凸部に形成されたCuO膜232と
同程度の密度のCuO膜が形成されるが、入射角度が基
板に対して90°に近い角度であるため、溝の側壁部に
は低い密度のCuO膜234しか形成されない。このよ
うな低い密度のCuO膜234は、溝の中央部に形成さ
れたCuO膜よりエッチング速度が非常に速いので、得
られる配線の側壁部分にボイドが発生し、信頼性が劣る
ことになる。また、CuO膜を還元してCu膜とする際
にも、収縮により配線の側壁部分にボイドが形成される
ことを確認した。図34は溝が形成された基板に垂直な
方向から原子が堆積する様子を表している。ここで、基
板表面での原子マイグレーションはないものとする。例
えば、CuO241を堆積すると基板に平行な面242
には系のエネルギーが低くなるように稠密面が形成さ
れ、この部分の膜の密度は比較的高い。それに対して、
基板に垂直な面243はCuOが十分に詰まっていない
状態となり、密度が低い膜が形成される。これは通常の
マグネトロンスパッタリングにおいても発生する。この
問題は、VIAホールやキャパシタの電極の製造におけ
る溝や穴に埋め込む工程では重大な問題となる。
【0114】本発明の第15の実施例では、基板を揺動
させることにより、溝の側壁にも均一に薄膜を形成する
ようにしている。すなわち、基板を揺動させて、原子
(粒子)の入射方向と基板表面とのなす角θを90°に
近づけて原子を稠密に堆積させて高い密度の膜を形成す
る。
させることにより、溝の側壁にも均一に薄膜を形成する
ようにしている。すなわち、基板を揺動させて、原子
(粒子)の入射方向と基板表面とのなす角θを90°に
近づけて原子を稠密に堆積させて高い密度の膜を形成す
る。
【0115】図35(A)は、本発明の第15の実施例
において使用されるスパッタリング装置の概要を示す図
である。図中251は真空チャンバを示す。真空チャン
バ251内の下方にはターゲット252が設置されてお
り、その上方にはターゲット252と対面するようにし
て基板ホルダー253aが設置され、この基板ホルダー
253a上に半導体基板253が静電チャック(図示せ
ず)により固定されている。ターゲット252と半導体
基板253との距離は従来よりも大きく約600mmとす
る。さらに、真空チャンバ251内の真空度は従来より
も一桁低い約0.03Paとする。このようにすること
によって、ターゲット252から半導体基板253に飛
翔する原子の入射方向254は、図35(A)に示すよ
うに、ほぼターゲット面255に垂直な方向となる。こ
のとき、半導体基板253を揺動させる。
において使用されるスパッタリング装置の概要を示す図
である。図中251は真空チャンバを示す。真空チャン
バ251内の下方にはターゲット252が設置されてお
り、その上方にはターゲット252と対面するようにし
て基板ホルダー253aが設置され、この基板ホルダー
253a上に半導体基板253が静電チャック(図示せ
ず)により固定されている。ターゲット252と半導体
基板253との距離は従来よりも大きく約600mmとす
る。さらに、真空チャンバ251内の真空度は従来より
も一桁低い約0.03Paとする。このようにすること
によって、ターゲット252から半導体基板253に飛
翔する原子の入射方向254は、図35(A)に示すよ
うに、ほぼターゲット面255に垂直な方向となる。こ
のとき、半導体基板253を揺動させる。
【0116】ここで、揺動とは、図35(B)に示すよ
うに、基板中心軸回転モータ257により半導体基板2
53をその中心軸256に関して10rpmで回転させ
ながら原子の入射方向254aと基板中心軸256の方
向254bとのなす角θを回転モータ258により0°
から±90°の範囲(±90°は含まない)、より好ま
しくは、0°から±45°の範囲で1°/secの速度で変
化させることをいう。また、原子の入射方向を制御する
方法としては、ターゲット252と半導体基板253と
の間にコリメータを挿入して行うコリメーションスパッ
タリングを用いてもよい。なお、半導体基板253の回
転数、傾斜角、並びに回転速度は適宜選択することがで
きる。例えば、初めになす角θを0°から±45°の範
囲で変化させて溝の側壁にある程度被着させておき、次
になす角θを0°に固定して成膜してもよい。また、半
導体基板253を揺動させる場合、半導体基板253を
その中心軸256に関して回転させると共に図示しない
モータにより中心軸256をターゲット面255に垂直
な軸の回りに上記角度θを徐々に減少させながら回転
(歳差運動)させてもよい。
うに、基板中心軸回転モータ257により半導体基板2
53をその中心軸256に関して10rpmで回転させ
ながら原子の入射方向254aと基板中心軸256の方
向254bとのなす角θを回転モータ258により0°
から±90°の範囲(±90°は含まない)、より好ま
しくは、0°から±45°の範囲で1°/secの速度で変
化させることをいう。また、原子の入射方向を制御する
方法としては、ターゲット252と半導体基板253と
の間にコリメータを挿入して行うコリメーションスパッ
タリングを用いてもよい。なお、半導体基板253の回
転数、傾斜角、並びに回転速度は適宜選択することがで
きる。例えば、初めになす角θを0°から±45°の範
囲で変化させて溝の側壁にある程度被着させておき、次
になす角θを0°に固定して成膜してもよい。また、半
導体基板253を揺動させる場合、半導体基板253を
その中心軸256に関して回転させると共に図示しない
モータにより中心軸256をターゲット面255に垂直
な軸の回りに上記角度θを徐々に減少させながら回転
(歳差運動)させてもよい。
【0117】図36(A)〜(D)は、図35に示す装
置を用いたCu配線の形成工程を示す断面図である。ま
ず、図36(A)に示すように、半導体基板261上に
形成されたシリコン酸化膜262上に幅0.6μm、深
さ0.4μmの溝263を形成する。その上にCuの拡
散バリアである厚さ0.04μmのNb膜264を形成
する。次に、図36(B)に示すように、図35に示す
スパッタリング装置においてCuターゲットを用い、A
rガスとO2 ガスを導入して化成スパッタリングを行い
厚さ0.04μmのCuO膜265を形成する。このと
き、溝263内のCuO膜にはボイドは生成されなかっ
た。
置を用いたCu配線の形成工程を示す断面図である。ま
ず、図36(A)に示すように、半導体基板261上に
形成されたシリコン酸化膜262上に幅0.6μm、深
さ0.4μmの溝263を形成する。その上にCuの拡
散バリアである厚さ0.04μmのNb膜264を形成
する。次に、図36(B)に示すように、図35に示す
スパッタリング装置においてCuターゲットを用い、A
rガスとO2 ガスを導入して化成スパッタリングを行い
厚さ0.04μmのCuO膜265を形成する。このと
き、溝263内のCuO膜にはボイドは生成されなかっ
た。
【0118】次に、図36(C)に示すように、コロイ
ダルシリカを用いたCMP(ケミカルメカニカルポリッ
シュ)により溝263内部以外のCuO膜265および
Nb膜264を除去してCuO配線266を形成する。
このとき、溝263の側壁部には空隙は確認されなかっ
た。最後に、Ar80%、H2 20%1気圧の還元雰囲
気中で、500℃、30分の熱処理を施し、図36
(D)に示すように、Cu配線267を形成する。この
ようにして形成したCu配線の比抵抗は1.8μΩ/cm
であり、溝の側壁部の空隙は生じなかった。
ダルシリカを用いたCMP(ケミカルメカニカルポリッ
シュ)により溝263内部以外のCuO膜265および
Nb膜264を除去してCuO配線266を形成する。
このとき、溝263の側壁部には空隙は確認されなかっ
た。最後に、Ar80%、H2 20%1気圧の還元雰囲
気中で、500℃、30分の熱処理を施し、図36
(D)に示すように、Cu配線267を形成する。この
ようにして形成したCu配線の比抵抗は1.8μΩ/cm
であり、溝の側壁部の空隙は生じなかった。
【0119】なお、本発明は上記実施例に限定されな
い。例えば、金属酸化膜とは酸素を10%以上含むよう
な金属膜を指す。本実施例ではCu配線の形成工程につ
いて説明したが、埋め込み配線の形成方法であれば配線
材料がAl,Agでも適用することができる。また、多
層配線間のコンタクトの形成においても、ボイドのない
高い密度の電極を形成できる。このようにして、EM耐
性が高く、信頼性の高い配線または電極を形成すること
ができる。
い。例えば、金属酸化膜とは酸素を10%以上含むよう
な金属膜を指す。本実施例ではCu配線の形成工程につ
いて説明したが、埋め込み配線の形成方法であれば配線
材料がAl,Agでも適用することができる。また、多
層配線間のコンタクトの形成においても、ボイドのない
高い密度の電極を形成できる。このようにして、EM耐
性が高く、信頼性の高い配線または電極を形成すること
ができる。
【0120】
【発明の効果】以上説明したように、本発明は、基板上
に標準自由化エネルギーの低下が水素および炭素の酸化
物よりも小さい金属酸化膜を形成し、この基板に水素ま
たは炭素を含む還元ガス雰囲気中で熱処理を施す等によ
り金属酸化膜を還元して金属酸化膜を構成する主たる金
属からなる電極または配線を形成しているので、不純物
等に起因する電気抵抗の増大を招かずに、EM耐性,S
M耐性に優れた電極または金属配線を得ることができ
る。
に標準自由化エネルギーの低下が水素および炭素の酸化
物よりも小さい金属酸化膜を形成し、この基板に水素ま
たは炭素を含む還元ガス雰囲気中で熱処理を施す等によ
り金属酸化膜を還元して金属酸化膜を構成する主たる金
属からなる電極または配線を形成しているので、不純物
等に起因する電気抵抗の増大を招かずに、EM耐性,S
M耐性に優れた電極または金属配線を得ることができ
る。
【図1】(A)〜(D)は本発明の第1の実施例に係る
金属配線の形成工程を示す断面図。
金属配線の形成工程を示す断面図。
【図2】本発明の第1の実施例に使用されるダウンフロ
ーCVD装置を示す概略構成図。
ーCVD装置を示す概略構成図。
【図3】本発明の第1の実施例に使用される他のダウン
フローCVD装置を示す概略構成図。
フローCVD装置を示す概略構成図。
【図4】本発明の第1の実施例に使用されるポリッシン
グ装置を示す概略構成図。
グ装置を示す概略構成図。
【図5】図5のポリッシング装置のポリッシング部を示
す概略構成図。
す概略構成図。
【図6】ポリッシングのメカニズムを説明するための
図。
図。
【図7】(A),(B)は本発明の効果を説明するため
の図。
の図。
【図8】(A)〜(D)は本発明の第2の実施例に係る
金属配線の形成工程を示す断面図。
金属配線の形成工程を示す断面図。
【図9】本発明の第2の実施例に使用されるプラズマC
VD装置を示す概略構成図。
VD装置を示す概略構成図。
【図10】(A)〜(E)は本発明の第3の実施例に係
る金属配線の形成工程を示す断面図。
る金属配線の形成工程を示す断面図。
【図11】本発明の第3の実施例に使用されるプラズマ
CVD装置を示す概略構成図。
CVD装置を示す概略構成図。
【図12】(A)〜(E)は本発明の第4の実施例に係
る金属配線の形成工程を示す断面図。
る金属配線の形成工程を示す断面図。
【図13】(A)〜(E)は本発明の第5の実施例に係
る金属配線の形成工程を示す断面図。
る金属配線の形成工程を示す断面図。
【図14】本発明の第5の実施例に使用されるバイアス
スパッタリング装置を示す概略構成図。
スパッタリング装置を示す概略構成図。
【図15】(A)〜(E)は本発明の第6の実施例に係
る金属配線の形成工程を示す断面図。
る金属配線の形成工程を示す断面図。
【図16】(A)〜(F)は本発明の第7の実施例に係
る金属配線の形成工程を示す断面図。
る金属配線の形成工程を示す断面図。
【図17】(A)〜(E)は本発明の第8の実施例に係
るメモリセルの形成工程を示す断面図。
るメモリセルの形成工程を示す断面図。
【図18】(A)〜(E)は本発明の第9の実施例に係
るコンタクト電極の形成工程を示す断面図。
るコンタクト電極の形成工程を示す断面図。
【図19】(A)〜(E)は本発明の第10の実施例に
係る金属配線の形成工程を示す断面図。
係る金属配線の形成工程を示す断面図。
【図20】(A)〜(G)は本発明の第11の実施例に
係る金属配線の形成工程を示す断面図。
係る金属配線の形成工程を示す断面図。
【図21】従来の方法により得られた金属配線を示す断
面図。
面図。
【図22】従来の方法により得られた金属配線を示す断
面図。
面図。
【図23】(A)〜(H)は本発明の第12の実施例に
係る金属配線の形成工程を示す断面図。
係る金属配線の形成工程を示す断面図。
【図24】本発明の第12の実施例に係る形成工程によ
り得られた金属配線を示す断面図。
り得られた金属配線を示す断面図。
【図25】従来の方法により得られた金属配線を示す断
面図。
面図。
【図26】従来の方法により得られた金属配線を示す断
面図。
面図。
【図27】(A)〜(E)は本発明の第13の実施例に
係る金属配線の形成工程を示す断面図。
係る金属配線の形成工程を示す断面図。
【図28】本発明の第13の実施例に係る形成工程によ
り得られた金属配線を示す断面図。
り得られた金属配線を示す断面図。
【図29】従来の方法により得られた金属配線の深さ方
向におけるAES元素分析結果を示すグラフ。
向におけるAES元素分析結果を示すグラフ。
【図30】本発明の第13の実施例に係る形成工程によ
り得られた金属配線の深さ方向におけるAES元素分析
結果を示すグラフ。
り得られた金属配線の深さ方向におけるAES元素分析
結果を示すグラフ。
【図31】本発明の第14の実施例に係る金属配線を示
す断面図。
す断面図。
【図32】通常のスパッタリング装置により得られた金
属膜の被着状態を示す図。
属膜の被着状態を示す図。
【図33】通常のスパッタリング装置により得られた金
属膜の被着状態を示す図。
属膜の被着状態を示す図。
【図34】溝内における金属原子の堆積の状態を示す模
式図。
式図。
【図35】(A),(B)は本発明の第15の実施例に
おいて使用されるスパッタリング装置の概要を示す図。
おいて使用されるスパッタリング装置の概要を示す図。
【図36】(A)〜(D)は図35に示す装置を用いた
Cu配線の形成工程を示す断面図。
Cu配線の形成工程を示す断面図。
【図37】(A)〜(E)は従来の金属配線の形成工程
を示す断面図。
を示す断面図。
1,31,51,61,71,81,91,101,1
11,121,131,161,181,191,21
1,253,261…半導体基板、2,32…BPSG
膜、3,33,53,63,73,85,124,13
3,142,164,172,193,202,23
3,263…溝、4,34,55,65,75,86,
94,125,135,166,195、265…Cu
O膜、5,35,56,66,76,87,127,1
38,144,154,167,176,183,19
7,206,267…Cu配線、6,36,79,25
1…チャンバ、7,37…ヒータ、8…シャワーノズ
ル、9,45…容器、10,14,40,43…配管、
11,42…マイクロ波電源、12…導波管、13,3
9…有機物ソース、15…ロード部、16…ポリッシン
グ部、17…アンロード部、18…ブラシ水洗部、19
…純水供給パイプ、20…トップリング、21…研磨液
供給液パイプ、22…ターンテーブル、23…研磨粒
子、24…クロス、41,68,77…マッチングボッ
クス、52,62,72,82,92,106,11
4,122,132,141,171,182,20
1,212…シリコン酸化膜、54,64,74,93
…TiN膜、67,252…Cuターゲット、78…高
周波電源、83…アルミニウム酸化膜、84,96…レ
ジストパターン、95…炭素膜、97,214,22
2,232,234…Cu膜、102,112…熱酸化
膜、103…ゲート絶縁膜、104…ゲート電極、10
5a…ソース領域、105b…ドレイン領域、107…
ストレージ・ノード・コンタクト、108…多結晶シリ
コン膜、109…キャパシタ絶縁膜、110,117…
Ni膜、113…拡散層領域、115…コンタクトホー
ル、116…NiO膜、118…Ni2 Si膜、119
…コンタクト電極、123,134,165,175,
194,205,264…Nb膜、126,137…T
i膜、128,139…TiO膜、136,196,2
66…CuO配線、143,156,157,185,
213…バリアメタル膜、145…キズ、151…Cu
配線の上面、152,173,203…溝の側壁、15
3…接触部分、158…界面、159,221,231
…絶縁膜、162,192…熱酸化SiO2 膜、163
…C膜、168,178…W膜、174,204…底
面、177…配線の上面、184,241…Cu原子、
207…結晶粒界、208…NbO、224…ボイド、
254…入射方向、255…ターゲット面、256…中
心軸、257…基板中心軸回転モータ、258…回転モ
ータ。
11,121,131,161,181,191,21
1,253,261…半導体基板、2,32…BPSG
膜、3,33,53,63,73,85,124,13
3,142,164,172,193,202,23
3,263…溝、4,34,55,65,75,86,
94,125,135,166,195、265…Cu
O膜、5,35,56,66,76,87,127,1
38,144,154,167,176,183,19
7,206,267…Cu配線、6,36,79,25
1…チャンバ、7,37…ヒータ、8…シャワーノズ
ル、9,45…容器、10,14,40,43…配管、
11,42…マイクロ波電源、12…導波管、13,3
9…有機物ソース、15…ロード部、16…ポリッシン
グ部、17…アンロード部、18…ブラシ水洗部、19
…純水供給パイプ、20…トップリング、21…研磨液
供給液パイプ、22…ターンテーブル、23…研磨粒
子、24…クロス、41,68,77…マッチングボッ
クス、52,62,72,82,92,106,11
4,122,132,141,171,182,20
1,212…シリコン酸化膜、54,64,74,93
…TiN膜、67,252…Cuターゲット、78…高
周波電源、83…アルミニウム酸化膜、84,96…レ
ジストパターン、95…炭素膜、97,214,22
2,232,234…Cu膜、102,112…熱酸化
膜、103…ゲート絶縁膜、104…ゲート電極、10
5a…ソース領域、105b…ドレイン領域、107…
ストレージ・ノード・コンタクト、108…多結晶シリ
コン膜、109…キャパシタ絶縁膜、110,117…
Ni膜、113…拡散層領域、115…コンタクトホー
ル、116…NiO膜、118…Ni2 Si膜、119
…コンタクト電極、123,134,165,175,
194,205,264…Nb膜、126,137…T
i膜、128,139…TiO膜、136,196,2
66…CuO配線、143,156,157,185,
213…バリアメタル膜、145…キズ、151…Cu
配線の上面、152,173,203…溝の側壁、15
3…接触部分、158…界面、159,221,231
…絶縁膜、162,192…熱酸化SiO2 膜、163
…C膜、168,178…W膜、174,204…底
面、177…配線の上面、184,241…Cu原子、
207…結晶粒界、208…NbO、224…ボイド、
254…入射方向、255…ターゲット面、256…中
心軸、257…基板中心軸回転モータ、258…回転モ
ータ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須黒 恭一 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 宮島 秀史 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 和田 純一 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内
Claims (6)
- 【請求項1】半導体基板上に形成された絶縁膜上に標準
自由エネルギーの低下が水素または炭素の酸化物の標準
自由エネルギーの低下より小さい金属酸化物からなる金
属酸化膜を形成する工程と、 前記金属酸化膜を還元して前記金属酸化物を構成する主
たる金属からなる電極配線層を形成する工程と、 を具備する半導体装置の製造方法。 - 【請求項2】半導体基板上に凹部を有する絶縁膜を形成
する工程と、 前記絶縁膜全面に標準自由エネルギーの低下が水素また
は炭素の酸化物の標準自由エネルギーの低下より小さい
金属酸化物からなる金属酸化膜を形成して前記凹部に前
記金属酸化膜を埋め込む工程と、 前記凹部以外の領域に形成された前記金属酸化膜を除去
する工程と、 前記金属酸化膜を還元して前記金属酸化物を構成する主
たる金属からなる電極配線層を形成する工程と、 を具備する半導体装置の製造方法。 - 【請求項3】 前記半導体基板上への前記金属酸化膜の
形成は、前記基板をスパッタリングされる粒子の入射方
向に対して−90°より大きく+90°より小さい範囲
で揺動させながら回転させてスパッタリングすることに
より行われる請求項1記載の方法。 - 【請求項4】 半導体基板と、この半導体基板上に形成
され、表面に凹部が形成された絶縁膜と、前記凹部な内
面に形成された第1の障壁層と、前記凹部内に埋め込ま
れ、かつ上面が凸状の曲面を有すると共に前記凹部の側
壁部の第1の障壁層表面と接点を有する金属層からなる
電極配線層と、この電極配線層上に被覆された第2の障
壁層とを具備することを特徴とする半導体装置。 - 【請求項5】 半導体基板と、この半導体基板上に形成
された絶縁膜と、この絶縁膜上に形成された障壁層と、
この障壁層上に形成された電極配線層とを具備し、この
電極配線層と前記障壁層との界面に沿って酸素が存在す
ることを特徴とする半導体装置。 - 【請求項6】 前記障壁層は多結晶物質からなり、粒界
に沿って酸素が存在する請求項5記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5183880A JP2885616B2 (ja) | 1992-07-31 | 1993-07-26 | 半導体装置およびその製造方法 |
US08/099,695 US5424246A (en) | 1992-07-31 | 1993-07-30 | Method of manufacturing semiconductor metal wiring layer by reduction of metal oxide |
DE4325706A DE4325706C2 (de) | 1992-07-31 | 1993-07-30 | Verfahren zur Herstellung einer Halbleiteranordnung |
KR1019930014865A KR0143055B1 (ko) | 1992-07-31 | 1993-07-31 | 반도체장치의 제조방법 |
US08/405,948 US5561082A (en) | 1992-07-31 | 1995-03-17 | Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide |
US08/659,389 US5731634A (en) | 1992-07-31 | 1996-06-06 | Semiconductor device having a metal film formed in a groove in an insulating film |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20557992 | 1992-07-31 | ||
JP4-205579 | 1992-07-31 | ||
JP5183880A JP2885616B2 (ja) | 1992-07-31 | 1993-07-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697160A true JPH0697160A (ja) | 1994-04-08 |
JP2885616B2 JP2885616B2 (ja) | 1999-04-26 |
Family
ID=26502146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5183880A Expired - Fee Related JP2885616B2 (ja) | 1992-07-31 | 1993-07-26 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5424246A (ja) |
JP (1) | JP2885616B2 (ja) |
KR (1) | KR0143055B1 (ja) |
DE (1) | DE4325706C2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321197A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | 半導体集積回路の配線構造およびその製造方法 |
JPH10154709A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 半導体装置の製造方法 |
JPH10251850A (ja) * | 1997-03-18 | 1998-09-22 | Mitsubishi Electric Corp | Cu成膜用CVD装置 |
US6294467B1 (en) | 1998-03-18 | 2001-09-25 | Nec Corporation | Process for forming fine wiring |
US6309970B1 (en) | 1998-08-31 | 2001-10-30 | Nec Corporation | Method of forming multi-level copper interconnect with formation of copper oxide on exposed copper surface |
JP2004087807A (ja) * | 2002-08-27 | 2004-03-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004200707A (ja) * | 2004-01-30 | 2004-07-15 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2006179950A (ja) * | 2006-02-15 | 2006-07-06 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007043183A (ja) * | 2006-09-05 | 2007-02-15 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007162068A (ja) * | 2005-12-13 | 2007-06-28 | Tokyo Electron Ltd | 半導体製造装置及び半導体装置の製造方法 |
JP2008294201A (ja) * | 2007-05-24 | 2008-12-04 | Fujitsu Ltd | 抵抗変化メモリ装置の製造方法 |
JP2010153897A (ja) * | 2010-02-22 | 2010-07-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
US8129275B2 (en) | 1998-07-24 | 2012-03-06 | Renesas Electronics Corporation | Process for manufacturing semiconductor integrated circuit device |
JP2012527759A (ja) * | 2009-05-19 | 2012-11-08 | クロメック リミテッド | 半導体素子接点 |
JP2014029983A (ja) * | 2012-07-05 | 2014-02-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR20180107729A (ko) * | 2017-03-22 | 2018-10-02 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
JP2021511683A (ja) * | 2018-01-29 | 2021-05-06 | レイセオン カンパニー | Iii−v族電界効果トランジスタのゲート構造を形成する方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302599A (ja) * | 1993-04-13 | 1994-10-28 | Toshiba Corp | 半導体装置およびその製造方法 |
US6090701A (en) | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
JP3277098B2 (ja) * | 1994-07-26 | 2002-04-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
US5994241A (en) * | 1996-07-31 | 1999-11-30 | International Business Machines Corporation | Method of forming conductive lines on a semiconductor wafer |
US5939334A (en) * | 1997-05-22 | 1999-08-17 | Sharp Laboratories Of America, Inc. | System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides |
US6547934B2 (en) * | 1998-05-18 | 2003-04-15 | Applied Materials, Inc. | Reduction of metal oxide in a dual frequency etch chamber |
US6297147B1 (en) | 1998-06-05 | 2001-10-02 | Applied Materials, Inc. | Plasma treatment for ex-situ contact fill |
JP4307592B2 (ja) * | 1998-07-07 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
US6372301B1 (en) * | 1998-12-22 | 2002-04-16 | Applied Materials, Inc. | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide |
US6821571B2 (en) * | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
US6258717B1 (en) | 1999-07-30 | 2001-07-10 | International Business Machines Corporation | Method to produce high quality metal fill in deep submicron vias and lines |
WO2001013426A1 (en) * | 1999-08-18 | 2001-02-22 | Steag Rtp Systems, Inc. | Method of producing copper features on semiconductor wafers |
US6395642B1 (en) * | 1999-12-28 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company | Method to improve copper process integration |
US6444567B1 (en) | 2000-01-05 | 2002-09-03 | Advanced Micro Devices, Inc. | Process for alloying damascene-type Cu interconnect lines |
US6689689B1 (en) | 2000-01-05 | 2004-02-10 | Advanced Micro Devices, Inc. | Selective deposition process for allowing damascene-type Cu interconnect lines |
US6455425B1 (en) | 2000-01-18 | 2002-09-24 | Advanced Micro Devices, Inc. | Selective deposition process for passivating top interface of damascene-type Cu interconnect lines |
US6319819B1 (en) | 2000-01-18 | 2001-11-20 | Advanced Micro Devices, Inc. | Process for passivating top interface of damascene-type Cu interconnect lines |
US20010015499A1 (en) * | 2000-02-23 | 2001-08-23 | Hiroshi Yuasa | Semiconductor device and method for fabricating the same |
US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
US6602653B1 (en) * | 2000-08-25 | 2003-08-05 | Micron Technology, Inc. | Conductive material patterning methods |
TW523792B (en) * | 2000-09-07 | 2003-03-11 | Toshiba Corp | Semiconductor device and its manufacturing method |
US6451685B1 (en) | 2001-02-05 | 2002-09-17 | Micron Technology, Inc. | Method for multilevel copper interconnects for ultra large scale integration |
DE10221503A1 (de) * | 2002-05-14 | 2003-11-27 | Infineon Technologies Ag | Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand |
US7540935B2 (en) * | 2003-03-14 | 2009-06-02 | Lam Research Corporation | Plasma oxidation and removal of oxidized material |
ATE474071T1 (de) * | 2003-08-11 | 2010-07-15 | Honeywell Int Inc | Target/trägerplatte-konstruktionen und herstellungsverfahren dafür |
US7279417B1 (en) * | 2004-02-03 | 2007-10-09 | Novellus Systems, Inc. | Use of metallocenes to inhibit copper oxidation during semiconductor processing |
US20050230262A1 (en) * | 2004-04-20 | 2005-10-20 | Semitool, Inc. | Electrochemical methods for the formation of protective features on metallized features |
US7126199B2 (en) * | 2004-09-27 | 2006-10-24 | Intel Corporation | Multilayer metal gate electrode |
US7977152B2 (en) * | 2008-05-10 | 2011-07-12 | Intermolecular, Inc. | Non-volatile resistive-switching memories formed using anodization |
CA2757872C (en) * | 2009-04-28 | 2019-03-26 | Ferrotec (Usa) Corporation | Lift-off deposition system featuring a density optimized hula substrate holder in a conical deposition chamber |
WO2014130002A2 (en) | 2012-10-31 | 2014-08-28 | Hewlett-Packard Development Company, L.P. | A heating element for a printhead |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0042926A1 (en) * | 1980-07-01 | 1982-01-06 | Rockwell International Corporation | Aluminum to aluminum ohmic contacts, multilevel interconnections |
US4557036A (en) * | 1982-03-31 | 1985-12-10 | Nippon Telegraph & Telephone Public Corp. | Semiconductor device and process for manufacturing the same |
US4511601A (en) * | 1983-05-13 | 1985-04-16 | North American Philips Corporation | Copper metallization for dielectric materials |
US4508815A (en) * | 1983-11-03 | 1985-04-02 | Mostek Corporation | Recessed metallization |
US4584761A (en) * | 1984-05-15 | 1986-04-29 | Digital Equipment Corporation | Integrated circuit chip processing techniques and integrated chip produced thereby |
JPS62102559A (ja) * | 1985-10-29 | 1987-05-13 | Mitsubishi Electric Corp | 半導体装置及び製造方法 |
JPS62128116A (ja) * | 1985-11-28 | 1987-06-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
DE3785506T2 (de) * | 1986-07-29 | 1993-08-12 | Tdk Corp | Halbleitende keramische zusammensetzung, sowie kondensator aus halbleitender keramik. |
JP2823856B2 (ja) * | 1987-08-17 | 1998-11-11 | マツダ株式会社 | エンジンの電子燃料噴射装置 |
JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
JPH01108746A (ja) * | 1987-10-21 | 1989-04-26 | Toshiba Corp | 半導体装置の製造方法 |
JPH01298742A (ja) * | 1988-05-27 | 1989-12-01 | Hitachi Ltd | 半導体装置 |
KR920004538B1 (ko) * | 1988-08-11 | 1992-06-08 | 삼성전자 주식회사 | 반도체장치의 제조방법 |
JPH03155138A (ja) * | 1989-11-14 | 1991-07-03 | New Japan Radio Co Ltd | Mosfetの製造方法 |
JPH03171739A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | バイポーラトランジスタ |
JP2736370B2 (ja) * | 1990-05-10 | 1998-04-02 | 日本電気株式会社 | 半導体装置とその製造方法 |
JPH04169002A (ja) * | 1990-11-01 | 1992-06-17 | Matsushita Electric Ind Co Ltd | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 |
JPH04171921A (ja) * | 1990-11-06 | 1992-06-19 | Mitsubishi Electric Corp | 半導体装置 |
EP0496169A1 (en) * | 1991-01-25 | 1992-07-29 | AT&T Corp. | Method of integrated circuit fabrication including filling windows with conducting material |
JPH05109715A (ja) * | 1991-10-16 | 1993-04-30 | Nec Corp | 半導体装置の製造方法 |
ES2109465T3 (es) * | 1992-09-22 | 1998-01-16 | Streng Plastic Ag | Union por soldadura termoelectrica de materias termoplasticas. |
-
1993
- 1993-07-26 JP JP5183880A patent/JP2885616B2/ja not_active Expired - Fee Related
- 1993-07-30 US US08/099,695 patent/US5424246A/en not_active Expired - Lifetime
- 1993-07-30 DE DE4325706A patent/DE4325706C2/de not_active Expired - Fee Related
- 1993-07-31 KR KR1019930014865A patent/KR0143055B1/ko not_active IP Right Cessation
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321197A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | 半導体集積回路の配線構造およびその製造方法 |
JPH10154709A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 半導体装置の製造方法 |
JPH10251850A (ja) * | 1997-03-18 | 1998-09-22 | Mitsubishi Electric Corp | Cu成膜用CVD装置 |
US6294467B1 (en) | 1998-03-18 | 2001-09-25 | Nec Corporation | Process for forming fine wiring |
US8129275B2 (en) | 1998-07-24 | 2012-03-06 | Renesas Electronics Corporation | Process for manufacturing semiconductor integrated circuit device |
US6309970B1 (en) | 1998-08-31 | 2001-10-30 | Nec Corporation | Method of forming multi-level copper interconnect with formation of copper oxide on exposed copper surface |
JP2004087807A (ja) * | 2002-08-27 | 2004-03-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004200707A (ja) * | 2004-01-30 | 2004-07-15 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007162068A (ja) * | 2005-12-13 | 2007-06-28 | Tokyo Electron Ltd | 半導体製造装置及び半導体装置の製造方法 |
JP2006179950A (ja) * | 2006-02-15 | 2006-07-06 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2007043183A (ja) * | 2006-09-05 | 2007-02-15 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2008294201A (ja) * | 2007-05-24 | 2008-12-04 | Fujitsu Ltd | 抵抗変化メモリ装置の製造方法 |
JP2012527759A (ja) * | 2009-05-19 | 2012-11-08 | クロメック リミテッド | 半導体素子接点 |
JP2010153897A (ja) * | 2010-02-22 | 2010-07-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2014029983A (ja) * | 2012-07-05 | 2014-02-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR20180107729A (ko) * | 2017-03-22 | 2018-10-02 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
JP2021511683A (ja) * | 2018-01-29 | 2021-05-06 | レイセオン カンパニー | Iii−v族電界効果トランジスタのゲート構造を形成する方法 |
Also Published As
Publication number | Publication date |
---|---|
KR940006217A (ko) | 1994-03-23 |
DE4325706C2 (de) | 2002-08-29 |
DE4325706A1 (de) | 1994-02-10 |
JP2885616B2 (ja) | 1999-04-26 |
US5424246A (en) | 1995-06-13 |
KR0143055B1 (ko) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2885616B2 (ja) | 半導体装置およびその製造方法 | |
US5561082A (en) | Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide | |
US6610596B1 (en) | Method of forming metal interconnection using plating and semiconductor device manufactured by the method | |
US7994055B2 (en) | Method of manufacturing semiconductor apparatus, and semiconductor apparatus | |
US6656841B1 (en) | Method of forming multi layer conductive line in semiconductor device | |
US7452811B2 (en) | Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same | |
US6464779B1 (en) | Copper atomic layer chemical vapor desposition | |
US6958547B2 (en) | Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs | |
US7070687B2 (en) | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing | |
US6503830B2 (en) | Method of manufacturing a semiconductor device | |
JP2005513813A (ja) | 基板上に半導体集積回路用銅配線を形成する方法 | |
JP3337876B2 (ja) | 半導体装置の製造方法 | |
KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
JP3449960B2 (ja) | 半導体装置の製造方法 | |
US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
US7666782B2 (en) | Wire structure and forming method of the same | |
US20010045657A1 (en) | Semiconductor device and method of fabricating the same | |
JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
US7846839B2 (en) | Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium | |
JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
JPH09167768A (ja) | 半導体装置の製造方法 | |
US9543199B2 (en) | Long-term heat treated integrated circuit arrangements and methods for producing the same | |
KR100443796B1 (ko) | 구리 금속 배선 형성방법 | |
KR100475529B1 (ko) | 확산방지막 형성방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
US20050142854A1 (en) | Methods for preventing copper oxidation in a dual damascene process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |