JPH10145114A - 貫通型線路 - Google Patents
貫通型線路Info
- Publication number
- JPH10145114A JPH10145114A JP29619296A JP29619296A JPH10145114A JP H10145114 A JPH10145114 A JP H10145114A JP 29619296 A JP29619296 A JP 29619296A JP 29619296 A JP29619296 A JP 29619296A JP H10145114 A JPH10145114 A JP H10145114A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating plate
- via hole
- line
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】
【課題】 プリント基板を貫通し、プリント基板の両面
間を電気的に接続する信号導体のインピーダンスを整合
させ伝送可能な周波数帯域幅を拡げる。 【解決手段】 絶縁板を貫通する信号導体と対向して平
行にアース導体を配置し、このアース導体によって信号
導体の部分を分布定数回路素子として動作させ、この部
分のインピーダンスを他の部分の特性インピーダンスに
整合させ伝送可能な帯域幅を拡げる。
間を電気的に接続する信号導体のインピーダンスを整合
させ伝送可能な周波数帯域幅を拡げる。 【解決手段】 絶縁板を貫通する信号導体と対向して平
行にアース導体を配置し、このアース導体によって信号
導体の部分を分布定数回路素子として動作させ、この部
分のインピーダンスを他の部分の特性インピーダンスに
整合させ伝送可能な帯域幅を拡げる。
Description
【０００１】
【発明の属する技術分野】この発明は高周波信号を取扱
う回路を実装するプリント基板に形成して好適な貫通型
線路に関する。
う回路を実装するプリント基板に形成して好適な貫通型
線路に関する。
【０００２】
【従来の技術】高周波信号を取扱う回路では信号の伝送
路は均一にインピーダンス整合された伝送路を用いる。
一般的にはマイクロストリップ線路或は同軸伝送線路が
用いられる。図５に同軸線路とマイクロストリップ線路
とが組合された回路の構造を示す。図中１０は同軸コネ
クタ、２０はシールドケース、３０はプリント基板を示
す。同軸コネクタ１０は円筒状の外部シェル１１が外部
導体として働き、外部シェル１１の軸芯に中心導体１２
が配置され、これら中心導体１２と外部シェル１１との
間に所定の誘電率を持つ絶縁体１３を介挿して外部シェ
ル１１と中心導体１２との間のインピーダンスが所定値
例えば５０Ωに保持される。
路は均一にインピーダンス整合された伝送路を用いる。
一般的にはマイクロストリップ線路或は同軸伝送線路が
用いられる。図５に同軸線路とマイクロストリップ線路
とが組合された回路の構造を示す。図中１０は同軸コネ
クタ、２０はシールドケース、３０はプリント基板を示
す。同軸コネクタ１０は円筒状の外部シェル１１が外部
導体として働き、外部シェル１１の軸芯に中心導体１２
が配置され、これら中心導体１２と外部シェル１１との
間に所定の誘電率を持つ絶縁体１３を介挿して外部シェ
ル１１と中心導体１２との間のインピーダンスが所定値
例えば５０Ωに保持される。
【０００３】同軸コネクタ１０の中心導体１２はシール
ドケース２０とプリント基板３０に形成された孔を通じ
てプリント基板３０の表側の面に導出される。プリント
基板３０には表側の面にマイクロストリップ線３１が形
成される。このマイクロストリップ線３１は例えば絶縁
板３２の反対側の面に形成したアース導体３３又はマイ
クロストリップ線３１を取囲んで形成したアース導体３
４との間の対向間隔と、絶縁板３２の誘電率とによって
所定のインピーダンスに整合される。
ドケース２０とプリント基板３０に形成された孔を通じ
てプリント基板３０の表側の面に導出される。プリント
基板３０には表側の面にマイクロストリップ線３１が形
成される。このマイクロストリップ線３１は例えば絶縁
板３２の反対側の面に形成したアース導体３３又はマイ
クロストリップ線３１を取囲んで形成したアース導体３
４との間の対向間隔と、絶縁板３２の誘電率とによって
所定のインピーダンスに整合される。
【０００４】同軸コネクタ１０の中心導体１２はプリン
ト基板３０を構成する絶縁板３２に形成したビアホール
（スルーホール）３５を貫通し、ビアホール３５に半田
３６によって電気的、機械的に接続され、マイクロスト
リップ線３１に電気的に接続される。図６及び図７はプ
リント基板３０の両面にインピーダンス整合されたマイ
クロストリップ線３１Ａと３１Ｂを形成し、これらマイ
クロストリップ線３１Ａと３１Ｂを絶縁板３２に形成し
たスルーホール３７によって互に電気的に接続した状態
を示す。
ト基板３０を構成する絶縁板３２に形成したビアホール
（スルーホール）３５を貫通し、ビアホール３５に半田
３６によって電気的、機械的に接続され、マイクロスト
リップ線３１に電気的に接続される。図６及び図７はプ
リント基板３０の両面にインピーダンス整合されたマイ
クロストリップ線３１Ａと３１Ｂを形成し、これらマイ
クロストリップ線３１Ａと３１Ｂを絶縁板３２に形成し
たスルーホール３７によって互に電気的に接続した状態
を示す。
【０００５】
【発明が解決しようとする課題】図５に示した構造によ
れば同軸コネクタ１０の中心導体１２はシールドケース
２０と対向する部分まではインピーダンスが整合された
状態に維持されるが、絶縁板３２を貫通する部分、つま
りビアホール３５を貫通する部分では導体がインダクタ
ンス成分として働き、インピーダンスが不整合の状態に
なる。このインピーダンス不整合の部分が存在すること
により、このインピーダンス不整合部分で反射が発生
し、伝送損失が生じ伝送可能な周波数、特に高い周波数
の信号の伝送に制限が生じる欠点がある。
れば同軸コネクタ１０の中心導体１２はシールドケース
２０と対向する部分まではインピーダンスが整合された
状態に維持されるが、絶縁板３２を貫通する部分、つま
りビアホール３５を貫通する部分では導体がインダクタ
ンス成分として働き、インピーダンスが不整合の状態に
なる。このインピーダンス不整合の部分が存在すること
により、このインピーダンス不整合部分で反射が発生
し、伝送損失が生じ伝送可能な周波数、特に高い周波数
の信号の伝送に制限が生じる欠点がある。
【０００６】図６及び図７に示す場合もスルーホール３
７の部分でインピーダンスが不整合状態となり、図５の
場合と同様に伝送可能な周波数に制限が生じる欠点があ
る。このため、例えば図８に示す方法を採る場合があ
る。図８の例では同軸コネクタ１０の中心導体１２をプ
リント基板３０の表側の面に形成したマイクロストリッ
プ線３１に電気的に接続すると共に、その接続点から導
体を延長し、この延長部分３８によって静電容量を形成
し、この静電容量によって絶縁板３２を貫通する部分で
発生するインダクタンス成分を打消すように構成したも
のである。一般に導体３８で形成した静電容量の部分を
マッチング回路と呼んでいる。このマッチング回路は絶
縁板３２の厚みｔの値に応じて中心導体１２が持つイン
ダクタンス値も変化するため、絶縁板３２の厚みｔに対
応して導体３８の面積を決定しなければならない不都合
がある。
７の部分でインピーダンスが不整合状態となり、図５の
場合と同様に伝送可能な周波数に制限が生じる欠点があ
る。このため、例えば図８に示す方法を採る場合があ
る。図８の例では同軸コネクタ１０の中心導体１２をプ
リント基板３０の表側の面に形成したマイクロストリッ
プ線３１に電気的に接続すると共に、その接続点から導
体を延長し、この延長部分３８によって静電容量を形成
し、この静電容量によって絶縁板３２を貫通する部分で
発生するインダクタンス成分を打消すように構成したも
のである。一般に導体３８で形成した静電容量の部分を
マッチング回路と呼んでいる。このマッチング回路は絶
縁板３２の厚みｔの値に応じて中心導体１２が持つイン
ダクタンス値も変化するため、絶縁板３２の厚みｔに対
応して導体３８の面積を決定しなければならない不都合
がある。
【０００７】図９に図５の構造の場合と、図６及び図７
の構造の場合のリターンロス特性を示す。リターンロス
特性は縦軸方向の数値が大きい程、反射が少ないことを
意味するものである。一般的に高品質に信号を伝送した
い場合にはリターンロスが２０ｄＢ以上であることが要
求される。従って図９に示すリターンロス特性では約３
ＧＨｚ程度までが伝送可能な周波数となり、それ以上の
周波数の信号は波形が歪む等の障害を受ける。
の構造の場合のリターンロス特性を示す。リターンロス
特性は縦軸方向の数値が大きい程、反射が少ないことを
意味するものである。一般的に高品質に信号を伝送した
い場合にはリターンロスが２０ｄＢ以上であることが要
求される。従って図９に示すリターンロス特性では約３
ＧＨｚ程度までが伝送可能な周波数となり、それ以上の
周波数の信号は波形が歪む等の障害を受ける。
【０００８】図１０にマッチング回路を付加した図８の
場合のリターンロス特性を示す。この場合には２０ｄＢ
以下を保証するのはせいぜい２．５ＧＨｚ程度が限界で
ある。このように従来は伝送可能な周波数は３ＧＨｚ程
度に限界値を有し、それ以上の信号を取扱うには伝送帯
域が不足である。この発明の目的は絶縁板を貫通する部
分でもインピーダンス不整合が生じることなく、従って
広帯域の伝送特性を得ることができる貫通型線路の構造
を提供しようとするものである。
場合のリターンロス特性を示す。この場合には２０ｄＢ
以下を保証するのはせいぜい２．５ＧＨｚ程度が限界で
ある。このように従来は伝送可能な周波数は３ＧＨｚ程
度に限界値を有し、それ以上の信号を取扱うには伝送帯
域が不足である。この発明の目的は絶縁板を貫通する部
分でもインピーダンス不整合が生じることなく、従って
広帯域の伝送特性を得ることができる貫通型線路の構造
を提供しようとするものである。
【０００９】
【課題を解決するための手段】この発明では絶縁板を貫
通する信号導体の部分に、平行してアース導体を配置
し、このアース導体によって絶縁板を貫通する信号導体
を分布定数回路素子として動作させるものである。つま
り、マイクロストリップ線路と同等の動作を行なわせよ
うとするものである。
通する信号導体の部分に、平行してアース導体を配置
し、このアース導体によって絶縁板を貫通する信号導体
を分布定数回路素子として動作させるものである。つま
り、マイクロストリップ線路と同等の動作を行なわせよ
うとするものである。
【００１０】従って、この発明によれば絶縁板を貫通す
る信号導体の部分もインピーダンス整合がとれ、装置全
体の伝送帯域を拡げることができる利点が得られる。
る信号導体の部分もインピーダンス整合がとれ、装置全
体の伝送帯域を拡げることができる利点が得られる。
【００１１】
【発明の実施の形態】図１にこの発明の一実施例を示
す。この実施例では図５に示した同軸コネクタ１０を具
備した構造にこの発明を適用した場合を示す。この発明
では絶縁板３２を貫通する部分の信号導体、この例では
ビアホール３５の周面と対向してアース導体３９を設け
た構造とするものである。アース導体３９は例えばスル
ーホールと同様に柱状の形状とすることができ、ビアホ
ール３５の周面に沿って１本乃至は複数本形成すること
ができる。
す。この実施例では図５に示した同軸コネクタ１０を具
備した構造にこの発明を適用した場合を示す。この発明
では絶縁板３２を貫通する部分の信号導体、この例では
ビアホール３５の周面と対向してアース導体３９を設け
た構造とするものである。アース導体３９は例えばスル
ーホールと同様に柱状の形状とすることができ、ビアホ
ール３５の周面に沿って１本乃至は複数本形成すること
ができる。
【００１２】このアース導体３９をビアホール３５と対
向して配置することにより、ビアホール３５の直径Ｄ
と、アース導体３９の直径ｄと、ビアホール３５とアー
ス導体３９との間の間隔ｇ及び絶縁板３２を構成する誘
電体の比誘電率εr とによって特性インピーダンスＺo
が規定され、ビアホール３５の部分は分布定数回路素子
として動作する。
向して配置することにより、ビアホール３５の直径Ｄ
と、アース導体３９の直径ｄと、ビアホール３５とアー
ス導体３９との間の間隔ｇ及び絶縁板３２を構成する誘
電体の比誘電率εr とによって特性インピーダンスＺo
が規定され、ビアホール３５の部分は分布定数回路素子
として動作する。
【００１３】図２は図６と図７に示した構造にこの発明
を適用した場合を示す。この場合もスルーホール３７の
周面と対向してアース導体３９を複数形成し、スルーホ
ール３７の部分を分布定数回路素子として動作させるよ
うに構成したものである。図３はこの発明による貫通型
線路を適用した信号伝送路のリターンロス特性の一例を
示す。図示するようにこの発明によれば約７ＧＨｚ程度
まで２０ｄＢ以上のリターンロスを得ることができる。
従って従来のものより実用帯域幅を約２倍以上の帯域に
拡大することができた。
を適用した場合を示す。この場合もスルーホール３７の
周面と対向してアース導体３９を複数形成し、スルーホ
ール３７の部分を分布定数回路素子として動作させるよ
うに構成したものである。図３はこの発明による貫通型
線路を適用した信号伝送路のリターンロス特性の一例を
示す。図示するようにこの発明によれば約７ＧＨｚ程度
まで２０ｄＢ以上のリターンロスを得ることができる。
従って従来のものより実用帯域幅を約２倍以上の帯域に
拡大することができた。
【００１４】図４は図１の変形実施例を示す。この実施
例では図１に示した実施例からビアホール３５を除去
し、同軸コネクタ１０の中心導体１２をそのまま絶縁板
３２に貫通させた場合を示す。このように構成しても図
３に示したと同等のリターンロス特性を得ることができ
た。
例では図１に示した実施例からビアホール３５を除去
し、同軸コネクタ１０の中心導体１２をそのまま絶縁板
３２に貫通させた場合を示す。このように構成しても図
３に示したと同等のリターンロス特性を得ることができ
た。
【００１５】
【発明の効果】以上説明したように、この発明によれば
絶縁板３２を貫通する信号導体の部分も分布定数回路素
子として動作させる構造としたから回路全体でインピー
ダンス不整合部分を無くすことができる。よって反射が
発生することがなく、帯域幅が広い伝送線路を得ること
ができる。また、信号導体と平行にアース導体３９を配
置する構造であるため、絶縁板３２の厚みｔの大小に関
係なく一定のインピーダンスに整合させることができ
る。よって図８に示したマッチング回路を設ける場合と
比較して製造も容易に行なえる利点も得られる。
絶縁板３２を貫通する信号導体の部分も分布定数回路素
子として動作させる構造としたから回路全体でインピー
ダンス不整合部分を無くすことができる。よって反射が
発生することがなく、帯域幅が広い伝送線路を得ること
ができる。また、信号導体と平行にアース導体３９を配
置する構造であるため、絶縁板３２の厚みｔの大小に関
係なく一定のインピーダンスに整合させることができ
る。よって図８に示したマッチング回路を設ける場合と
比較して製造も容易に行なえる利点も得られる。
【図１】この発明の一実施例を示す断面図。
【図２】この発明の他の実施例を示す断面図。
【図３】この発明による貫通型線路のリターンロス特性
を示すグラフ。
を示すグラフ。
【図４】図１に示した実施例の変形実施例を示す断面
図。
図。
【図５】従来の技術を説明するための断面図。
【図６】従来の技術の他の例を示す断面図。
【図７】図６の平面図。
【図８】従来の技術の更に他の例を示す断面図。
【図９】図５と図６に示した構造で得られるリターンロ
ス特性を示すグラフ。
ス特性を示すグラフ。
【図１０】図８に示した構造で得られるリターンロス特
性を示すグラフ。
性を示すグラフ。
１０ 同軸コネクタ １１ 外部シェル １２ 中心導体 １３ 絶縁体 ２０ シールドケース ３０ プリント基板 ３１ マイクロストリップ線 ３２ 絶縁板 ３３，３４ アース導体 ３５ ビアホール（スルーホール） ３６ 半田 ３７ スルーホール ３９ アース導体
Claims (3)
- 【請求項１】 絶縁板に形成した孔を通じて信号導体が
貫通し、絶縁板の一方の面と他方の面との間を電気的に
接続する貫通型線路において、 上記絶縁板に形成した孔に挿入されて貫通する信号導体
に近接して上記絶縁板を構成する誘電体を介して平行に
アース導体を配置し、絶縁板の厚み部分を分布定数回路
として動作させるように構成したことを特徴とする貫通
型線路。 - 【請求項２】 請求項１記載の貫通型線路において、上
記絶縁板の一方に同軸コネクタが装着され、この同軸コ
ネクタの中心導体が上記絶縁板を貫通して他方の面に導
出され、この他方の面に形成したマイクロストリップ線
に接続され、上記絶縁板の厚み部分を貫通する中心導体
と平行してアース導体を配置し、上記絶縁板を貫通する
部分の上記中心導体を分布定数回路として動作させる構
成としたことを特徴とする貫通型線路。 - 【請求項３】 請求項１記載の貫通型線路において、上
記絶縁板の両面にマイクロストリップ線が形成され、そ
のマイクロストリップ線の相互を上記絶縁板を貫通して
形成されたスルーホールによって電気的に接続すると共
に、このスルーホールと平行に、アース導体を配置し、
上記スルーホールを分布定数回路として動作させる構成
としたことを特徴とする貫通型線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29619296A JPH10145114A (ja) | 1996-11-08 | 1996-11-08 | 貫通型線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29619296A JPH10145114A (ja) | 1996-11-08 | 1996-11-08 | 貫通型線路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145114A true JPH10145114A (ja) | 1998-05-29 |
Family
ID=17830372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29619296A Pending JPH10145114A (ja) | 1996-11-08 | 1996-11-08 | 貫通型線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10145114A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000278008A (ja) * | 1999-03-25 | 2000-10-06 | Kyocera Corp | 高周波用配線基板 |
| US6661318B2 (en) | 2000-05-09 | 2003-12-09 | Nec Corporation | Radio frequency circuit module on multi-layer substrate |
| JP2010103907A (ja) * | 2008-10-27 | 2010-05-06 | Nec Corp | 基板装置及びその製造方法 |
| JP2017191969A (ja) * | 2016-04-11 | 2017-10-19 | Ｒｉｔａエレクトロニクス株式会社 | 多層プリント配線板 |
-
1996
- 1996-11-08 JP JP29619296A patent/JPH10145114A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000278008A (ja) * | 1999-03-25 | 2000-10-06 | Kyocera Corp | 高周波用配線基板 |
| US6661318B2 (en) | 2000-05-09 | 2003-12-09 | Nec Corporation | Radio frequency circuit module on multi-layer substrate |
| US6842093B2 (en) | 2000-05-09 | 2005-01-11 | Nec Corporation | Radio frequency circuit module on multi-layer substrate |
| US6847276B2 (en) | 2000-05-09 | 2005-01-25 | Nec Corporation | Radio frequency circuit module on multi-layer substrate |
| JP2010103907A (ja) * | 2008-10-27 | 2010-05-06 | Nec Corp | 基板装置及びその製造方法 |
| US8258888B2 (en) | 2008-10-27 | 2012-09-04 | Nec Corporation | Substrate device with a transmission line connected to a connector pad and method of manufacture |
| JP2017191969A (ja) * | 2016-04-11 | 2017-10-19 | Ｒｉｔａエレクトロニクス株式会社 | 多層プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816791A (en) | Stripline to stripline coaxial transition | |
| US6266016B1 (en) | Microstrip arrangement | |
| US7336142B2 (en) | High frequency component | |
| US6661386B1 (en) | Through glass RF coupler system | |
| US4837529A (en) | Millimeter wave microstrip to coaxial line side-launch transition | |
| JPH05211406A (ja) | 多周波用積層マイクロストリップ・アンテナ | |
| JPH10173410A (ja) | ストリップ線路を用いた伝送回路 | |
| JPH06236788A (ja) | ソケット | |
| JPS6342889B2 (ja) | ||
| US11011814B2 (en) | Coupling comprising a conductive wire embedded in a post-wall waveguide and extending into a hollow tube waveguide | |
| US5675346A (en) | Annular microstrip antenna element and radial line antenna system employing the same | |
| US6816028B2 (en) | Multilayer substrate and satellite broadcast reception apparatus | |
| US7009564B2 (en) | TM microstrip antenna | |
| JP3517143B2 (ja) | 誘電体導波管線路と高周波用線路導体との接続構造 | |
| US10992015B2 (en) | Coupling comprising a guide member embedded within a blind via of a post-wall waveguide and extending into a hollow tube waveguide | |
| US6853334B2 (en) | Multi-layer-substrate and satellite broadcast reception apparatus | |
| JPH10145114A (ja) | 貫通型線路 | |
| JP3194445B2 (ja) | 高周波用回路基板の信号回路 | |
| WO2023133750A1 (en) | Ultra wideband board-to-board transitions for stripline rf transmisison lines | |
| KR20100005616A (ko) | 손실 개선을 위한 ｒｆ 전송 선로 | |
| JP3100232B2 (ja) | 高周波用電子部品の信号線路 | |
| JP2000252712A (ja) | 誘電体導波管線路と高周波線路導体との接続構造 | |
| JPH09219422A (ja) | フリップチップ実装構造 | |
| JP2828009B2 (ja) | マイクロ波ミリ波集積回路基板間接続方法及び接続線路 | |
| US6917253B2 (en) | Radio-frequency connection and a radio-frequency distribution network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A02 |