JPH10144825A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10144825A JPH10144825A JP8303189A JP30318996A JPH10144825A JP H10144825 A JPH10144825 A JP H10144825A JP 8303189 A JP8303189 A JP 8303189A JP 30318996 A JP30318996 A JP 30318996A JP H10144825 A JPH10144825 A JP H10144825A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- conductive bump
- semiconductor device
- semiconductor element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高い半導体装置、および半導体装置
を歩留まりよく製造できる製造方法の提供。 【解決手段】 半導体装置の発明は、一主面に電極6aが
設けられた半導体素子６と、前記各電極6a面に接続配置
された導電性バンプ７と、前記導電性バンプ７が設けら
れた領域を充填し、かつ導電性バンプ７先端面を被覆す
る樹脂層８とを有することを特徴とする。また、製造方
法の発明は、半導体素子６の電極6a面に導電性バンプ７
を設ける工程と、前記導電性バンプ７を設けた面を流動
性樹脂10中に浸漬し、導電性バンプ７領域に樹脂10を充
填・付着させる工程と、前記充填・付着させた樹脂10を
硬化させる工程とを有することを特徴とする。
を歩留まりよく製造できる製造方法の提供。 【解決手段】 半導体装置の発明は、一主面に電極6aが
設けられた半導体素子６と、前記各電極6a面に接続配置
された導電性バンプ７と、前記導電性バンプ７が設けら
れた領域を充填し、かつ導電性バンプ７先端面を被覆す
る樹脂層８とを有することを特徴とする。また、製造方
法の発明は、半導体素子６の電極6a面に導電性バンプ７
を設ける工程と、前記導電性バンプ７を設けた面を流動
性樹脂10中に浸漬し、導電性バンプ７領域に樹脂10を充
填・付着させる工程と、前記充填・付着させた樹脂10を
硬化させる工程とを有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は樹脂封止型の半導体
装置およびその製造方法の改良に関する。
装置およびその製造方法の改良に関する。
【０００２】
【従来の技術】電子回路機構のコンパクト化などを目指
し、図５に要部構成を断面的に示すような樹脂封止型の
半導体装置が開発されている。すなわち、インナーリー
ド1aおよびダイパッド1bを有するリードフレーム１と、
前記リードフレーム１のダイパッド1bに接着剤層２を介
してマウントされた半導体素子３と、前記半導体素子３
の一主面に配設された電極3aおよびインナーリード1aを
対応させて接続するボンディングワイヤ４と、前記ボン
ディングワイヤ４を含めて半導体素子３を被覆・封止す
るモールド樹脂層５を有する半導体装置が知られてい
る。
し、図５に要部構成を断面的に示すような樹脂封止型の
半導体装置が開発されている。すなわち、インナーリー
ド1aおよびダイパッド1bを有するリードフレーム１と、
前記リードフレーム１のダイパッド1bに接着剤層２を介
してマウントされた半導体素子３と、前記半導体素子３
の一主面に配設された電極3aおよびインナーリード1aを
対応させて接続するボンディングワイヤ４と、前記ボン
ディングワイヤ４を含めて半導体素子３を被覆・封止す
るモールド樹脂層５を有する半導体装置が知られてい
る。
【０００３】また、この種の樹脂封止型半導体装置は、
たとえば図６に示すフローチャートのような手順で、組
み立て・製造している。先ず、一主面に所要の電極3aを
設けた半導体素子３をウエハーからダイシング分離した
後、予め用意しておいた所定のリードフレーム１のダイ
パッド1b上に、接着剤層２を介してマウントする。
たとえば図６に示すフローチャートのような手順で、組
み立て・製造している。先ず、一主面に所要の電極3aを
設けた半導体素子３をウエハーからダイシング分離した
後、予め用意しておいた所定のリードフレーム１のダイ
パッド1b上に、接着剤層２を介してマウントする。
【０００４】次いで、マウントした半導体素子３の電極
群と、リードフレーム１の対応するインナーリード1bと
をワイヤボンディングし、電気的に接続する。その後、
モールド用金型に装着し、トランスファーモールド成型
機にセットして、前記ボンディングワイヤ４およびイン
ナーリード1bの一部を含めて、マウントした半導体素子
３領域を樹脂モールドする。この樹脂モールド品につい
て、モールド樹脂層５に生じたバリを除去し、リードフ
レーム１に外装メッキなどを施してから、マーク付けす
ることにより封止型半導体装置を得ている。
群と、リードフレーム１の対応するインナーリード1bと
をワイヤボンディングし、電気的に接続する。その後、
モールド用金型に装着し、トランスファーモールド成型
機にセットして、前記ボンディングワイヤ４およびイン
ナーリード1bの一部を含めて、マウントした半導体素子
３領域を樹脂モールドする。この樹脂モールド品につい
て、モールド樹脂層５に生じたバリを除去し、リードフ
レーム１に外装メッキなどを施してから、マーク付けす
ることにより封止型半導体装置を得ている。
【０００５】
【発明が解決しようとする課題】しかし、上記構成の半
導体装置は、外部環境からの保護および薄型化など容易
に図られ、また、取扱も容易であるという利点を有する
が、一方では、コンパクト化の点が十分でなく、かつ製
造工程が煩雑であるという問題がある。先ず、構造的な
面では、リードフレーム１にマウントし、かつインナー
リード1aを外周方向に延出させているため、必然的に、
平面的な広がりが大きくなり、コンパクト化が阻害され
る。
導体装置は、外部環境からの保護および薄型化など容易
に図られ、また、取扱も容易であるという利点を有する
が、一方では、コンパクト化の点が十分でなく、かつ製
造工程が煩雑であるという問題がある。先ず、構造的な
面では、リードフレーム１にマウントし、かつインナー
リード1aを外周方向に延出させているため、必然的に、
平面的な広がりが大きくなり、コンパクト化が阻害され
る。
【０００６】次に、製造・組み立て工程では、工程数が
多く煩雑で、生産性が低くいだけでなく、工程ごとに専
用の装置、さらに、品種ごとに専用の金型などを必要と
するため、製造コストも大幅にアップするという問題が
ある。特に、多工程およびその煩雑性は、製品の信頼性
もしくは歩留まりなどを損なう要因となるので、製造面
では由々しいことである。
多く煩雑で、生産性が低くいだけでなく、工程ごとに専
用の装置、さらに、品種ごとに専用の金型などを必要と
するため、製造コストも大幅にアップするという問題が
ある。特に、多工程およびその煩雑性は、製品の信頼性
もしくは歩留まりなどを損なう要因となるので、製造面
では由々しいことである。
【０００７】本発明は上記事情に対処してなされたもの
で、薄型・コンパクトで、信頼性の高い半導体装置、お
よびこのような半導体装置を歩留まりよく製造できる製
造方法の提供を目的とする。
で、薄型・コンパクトで、信頼性の高い半導体装置、お
よびこのような半導体装置を歩留まりよく製造できる製
造方法の提供を目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明は、一主
面に電極が設けられた半導体素子と、前記各電極面に接
続配置された導電性バンプと、前記導電性バンプが設け
られた領域を充填し、かつ導電性バンプ先端面を被覆す
る樹脂層とを有することを特徴とする半導体装置であ
る。
面に電極が設けられた半導体素子と、前記各電極面に接
続配置された導電性バンプと、前記導電性バンプが設け
られた領域を充填し、かつ導電性バンプ先端面を被覆す
る樹脂層とを有することを特徴とする半導体装置であ
る。
【０００９】請求項２の発明は、半導体素子の電極面に
導電性バンプを設ける工程と、前記導電性バンプを設け
た面を流動性樹脂中に浸漬し、導電性バンプ領域に樹脂
を充填・付着させる工程と、前記充填・付着させた樹脂
を硬化させる工程とを有することを特徴とする半導体装
置の製造方法である。
導電性バンプを設ける工程と、前記導電性バンプを設け
た面を流動性樹脂中に浸漬し、導電性バンプ領域に樹脂
を充填・付着させる工程と、前記充填・付着させた樹脂
を硬化させる工程とを有することを特徴とする半導体装
置の製造方法である。
【００１０】請求項３の発明は、半導体素子の電極面に
導電性バンプを設ける工程と、前記導電性バンプを設け
た面を流動性樹脂中に浸漬し、導電性バンプ領域に樹脂
を充填・付着させる工程と、前記充填・付着させた樹脂
を硬化させた後、導電性バンプの先端面側を平坦面化加
工し、導電性バンプの先端部を露出させる工程とを有す
ることを特徴とする半導体装置の製造方法である。
導電性バンプを設ける工程と、前記導電性バンプを設け
た面を流動性樹脂中に浸漬し、導電性バンプ領域に樹脂
を充填・付着させる工程と、前記充填・付着させた樹脂
を硬化させた後、導電性バンプの先端面側を平坦面化加
工し、導電性バンプの先端部を露出させる工程とを有す
ることを特徴とする半導体装置の製造方法である。
【００１１】請求項４の発明は、請求項２もしくは請求
項３記載の半導体装置の製造方法において、流動性樹脂
中に半導体素子を浸漬するとき、半導体素子の裏面側を
吸着パッドで保持することを特徴とする。
項３記載の半導体装置の製造方法において、流動性樹脂
中に半導体素子を浸漬するとき、半導体素子の裏面側を
吸着パッドで保持することを特徴とする。
【００１２】請求項１の発明では、半導体装置の構成に
おいて、半導体素子の電極面上に導電性バンプを設け、
この導電性バンプを埋め込む形に樹脂を充填・被覆させ
る構成を骨子としている。そして、前記封止用樹脂の充
填・被覆によって、半導体素子の電極面から導出させた
導電性バンプ先端部を外部環境から保護し、さらに、そ
れら導電性バンプ間の絶縁・隔離を容易に確保する一
方、取扱易く、かつ薄型・コンパクト化などが図られ
る。
おいて、半導体素子の電極面上に導電性バンプを設け、
この導電性バンプを埋め込む形に樹脂を充填・被覆させ
る構成を骨子としている。そして、前記封止用樹脂の充
填・被覆によって、半導体素子の電極面から導出させた
導電性バンプ先端部を外部環境から保護し、さらに、そ
れら導電性バンプ間の絶縁・隔離を容易に確保する一
方、取扱易く、かつ薄型・コンパクト化などが図られ
る。
【００１３】請求項２の発明では、ディップ法によって
導電性バンプを設けた領域が樹脂で充填・付着され、か
つ硬化によってモールド封止することを骨子としてい
る。このような手段を採ることによって、薄型・コンパ
クトで、導電性バンプの防錆などが行われ、保存可能で
取扱易いモールド封止型の半導体装置が量産的、かつ歩
留まりよく提供される。
導電性バンプを設けた領域が樹脂で充填・付着され、か
つ硬化によってモールド封止することを骨子としてい
る。このような手段を採ることによって、薄型・コンパ
クトで、導電性バンプの防錆などが行われ、保存可能で
取扱易いモールド封止型の半導体装置が量産的、かつ歩
留まりよく提供される。
【００１４】請求項３の発明では、ディップ法によって
導電性バンプを設けた領域が樹脂で充填・付着され、硬
化によってモールド封止した後、導電性バンプ側を平坦
面化させることを骨子としている。このような手段を採
ることによって、薄型・コンパクトで、信頼性の高い実
装が可能なモールド封止型の半導体装置が歩留まりよく
提供される。
導電性バンプを設けた領域が樹脂で充填・付着され、硬
化によってモールド封止した後、導電性バンプ側を平坦
面化させることを骨子としている。このような手段を採
ることによって、薄型・コンパクトで、信頼性の高い実
装が可能なモールド封止型の半導体装置が歩留まりよく
提供される。
【００１５】請求項４の発明では、前記請求項２もしく
は請求項３の半導体装置の製造方法が、より容易に達成
される。
は請求項３の半導体装置の製造方法が、より容易に達成
される。
【００１６】
【発明の実施の形態】本発明において、半導体素子は、
一主面の周辺部もしくは全面に、多くの電極（接続端
子）が導出された IC 素子であり、その形状・大きさな
どは限定されない。また、前記電極面上に設けられた導
電性バンプは、たとえばInBi半田、InSn半田、InBiSn半
田もしくはAuなどを素材として形成され、その形状も円
柱状、鼓状、球状もしくは楕円状のいずれでもよい。
一主面の周辺部もしくは全面に、多くの電極（接続端
子）が導出された IC 素子であり、その形状・大きさな
どは限定されない。また、前記電極面上に設けられた導
電性バンプは、たとえばInBi半田、InSn半田、InBiSn半
田もしくはAuなどを素材として形成され、その形状も円
柱状、鼓状、球状もしくは楕円状のいずれでもよい。
【００１７】本発明において、半導体素子の導電性バン
プが設けられた領域を充填・付着する流動性樹脂として
は、室温もしくは加熱された状態で流動性を呈する熱硬
化性樹脂、たとえばエポキシ樹脂類、ポリイミド樹脂類
などが挙げられる。そして、流動性樹脂中に浸漬し、導
電性バンプ領域を充填・付着したときもしくは充填・被
覆したとき、半導体素子主面の周辺部にのみに導電性バ
ンプが設けられている場合は中央部が凹状に、また、半
導体素子主面の全面に導電性バンプが設けられている場
合は平坦状をそれぞれ採ることになる。しかし、いずれ
の場合も、導電性バンプが設けられた領域は、ほぼ一様
の高さの樹脂層によって充填・被覆され、各導電性バン
プは外部雰囲気から遮断されながら、導電性バンプ同士
の絶縁なども行われる。
プが設けられた領域を充填・付着する流動性樹脂として
は、室温もしくは加熱された状態で流動性を呈する熱硬
化性樹脂、たとえばエポキシ樹脂類、ポリイミド樹脂類
などが挙げられる。そして、流動性樹脂中に浸漬し、導
電性バンプ領域を充填・付着したときもしくは充填・被
覆したとき、半導体素子主面の周辺部にのみに導電性バ
ンプが設けられている場合は中央部が凹状に、また、半
導体素子主面の全面に導電性バンプが設けられている場
合は平坦状をそれぞれ採ることになる。しかし、いずれ
の場合も、導電性バンプが設けられた領域は、ほぼ一様
の高さの樹脂層によって充填・被覆され、各導電性バン
プは外部雰囲気から遮断されながら、導電性バンプ同士
の絶縁なども行われる。
【００１８】次に、図１，図２ (a)， (b)，図３および
図４を参照して実施例を説明する。図１は半導体装置の
要部構成を断面的に示したものである。図１において、
６は一主面に電極6aが設けられた半導体素子、７は前記
半導体素子６の各電極6a面に接続配置された導電性バン
プ、８は前記導電性バンプ７が設けられた領域を充填
し、かつ導電性バンプ８先端面を被覆する樹脂層であ
る。ここで、半導体素子６はICチップ、導電性バンプ７
はInSn半田製の鼓形、樹脂層８はエポキシ樹脂で形成さ
れている。
図４を参照して実施例を説明する。図１は半導体装置の
要部構成を断面的に示したものである。図１において、
６は一主面に電極6aが設けられた半導体素子、７は前記
半導体素子６の各電極6a面に接続配置された導電性バン
プ、８は前記導電性バンプ７が設けられた領域を充填
し、かつ導電性バンプ８先端面を被覆する樹脂層であ
る。ここで、半導体素子６はICチップ、導電性バンプ７
はInSn半田製の鼓形、樹脂層８はエポキシ樹脂で形成さ
れている。
【００１９】この半導体装置の構成では、半導体素子６
の電極6aおよび導電性バンプ７が樹脂層８によって互に
隔絶し、かつ導電性バンプ７の先端部が樹脂層８で被覆
されているため、導電性バンプ７の酸化など防止され
る。そして、使用に先立って、導電性バンプ７領域を充
填・被覆する樹脂層８面をラッピングし、導電性バンプ
７の清浄面を露出させて接合することにより、電気的に
信頼性の高い接続・実装を行うことができる。
の電極6aおよび導電性バンプ７が樹脂層８によって互に
隔絶し、かつ導電性バンプ７の先端部が樹脂層８で被覆
されているため、導電性バンプ７の酸化など防止され
る。そして、使用に先立って、導電性バンプ７領域を充
填・被覆する樹脂層８面をラッピングし、導電性バンプ
７の清浄面を露出させて接合することにより、電気的に
信頼性の高い接続・実装を行うことができる。
【００２０】図２ (a)， (b)は、半導体装置の製造方法
の実施態様を模式的に示し、また、図３は実施手順を示
すフローチャート図である。先ず、図２ (a)に平面的に
示すように、所要の半導体素子（たとえばICチップ）６
の電極6a面に導電性バンプ７を設ける。次いで、図２
(b)に断面的に示すように、半導体素子６を、その裏面
側で吸着パッド９で保持し、前記導電性バンプ７を設け
た面を流動性樹脂（たとえばエポキシ樹脂）10中に浸漬
する。なお、図２ (b)において、11は浸漬用の流動性樹
脂を収容する容器を示す。
の実施態様を模式的に示し、また、図３は実施手順を示
すフローチャート図である。先ず、図２ (a)に平面的に
示すように、所要の半導体素子（たとえばICチップ）６
の電極6a面に導電性バンプ７を設ける。次いで、図２
(b)に断面的に示すように、半導体素子６を、その裏面
側で吸着パッド９で保持し、前記導電性バンプ７を設け
た面を流動性樹脂（たとえばエポキシ樹脂）10中に浸漬
する。なお、図２ (b)において、11は浸漬用の流動性樹
脂を収容する容器を示す。
【００２１】この選択的な浸漬処理によって、導電性バ
ンプ７を設けた領域に樹脂を充填・付着させた後、流動
性樹脂10中から引上げ、充填・付着させた樹脂を乾燥・
加熱硬化させることにより、図１に図示したような構成
の半導体装置が製造され、その後、半導体装置にマーク
付けし、梱包、出荷される。そして、ユーザーが使用す
るとき、すなわち配線基板などに実装する段階で、導電
性バンプ７先端側の樹脂層８をラッピング除去し、導電
性バンプ７先端を露出させる。
ンプ７を設けた領域に樹脂を充填・付着させた後、流動
性樹脂10中から引上げ、充填・付着させた樹脂を乾燥・
加熱硬化させることにより、図１に図示したような構成
の半導体装置が製造され、その後、半導体装置にマーク
付けし、梱包、出荷される。そして、ユーザーが使用す
るとき、すなわち配線基板などに実装する段階で、導電
性バンプ７先端側の樹脂層８をラッピング除去し、導電
性バンプ７先端を露出させる。
【００２２】つまり、一般的には、使用する段階まで導
電性バンプ７は全体的に樹脂層８で被覆され、酸化層の
形成もしくは生成が防止されている。したがって、酸化
膜の除去など煩雑な処理を要せずに、信頼性の高い半田
付け接合を確実に形成することができる。
電性バンプ７は全体的に樹脂層８で被覆され、酸化層の
形成もしくは生成が防止されている。したがって、酸化
膜の除去など煩雑な処理を要せずに、信頼性の高い半田
付け接合を確実に形成することができる。
【００２３】図４ (a)， (b)は、他の半導体装置の製造
方法の実施態様を模式的に示すものである。この例で
は、一主面の周辺部に電極6aが配置され、この電極6a面
に導電性バンプ７を設けたICチップ６を対象としてい
る。そして、この実施例の場合は、図４ (a)に平面的に
示すように、導電性バンプ７を設けた領域が周辺部のみ
であるため、樹脂層８を充填・被覆した構成では、図４
(b)に、図４ (a)の A-A線に沿った断面を示すごとく、
導電性バンプ７が存在しない中央部領域が凹面化してお
り、かつこの領域は薄い樹脂層８で被覆されている。な
お、この場合の製造手順は、図３に示すフローチャート
に準ずるので、説明を省略する。
方法の実施態様を模式的に示すものである。この例で
は、一主面の周辺部に電極6aが配置され、この電極6a面
に導電性バンプ７を設けたICチップ６を対象としてい
る。そして、この実施例の場合は、図４ (a)に平面的に
示すように、導電性バンプ７を設けた領域が周辺部のみ
であるため、樹脂層８を充填・被覆した構成では、図４
(b)に、図４ (a)の A-A線に沿った断面を示すごとく、
導電性バンプ７が存在しない中央部領域が凹面化してお
り、かつこの領域は薄い樹脂層８で被覆されている。な
お、この場合の製造手順は、図３に示すフローチャート
に準ずるので、説明を省略する。
【００２４】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば流動性樹脂中に、導電
性バンプを設けた領域を浸漬するときの半導体素子の保
持は、吸着パッド以外の他の手段で行うことができる。
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば流動性樹脂中に、導電
性バンプを設けた領域を浸漬するときの半導体素子の保
持は、吸着パッド以外の他の手段で行うことができる。
【００２５】
【発明の効果】請求項１の発明によれば、封止用樹脂の
充填・被覆によって、導電性バンプ先端部が外部環境か
ら保護され、かつ導電性バンプ同士の絶縁・隔離も確保
されている。すなわち、配線基板などへの実装に当たっ
て、ラッピングによって清浄な導電性バンプ面を露出さ
せ、所要の接続を容易に行うことができるので、取扱い
易いだけでなく、信頼性の高い電気的な接続が可能とな
って、実装回路装置の歩留まりなどに大きく寄与する。
充填・被覆によって、導電性バンプ先端部が外部環境か
ら保護され、かつ導電性バンプ同士の絶縁・隔離も確保
されている。すなわち、配線基板などへの実装に当たっ
て、ラッピングによって清浄な導電性バンプ面を露出さ
せ、所要の接続を容易に行うことができるので、取扱い
易いだけでなく、信頼性の高い電気的な接続が可能とな
って、実装回路装置の歩留まりなどに大きく寄与する。
【００２６】請求項２ないし４の発明によれば、配線基
板などへの実装に当たって、ラッピングによって清浄な
導電性バンプ面を露出させ、所要の接続を容易に行うこ
とができる信頼性の高い電気的な接続が可能な半導体装
置を歩留まりよく提供できる。
板などへの実装に当たって、ラッピングによって清浄な
導電性バンプ面を露出させ、所要の接続を容易に行うこ
とができる信頼性の高い電気的な接続が可能な半導体装
置を歩留まりよく提供できる。
【図１】実施例の半導体装置の要部構成を示す断面図。
【図２】実施例の半導体装置の製造工程の態様を模式的
に示すもので、 (a)は導電性バンプを設けた半導体素子
の平面図、 (b)は流動性樹脂中に導電性バンプ付け半導
体素子を浸漬した状態を示す断面図。
に示すもので、 (a)は導電性バンプを設けた半導体素子
の平面図、 (b)は流動性樹脂中に導電性バンプ付け半導
体素子を浸漬した状態を示す断面図。
【図３】実施例の半導体装置の製造工程手順を示すフロ
ーチャート図。
ーチャート図。
【図４】他の実施例の半導体装置の製造工程の態様を模
式的に示すもので、 (a)は導電性バンプを設けた半導体
素子の平面図、 (b)は流動性樹脂を導電性バンプ領域に
充填・被覆した状態を示す断面図。
式的に示すもので、 (a)は導電性バンプを設けた半導体
素子の平面図、 (b)は流動性樹脂を導電性バンプ領域に
充填・被覆した状態を示す断面図。
【図５】従来の半導体装置の構成例を示す断面図。
【図６】従来の半導体装置の製造工程手順を示すフロー
チャート図。
チャート図。
６……半導体素子 6a……電極 ７……導電性バンプ ８……充填・被覆樹脂層 ９……吸着パッド 10……流動性樹脂 11……樹脂用容器
Claims (4)
- 【請求項１】 一主面に電極が設けられた半導体素子
と、 前記各電極面に接続配置された導電性バンプと、 前記導電性バンプが設けられた領域を充填し、かつ導電
性バンプ先端面を被覆する樹脂層と、を有することを特
徴とする半導体装置。 - 【請求項２】 半導体素子の電極面に導電性バンプを設
ける工程と、 前記導電性バンプを設けた面を流動性樹脂中に浸漬し、
導電性バンプ領域に樹脂を充填・付着させる工程と、 前記充填・付着させた樹脂を硬化させる工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体素子の電極面に導電性バンプを設
ける工程と、 前記導電性バンプを設けた面を流動性樹脂中に浸漬し、
導電性バンプ領域に樹脂を充填・付着させる工程と、 前記充填・付着させた樹脂を硬化させた後、導電性バン
プの先端面側を平坦面化加工し、導電性バンプの先端部
を露出させる工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項４】 流動性樹脂中に半導体素子を浸漬すると
き、半導体素子の裏面側を吸着パッドで保持することを
特徴とする請求項２もしくは請求項３記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303189A JPH10144825A (ja) | 1996-11-14 | 1996-11-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8303189A JPH10144825A (ja) | 1996-11-14 | 1996-11-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144825A true JPH10144825A (ja) | 1998-05-29 |
Family
ID=17917961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8303189A Withdrawn JPH10144825A (ja) | 1996-11-14 | 1996-11-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144825A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002041386A1 (fr) * | 2000-11-15 | 2002-05-23 | Dow Corning Toray Silicone Co., Ltd. | Procédé de revêtement de pièces électroniques |
-
1996
- 1996-11-14 JP JP8303189A patent/JPH10144825A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002041386A1 (fr) * | 2000-11-15 | 2002-05-23 | Dow Corning Toray Silicone Co., Ltd. | Procédé de revêtement de pièces électroniques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| JP4705784B2 (ja) | イメージセンサデバイスの製造方法 | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP2000188353A (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH09199637A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
| US7342318B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JPH11214434A (ja) | 半導体素子とその製造方法 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JPH10144825A (ja) | 半導体装置およびその製造方法 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JPS62147735A (ja) | フリツプチツプの製法 | |
| US6534337B1 (en) | Lead frame type plastic ball grid array package with pre-assembled ball type contacts | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| JP4679991B2 (ja) | 半導体装置 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JPS61216438A (ja) | 封止された電子部品の製造方法 | |
| JP2006049398A (ja) | 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6214698Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |