JPH10144698A - シリコンウエーハ及びその製造方法 - Google Patents

シリコンウエーハ及びその製造方法

Info

Publication number
JPH10144698A
JPH10144698A JP30995396A JP30995396A JPH10144698A JP H10144698 A JPH10144698 A JP H10144698A JP 30995396 A JP30995396 A JP 30995396A JP 30995396 A JP30995396 A JP 30995396A JP H10144698 A JPH10144698 A JP H10144698A
Authority
JP
Japan
Prior art keywords
boron
oxygen
silicon wafer
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30995396A
Other languages
English (en)
Inventor
Lee Tsuon
リー ツォン
Atsushi Yoshikawa
淳 吉川
Ryuji Takeda
隆二 竹田
Yoshio Kirino
好生 桐野
Hiroshi Shirai
宏 白井
Tateo Hayashi
健郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP30995396A priority Critical patent/JPH10144698A/ja
Publication of JPH10144698A publication Critical patent/JPH10144698A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 ボロン含有シリコンウエーハの表層部のボロ
ン濃度を維持したままで、表層部の酸素濃度を低減する
ための方法、及び、酸素析出物を実質的に含まないボロ
ン含有無酸素層を表層部に形成したシリコンウエーハ、
また、ボロン含有無酸素層の表面にエピタキシャル層を
形成したシリコンウエーハを提供する。 【解決手段】 チョクラルスキー法で製造され、ボロン
をドーパントとするシリコンウエーハを用い、アルゴン
雰囲気中、800℃〜1300℃で、1分間以上アニー
ル処理を行い、ウエーハ表層に含まれる酸素とボロンの
うち、酸素を選択的に外方拡散することを特徴とするシ
リコンウエーハの製造方法、及び同方法により製造され
表層にボロン含有無酸素層を有するシリコンウエーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体デバイス
等の製造に用いられるシリコンウエーハ及びその製造方
法に関するものである。
【0002】
【従来の技術】チョクラルスキー法で引き上げた単結晶
シリコンには、一般に酸素が含まれている。この酸素
は、デバイス工程時に酸素析出物として成長する。
【0003】ウエーハのバルク部に存在する酸素析出物
(BMD)は、サイズと密度を適当に制御すれば、イン
トリンシックゲッタリング効果の担い手として有用であ
る。
【0004】しかし、ウエーハ表層に存在するBMD
は、デバイス欠陥の原因となったり、エピタキシャル層
を形成する場合にエピタキシャル層内に不純物として取
り込まれるため、好ましくない。
【0005】
【発明が解決しようとする課題】そこで、本出願人は、
水素雰囲気中で熱処理を行って、ウエーハ表層の酸素を
外方拡散し、無酸素(無欠陥)層を形成した後で、デバ
イス処理やエピタキシャル成長を行う方法を提案してい
る。
【0006】しかしながら、水素雰囲気中で熱処理を行
うと、酸素ばかりでなくドーパントも外方拡散してしま
い、ドーパントの急峻な分布が得られない場合があっ
た。
【0007】例えば、シリコンウエーハに含有させるP
型不純物としては、ボロン(Boron)が用いられる。ボロ
ンをドーパントとするシリコンウエーハを水素雰囲気で
アニール処理すると、酸素ばかりでなくウエーハ表層の
ボロンも一緒に外方拡散される。このため、ウエーハ表
層部付近で、急峻なボロン分布を実現することが難しか
ったのである。
【0008】水素雰囲気での熱処理時間を短縮すれば、
ボロンの外方拡散を抑えることができる。しかし、その
場合には酸素の外方拡散が不十分になり、純度の高いエ
ピタキシャル層を形成できなかった。
【0009】このような従来技術の問題点に鑑み、本発
明は、ボロン含有シリコンウエーハの表層部のボロン濃
度を維持したままで、表層部の酸素濃度を低減するため
の方法、及び、酸素析出物を実質的に含まないボロン含
有無酸素層を表層部に形成したシリコンウエーハ、ま
た、ボロン含有無酸素層の表面にエピタキシャル層を形
成したシリコンウエーハを提供することを目的としてい
る。
【0010】
【課題を解決するための手段】本願第1発明は、チョク
ラルスキー法で製造され、ボロンをドーパントとするシ
リコンウエーハを用い、アルゴン雰囲気中、800℃〜
1300℃で、1分間以上アニール処理を行い、ウエー
ハ表層に含まれる酸素とボロンのうち、酸素を選択的に
外方拡散することを特徴とするシリコンウエーハの製造
方法を要旨としている。
【0011】本願第2発明は、前記方法で製造したシリ
コンウエーハにおいて、ウエーハ表層部にボロン含有無
酸素層を形成し、そのボロン濃度が1〜4×1018cm
-3、酸素析出物(BMD)が実質的に0であることを特
徴とするシリコンウエーハを要旨としている。
【0012】本願第3発明は、前記シリコンウエーハに
おいて、ボロン含有無酸素層の表面にエピタキシャル層
を形成したことを特徴とするシリコンウエーハを要旨と
している。
【0013】
【実施例】以下、本発明の実施例を詳細に説明する。
【0014】本発明は、シリコンウエーハにドーパント
として含有したボロンの外方拡散が、アニール雰囲気に
依存することを利用したものである。
【0015】すなわち、本発明者達は、鋭意研究の結
果、ボロンを含有するシリコンウエーハをアルゴン雰囲
気でアニール処理した場合に、ボロンは殆ど外方拡散せ
ず、酸素のみが選択的に外方拡散されることを見い出だ
したのである。換言すれば、ボロン含有シリコンウエー
ハをアルゴン雰囲気でアニール処理することにより、ボ
ロン分布を殆ど変化させず、ウエーハ表層の酸素のみを
外方拡散できることが判明したのである。
【0016】本発明者達は、ウエーハに含まれるボロン
が水素雰囲気で拡散し、アルゴン雰囲気で殆ど拡散しな
い理由を、次のように考察した。
【0017】ボロンの原子半径はシリコン原子の75%
程度であり、シリコン格子位置にあるボロン原子に伴う
シリコン格子の体積の変化は、ほぼ−6(±2×1024
cm-3)になる。そのため、濃度差による化学自由エネ
ルギーは、表面付近におけるボロン原子シリコン格子の
体積の変化による鏡像力を受けているので、相殺できる
ものと考えられる。その結果、シリコン格子位置にある
外来原子がシリコン原子より大きい場合にはボロンの外
方拡散を支配する限界条件が相違するものと予想され
る。
【0018】酸素が外方拡散できるかどうかは一定の熱
処理温度でシリコンウエーハにおける酸素の飽和度とウ
エーハの境界条件とに支配され、外方拡散による酸素分
布は通常の誤差関数によって表わされる。
【0019】本発明は、特にエピタキシャル技術に適用
すると有利である。一般に、シリコンウエーハにエピタ
キシャル処理を施す場合には、水素含有ガスが用いられ
る。ところが、従来技術の欄で述べたように、水素雰囲
気で熱処理を行うと、ウエーハ表層の酸素ばかりでなく
ボロンも外方拡散されてしまう。そして、熱処理時間が
長くなると、急峻なドーパント(ボロン)分布が得られ
なくなってしまう。
【0020】そこで、本発明では、先ずシリコン基板を
アルゴンガス雰囲気で熱処理することによって、ボロン
濃度を殆ど変えずに、酸素のみを外方拡散して無酸素層
(DZ層)を表層に形成する。
【0021】しかる後に、エピタキシャル処理を行え
ば、酸素を殆ど含まないエピタキシャル層を形成できる
のである。そして、急峻なボロン濃度分布を有するシリ
コンエピタキシャルウエーハを実現できる。
【0022】本発明で熱処理温度を800〜1300℃
としたのは、処理温度が800℃未満の場合には酸素の
拡散が遅すぎ、反対に処理温度が1300℃を超える場
合には石英炉芯管に負担がかかり寿命が短くなってしま
うからである。また、熱処理時間を1分間以上としたの
は、酸素の拡散を十分に行うためである。
【0023】ボロン含有無酸素層の好ましいボロン濃度
は1×1018atoms/cm3 〜1×1019atom
s/cm3 、また、ボロン含有無酸素層の好ましい肉厚
は10〜30μmである。
【0024】ボロン含有無酸素層のボロン濃度及び肉厚
を前記範囲に制限したのは、急峻なボロン分布を得るた
めである。
【0025】ボロン含有無酸素層のBMD濃度が前記範
囲を超える場合には、高品質のデバイスを形成すること
ができない。また、表面にエピタキシャル層を形成する
場合にも、酸素が取り込まれるため高純度のエピタキシ
ャル層を形成できなくなる。
【0026】ボロン含有無酸素層の酸素濃度及びその肉
厚は、アニール処理温度及び処理時間を前記範囲の中で
適宜設定することにより、所望の値に調整できる。
【0027】以下、本発明の実施例1を説明する。
【0028】実施例1で用いた試料はボロン濃度3.5
×1018cm-3、酸素濃度1.3×1018cm-3、(1
00)、CZシリコンウエーハである。この試料を標準
的に洗浄した後、アルゴン雰囲気中、1200℃で2時
間の熱処理を行った。そして、SIM(secondary ion
mass spectrum)によりボロンと酸素の深さ方向の分布を
測定し、図1に示した。
【0029】一方、熱処理を行わない以外は実施例1と
同一のシリコンウエーハを比較例1とし、同様にボロン
と酸素の深さ方向の分布を測定した。
【0030】図1から分るように、アルゴン雰囲気中で
処理した実施例1では、ボロン濃度の低下が殆ど見られ
ず、ボロン分布の変化も実質的に認められなかった。一
方、酸素は外方拡散され表面から4μmの範囲の酸素濃
度はほぼ0.2×1017cm-3になった。
【0031】これに対して、比較例1では、酸素濃度ば
かりでなくボロン濃度も、大幅に低下していた。
【0032】
【発明の効果】本発明によれば、表層にボロン含有無酸
素層を有するシリコンウエーハを容易に製造することが
できる。
【0033】また、このシリコンウエーハにエピタキシ
ャル処理を施した場合には、急峻なボロン濃度を持つシ
リコンウエーハを得ることができる。
【0034】このようにして製造した高品質のシリコン
ウエーハを用いれば、高集積デバイスを歩留まり良く製
造することが可能である。
【0035】なお、本発明は前述の実施例に限定されな
い。本発明は、異質エピタキシャル(例えばSi−Ge
システム)にも適用することができる。
【図面の簡単な説明】
【図1】本発明の実施例における熱処理前後のボロン分
布と酸素分布の様子を示すグラフ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桐野 好生 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 白井 宏 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 林 健郎 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法で製造され、ボロン
    をドーパントとするシリコンウエーハを用い、アルゴン
    雰囲気中、800℃〜1300℃で、1分間以上アニー
    ル処理を行い、ウエーハ表層に含まれる酸素とボロンの
    うち、酸素を選択的に外方拡散することを特徴とするシ
    リコンウエーハの製造方法。
  2. 【請求項2】 チョクラルスキー法で製造され、ボロン
    をドーパントとするシリコンウエーハを用い、アルゴン
    雰囲気中、800℃〜1300℃で、1分間以上アニー
    ル処理を行い、ウエーハ表層に含まれる酸素とボロンの
    うち、酸素を選択的に外方拡散し、しかる後に、エピタ
    キシャル処理を行うことを特徴とするシリコンウエーハ
    の製造方法。
  3. 【請求項3】 請求項1に記載の方法で製造したシリコ
    ンウエーハにおいて、ウエーハ表層部にボロン含有無酸
    素層を形成し、そのボロン濃度が1〜4×1018ato
    ms/cm3 、酸素析出物(BMD)が実質的に0であ
    ることを特徴とするシリコンウエーハ。
  4. 【請求項4】 ボロン含有無酸素層の表面にエピタキシ
    ャル層を形成したことを特徴とする請求項3に記載のシ
    リコンウエーハ。
JP30995396A 1996-11-07 1996-11-07 シリコンウエーハ及びその製造方法 Pending JPH10144698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30995396A JPH10144698A (ja) 1996-11-07 1996-11-07 シリコンウエーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30995396A JPH10144698A (ja) 1996-11-07 1996-11-07 シリコンウエーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10144698A true JPH10144698A (ja) 1998-05-29

Family

ID=17999350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30995396A Pending JPH10144698A (ja) 1996-11-07 1996-11-07 シリコンウエーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10144698A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025718A1 (fr) * 2000-09-21 2002-03-28 Shin-Etsu Handotai Co.,Ltd. Plaquette de recuit et son procede de fabrication
WO2002052632A1 (fr) * 2000-12-22 2002-07-04 Komatsu Denshi Kinzoku Kabushiki Kaisha Procede de traitement thermique de plaquettes de silicium dopees au bore
JP2002217204A (ja) * 2001-01-16 2002-08-02 Komatsu Electronic Metals Co Ltd ボロンドープされたシリコンウエハの熱処理方法
US7311775B2 (en) 2004-02-09 2007-12-25 Sumco Corporation Method for heat-treating silicon wafer and silicon wafer
DE102008022747A1 (de) 2007-05-23 2008-11-27 Sumco Corp. Silicium-Einkristall-Wafer und Verfahren zur Herstellung
WO2010073448A1 (ja) * 2008-12-25 2010-07-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
US8153538B1 (en) 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832944B1 (ko) 2000-09-21 2008-05-27 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
WO2002025718A1 (fr) * 2000-09-21 2002-03-28 Shin-Etsu Handotai Co.,Ltd. Plaquette de recuit et son procede de fabrication
WO2002052632A1 (fr) * 2000-12-22 2002-07-04 Komatsu Denshi Kinzoku Kabushiki Kaisha Procede de traitement thermique de plaquettes de silicium dopees au bore
JP2002190478A (ja) * 2000-12-22 2002-07-05 Komatsu Electronic Metals Co Ltd ボロンドープされたシリコンウエハの熱処理方法
US7754585B2 (en) 2000-12-22 2010-07-13 Sumco Techxiv Corporation Method of heat treatment of silicon wafer doped with boron
JP2002217204A (ja) * 2001-01-16 2002-08-02 Komatsu Electronic Metals Co Ltd ボロンドープされたシリコンウエハの熱処理方法
US7311775B2 (en) 2004-02-09 2007-12-25 Sumco Corporation Method for heat-treating silicon wafer and silicon wafer
DE102008022747A1 (de) 2007-05-23 2008-11-27 Sumco Corp. Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE102008022747B4 (de) 2007-05-23 2018-12-06 Sumco Corp. Silicium-Einkristall-Wafer und Verfahren zur Herstellung
WO2010073448A1 (ja) * 2008-12-25 2010-07-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2010153637A (ja) * 2008-12-25 2010-07-08 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US8389382B2 (en) 2008-12-25 2013-03-05 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
US8153538B1 (en) 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US20060075960A1 (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2004537161A (ja) 高抵抗率czシリコンにおけるサーマルドナー生成の制御
KR20010073067A (ko) 무산소침전 초크랄스키 실리콘 웨이퍼
US6666915B2 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP3381816B2 (ja) 半導体基板の製造方法
US4193783A (en) Method of treating a silicon single crystal ingot
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JPH10144698A (ja) シリコンウエーハ及びその製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
WO2002052632A1 (fr) Procede de traitement thermique de plaquettes de silicium dopees au bore
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JPH10144697A (ja) シリコンウエーハ及びその製造方法
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0574783A (ja) シリコンウエハーおよびウエハーゲツタリングの処理方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH0247836A (ja) 半導体装置の製造方法
JPS6115335A (ja) シリコンウエ−ハのゲツタリング方法
JP2588632B2 (ja) シリコン単結晶の酸素析出方法