JPH10135207A - Ｎ２ｏガスを用いた薄膜形成方法 - Google Patents

Ｎ２ｏガスを用いた薄膜形成方法

Info

Publication number
JPH10135207A
JPH10135207A JP9275613A JP27561397A JPH10135207A JP H10135207 A JPH10135207 A JP H10135207A JP 9275613 A JP9275613 A JP 9275613A JP 27561397 A JP27561397 A JP 27561397A JP H10135207 A JPH10135207 A JP H10135207A
Authority
JP
Japan
Prior art keywords
film
gas
layer
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9275613A
Other languages
English (en)
Inventor
Zun Ho Yun
ユン・ズン・ホ
Hyon Kim San
サン・ヒョン・キム
Uku O Ze
ゼ・ウク・オ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10135207A publication Critical patent/JPH10135207A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、ゲート絶縁膜又はキャパシ
タの誘電膜として使われる薄膜の絶縁及び誘電の特性を
高める薄膜形成方法を提供することにある。 【解決手段】 ゲート絶縁膜に使用するための薄膜形成
工程は、半導体基板上に熱工程による窒化膜層を形成
し、その窒化膜層をＮ2Ｏ ガスを用いたアニール工程で
酸化させる。誘電膜は、ストレージノード電極層を形成
したのち、その電極層上に熱窒化膜を形成し、その熱窒
化膜上にＴａ2Ｏ5層を形成して、それを１Ｔｏｒｒ〜１
００Ｔｏｒｒの圧力でＮ2Ｏ ガスを用いてアニーリング
する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体素子の薄膜
形成に関するもので、特にゲート絶縁膜又はキャパシタ
の誘電膜に使われる薄膜の特性を向上させることができ
るＮ2Ｏ ガスを用いた薄膜形成方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子のゲート絶縁膜として多く使
われている熱酸化膜は、素子のパターンの寸法がより微
細化されると、電気場による漏洩電流や境界面の状態密
度（Interface State Density）が増加する問題を有
している（K. Naruke, S. Taguchi, and M. Wada; IEDM
1988, p424）。
【０００３】熱酸化膜が有する上記問題を改善するため
に、次の方法が使用されている。その一つは、純粋な酸
化膜に窒素を含有させた酸化膜を使用してゲート酸化膜
のホットキャリヤ特性、パンチスルーその他の電気的特
性を向上させる方法である。しかし、窒素の含有させ方
によってゲート酸化膜の特性は非常に様々に表れる。初
期に使われた熱酸化膜をアンモニア気体で窒化させた酸
化膜の場合、膜中に水素が含有されて電子捕獲特性が増
加し、過剰な窒素の含有によって電子の移動度の減少が
生じた（T. Ito, T. Nakamura, and H. Ishikawa; IEEE
Trans. Electron Devices 1982, ED-29, p498）。
【０００４】８０年代の後半から活発に研究されてきた
Ｎ2Ｏ 酸化膜の場合、ホットキャリヤ効果等の電気的な
特性において優れた結果を示している。しかし、酸化膜
とシリコンとの境界面に含まれている窒素の含有量が少
ない（１−２Atomic％）ため、ボロン拡散の境界膜とし
ての使用に問題があると報告されている（G. W. Yoon,
A. B. Joshi, J. Kim, and D. L. Kwong; IEEE EDL 199
3, Vol 14, p179)。
【０００５】以下、添付図面に基づき従来の半導体素子
の薄膜（絶縁膜又は誘電膜に使われる）形成について説
明する。まず、絶縁膜として使われる半導体素子の薄膜
形成工程について説明する。図１は、従来の技術のゲー
ト絶縁膜の工程断面図である。従来ゲート絶縁膜は、図
１（ａ）、図１（ｂ）に示すように、ゲート電極を形成
する前に初期酸化膜２を除去し、Ｏ2又はＨ2Ｏの雰囲気
を有する高温の炉でシリコン基板１上に熱酸化膜３を成
長させて使用するが、熱酸化工程で窒素をシリコン基板
と熱酸化膜との間の界面に形成させるために、Ｎ2Ｏ 気
体を酸化反応物として使用するか、又は熱酸化膜をＮ2
Ｏ又はＮＨ3で窒化処理することが普通である。
【０００６】次に、誘電膜として使われる薄膜の形成工
程について説明する。ＤＲＡＭのキャパシタは、大きく
スタック型とトレンチ型とに分けられ、スタック型は、
さらに、フィン構造とシリンダ構造、及びボックス構造
とに分けられる。容量を顧慮して多く使用されているの
がシリンダ構造である。容量を大きくする方法には、制
限されたセルの面積内でストレージノード電極とプレー
ト電極の接合面積を大きくする方法と、その電極間の誘
電膜を高誘電率を有する物質とする方法とがある。高誘
電率を有していてＤＲＡＭのキャパシタに多く使われる
Ｔａ2Ｏ5薄膜は、Ａｓ堆積状態で漏洩電流がかなり大き
いため、２５６ＭのＤＲＡＭのような高集積素子ではキ
ャパシタの誘電物質として使用できない。したがって、
適切なアニール工程によって漏洩電流を減少させること
が必要である。
【０００７】Ｎ2Ｏ ガスを用いたアニール方法は、ＲＴ
Ｏ（Rapid Thermal Oxidation）工程や高温の炉を用い
たＯ2 アニール工程に比べて漏洩電流を減少させるのに
効果的であると判断されている。Ｎ2Ｏガスを用いたＲ
ＴＡ（Rapid Thermal Anneal）工程の最適の条件は、
温度を変化させながら実験をして決定するようになる
が、８００℃で６０ｓｅｃの間アニーリングすることが
好ましいという報告がある（S. C. Sun, T. F. Chen, I
EDM 94-333(1994年))。
【０００８】今、一番多く使われているシリンダ構造の
ＤＲＡＭキャパシタの誘電膜の形成について以下に図面
を参照して説明する。図２〜図３は、従来の技術のキャ
パシタの誘電膜の工程断面図である。まず、図２（ａ）
に示すように、素子隔離のためのフィールド酸化膜１１
と、不純物拡散領域１２と、ワードライン１３と、ビッ
トライン１４と、そしてそれぞれの層を絶縁させるか、
又は平坦化用、又はエッチング工程でのエンドポイント
に使用するための絶縁膜１５ａ、１５ｂ、１５ｃ、１５
ｄとを含んだ半導体基板１０の一方の不純物拡散領域１
２と接触するストレージノード電極１６を形成する。こ
のストレージノード電極１６は、ポリシリコンを使用し
て形成する。
【０００９】次いで、図２（ｂ）に示すように、ストレ
ージノード電極１６の表面をＮＨ3ガスを用いてＲＴＮ
（rapid thermal nitridation）処理する。そして、図
３（ｃ）に示すように、ＲＴＮ処理されたストレージノ
ード電極１６の全面に高誘電率を有するＴａ2Ｏ5をＣＶ
Ｄ法で堆積して誘電膜１７層を形成する。次いで、誘電
膜１７層を８００℃の温度と７６０Ｔｏｒｒ（大気圧）
の圧力でＮ2Ｏ ガスを用いて６０ｓｅｃの間ＲＴＡ処理
をする。そして、図３（ｄ）に示すように、ＴｉＮ等の
物質を堆積してプレート電極１８を形成する。上記のＮ
2Ｏ ガスを用いる方法で得た絶縁膜又は誘電膜として使
われる薄膜はその電気的特性を向上させることができ
る。
【００１０】
【発明が解決しようとする課題】従来の技術の薄膜形成
方法においては、電気的特性は向上させることができる
が、パターンの寸法が減少するときその薄膜を実際の素
子に適用するには次の問題点があった。その薄膜を絶縁
膜として使用するの問題。第１に、従来の技術の純粋な
熱酸化膜又は窒素の含有された酸化膜をゲート絶縁膜と
して使用する場合に、パターンの寸法が減少し、それに
応じてゲート絶縁膜の厚さがより薄くなって５０Å以下
になると、電子がＦ−Ｎトンネリングされなく、直接ト
ンネリングされるため、ゲート絶縁膜としての特性が低
下して素子に適用するには不適合である。第２に、上記
のような従来の技術のゲート絶縁膜は、後工程でその上
側にｐ+ポリゲートを形成するようになるが、そのと
き、ボロン（Ｂ）等のイオンが注入されて絶縁膜の特性
が劣化する短所がある。
【００１１】従来の技術の薄膜形成方法によってＤＲＡ
Ｍ等の素子のキャパシタの誘電膜を形成した場合の問題
点。８００℃の温度の大気圧で６０ｓｅｃの間ＲＴＡ工
程処理をしたＴａ2Ｏ5誘電膜は、ＲＴＯアニールや高温
の炉でのＯ2 アニール工程による誘電膜より漏洩電流の
特性が優秀であることが知られているが、誘電膜の有効
厚が増加する問題点があって漏洩電流の特性の増加にも
係わらず実際の素子に適用して使用することは難しかっ
た。
【００１２】本発明は、上記のような従来の技術の薄膜
形成の問題点を解決するためのもので、その目的は、ゲ
ート絶縁膜又はキャパシタの誘電膜として使われる薄膜
の絶縁性に優れ、かつ誘電特性を高めるのに適するＮ2
Ｏ ガスを用いた薄膜形成方法を提供することにある。
【００１３】
【課題を解決するための手段】薄膜の絶縁及び誘電の特
性を向上させるための本発明のＮ2Ｏ ガスを用いた薄膜
形成方法は、工程の条件及び層間の窒素含有量を異にす
る方法である。まず、ゲート絶縁膜に使用するための薄
膜形成工程は、半導体基板上に熱工程による窒化膜層を
形成し、その窒化膜層をＮ2Ｏ ガスを用いたアニール工
程で酸化させる工程を備えることを特徴とする。次に、
キャパシタの誘電膜として使用するための薄膜形成工程
は、半導体基板上にゲート電極を形成し、基板のゲート
電極の両側に不純物拡散領域を形成したのち、一方の不
純物拡散領域に接触されるストレージノード電極層を形
成し、その電極層上に熱窒化膜を形成し、かつ熱窒化膜
上にＴａ2Ｏ5層を形成し、そのＴａ2Ｏ5層を１Ｔｏｒｒ
〜１００Ｔｏｒｒの圧力でＮ2Ｏ ガスを用いてアニーリ
ングすることを特徴とする。
【００１４】
【発明の実施の形態】以下、添付図面に基づき本発明の
Ｎ2Ｏ ガスを用いた薄膜形成方法について説明する。図
４は、本発明の第１実施形態のゲート絶縁膜の工程断面
図、図５は、本発明の第２実施形態のゲート絶縁膜の工
程断面図である。本発明のＮ2Ｏ ガスを用いた薄膜形成
方法は、ゲート絶縁膜の漏洩電流の問題を解決するため
に、酸化膜を窒化させてゲート絶縁膜に窒素を含有させ
るのでなく、窒化膜を酸化させて窒素が適正量含有され
ているゲート絶縁膜を形成するようにしたことである。
【００１５】本発明の第１実施形態の薄膜は、ゲート絶
縁膜として使用されるものであり、まず、図４（ａ）に
示す半導体基板３０上の初期酸化膜３１を除去する。初
期酸化膜３１は、半導体基板３０が空気中に露出される
際に自然発生的に形成されるもので、純粋な酸化膜でな
いため、絶縁層としては使用できない。次いで、図４
（ｂ）に示すように、初期酸化膜３１の除去された半導
体基板３０上にアンモニアガスを用いた８００〜１００
０℃の温度における熱工程で１０〜５０Åの厚さを有す
る窒化膜３２を形成する。そして、図４（ｃ）に示すよ
うに、窒化膜３２を９００〜１１００℃の温度且つ５０
Ｔｏｒｒ以上の圧力の条件で、Ｎ2Ｏ ガスを使用して酸
化させて酸化窒化膜３３を形成する。このように窒化膜
を酸化熱処理すると窒化膜内に含まれている水素を抽出
することができ、電子の捕獲を減少させることができ
る。基板と酸化窒化膜の間にはＮ2Ｏ 酸化による酸化膜
が主に形成され、酸化窒化膜と電極物質との間にはアン
モニアによる高濃度に窒素が含有される。したがって、
酸化窒化膜３３は、図４（ｄ）に示すように、窒素の含
有量が少ない下部ａと窒素の含有量が多い上部ｂとが形
成される。
【００１６】本発明の第２実施形態も電気的な特性が向
上されたゲート絶縁膜を形成するためのもので、その工
程は下記の通りである。本第２実施形態のゲート絶縁膜
形成工程は、まず、図５（ａ）に示すように、半導体基
板３０上に形成された初期酸化膜３１を除去し、初期酸
化膜３１の除去された半導体基板３０上にアンモニアガ
スを使用して１０〜３０Åの厚さを有する窒化膜３２を
形成する。そして、図５（ｂ）に示すように、窒化膜３
２をＮ2Ｏ ガスを用いて酸化させる。次いで、図５
（ｃ）に示すように、酸化された窒化膜３２上にＴａ2
Ｏ5層３４を形成し、その上にポリシリコン層３５を形
成する。次いで、図５（ｄ）に示すように、酸化された
窒化膜３２、Ｔａ2Ｏ5層３４、そしてポリシリコン層３
５を選択的にエッチングしてゲート電極を形成する。こ
のとき、前述の例と同様に酸化された窒化膜３２は窒素
の濃度が低い下部層ａと窒素の濃度が高い上部層ｂで形
成される。
【００１７】上記のような本発明の第１、第２実施形態
による薄膜は、漏洩電流等の問題点を解決してゲート絶
縁膜として使用する際に素子の電気的特性を向上させる
ことができる。
【００１８】そして、キャパシタの誘電膜として使われ
る薄膜の製造方法は、下記の通りである。図６〜図７
は、本発明の第３実施形態の誘電膜の工程断面図であ
り、図８は、本発明の第３実施実施形態の誘電膜の特性
グラフである。本第３実施形態は、Ｎ2Ｏ ガスを利用し
て形成した薄膜をキャパシタの誘電膜として使用するも
のであり、そのＮ2Ｏ ガスを用いたアニール工程の圧力
の条件を、大気圧でない、その以下の低い圧力で実施す
ることにより電気的な特性を向上させたものである。本
発明の第３実施形態のキャパシタの誘電膜形成工程は、
まず、図６（ａ）に示すように、素子隔離領域のための
フィールド酸化膜と、不純物拡散領域と、ワードライン
と、ビットラインと、そしてそれぞれの層を絶縁させる
か、又は平坦化用、又はエッチング工程におけるエンド
ポイントに使用するための絶縁膜とを形成させた半導体
基板の一方の不純物拡散領域に接触されるストレージノ
ード電極３６を形成する。ストレージノード電極３６は
ポリシリコンを使用して形成する。
【００１９】次いで、図６（ｂ）に示すように、ストレ
ージノード電極３６の表面をＮＨ3ガスを用いてＲＴＮ
処理して窒化膜３７を形成する。図７（ｃ）に示すよう
に、ＲＴＮ処理されたストレージノード電極３６の全面
に高誘電率を有するＴａ2Ｏ5層３８をＣＶＤ法で堆積し
て窒化膜３７とＴａ2Ｏ5層３８で構成された誘電膜３９
を形成する。次いで、図７（ｄ）に示すように、誘電膜
３９層を８００〜９００℃の温度と１Ｔｏｒｒ〜１００
Ｔｏｒｒの圧力でＮ2Ｏ ガスを用いて６０ｓｅｃの間Ｒ
ＴＡ処理をする。その後、ＴｉＮ等の物質を堆積してプ
レート電極４０を形成する。
【００２０】上記のような本発明の第３実施形態のキャ
パシタの誘電膜は、ドットマスクパターンを利用して、
誘電膜の有効厚さ（実用化が可能な厚さ）と漏洩電流を
測定した結果を図８に示す。三角形印は有効厚さであ
り、丸印は漏洩電流を示している。は（ウェハＣ）、
従来の技術の大気圧の条件におけるＮ2Ｏ ガスを用いた
アニール工程で形成した誘電膜の漏洩電流の特性を示す
ものであり、は（ウェハＤ）、本実施形態の場合のよ
うに、工程条件において圧力を２０Ｔｏｒｒに低くして
アニール工程を実施したときの誘電膜の漏洩電流の特性
を示すものである。の場合には、Ｏ2 アニール工程や
ＲＴＯアニール工程に比べて漏洩電流がかなり減少（１
０ー9Ａ／ｃｍ2 以下に）したが、誘電膜の有効厚さが５
０Å以上であるため高集積ＤＲＡＭでは使用できない。
そして、の場合には、漏洩電流が従来のものよりわず
かに増加（１０-8Ａ／ｃｍ2 ）しているが、有効厚さは
大きく４０Å程度に減少していることが分かる。
【００２１】
【発明の効果】本発明のＮ2Ｏ ガスを用いた薄膜（ゲー
ト絶縁膜又は誘電膜に使われる）は、次のような効果が
ある。本発明のゲート絶縁膜は、アンモニアによって形
成された窒化膜を酸化熱処理することにより、窒化膜内
に含まれている水素を抽出することができ、これにより
電子の捕獲を減少させることができる。また、窒化膜を
酸化させることにより基板と酸化窒化膜の間にはＮ2Ｏ
酸化による酸化膜が主に形成され、酸化窒化膜と電極物
質との間にはアンモニア窒化膜による高濃度の窒素が含
有されている酸化膜を得ることができる。したがって、
ボロン拡散の境界膜としての役割を充分に果たすことが
できる。さらに本発明のキャパシタの誘電膜は、漏洩電
流等の電気的な特性を向上させて有効厚を小さい値に保
持できるので、高集積ＤＲＡＭのキャパシタの誘電膜と
しての適用性を高める効果がある。
【図面の簡単な説明】
【図１】 従来の技術のゲート絶縁膜の工程断面図であ
る。
【図２】 従来の技術のキャパシタの誘電膜の工程断面
図である。
【図３】 従来の技術のキャパシタの誘電膜の工程断面
図である。
【図４】 本発明の第１実施形態のゲート絶縁膜の工程
断面図である。
【図５】 本発明の第２実施形態のゲート絶縁膜の工程
断面図である。
【図６】 本発明の第３実施例の誘電膜の工程断面図で
ある。
【図７】 本発明の第３実施例の誘電膜の工程断面図で
ある。
【図８】 本発明の第３実施例の誘電膜の特性グラフで
ある。
【符号の説明】
３０ 半導体基板 ３１ 初期酸化
膜 ３２、３７ 窒化膜 ３３ 酸化窒化
膜 ３４、３８ Ｔａ2Ｏ5層 ３５ ポリシリ
コン層 ３６ ストレージノード電極 ３９ 誘電膜 ４０ プレート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サン・ヒョン・キム 大韓民国・チュンチョンブク−ド・チョン ズ−シ・フンドク−ク・ガンショ−ドン・ （番地なし）・ウジョン アパートメント 114 (72)発明者 ゼ・ウク・オ 大韓民国・ソウル−シ・ウンペン−ク・シ ンサ１−ドン・26−19

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 熱工程による窒化膜層を形成し、その
    窒化膜層をＮ2Ｏ ガスを用いたアニール工程で酸化させ
    る工程により半導体とその上側の電極層とを絶縁するた
    めの絶縁層を形成することを特徴とするＮ2Ｏ ガスを用
    いた薄膜形成方法。
  2. 【請求項２】 半導体基板上にゲート電極を形成し、
    基板の前記ゲート電極の両側に不純物拡散領域を形成す
    る工程と、 前記不純物拡散領域の一方にコンタクトされるストレー
    ジノード電極層を形成する工程と、 前記電極層上に熱窒化膜を形成し、前記熱窒化膜上にＴ
    ａ2Ｏ5層を形成する工程と、 前記Ｔａ2Ｏ5層を１Ｔｏｒｒ〜１００Ｔｏｒｒの圧力で
    Ｎ2Ｏ ガスを用いてアニーリングする工程と、を備える
    ことを特徴とするＮ2Ｏ ガスを用いた薄膜形成方法。
JP9275613A 1996-10-24 1997-10-08 Ｎ２ｏガスを用いた薄膜形成方法 Pending JPH10135207A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR48006/1996 1996-10-24
KR1019960048006A KR100282413B1 (ko) 1996-10-24 1996-10-24 아산화질소 가스를 이용한 박막 형성 방법

Publications (1)

Publication Number Publication Date
JPH10135207A true JPH10135207A (ja) 1998-05-22

Family

ID=19478732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9275613A Pending JPH10135207A (ja) 1996-10-24 1997-10-08 Ｎ２ｏガスを用いた薄膜形成方法

Country Status (3)

Country Link
US (1) US6037205A (ja)
JP (1) JPH10135207A (ja)
KR (1) KR100282413B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2355113A (en) * 1999-06-25 2001-04-11 Hyundai Electronics Ind Tantalum oxynitride capacitor dielectric
US6284580B1 (en) 2000-02-23 2001-09-04 Oki Electric Industry Co., Ltd. Method for manufacturing a MOS transistor having multi-layered gate oxide
JP2002519865A (ja) * 1998-06-30 2002-07-02 ラム リサーチ コーポレーション 高誘電率ゲート絶縁体を有するｕｌｓｉｍｏｓ
JP2004288891A (ja) * 2003-03-24 2004-10-14 Hitachi Ltd 半導体装置およびその製造方法
US7033958B2 (en) 2001-04-26 2006-04-25 Hitachi, Ltd. Semiconductor device and process for producing the same
KR100760078B1 (ko) * 2000-03-13 2007-09-18 다다히로 오미 산화막의 형성 방법, 질화막의 형성 방법, 산질화막의 형성 방법, 산화막의 스퍼터링 방법, 질화막의 스퍼터링 방법, 산질화막의 스퍼터링 방법, 게이트 절연막의 형성 방법
WO2007139141A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
WO2008081723A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6191443B1 (en) * 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
KR100380275B1 (ko) * 1999-06-28 2003-04-14 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성방법
US6221712B1 (en) * 1999-08-30 2001-04-24 United Microelectronics Corp. Method for fabricating gate oxide layer
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6444478B1 (en) 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
US6335049B1 (en) 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
KR100349363B1 (ko) * 2000-10-10 2002-08-21 주식회사 하이닉스반도체 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
KR100400246B1 (ko) * 2000-12-29 2003-10-01 주식회사 하이닉스반도체 고집적 디램용 셀 커패시터의 제조방법
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6838122B2 (en) * 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US7011978B2 (en) 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
KR100451507B1 (ko) * 2001-12-24 2004-10-06 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100451768B1 (ko) * 2001-12-28 2004-10-08 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466230A (en) * 1965-03-02 1969-09-09 Collins Radio Co Tantalum thin film capacitor production leakage current minimizing process
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JP2605465B2 (ja) * 1990-08-31 1997-04-30 日本電気株式会社 容量絶縁膜の形成方法
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
KR0132859B1 (ko) * 1993-11-24 1998-04-16 김광호 반도체장치의 커패시터 제조방법
KR0119965B1 (ko) * 1994-05-26 1997-10-17 김주용 반도체 소자의 산화막 형성방법
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
JP2643870B2 (ja) * 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
KR0155879B1 (ko) * 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
JPH09266289A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519865A (ja) * 1998-06-30 2002-07-02 ラム リサーチ コーポレーション 高誘電率ゲート絶縁体を有するｕｌｓｉｍｏｓ
GB2355113A (en) * 1999-06-25 2001-04-11 Hyundai Electronics Ind Tantalum oxynitride capacitor dielectric
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
US6284580B1 (en) 2000-02-23 2001-09-04 Oki Electric Industry Co., Ltd. Method for manufacturing a MOS transistor having multi-layered gate oxide
KR100760078B1 (ko) * 2000-03-13 2007-09-18 다다히로 오미 산화막의 형성 방법, 질화막의 형성 방법, 산질화막의 형성 방법, 산화막의 스퍼터링 방법, 질화막의 스퍼터링 방법, 산질화막의 스퍼터링 방법, 게이트 절연막의 형성 방법
US7033958B2 (en) 2001-04-26 2006-04-25 Hitachi, Ltd. Semiconductor device and process for producing the same
JP2004288891A (ja) * 2003-03-24 2004-10-14 Hitachi Ltd 半導体装置およびその製造方法
WO2007139141A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
JPWO2007139141A1 (ja) * 2006-05-31 2009-10-08 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
US7960293B2 (en) 2006-05-31 2011-06-14 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device
WO2008081723A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
JPWO2008081723A1 (ja) * 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
US8247331B2 (en) 2006-12-28 2012-08-21 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR100282413B1 (ko) 2001-03-02
US6037205A (en) 2000-03-14
KR19980028829A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
JPH10135207A (ja) Ｎ２ｏガスを用いた薄膜形成方法
JP3451943B2 (ja) 半導体素子のキャパシタ形成方法
KR930001736B1 (ko) 반도체장치의 제조방법
TW556273B (en) Method for establishing ultra-thin gate insulator using anneal in ammonia
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
US5998253A (en) Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
TW200522278A (en) Method for manufacturing flash memory device
KR100655074B1 (ko) 스토리지 커패시터 및 그의 제조방법
TWI279891B (en) Method of manufacturing a flash memory cell
JP2004134719A (ja) 半導体素子の製造方法
US6893981B2 (en) Method of manufacturing a semiconductor device by RTA process in nitrogen atmosphere
KR100482751B1 (ko) 반도체 소자의 제조 방법
EP0905760A2 (en) Integrated MOS capacitor fabrication method and structure
TWI245347B (en) Method of fabricating a semiconductor structure
KR100444492B1 (ko) 반도체소자의 제조 방법
US6455329B1 (en) Method for fabricating a capacitor in a semiconductor device
KR100543209B1 (ko) Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법
JP2005175499A (ja) メモリ素子及びその製造方法
KR100806136B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법
KR920008294B1 (ko) 반도체 장치의 제조방법
KR100237022B1 (ko) 캐패시터의 유전체막 형성방법
JPH10125813A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20040059931A (ko) 반도체소자의 듀얼 게이트 산화막 제조방법
KR20020002750A (ko) 반도체 소자의 트랜지스터 제조 방법
JPH11176959A (ja) 半導体装置の製造方法