JP3451943B2 - 半導体素子のキャパシタ形成方法 - Google Patents
半導体素子のキャパシタ形成方法Info
- Publication number
- JP3451943B2 JP3451943B2 JP17656798A JP17656798A JP3451943B2 JP 3451943 B2 JP3451943 B2 JP 3451943B2 JP 17656798 A JP17656798 A JP 17656798A JP 17656798 A JP17656798 A JP 17656798A JP 3451943 B2 JP3451943 B2 JP 3451943B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- plasma
- charge storage
- storage electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のキャパ
シタ形成方法に関し、特に、キャパシタの誘電体で段差
被覆性の優れた誘電体膜を用いることによりキャパシタ
の電気的特性を改良させ、それに伴う半導体素子の電気
的特性及び信頼性を向上させることができる技術に関す
るものである。
シタ形成方法に関し、特に、キャパシタの誘電体で段差
被覆性の優れた誘電体膜を用いることによりキャパシタ
の電気的特性を改良させ、それに伴う半導体素子の電気
的特性及び信頼性を向上させることができる技術に関す
るものである。
【０００２】
【従来の技術】近来、半導体素子の高集積化傾向に伴い
セル大きさが減少し十分な静電容量を有するキャパシタ
を形成することが困難になっている。特に、一つのモス
トランジスタとキャパシタで構成されるディラム素子で
は、キャパシタの静電容量を増加させるため誘電常数の
高い物質を誘電体膜に用いるか、誘電体膜の厚さを薄く
するか、又は電荷貯蔵電極の表面積を増加させる等の方
法がある。
セル大きさが減少し十分な静電容量を有するキャパシタ
を形成することが困難になっている。特に、一つのモス
トランジスタとキャパシタで構成されるディラム素子で
は、キャパシタの静電容量を増加させるため誘電常数の
高い物質を誘電体膜に用いるか、誘電体膜の厚さを薄く
するか、又は電荷貯蔵電極の表面積を増加させる等の方
法がある。
【０００３】このような観点で、図面には示されていな
いが従来技術に係る半導体素子のキャパシタ製造方法を
説明すれば次の通りである。
いが従来技術に係る半導体素子のキャパシタ製造方法を
説明すれば次の通りである。
【０００４】先ず、半導体基板上に素子分離酸化膜とゲ
ート酸化膜を形成し、ゲート電極とソース／ドレイン電
極でなるモス電界効果トランジスタを形成した後、前記
構造の全表面に層間絶縁膜を形成する。
ート酸化膜を形成し、ゲート電極とソース／ドレイン電
極でなるモス電界効果トランジスタを形成した後、前記
構造の全表面に層間絶縁膜を形成する。
【０００５】その次に、前記ソース／ドレイン電極中、
電荷貯蔵電極コンタクトに予定されている部分上側の層
間絶縁膜を除去して電荷貯蔵電極コンタクトホールを形
成し、前記コンタクトホールを介しソース／ドレイン電
極と接続する電荷貯蔵電極を多結晶シリコン層パターン
に形成する。
電荷貯蔵電極コンタクトに予定されている部分上側の層
間絶縁膜を除去して電荷貯蔵電極コンタクトホールを形
成し、前記コンタクトホールを介しソース／ドレイン電
極と接続する電荷貯蔵電極を多結晶シリコン層パターン
に形成する。
【０００６】次いで、前記電荷貯蔵電極の表面に酸化膜
や窒化膜、又は酸化膜−窒化膜−酸化膜の積層構造でな
る誘電体膜を塗布し、前記誘電体膜上に電荷貯蔵電極を
囲むプレート電極を形成してキャパシタを完成する。
や窒化膜、又は酸化膜−窒化膜−酸化膜の積層構造でな
る誘電体膜を塗布し、前記誘電体膜上に電荷貯蔵電極を
囲むプレート電極を形成してキャパシタを完成する。
【０００７】前記のような従来技術に基づく半導体素子
のキャパシタで誘電体膜は、高誘電率、低漏洩電流密
度、高い絶縁破壊電圧及び上下側電極との安定的な界面
特性等が求められる。
のキャパシタで誘電体膜は、高誘電率、低漏洩電流密
度、高い絶縁破壊電圧及び上下側電極との安定的な界面
特性等が求められる。
【０００８】ところが、前記酸化膜は誘電常数が約３.
８程度であり窒化膜は約７ .２程度と比較的小さく、電
極に用いられる多結晶シリコン層は、非抵抗が８００〜
１０００μΩｃｍ程度と比較的高く静電容量が制限され
る。
８程度であり窒化膜は約７ .２程度と比較的小さく、電
極に用いられる多結晶シリコン層は、非抵抗が８００〜
１０００μΩｃｍ程度と比較的高く静電容量が制限され
る。
【０００９】近来、前記のような問題点の解決のため酸
化膜−窒化膜−酸化膜の積層構造でなる誘電体膜の代り
にＴａ2 Ｏ5 膜のような高誘電体膜を用いる。
化膜−窒化膜−酸化膜の積層構造でなる誘電体膜の代り
にＴａ2 Ｏ5 膜のような高誘電体膜を用いる。
【００１０】前記Ｔａ2 Ｏ5 膜は、高集積メモリ素子の
キャパシタの誘電体膜に使用が広く検討されている。し
かし、前記Ｔａ2 Ｏ5 膜を誘電体膜に用いるキャパシタ
は、前記Ｔａ2 Ｏ5 膜の蒸着方法に従いキャパシタの電
気的特性が大きく変化する。
キャパシタの誘電体膜に使用が広く検討されている。し
かし、前記Ｔａ2 Ｏ5 膜を誘電体膜に用いるキャパシタ
は、前記Ｔａ2 Ｏ5 膜の蒸着方法に従いキャパシタの電
気的特性が大きく変化する。
【００１１】即ち、プラズマ化学気相蒸着（plasma enh
anced chemical vapor deposition、以下ＰＥＣＶＤと
いう）方法で前記Ｔａ2 Ｏ5 膜を蒸着して平板キャパシ
タを形成する場合、低圧化学気相蒸着（low pressure c
hemical vapor deposition、以下ＬＰＣＶＤという）方
法でＴａ2 Ｏ5 膜を蒸着する時より電気的特性が優れ
る。
anced chemical vapor deposition、以下ＰＥＣＶＤと
いう）方法で前記Ｔａ2 Ｏ5 膜を蒸着して平板キャパシ
タを形成する場合、低圧化学気相蒸着（low pressure c
hemical vapor deposition、以下ＬＰＣＶＤという）方
法でＴａ2 Ｏ5 膜を蒸着する時より電気的特性が優れ
る。
【００１２】しかし、実際に用いられるキャパシタはシ
リンダ型及びピン構造等多様な構造の素子であり、さら
に、このような素子等は段差が大きいため前記Ｔａ2 Ｏ
5 膜は段差被覆性（stepcoverage）が優れなければなら
ない。
リンダ型及びピン構造等多様な構造の素子であり、さら
に、このような素子等は段差が大きいため前記Ｔａ2 Ｏ
5 膜は段差被覆性（stepcoverage）が優れなければなら
ない。
【００１３】ところが、前記ＰＥＣＶＤ方法で蒸着され
たＴａ2 Ｏ5 膜はＬＰＣＶＤ方法で蒸着されたＴａ2 Ｏ
5 膜に比べ段差被覆性が非常に不良であり、実際の素子
に適用する場合は高い漏洩電流を誘発させる問題点を有
する。
たＴａ2 Ｏ5 膜はＬＰＣＶＤ方法で蒸着されたＴａ2 Ｏ
5 膜に比べ段差被覆性が非常に不良であり、実際の素子
に適用する場合は高い漏洩電流を誘発させる問題点を有
する。
【００１４】
【発明が解決しようとする課題】本発明は前記した従来
技術の問題点を解決するため考案したものであり、キャ
パシタの電気的特性を改良し、それに伴う半導体素子の
電気的特性及び信頼性を向上させる半導体素子のキャパ
シタ形成方法を提供するのにその目的がある。
技術の問題点を解決するため考案したものであり、キャ
パシタの電気的特性を改良し、それに伴う半導体素子の
電気的特性及び信頼性を向上させる半導体素子のキャパ
シタ形成方法を提供するのにその目的がある。
【００１５】
【課題を解決するための手段】前記目的を達成するため
の本発明に係る半導体素子のキャパシタ形成方法は、半
導体基板を提供する工程と、半導体基板上部に電荷貯蔵
電極を形成する工程と、前記電荷貯蔵電極全表面を窒化
する工程と、前記窒化した電荷貯蔵電極の表面をプラズ
マ処理して酸化させる工程と、前記電荷貯蔵電極表面に
Ｔａ２Ｏ５膜を蒸着してこれをプラズマ処理する段階を
少なくとも一回以上行う工程と、前記Ｔａ２Ｏ５膜を熱
処理する工程と、全表面上部にプレート電極を形成する
工程を含んでなることを第１特徴とする。
の本発明に係る半導体素子のキャパシタ形成方法は、半
導体基板を提供する工程と、半導体基板上部に電荷貯蔵
電極を形成する工程と、前記電荷貯蔵電極全表面を窒化
する工程と、前記窒化した電荷貯蔵電極の表面をプラズ
マ処理して酸化させる工程と、前記電荷貯蔵電極表面に
Ｔａ２Ｏ５膜を蒸着してこれをプラズマ処理する段階を
少なくとも一回以上行う工程と、前記Ｔａ２Ｏ５膜を熱
処理する工程と、全表面上部にプレート電極を形成する
工程を含んでなることを第１特徴とする。
【００１６】本発明の第２特徴は、半導体基板を提供す
る工程と、半導体基板上部に電荷貯蔵電極を形成する工
程と、前記電荷貯蔵電極全表面を窒化する工程と、前記
窒化した電荷貯蔵電極の表面をプラズマ処理して酸化さ
せる工程と、前記電荷貯蔵電極表面にＴａ２Ｏ５膜をＬ
ＰＣＶＤ方法で蒸着する工程と、前記Ｔａ２Ｏ５膜をプ
ラズマ処理する工程と、前記Ｔａ２Ｏ５膜を熱処理する
工程と、全表面上部にプレート電極を形成する工程を含
んで構成される。
る工程と、半導体基板上部に電荷貯蔵電極を形成する工
程と、前記電荷貯蔵電極全表面を窒化する工程と、前記
窒化した電荷貯蔵電極の表面をプラズマ処理して酸化さ
せる工程と、前記電荷貯蔵電極表面にＴａ２Ｏ５膜をＬ
ＰＣＶＤ方法で蒸着する工程と、前記Ｔａ２Ｏ５膜をプ
ラズマ処理する工程と、前記Ｔａ２Ｏ５膜を熱処理する
工程と、全表面上部にプレート電極を形成する工程を含
んで構成される。
【００１７】本発明の第３特徴は、半導体基板を提供す
る工程と、半導体基板上部に電荷貯蔵電極を形成する工
程と、前記電荷貯蔵電極上部の自然酸化膜を除去する工
程と、前記構造表面を窒化する工程と、前記窒化した表
面をプラズマ処理する工程と、前記構造上部に１次Ｔａ
２Ｏ５膜の一部をＬＰＣＶＤ方法で蒸着する工程と、前
記１次Ｔａ２Ｏ５膜をプラズマ処理する工程と、前記構
造上部に２次Ｔａ２Ｏ５膜をＬＰＣＶＤ方法で蒸着する
工程と、蒸着された前記１次及び２次Ｔａ２Ｏ５膜をプ
ラズマ処理及び高温熱処理する工程と、前記全体構造上
部にプレート電極を形成する工程を含んで構成される。
る工程と、半導体基板上部に電荷貯蔵電極を形成する工
程と、前記電荷貯蔵電極上部の自然酸化膜を除去する工
程と、前記構造表面を窒化する工程と、前記窒化した表
面をプラズマ処理する工程と、前記構造上部に１次Ｔａ
２Ｏ５膜の一部をＬＰＣＶＤ方法で蒸着する工程と、前
記１次Ｔａ２Ｏ５膜をプラズマ処理する工程と、前記構
造上部に２次Ｔａ２Ｏ５膜をＬＰＣＶＤ方法で蒸着する
工程と、蒸着された前記１次及び２次Ｔａ２Ｏ５膜をプ
ラズマ処理及び高温熱処理する工程と、前記全体構造上
部にプレート電極を形成する工程を含んで構成される。
【００１８】
【発明の実施の形態】以下、本発明の第１実施形態に係
る半導体素子のキャパシタ形成方法を添付の図面を参照
して詳細に説明する。
る半導体素子のキャパシタ形成方法を添付の図面を参照
して詳細に説明する。
【００１９】図１は、本発明の第１実施形態に係る半導
体素子のキャパシタ形成方法を示した断面図である。
体素子のキャパシタ形成方法を示した断面図である。
【００２０】先ず、半導体基板（１１）に素子分離絶縁
膜（図示せず）、ゲート酸化膜（図示せず）、ゲート電
極（図示せず）及びビットライン（図示せず）等の下部
構造物を形成する。
膜（図示せず）、ゲート酸化膜（図示せず）、ゲート電
極（図示せず）及びビットライン（図示せず）等の下部
構造物を形成する。
【００２１】その次に、全表面に平坦化膜（図示せず）
と、ドーピングされない酸化膜で層間絶縁膜（図示せ
ず）を形成する。次いで、コンタクトマスクを利用して
前記層間絶縁膜にコンタクトホール部分に予定される部
分にコンタクトホール（図示せず）を形成する。
と、ドーピングされない酸化膜で層間絶縁膜（図示せ
ず）を形成する。次いで、コンタクトマスクを利用して
前記層間絶縁膜にコンタクトホール部分に予定される部
分にコンタクトホール（図示せず）を形成する。
【００２２】その次に、前記構造の全表面に多結晶シリ
コン膜（図示せず）を化学気相蒸着方法（Chemical Vap
or Deposition 、以下ＣＶＤという）で形成し、前記多
結晶シリコン膜を前記コンタクトホール（図示せず）内
部にのみ残るように食刻し、前記コンタクトホール（図
示せず）を埋込むコンタクトプラグ（図示せず）を形成
する。
コン膜（図示せず）を化学気相蒸着方法（Chemical Vap
or Deposition 、以下ＣＶＤという）で形成し、前記多
結晶シリコン膜を前記コンタクトホール（図示せず）内
部にのみ残るように食刻し、前記コンタクトホール（図
示せず）を埋込むコンタクトプラグ（図示せず）を形成
する。
【００２３】次いで、図１に示すように、前記コンタク
トプラグ（図示せず）と接触する電荷貯蔵電極（１３）
を形成する。この際、前記電荷貯蔵電極（１３）は不純
物がドーピングされた多結晶シリコンで形成し、電荷貯
蔵電極の構造はシリンダ型、ピン型及び他の構造に形成
することもできる。さらに、前記電荷貯蔵電極（１３）
の構造に半球型多結晶シリコン（hemispherical graine
d silicate glass、ＨＳＧ）を用いることもできる。
トプラグ（図示せず）と接触する電荷貯蔵電極（１３）
を形成する。この際、前記電荷貯蔵電極（１３）は不純
物がドーピングされた多結晶シリコンで形成し、電荷貯
蔵電極の構造はシリンダ型、ピン型及び他の構造に形成
することもできる。さらに、前記電荷貯蔵電極（１３）
の構造に半球型多結晶シリコン（hemispherical graine
d silicate glass、ＨＳＧ）を用いることもできる。
【００２４】その次に、前記電荷貯蔵電極（１３）表面
に発生した自然酸化膜を除去する。この際、前記自然酸
化膜は酸化膜食刻溶液のＨＦ＋Ｈ2 Ｏ、又はＨＦ＋ＮＨ
4 Ｆ＋Ｈ2 Ｏ等を用いて除去する。
に発生した自然酸化膜を除去する。この際、前記自然酸
化膜は酸化膜食刻溶液のＨＦ＋Ｈ2 Ｏ、又はＨＦ＋ＮＨ
4 Ｆ＋Ｈ2 Ｏ等を用いて除去する。
【００２５】次いで、前記電荷貯蔵電極（１３）のドー
プド多結晶シリコンの全表面を窒化させる。この際、前
記電荷貯蔵電極（１３）の窒化はＮＨ３ガスを用いて
Ｒ．Ｔ．Ｎ（rapid thermal nitration、以下ＲＴＮと
いう）法で８００〜９００℃程度の温度下で４０〜１０
０秒間行う。
プド多結晶シリコンの全表面を窒化させる。この際、前
記電荷貯蔵電極（１３）の窒化はＮＨ３ガスを用いて
Ｒ．Ｔ．Ｎ（rapid thermal nitration、以下ＲＴＮと
いう）法で８００〜９００℃程度の温度下で４０〜１０
０秒間行う。
【００２６】その次に、前記窒化した電荷貯蔵電極の表
面はＮ２Ｏ及びＯ２等の酸素が含まれたガスを用いてプ
ラズマ状態で処理し、酸窒化膜（ＳｉＯｘＮｙ）が薄く
形成されるようにする。この際、前記プラズマを発生さ
せるパワー（ｐｏｗｅｒ）は１００〜２００Ｗ程度に
し、前記窒化した電荷貯蔵電極は１５０〜４５０℃程度
の基板温度、１ｍＴｏｒｒ〜９Ｔｏｒｒ程度の圧力条件
を有する。
面はＮ２Ｏ及びＯ２等の酸素が含まれたガスを用いてプ
ラズマ状態で処理し、酸窒化膜（ＳｉＯｘＮｙ）が薄く
形成されるようにする。この際、前記プラズマを発生さ
せるパワー（ｐｏｗｅｒ）は１００〜２００Ｗ程度に
し、前記窒化した電荷貯蔵電極は１５０〜４５０℃程度
の基板温度、１ｍＴｏｒｒ〜９Ｔｏｒｒ程度の圧力条件
を有する。
【００２７】一方、前記プラズマ励起ガスにより窒化し
た電荷貯蔵電極（１５）の表面を酸化させる代りに、Ｏ
2 又はＨ2 Ｏ蒸気を用いた乾式又は湿式酸化により、前
記窒化した電荷貯蔵電極（１５）の表面を酸化させるこ
ともできる。
た電荷貯蔵電極（１５）の表面を酸化させる代りに、Ｏ
2 又はＨ2 Ｏ蒸気を用いた乾式又は湿式酸化により、前
記窒化した電荷貯蔵電極（１５）の表面を酸化させるこ
ともできる。
【００２８】しかし、前記のような酸化方法は７００℃
以上の高温での工程を求めるため窒化膜自体の酸化抵抗
性が破壊され、前記窒化膜下部のドープド多結晶シリコ
ン（１３）まで酸化されてキャパシタの有効酸化膜の厚
さが増加する問題点を有する。
以上の高温での工程を求めるため窒化膜自体の酸化抵抗
性が破壊され、前記窒化膜下部のドープド多結晶シリコ
ン（１３）まで酸化されてキャパシタの有効酸化膜の厚
さが増加する問題点を有する。
【００２９】さらに、前記窒化した電荷貯蔵電極（１
５）を酸化させる工程は、前記窒化した電荷貯蔵電極
（１５）の表面に蒸着を図るＴａ２Ｏ５膜の一部をＰＥ
ＣＶＤ方法で蒸着した後、再びＬＰＣＶＤ方法でＴａ２
Ｏ５膜の残る部分を蒸着して酸化させる方法に取り替え
ることもできる。
５）を酸化させる工程は、前記窒化した電荷貯蔵電極
（１５）の表面に蒸着を図るＴａ２Ｏ５膜の一部をＰＥ
ＣＶＤ方法で蒸着した後、再びＬＰＣＶＤ方法でＴａ２
Ｏ５膜の残る部分を蒸着して酸化させる方法に取り替え
ることもできる。
【００３０】この際、前記ＰＥＣＶＤ方法を利用してＮ
2 Ｏ又はＯ2 ガスとＴａ（ＯＣ2 Ｈ5 ）5 を原料に用
い、３５０〜４５０℃程度の温度下で８０〜２００Ｗの
Ｒ．Ｆ電力を条件として５〜５０Å程度のＴａ2 Ｏ5 膜
を蒸着する。
2 Ｏ又はＯ2 ガスとＴａ（ＯＣ2 Ｈ5 ）5 を原料に用
い、３５０〜４５０℃程度の温度下で８０〜２００Ｗの
Ｒ．Ｆ電力を条件として５〜５０Å程度のＴａ2 Ｏ5 膜
を蒸着する。
【００３１】参考に、前記ＲＴＮ工程を行う条件で温度
が９００℃以上の高温であるか、処理時間が長引けば、
前記電荷貯蔵電極の表面上に窒化した部分が厚くなり、
後続工程の際、前記窒化した部分が十分酸化されない場
合が発生することになる。
が９００℃以上の高温であるか、処理時間が長引けば、
前記電荷貯蔵電極の表面上に窒化した部分が厚くなり、
後続工程の際、前記窒化した部分が十分酸化されない場
合が発生することになる。
【００３２】下記の表１は、ＲＴＮ処理温度に伴う半導
体基板上の窒化膜厚さを示したものである。
体基板上の窒化膜厚さを示したものである。
【００３３】
表１
ＲＴＮ（時間 80 秒）｜ ８５０℃ ９００℃ ９５０℃
窒化膜の厚さ ｜ ９. ５Å １２. ６Å １５. ７Å
【００３４】前記のように、窒化した電荷貯蔵電極（１
５）表面を酸窒化膜に変更しても、Ｔａ2 Ｏ5 膜を用い
たキャパシタの有効酸化膜厚さに及ぼす影響は３Å以下
であるが、漏洩電流特性は改良可能である。その次に、
前記酸化した電荷貯蔵電極の上部にＬＰＣＶＤ方法でＴ
ａ2 Ｏ5 膜（１７）を一定厚さ蒸着する。この際、前記
Ｔａ2 Ｏ5 膜（１７）はＮ2 Ｏ又はＯ2 ガスとＴａ（Ｏ
Ｃ2 Ｈ5 ）5 を原料に用い１ｍＴｏｒｒ〜９Ｔｏｒｒ程
度の圧力及び３５０〜４５０℃程度の温度で蒸着する。
５）表面を酸窒化膜に変更しても、Ｔａ2 Ｏ5 膜を用い
たキャパシタの有効酸化膜厚さに及ぼす影響は３Å以下
であるが、漏洩電流特性は改良可能である。その次に、
前記酸化した電荷貯蔵電極の上部にＬＰＣＶＤ方法でＴ
ａ2 Ｏ5 膜（１７）を一定厚さ蒸着する。この際、前記
Ｔａ2 Ｏ5 膜（１７）はＮ2 Ｏ又はＯ2 ガスとＴａ（Ｏ
Ｃ2 Ｈ5 ）5 を原料に用い１ｍＴｏｒｒ〜９Ｔｏｒｒ程
度の圧力及び３５０〜４５０℃程度の温度で蒸着する。
【００３５】次いで、前記Ｔａ2 Ｏ5 膜内の酸素欠乏及
び炭素を除去するため、前記Ｔａ2Ｏ5 膜をＮ2 Ｏ又は
Ｏ2 ガスによるプラズマガスで１５０〜４５０℃程度の
温度で処理する。この際、前記Ｎ2 Ｏ又はＯ2 ガスによ
るプラズマ処理の代りに紫外線により活性化したＵＶ−
Ｏ3 ガスで処理することもある。
び炭素を除去するため、前記Ｔａ2Ｏ5 膜をＮ2 Ｏ又は
Ｏ2 ガスによるプラズマガスで１５０〜４５０℃程度の
温度で処理する。この際、前記Ｎ2 Ｏ又はＯ2 ガスによ
るプラズマ処理の代りに紫外線により活性化したＵＶ−
Ｏ3 ガスで処理することもある。
【００３６】その次に、前記Ｔａ2 Ｏ5 膜を多結晶化さ
せるため７００〜８２０℃程度の温度のＮ2 Ｏ又はＯ2
雰囲気で熱処理する。次いで、後続工程で全表面にＴｉ
Ｎを蒸着した後、ドープド多結晶シリコンを蒸着してプ
レート電極を形成し、前記プレート電極をパターニング
してキャパシタ形成工程を完了する。
せるため７００〜８２０℃程度の温度のＮ2 Ｏ又はＯ2
雰囲気で熱処理する。次いで、後続工程で全表面にＴｉ
Ｎを蒸着した後、ドープド多結晶シリコンを蒸着してプ
レート電極を形成し、前記プレート電極をパターニング
してキャパシタ形成工程を完了する。
【００３７】参考に、図２はシリンダ構造の電荷貯蔵電
極上で有効酸化膜厚さが３０ÅのＴａ2 Ｏ5 キャパシタ
において、 Ｔａ2 Ｏ5 蒸着をＰＥＣＶＤ方法でのみ行っ
た場合と、ＰＥＣＶＤ工程とＬＰＣＶＤ方法によりＴａ
2 Ｏ5 膜を蒸着した場合、及びＬＰＣＶＤ後ＰＥＣＶＤ
方法によりＴａ2 Ｏ5 膜を形成した場合に対するそれぞ
れの漏洩電流特性を示したものである。
極上で有効酸化膜厚さが３０ÅのＴａ2 Ｏ5 キャパシタ
において、 Ｔａ2 Ｏ5 蒸着をＰＥＣＶＤ方法でのみ行っ
た場合と、ＰＥＣＶＤ工程とＬＰＣＶＤ方法によりＴａ
2 Ｏ5 膜を蒸着した場合、及びＬＰＣＶＤ後ＰＥＣＶＤ
方法によりＴａ2 Ｏ5 膜を形成した場合に対するそれぞ
れの漏洩電流特性を示したものである。
【００３８】図２に示すように、ＰＥＣＶＤ方法でのみ
Ｔａ2 Ｏ5 を蒸着した場合の漏洩電流値が一番高く、Ｐ
Ｅ／ＬＰＣＶＤ方法を順次用いてＴａ2 Ｏ5 薄膜を形成
した場合の漏洩電流値が一番低い。
Ｔａ2 Ｏ5 を蒸着した場合の漏洩電流値が一番高く、Ｐ
Ｅ／ＬＰＣＶＤ方法を順次用いてＴａ2 Ｏ5 薄膜を形成
した場合の漏洩電流値が一番低い。
【００３９】ここで、前記ＰＥＣＶＤ方法でのみＴａ2
Ｏ5 を蒸着した場合には、前記ＰＥＣＶＤ Ｔａ2 Ｏ5
の段差被覆性が不良のため漏洩電流値が一番高い。
Ｏ5 を蒸着した場合には、前記ＰＥＣＶＤ Ｔａ2 Ｏ5
の段差被覆性が不良のため漏洩電流値が一番高い。
【００４０】さらに、図３は本発明の第１実施形態に係
る半導体素子のキャパシタ形成方法においてのプラズマ
Ｎ2 Ｏ処理の有無に伴う平板キャパシタ上の漏洩電流特
性を示したグラフ図である。
る半導体素子のキャパシタ形成方法においてのプラズマ
Ｎ2 Ｏ処理の有無に伴う平板キャパシタ上の漏洩電流特
性を示したグラフ図である。
【００４１】図３に示すように、Ｔａ2 Ｏ5 膜のみ蒸着
した場合と、ＲＴＮ処理された表面をプラズマＮ2 Ｏ処
理した場合の平板上Ｔａ2 Ｏ5 キャパシタの漏洩電流特
性を比較した。
した場合と、ＲＴＮ処理された表面をプラズマＮ2 Ｏ処
理した場合の平板上Ｔａ2 Ｏ5 キャパシタの漏洩電流特
性を比較した。
【００４２】前記でＲＴＮ処理された表面をプラズマＮ
2 Ｏ処理した場合の平板上Ｔａ2 Ｏ 5 キャパシタでの漏
洩電流が、Ｔａ2 Ｏ5 膜のみ蒸着した場合より小さく現
われるのが分かる。
2 Ｏ処理した場合の平板上Ｔａ2 Ｏ 5 キャパシタでの漏
洩電流が、Ｔａ2 Ｏ5 膜のみ蒸着した場合より小さく現
われるのが分かる。
【００４３】一方、本発明の第２実施形態に係る半導体
素子のキャパシタ製造方法を添付図を参照して詳しく説
明する。
素子のキャパシタ製造方法を添付図を参照して詳しく説
明する。
【００４４】図４及び図７は、本発明の第２実施形態に
係る半導体素子のキャパシタ形成方法を示した断面図で
ある。
係る半導体素子のキャパシタ形成方法を示した断面図で
ある。
【００４５】先ず、半導体基板（２１）に素子分離絶縁
膜（図示せず）、ゲート酸化膜（図示せず）、ゲート電
極（図示せず）及びビットライン（図示せず）等の下部
構造物を形成する。その次に、全表面に平坦化膜（図示
せず）とドーピングされない酸化膜で順次層間絶縁膜
（図示せず）を形成する。
膜（図示せず）、ゲート酸化膜（図示せず）、ゲート電
極（図示せず）及びビットライン（図示せず）等の下部
構造物を形成する。その次に、全表面に平坦化膜（図示
せず）とドーピングされない酸化膜で順次層間絶縁膜
（図示せず）を形成する。
【００４６】次いで、コンタクトマスクを利用して前記
層間絶縁膜のコンタクト部分に予定される部分にコンタ
クトホール（図示せず）を形成する。
層間絶縁膜のコンタクト部分に予定される部分にコンタ
クトホール（図示せず）を形成する。
【００４７】その次に、前記構造の全表面に多結晶シリ
コン膜（図示せず）を化学気相蒸着方法（Chemical Vap
or Deposition 、以下ＣＶＤという）で形成した後、前
記コンタクトホール（図示せず）内部にのみ前記多結晶
シリコン膜が残るよう食刻し、前記コンタクトホール
（図示せず）を埋込むコンタクトプラグ（図示せず）を
形成する。
コン膜（図示せず）を化学気相蒸着方法（Chemical Vap
or Deposition 、以下ＣＶＤという）で形成した後、前
記コンタクトホール（図示せず）内部にのみ前記多結晶
シリコン膜が残るよう食刻し、前記コンタクトホール
（図示せず）を埋込むコンタクトプラグ（図示せず）を
形成する。
【００４８】次いで、図４に示すように、前記コンタク
トプラグ（図示せず）と接触する電荷貯蔵電極（２３）
を形成する。この際、前記電荷貯蔵電極（２３）は不純
物がドーピングされた多結晶シリコンで形成し、電荷貯
蔵電極（２３）の構造はシリンダ型、ピン型及び他の構
造を有する場合がある。
トプラグ（図示せず）と接触する電荷貯蔵電極（２３）
を形成する。この際、前記電荷貯蔵電極（２３）は不純
物がドーピングされた多結晶シリコンで形成し、電荷貯
蔵電極（２３）の構造はシリンダ型、ピン型及び他の構
造を有する場合がある。
【００４９】さらに、前記貯蔵電極（２３）の構造に半
球型多結晶シリコン（hemispherical grained silicate
glass、ＨＳＧ）を用いる場合もある。
球型多結晶シリコン（hemispherical grained silicate
glass、ＨＳＧ）を用いる場合もある。
【００５０】その次に、前記電荷貯蔵電極（２３）表面
に発生した自然酸化膜（図示せず）を除去する。この
際、前記自然酸化膜は酸化膜食刻溶液の弗酸溶液、弗酸
蒸気、又はＢ．Ｏ．Ｅ（buffer oxide etchant、以下Ｂ
ＯＥという）溶液を用いて除去する。
に発生した自然酸化膜（図示せず）を除去する。この
際、前記自然酸化膜は酸化膜食刻溶液の弗酸溶液、弗酸
蒸気、又はＢ．Ｏ．Ｅ（buffer oxide etchant、以下Ｂ
ＯＥという）溶液を用いて除去する。
【００５１】次いで、前記電荷貯蔵電極（２３）のドー
プド多結晶シリコンの全表面を窒化させＲ．Ｔ．Ｎ（ra
pid thermal nitration 、以下ＲＴＮという）膜（２
５）を形成する。この際、前記ＲＴＮ膜（２５）はＮＨ
３ガスを利用して８００〜９００℃程度の温度で２０〜
１２０秒程度行う。
プド多結晶シリコンの全表面を窒化させＲ．Ｔ．Ｎ（ra
pid thermal nitration 、以下ＲＴＮという）膜（２
５）を形成する。この際、前記ＲＴＮ膜（２５）はＮＨ
３ガスを利用して８００〜９００℃程度の温度で２０〜
１２０秒程度行う。
【００５２】その次に、前記ＲＴＮ膜（２５）の表面を
Ｎ2 Ｏ又はＯ2 ガスを利用してプラズマ処理する。この
ようにする理由は、前記ＲＴＮ処理された表面をＳｉＮ
からＳｉＯＮ形態に変更することにより電気的特性を向
上させる。この際、前記プラズマ処理条件は、Ｎ2 Ｏ又
はＯ2 ガスによるプラズマガスで１３０〜４５０℃温度
において１００〜３００Ｗパワー（ｐｏｗｅｒ）で１〜
２０分間行う。
Ｎ2 Ｏ又はＯ2 ガスを利用してプラズマ処理する。この
ようにする理由は、前記ＲＴＮ処理された表面をＳｉＮ
からＳｉＯＮ形態に変更することにより電気的特性を向
上させる。この際、前記プラズマ処理条件は、Ｎ2 Ｏ又
はＯ2 ガスによるプラズマガスで１３０〜４５０℃温度
において１００〜３００Ｗパワー（ｐｏｗｅｒ）で１〜
２０分間行う。
【００５３】次いで、図５に示すように、前記プラズマ
処理したＲＴＮ膜（２５）上部にＬＰＣＶＤ方法で１次
Ｔａ2 Ｏ5 膜（２７）を一定厚さほど蒸着する。この
際、前記１次Ｔａ2 Ｏ5 膜（２７）はＯ2 ガスとＴａ
（ＯＣ2 Ｈ5 ）5 、又はＯ2 ガスとＴａ（ＯＣＨ3 ）5
を原料に用い１ｍＴｏｒｒ〜６Ｔｏｒｒ程度の圧力、及
び３７０〜４５０℃程度の温度下で１次で５０〜７０Å
程度の厚さに蒸着する。さらに、前記１次Ｔａ2 Ｏ5 膜
（２７）は非晶質である。
処理したＲＴＮ膜（２５）上部にＬＰＣＶＤ方法で１次
Ｔａ2 Ｏ5 膜（２７）を一定厚さほど蒸着する。この
際、前記１次Ｔａ2 Ｏ5 膜（２７）はＯ2 ガスとＴａ
（ＯＣ2 Ｈ5 ）5 、又はＯ2 ガスとＴａ（ＯＣＨ3 ）5
を原料に用い１ｍＴｏｒｒ〜６Ｔｏｒｒ程度の圧力、及
び３７０〜４５０℃程度の温度下で１次で５０〜７０Å
程度の厚さに蒸着する。さらに、前記１次Ｔａ2 Ｏ5 膜
（２７）は非晶質である。
【００５４】その次に、前記１次Ｔａ2 Ｏ5 膜（２７）
をプラズマ処理する。この際、前記１次Ｔａ2 Ｏ5 膜
（２７）のプラズマ処理工程は、Ｎ2 Ｏ又はＯ2 ガスに
よるプラズマガスで１３０〜４５０℃程度の温度と１０
０〜３００Ｗ程度のパワーで１〜２０分間行う。
をプラズマ処理する。この際、前記１次Ｔａ2 Ｏ5 膜
（２７）のプラズマ処理工程は、Ｎ2 Ｏ又はＯ2 ガスに
よるプラズマガスで１３０〜４５０℃程度の温度と１０
０〜３００Ｗ程度のパワーで１〜２０分間行う。
【００５５】前記のようにＮ２Ｏプラズマ処理を行え
ば、励起した酸素原子が１次Ｔａ２Ｏ５膜（２７）内の
欠陥（ｄｅｆｅｃｔ）を減少させ、前記１次Ｔａ２Ｏ５
膜（２７）下部のプラズマ処理されたＲＴＮ膜（２５）
表面をさらに酸窒化膜形態に変形させる。この際、窒化
膜に比べ酸窒化膜は電気的な障壁の役割を果すため漏洩
電流減少効果を有するが、前記のようにＮ２Ｏプラズマ
処理により窒化された多結晶シリコンが急速に酸化が生
じないため、キャパシタの有効酸化膜厚さの増加に及ぼ
す影響は３Å以下と微少である。
ば、励起した酸素原子が１次Ｔａ２Ｏ５膜（２７）内の
欠陥（ｄｅｆｅｃｔ）を減少させ、前記１次Ｔａ２Ｏ５
膜（２７）下部のプラズマ処理されたＲＴＮ膜（２５）
表面をさらに酸窒化膜形態に変形させる。この際、窒化
膜に比べ酸窒化膜は電気的な障壁の役割を果すため漏洩
電流減少効果を有するが、前記のようにＮ２Ｏプラズマ
処理により窒化された多結晶シリコンが急速に酸化が生
じないため、キャパシタの有効酸化膜厚さの増加に及ぼ
す影響は３Å以下と微少である。
【００５６】さらに、蒸着を図る全Ｔａ２Ｏ５膜を蒸着
した後、プラズマ処理やＵＶ−Ｏ３処理は表面の一定深
さのＴａ２Ｏ５膜に効果的であるが、前記Ｔａ２Ｏ５膜
の処理には効果的ではない。尚、窒化した面の酸化効果
はさらに微弱で、一部Ｔａ２Ｏ５膜を形成した後処理に
比べ漏洩電流改良効果は非常に小さい。
した後、プラズマ処理やＵＶ−Ｏ３処理は表面の一定深
さのＴａ２Ｏ５膜に効果的であるが、前記Ｔａ２Ｏ５膜
の処理には効果的ではない。尚、窒化した面の酸化効果
はさらに微弱で、一部Ｔａ２Ｏ５膜を形成した後処理に
比べ漏洩電流改良効果は非常に小さい。
【００５７】さらに、７５０℃以上の酸素雰囲気下でＴ
ａ2 Ｏ5 膜を熱処理する場合には酸素がＴａ2 Ｏ5 膜に
拡散・透過し、前記ＲＴＮ膜（２５）の表面の酸化はプ
ラズマ処理やＵＶ−Ｏ3 処理に比べ速やかに発生し、局
部的に酸化する程度の差があるため１次Ｔａ2 Ｏ5 膜
（２７）を蒸着した後、７５０℃程度の高温で熱処理し
ない。
ａ2 Ｏ5 膜を熱処理する場合には酸素がＴａ2 Ｏ5 膜に
拡散・透過し、前記ＲＴＮ膜（２５）の表面の酸化はプ
ラズマ処理やＵＶ−Ｏ3 処理に比べ速やかに発生し、局
部的に酸化する程度の差があるため１次Ｔａ2 Ｏ5 膜
（２７）を蒸着した後、７５０℃程度の高温で熱処理し
ない。
【００５８】一方、前記１次Ｔａ2 Ｏ5 膜（２７）の厚
さを４０〜５０Åに形成する場合には、前記１次Ｔａ2
Ｏ5 膜（１７）蒸着以前のプラズマ処理工程は省略でき
る。
さを４０〜５０Åに形成する場合には、前記１次Ｔａ2
Ｏ5 膜（１７）蒸着以前のプラズマ処理工程は省略でき
る。
【００５９】次いで、図６に示すように、前記プラズマ
処理した１次Ｔａ2 Ｏ5 膜（２７）上に２次でＬＰＣＶ
Ｄ方法により２次Ｔａ2 Ｏ5 膜（２９）を形成する。こ
の際、前記２次Ｔａ2 Ｏ5 膜（２９）の蒸着条件はＯ2
ガスとＴａ（ＯＣ2 Ｈ5 ）5、又はＯ2 ガスとＴａ（Ｏ
ＣＨ3 ）3 を原料に用いて１ｍＴｏｒｒ〜６Ｔｏｒｒ程
度の圧力、及び３７０〜４５０℃程度の温度で蒸着す
る。
処理した１次Ｔａ2 Ｏ5 膜（２７）上に２次でＬＰＣＶ
Ｄ方法により２次Ｔａ2 Ｏ5 膜（２９）を形成する。こ
の際、前記２次Ｔａ2 Ｏ5 膜（２９）の蒸着条件はＯ2
ガスとＴａ（ＯＣ2 Ｈ5 ）5、又はＯ2 ガスとＴａ（Ｏ
ＣＨ3 ）3 を原料に用いて１ｍＴｏｒｒ〜６Ｔｏｒｒ程
度の圧力、及び３７０〜４５０℃程度の温度で蒸着す
る。
【００６０】その次に、図７に示すように前記２次Ｔａ
2 Ｏ5 膜（２９）の表面をＮ2 Ｏプラズマ処理した後、
７５０〜８２０℃程度の温度のＯ2 膜雰囲気下で５〜３
０分程度熱処理する。この際、前記熱処理工程の代りに
ＲＴＰ方法で８００〜９００℃程度の温度のＯ2 、又は
Ｎ2 Ｏ雰囲気下で７０〜８０秒程度熱処理工程を行う。
2 Ｏ5 膜（２９）の表面をＮ2 Ｏプラズマ処理した後、
７５０〜８２０℃程度の温度のＯ2 膜雰囲気下で５〜３
０分程度熱処理する。この際、前記熱処理工程の代りに
ＲＴＰ方法で８００〜９００℃程度の温度のＯ2 、又は
Ｎ2 Ｏ雰囲気下で７０〜８０秒程度熱処理工程を行う。
【００６１】次いで、前記全体構造上部にＴｉＮ又は多
結晶シリコンでプレート電極を形成してキャパシタを完
成する。
結晶シリコンでプレート電極を形成してキャパシタを完
成する。
【００６２】前記のように形成されたＴａ2 Ｏ5 薄膜を
利用したキャパシタの漏洩電流特性と、改良された電気
的特性を図８及び図９を参照して説明すれば次の通りで
ある。
利用したキャパシタの漏洩電流特性と、改良された電気
的特性を図８及び図９を参照して説明すれば次の通りで
ある。
【００６３】図８は、Ｔａ2 Ｏ5 膜の蒸着以前及び蒸着
の中間において、プラズマＮ2 Ｏ処理に伴うＴａ2 Ｏ5
キャパシタの漏洩電流の特性を示したグラフ図である。
の中間において、プラズマＮ2 Ｏ処理に伴うＴａ2 Ｏ5
キャパシタの漏洩電流の特性を示したグラフ図である。
【００６４】即ち、プラズマＮ2 Ｏ処理せずＬＰＣＶＤ
方法によりＴａ2 Ｏ5 膜を蒸着する場合と、プラズマＮ
2 Ｏ処理した後ＬＰＣＶＤ方法によりＴａ2 Ｏ5 膜を蒸
着する場合、及びＴａ2 Ｏ5 膜の蒸着以前にＲＴＮ処理
した表面を１次プラズマＮ2Ｏ処理し、Ｔａ2 Ｏ5 膜を
一部蒸着した後、２次プラズマ処理後残るＴａ2 Ｏ5膜
を蒸着する場合を示したものである。
方法によりＴａ2 Ｏ5 膜を蒸着する場合と、プラズマＮ
2 Ｏ処理した後ＬＰＣＶＤ方法によりＴａ2 Ｏ5 膜を蒸
着する場合、及びＴａ2 Ｏ5 膜の蒸着以前にＲＴＮ処理
した表面を１次プラズマＮ2Ｏ処理し、Ｔａ2 Ｏ5 膜を
一部蒸着した後、２次プラズマ処理後残るＴａ2 Ｏ5膜
を蒸着する場合を示したものである。
【００６５】図８に示すように、Ｔａ2 Ｏ5 膜の蒸着以
前にＲＴＮ処理した表面を１次プラズマＮ2 Ｏ処理し、
Ｔａ2 Ｏ5 膜を一部蒸着した後、２次プラズマ処理後残
るＴａ2 Ｏ5 膜を蒸着し、全Ｔａ2 Ｏ5 膜を形成する場
合に漏洩電流の減少を知ることができる。
前にＲＴＮ処理した表面を１次プラズマＮ2 Ｏ処理し、
Ｔａ2 Ｏ5 膜を一部蒸着した後、２次プラズマ処理後残
るＴａ2 Ｏ5 膜を蒸着し、全Ｔａ2 Ｏ5 膜を形成する場
合に漏洩電流の減少を知ることができる。
【００６６】さらに、図９はＴａ2 Ｏ5 膜の蒸着以前及
び蒸着中間において、プラズマＮ2Ｏ処理に伴うＴａ2
Ｏ5 キャパシタの改良された電気的特性を示すグラフで
ある。即ち、プラズマＮ2 Ｏ処理せずＬＰＣＶＤ方法に
よりＴａ2 Ｏ5 膜を蒸着する場合と、Ｔａ2 Ｏ5 膜の蒸
着以前にＲＴＮ処理した表面を１次プラズマＮ2 Ｏ処理
し、Ｔａ2 Ｏ5 膜を一部蒸着した後、２次プラズマＮ2
Ｏ処理後残りのＴａ2Ｏ5 膜を蒸着する場合を示したも
のである。
び蒸着中間において、プラズマＮ2Ｏ処理に伴うＴａ2
Ｏ5 キャパシタの改良された電気的特性を示すグラフで
ある。即ち、プラズマＮ2 Ｏ処理せずＬＰＣＶＤ方法に
よりＴａ2 Ｏ5 膜を蒸着する場合と、Ｔａ2 Ｏ5 膜の蒸
着以前にＲＴＮ処理した表面を１次プラズマＮ2 Ｏ処理
し、Ｔａ2 Ｏ5 膜を一部蒸着した後、２次プラズマＮ2
Ｏ処理後残りのＴａ2Ｏ5 膜を蒸着する場合を示したも
のである。
【００６７】図９に示すように、Ｔａ2 Ｏ5 膜の蒸着以
前にＲＴＮ処理した表面を１次プラズマＮ2 Ｏ処理し、
Ｔａ2 Ｏ5 膜を一部蒸着した後次の２次プラズマ処理後
残りのＴａ2 Ｏ5 膜を蒸着して全Ｔａ2 Ｏ5 膜を形成す
る場合に、プラズマＮ2 Ｏ処理せずＬＰＣＶＤ方法によ
りＴａ2 Ｏ5 膜を蒸着する場合より、Ｔａ2 Ｏ5 膜を利
用したキャパシタの電気的特性が改良されることにより
漏洩電流の減少を知ることができる。
前にＲＴＮ処理した表面を１次プラズマＮ2 Ｏ処理し、
Ｔａ2 Ｏ5 膜を一部蒸着した後次の２次プラズマ処理後
残りのＴａ2 Ｏ5 膜を蒸着して全Ｔａ2 Ｏ5 膜を形成す
る場合に、プラズマＮ2 Ｏ処理せずＬＰＣＶＤ方法によ
りＴａ2 Ｏ5 膜を蒸着する場合より、Ｔａ2 Ｏ5 膜を利
用したキャパシタの電気的特性が改良されることにより
漏洩電流の減少を知ることができる。
【００６８】
【発明の効果】以上で説明したように、本発明に係る半
導体素子のキャパシタ形成方法においては、高誘電率を
有するＴａ2 Ｏ5 膜を誘電体膜に用いるキャパシタにお
いて、ＰＥＣＶＤ方法で蒸着されたＴａ2 Ｏ5 膜の不良
な段差被覆性を改良するため、ＬＰＣＶＤ方法でＴａ2
Ｏ5 膜の蒸着以前に下部の電荷貯蔵電極の表面を特殊処
理し、以後、ＬＰＣＶＤ方法又はＰＥＣＶＤ方法とＬＰ
ＣＶＤ方法を利用してＴａ2 Ｏ5 膜を蒸着することによ
り、キャパシタの電気的特性を改良して漏洩電流の発生
を防止し、それに伴う半導体素子の特性及び信頼性を向
上させる利点を有する。
導体素子のキャパシタ形成方法においては、高誘電率を
有するＴａ2 Ｏ5 膜を誘電体膜に用いるキャパシタにお
いて、ＰＥＣＶＤ方法で蒸着されたＴａ2 Ｏ5 膜の不良
な段差被覆性を改良するため、ＬＰＣＶＤ方法でＴａ2
Ｏ5 膜の蒸着以前に下部の電荷貯蔵電極の表面を特殊処
理し、以後、ＬＰＣＶＤ方法又はＰＥＣＶＤ方法とＬＰ
ＣＶＤ方法を利用してＴａ2 Ｏ5 膜を蒸着することによ
り、キャパシタの電気的特性を改良して漏洩電流の発生
を防止し、それに伴う半導体素子の特性及び信頼性を向
上させる利点を有する。
【００６９】さらに、本発明に係る半導体素子のキャパ
シタ形成方法においては、高誘電率を有するＴａ2 Ｏ5
膜を誘電体膜に用いるキャパシタでＬＰＣＶＤ方法によ
り蒸着されるＴａ2 Ｏ5 膜の漏洩電流特性を改良するた
め、蒸着を図る全Ｔａ2 Ｏ5膜をＬＰＣＶＤ方法で２回
に亘り蒸着するが、最初に蒸着される１次Ｔａ2 Ｏ5膜
に特殊処理した後、残る２次Ｔａ2 Ｏ5 膜を蒸着するこ
とにより、キャパシタの電気的特性を改良して漏洩電流
の発生を防止し、それに伴う半導体素子の特性及び信頼
性を向上させる利点を有する。
シタ形成方法においては、高誘電率を有するＴａ2 Ｏ5
膜を誘電体膜に用いるキャパシタでＬＰＣＶＤ方法によ
り蒸着されるＴａ2 Ｏ5 膜の漏洩電流特性を改良するた
め、蒸着を図る全Ｔａ2 Ｏ5膜をＬＰＣＶＤ方法で２回
に亘り蒸着するが、最初に蒸着される１次Ｔａ2 Ｏ5膜
に特殊処理した後、残る２次Ｔａ2 Ｏ5 膜を蒸着するこ
とにより、キャパシタの電気的特性を改良して漏洩電流
の発生を防止し、それに伴う半導体素子の特性及び信頼
性を向上させる利点を有する。
【図１】本発明の第１実施形態に係る半導体素子のキャ
パシタ形成方法を示した断面図である。
パシタ形成方法を示した断面図である。
【図２】本発明の第１実施形態に係る半導体素子のキャ
パシタ形成方法においてのＴａ2 Ｏ5 膜の蒸着方法に従
う漏洩電流特性を示したグラフ図である。
パシタ形成方法においてのＴａ2 Ｏ5 膜の蒸着方法に従
う漏洩電流特性を示したグラフ図である。
【図３】本発明の第１実施形態に係る半導体素子のキャ
パシタ形成方法においてのプラズマＮ2 Ｏ処理の有無に
従う平板キャパシタ上の漏洩電流特性を示したグラフ図
である。
パシタ形成方法においてのプラズマＮ2 Ｏ処理の有無に
従う平板キャパシタ上の漏洩電流特性を示したグラフ図
である。
【図４】本発明の第２実施形態に係る半導体素子のキャ
パシタ形成方法を示した断面図である。
パシタ形成方法を示した断面図である。
【図５】本発明の第２実施形態に係る半導体素子のキャ
パシタ形成方法を示した断面図である。
パシタ形成方法を示した断面図である。
【図６】本発明の第２実施形態に係る半導体素子のキャ
パシタ形成方法を示した断面図である。
パシタ形成方法を示した断面図である。
【図７】本発明の第２実施形態に係る半導体素子のキャ
パシタ形成方法を示した断面図である。
パシタ形成方法を示した断面図である。
【図８】本発明の第２実施形態に係る半導体素子のキャ
パシタ形成方法においてのＴａ2 Ｏ5 膜の蒸着前にプラ
ズマ処理に従うキャパシタの漏洩電流特性を示したグラ
フ図である。
パシタ形成方法においてのＴａ2 Ｏ5 膜の蒸着前にプラ
ズマ処理に従うキャパシタの漏洩電流特性を示したグラ
フ図である。
【図９】本発明の第２実施形態に係る半導体素子のキャ
パシタ形成方法においてのＴａ 2 Ｏ5 膜の蒸着前にプラ
ズマ処理に従うキャパシタの改良された電気的特性を示
したグラフ図である。
パシタ形成方法においてのＴａ 2 Ｏ5 膜の蒸着前にプラ
ズマ処理に従うキャパシタの改良された電気的特性を示
したグラフ図である。
１１、２１ 半導体基板
１３ ドープド（ｄｏｐｅｄ）多結晶シリコン
１５ プラズマ処理された窒化膜
１７ ＬＰＣＶＤ Ｔａ2 Ｏ5 膜
２３ 電荷貯蔵電極
２５ ＲＴＮ膜
２５ａ プラズマ処理されたＲＴＮ膜
２７ １次Ｔａ2 Ｏ5 膜
２７ａ プラズマ処理された１次Ｔａ2 Ｏ5 膜
２９ ２次Ｔａ2 Ｏ5 膜
２９ａ プラズマ処理された２次Ｔａ2 Ｏ5 膜
３１ Ｔａ2 Ｏ5 膜
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/8242
H01L 21/822
H01L 27/04
H01L 27/108
Claims (6)
- 【請求項１】 半導体基板を提供する工程と、半導体基
板上部に電荷貯蔵電極を形成する工程と、前記電荷貯蔵
電極全表面を窒化する工程と、前記窒化した電荷貯蔵電
極の表面をプラズマ処理して酸化させる工程と、ＰＥＣ
ＶＤ方法でＴａ２Ｏ５膜の一部を蒸着した後、ＬＰＣＶ
Ｄ方法でＴａ２Ｏ５膜の残りの部分を蒸着する工程と、
前記Ｔａ２Ｏ５膜をプラズマ処理する工程と、前記Ｔａ
２Ｏ５膜を熱処理する工程と、全表面上部にプレート電
極を形成する工程を含む半導体素子のキャパシタ形成方
法。 - 【請求項２】 前記電荷貯蔵電極を窒化する窒化工程
は、ＲＴＮ方法により８００〜９００℃程度の温度下で
４０〜１００秒の間行うことを特徴とする請求項１記載
の半導体素子のキャパシタ形成方法。 - 【請求項３】 前記窒化した電荷貯蔵電極の表面は
Ｏ２、又はＮ２Ｏガスの励起したプラズマガスを利用し
て１５０〜４５０℃程度の温度下で酸化させるか、又は
Ｏ２又はＨ２Ｏ蒸気を利用して乾式、又は湿式酸化方式
により酸化させることを特徴とする請求項１記載の半導
体素子のキャパシタ形成方法。 - 【請求項４】 前記ＰＥＣＶＤ方法によるＴａ２Ｏ５膜
の蒸着はＮ２Ｏ、又はＯ２ガスとＴａ（ＯＣ２Ｈ５）５
を原料に用い１ｍＴｏｒｒ〜９Ｔｏｒｒ程度の圧力、及
び３５０〜４５０℃程度の温度下で５〜５０Å程度の厚
さに形成することを特徴とする請求項１記載の半導体素
子のキャパシタ形成方法。 - 【請求項５】 前記Ｔａ２Ｏ５膜のプラズマ処理する工
程はＮ２Ｏ、又はＯ２ガスで１５０〜４５０℃程度の温
度で行うか、又は紫外線により活性化したＵＶ−Ｏ３ガ
スを利用して処理することを特徴とする請求項１記載の
半導体素子のキャパシタ形成方法。 - 【請求項６】 前記Ｔａ２Ｏ５膜の熱処理工程は７００
〜８２０℃程度の温度のＯ２、又はＮ２Ｏ雰囲気で行
い、前記Ｔａ２Ｏ５膜を多結晶化させることを特徴とす
る請求項１記載の半導体素子のキャパシタ形成方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR24184/1997 | 1997-06-11 | ||
| KR1019970024184A KR100268782B1 (ko) | 1997-06-11 | 1997-06-11 | 반도체 소자의 캐패시터 형성 방법 |
| KR44619/1997 | 1997-08-30 | ||
| KR1019970044619A KR100235973B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117153A JPH1117153A (ja) | 1999-01-22 |
| JP3451943B2 true JP3451943B2 (ja) | 2003-09-29 |
Family
ID=26632831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17656798A Expired - Fee Related JP3451943B2 (ja) | 1997-06-11 | 1998-06-10 | 半導体素子のキャパシタ形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5985730A (ja) |
| JP (1) | JP3451943B2 (ja) |
| CN (1) | CN1129171C (ja) |
| DE (1) | DE19825736C2 (ja) |
| GB (1) | GB2326279B (ja) |
| TW (1) | TW396501B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247935B1 (ko) * | 1997-10-22 | 2000-03-15 | 윤종용 | 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법 |
| JP2002510653A (ja) * | 1998-04-03 | 2002-04-09 | カイロン コーポレイション | 緩衝剤としてコハク酸を含有する注射可能なｉｇｆ処方物 |
| KR100765682B1 (ko) * | 1998-06-19 | 2007-10-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| KR100326269B1 (ko) * | 1998-12-24 | 2002-05-09 | 박종섭 | 반도체소자의고유전체캐패시터제조방법 |
| KR100304699B1 (ko) * | 1999-01-05 | 2001-09-26 | 윤종용 | 탄탈륨 산화막을 갖춘 커패시터 제조방법 |
| US6143598A (en) * | 1999-02-08 | 2000-11-07 | Chartered Semiconductor Manufacturing Ltd. | Method of fabrication of low leakage capacitor |
| US6764916B1 (en) | 1999-03-23 | 2004-07-20 | Hitachi Kokusai Electric Inc. | Manufacturing method for semiconductor device |
| US6171900B1 (en) * | 1999-04-15 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET |
| KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100328454B1 (ko) * | 1999-06-29 | 2002-03-16 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100331270B1 (ko) * | 1999-07-01 | 2002-04-06 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| KR100373159B1 (ko) * | 1999-11-09 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6103567A (en) * | 1999-08-10 | 2000-08-15 | Vanguard International Semiconductor Corp. | Method of fabricating dielectric layer |
| KR100338110B1 (ko) * | 1999-11-09 | 2002-05-24 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| JP2001177057A (ja) | 1999-12-17 | 2001-06-29 | Tokyo Electron Ltd | アナログ回路用キャパシタ及びその製造方法 |
| KR100373162B1 (ko) * | 1999-12-29 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
| JP2001308295A (ja) * | 2000-04-24 | 2001-11-02 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の使用方法と半導体記憶装置およびその製造方法 |
| US6207497B1 (en) * | 2000-05-05 | 2001-03-27 | United Microelectronics Corp. | Conformity of ultra-thin nitride deposition for DRAM capacitor |
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| KR100422565B1 (ko) | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100418580B1 (ko) | 2001-06-12 | 2004-02-21 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100410389B1 (ko) | 2001-06-12 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100400252B1 (ko) * | 2001-06-29 | 2003-10-01 | 주식회사 하이닉스반도체 | 탄탈륨 옥사이드 캐퍼시터의 형성 방법 |
| US6727140B2 (en) * | 2001-07-11 | 2004-04-27 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
| KR100772075B1 (ko) * | 2001-12-20 | 2007-11-01 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
| KR100728962B1 (ko) * | 2004-11-08 | 2007-06-15 | 주식회사 하이닉스반도체 | 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 |
| KR20060072680A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 및 그 제조방법 |
| TW200947670A (en) * | 2008-05-13 | 2009-11-16 | Nanya Technology Corp | Method for fabricating a semiconductor capacitor device |
| CN103184438B (zh) * | 2011-12-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 薄膜的热处理方法及热处理装置、化学气相沉积装置 |
| CN104353451B (zh) * | 2014-11-19 | 2016-07-20 | 南开大学 | 五氧化二钽微-纳米柱阵列膜的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243487A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 集積回路 |
| JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2679599B2 (ja) * | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5362632A (en) * | 1994-02-08 | 1994-11-08 | Micron Semiconductor, Inc. | Barrier process for Ta2 O5 capacitor |
| KR0155879B1 (ko) * | 1995-09-13 | 1998-12-01 | 김광호 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
| US5786248A (en) * | 1995-10-12 | 1998-07-28 | Micron Technology, Inc. | Semiconductor processing method of forming a tantalum oxide containing capacitor |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
| US5930584A (en) * | 1996-04-10 | 1999-07-27 | United Microelectronics Corp. | Process for fabricating low leakage current electrode for LPCVD titanium oxide films |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5876788A (en) * | 1997-01-16 | 1999-03-02 | International Business Machines Corporation | High dielectric TiO2 -SiN composite films for memory applications |
-
1998
- 1998-06-09 GB GB9812283A patent/GB2326279B/en not_active Expired - Fee Related
- 1998-06-09 DE DE19825736A patent/DE19825736C2/de not_active Expired - Fee Related
- 1998-06-10 JP JP17656798A patent/JP3451943B2/ja not_active Expired - Fee Related
- 1998-06-10 TW TW087109222A patent/TW396501B/zh not_active IP Right Cessation
- 1998-06-11 US US09/095,696 patent/US5985730A/en not_active Expired - Lifetime
- 1998-06-11 CN CN98102096A patent/CN1129171C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2326279B (en) | 2002-07-31 |
| JPH1117153A (ja) | 1999-01-22 |
| GB2326279A (en) | 1998-12-16 |
| GB9812283D0 (en) | 1998-08-05 |
| CN1129171C (zh) | 2003-11-26 |
| DE19825736A1 (de) | 1998-12-17 |
| TW396501B (en) | 2000-07-01 |
| DE19825736C2 (de) | 2003-09-18 |
| US5985730A (en) | 1999-11-16 |
| CN1203440A (zh) | 1998-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| US5702970A (en) | Method for fabricating a capacitor of a semiconductor device | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH06244364A (ja) | 半導体装置の製造方法 | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| JP2004214602A (ja) | 半導体素子のキャパシタ形成方法 | |
| JPH08222712A (ja) | キャパシタおよびその製造方法 | |
| US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100414948B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| US6455329B1 (en) | Method for fabricating a capacitor in a semiconductor device | |
| KR100308501B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JP2917894B2 (ja) | 半導体装置の製造方法 | |
| KR100268782B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100353540B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100235973B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100475018B1 (ko) | 반도체메모리소자의제조방법 | |
| KR20020050487A (ko) | 커패시터 및 그의 제조방법 | |
| KR100395903B1 (ko) | 반도체장치의커패시터제조방법 | |
| KR20010113320A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100380269B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |